EP1766648A1 - Schmelzsicherung für einen chip - Google Patents

Schmelzsicherung für einen chip

Info

Publication number
EP1766648A1
EP1766648A1 EP05776175A EP05776175A EP1766648A1 EP 1766648 A1 EP1766648 A1 EP 1766648A1 EP 05776175 A EP05776175 A EP 05776175A EP 05776175 A EP05776175 A EP 05776175A EP 1766648 A1 EP1766648 A1 EP 1766648A1
Authority
EP
European Patent Office
Prior art keywords
layer
metallic conductor
fuse
intermediate layer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP05776175A
Other languages
English (en)
French (fr)
Other versions
EP1766648B1 (de
Inventor
Werner Blum
Reiner Friedrich
Wolfgang Werner
Reimer Hinrichs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay BCcomponents Beyschlag GmbH
Original Assignee
Vishay BCcomponents Beyschlag GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay BCcomponents Beyschlag GmbH filed Critical Vishay BCcomponents Beyschlag GmbH
Publication of EP1766648A1 publication Critical patent/EP1766648A1/de
Application granted granted Critical
Publication of EP1766648B1 publication Critical patent/EP1766648B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/046—Fuses formed as printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/0039—Means for influencing the rupture process of the fusible element
    • H01H85/0047—Heating means
    • H01H85/006—Heat reflective or insulating layer on the casing or on the fuse support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H01H2085/0414—Surface mounted fuses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49107—Fuse making

Definitions

  • the invention relates to a fuse in chip design, which is applied to a carrier substrate of an Al 2 O 3 ceramic, with a aufschmelz ⁇ ble metallic conductor, which is applied and structured by thin-film technology and which is provided with a cover layer, and a cost effective method for the production of the chip fuse.
  • Chip fuses are formed on a ceramic base material by means of methods known to those skilled in the art, for example photolithography. Other support materials, such as FR-4-epoxy or polyimide are known be ⁇ . Chip fuses are typically designed for a voltage of up to 63V.
  • the fuse consists essentially of a carrier material and a metallic conductor, the spielmik consists of copper, aluminum or silver.
  • the geometry and cross section of the conductor determines the maximum possible current that can flow through this conductor without melting it. If this value is exceeded, the electrical conductor is melted due to the heat generated in it by its electrical resistance and thus
  • BESTATIGUNGSKOPIE the power supply interrupted before downstream electronic Kom ⁇ components are overloaded or damaged.
  • ceramic substrates with a high Al 2 O content or low-ceramic substrates with low thermal conductivity are selected over the entire surface as the substrate substrate. Both types of substrate are comparable to conventional ceramic substrates, eg. B. from 96% Al 2 O 3 in Dick ⁇ layer quality, the fin ⁇ in the manufacture of passive components, the considerably more expensive.
  • a fusible metallic conductor is applied by electrochemical methods or by sputtering.
  • a particularly high precision of the turn-off or melting characteristic is achieved by photolithographic structuring of sputtered layers, wherein the substrate used is a low-aluminum-oxide substrate with low thermal conductivity.
  • JP 2003/173728 A discloses a manufacturing method for a chip fuse in thin-film technology, wherein a fuse 14 and a cover layer 15 are arranged on a substrate 11.
  • the fuse 14 is patterned by photolithography.
  • the substrate 11 has a low thermal conductivity in order not to dissipate the heat in the electrical conductor 14 caused by the current flowing through the electrical conductor 14 and thereby favors a melting of the electrical conductor 14.
  • the electrical conductor 14 is in direct contact with the substrate 11.
  • JP 2002/140975 A describes a fuse with a Metalli ⁇ 's conductor 14 made of silver, which is also disposed directly on a substrate 11 with low thermal conductivity, wherein the metallic conductor 14 is electrodeposited or formed as a thick film.
  • JP 2003/151425 A discloses a fuse with a glass-ceramic substrate 11 with a low thermal conductivity and a metallic conductor 14 in thick-film technology.
  • JP 2002/279883 A likewise describes a fuse for a chip, in which the fusible region 17 of a conductor 15 is produced by an elaborate laser processing. This requires additional time and cost intensive processing steps.
  • JP 2003/234057 A discloses a fuse resistor having a resistor 30 on a substrate 10, wherein a further heat-storing layer 42 is provided between the resistor 30 and the substrate 10 in order to store the heat arising in the resistor 30.
  • the fusible region is also produced by laser processing.
  • JP 08/102244 A describes a fuse 10 in Dick Anlagenno ⁇ technology with a glass-glaze layer 2 with a low thermal conductivity wherein the glass layer 2 is disposed on a ceramic substrate 1 and on the glass layer 2, a fuse 3 is applied.
  • JP 10/050198 A discloses a further fuse in Dünntik ⁇ technology with a complex layer structure, in which on the conductor 3 and a glass layer 5, a further elastic silicone layer 6 is formed.
  • DE 197 04 097 A1 describes an electrical fuse element with a fusible conductor in thick-film technology and a carrier, wherein the carrier consists of a poorly heat-conducting material, in particular of a glass ceramic.
  • DE 695 12 519 T2 discloses a surface mounted fuse device wherein a thin film fusible conductor is disposed on a substrate and the substrate is preferably an FR-4 epoxy or a polyamide.
  • the core idea of the invention is to combine the advantages of a cost-effective production process for passive components with the advantages of a thin-film technology and precise photolithographic structuring, which is achieved by using a thermally insulating intermediate layer on Al 2 O 3 ceramic in combination with the thin-film technology and the pho ⁇ tolithographic structuring is realized.
  • the Kemgedanke of the invention is thus that between a kos ⁇ ten enrollen ceramic substrate as a carrier with high thermal conductivity and an intermediate layer is provided to the actual fusible metallic conductor, which is formed either by a low-cost process, preferably by low-pressure inorganic glass paste applied by the island printing process, or by an organic layer applied in island printing. Due to the low thermal conductivity of this intermediate layer, the heat arising in the metallic conductor through the current flowing through it is not dissipated downwards through the carrier substrate with a usually higher thermal conductivity, so that at a defined current intensity in the conductor, this heat is dissipated Melts way.
  • This intermediate layer serves as a thermal insulator.
  • the intermediate layer used is a low-melting inorganic glass paste, which is applied to the carrier substrate, in particular by screen printing.
  • This offers a significant advantage over other substrates with low thermal conductivity, since the latter are practically only available as Sonderan ⁇ manufacturable or producible, whereas by applying glass islands as a thermally insulating intermediate layer now inexpensive standard ceramics can be used, with even those with only moderate Surface quality (thick film quality) can be used.
  • the intermediate layer is an organic intermediate layer, which is applied in particular in island printing and subsequently baked or cured by heat in the carrier substrate in a manner known to the person skilled in the art. In this case, any desired shaping of the intermediate layer can also be obtained by the simple island pressure, and the use of Al 2 O 3 ceramics as support material can be used.
  • the advantage of the invention is that a cost-effective standard ceramic, a thermally insulating intermediate layer which can be produced cost-effectively by the screen printing method, can be combined with the advantage of thin-layer technology and photolithographic structuring.
  • high-precision and cost-effective fuses in miniaturized Auscul ⁇ tion for securing electronic assemblies can be made against spurious currents.
  • Advantageous embodiments of the invention are each characterized in the subclaims.
  • the carrier substrate used for the fuse is an aluminum oxide substrate which is available inexpensively and in any desired shape and size from practically all manufacturers of such ceramic substrates, and, for B. in the mass production of resistance manufacturers use.
  • Such aluminum oxide ceramic substrates may already be provided by the manufacturer on the manufacturer side with precursors in the form of the chips to be produced later from the substrate.
  • the intermediate layers are applied, for example, in the region of the pre-bites provided by the manufacturer, in order to separate the carrier substrate in a known manner without damaging the intermediate layers by breaking processes in a subsequent singulation process of the chips.
  • the metallic conductor is formed by a low-resistance metal layer in order to be able to set the melting point of the fuse accurately.
  • this metal layer is applied by sputtering to the intermediate layer or the adhesion promoter layer. If the sputtered metal layer were applied to a carrier substrate which had been glazed over the whole area, this would lead to a reduced adhesion, so that delamination of the metal layer in the pre-contact region could occur during a separation process by means of breaking.
  • the good adhesion of the metal layer in the contact region is on ensures the rougher alumina ceramic, as smooth surfaces are produced by these glass islands in the field of fuse, whereby the photolithographic structuring of the fuse can be done very precisely, in contrast, carrier substrates of thermally poorly conducting ceramics have higher surface roughness, which is unfavorable for precise photolithographic structuring are.
  • a metal layer is deposited over the whole area on the layer arranged thereunder, for example copper, and then the desired structure is photolithographically etched into the layer.
  • a negative lithography process is applied to the underlying layer, i. H. the intermediate layer or the Haftver ⁇ middle layer, first deposited a photoresist, for example, sprayed on, and then structured in the desired manner photolithographically.
  • a metal layer for example a sputtered copper film, is deposited thereon and the remaining lacquer areas are removed thereon with the metal film.
  • the u. a. may also be formed by an inorganic Sperr ⁇ layer.
  • the organic cover layer is in particular a polyamide, polyimide or an epoxide and can also be configured as a multilayer.
  • the end contacts of the metalli ⁇ 's conductor by galvanic deposition of a metallic barrier layer, typically made of nickel, and the final solderable or bondable layer, typically made of tin or tin alloys produced.
  • Fig. 1 the manufacturing process of a fuse in six steps.
  • a thermally insulating intermediate layer 11 in island form is first deposited on a carrier substrate 10 (step a), preferably an aluminum oxide ceramic (step b)).
  • An adhesion layer 12 for improving the adhesion of the metallic conductor 13 to the substrate is applied to this intermediate layer 11 and the surrounding carrier substrate 10 (step c)).
  • the metallic conductor 13 is applied to the adhesion layer 12, for example sputtered on a copper layer and structured in a desired manner in a photolithographic manner (step d)).
  • the thickness and width of the web in the middle region of the metallic conductor 13 specify the maximum current intensity at which the bridge crosses over, and thus other electronic components are protected from damage.
  • the heat transfer into the carrier substrate 10 is greatly suppressed by the thermally insulating intermediate layer, so that the melting point of the fuse 100 can be precisely defined.
  • the fuse 100 or the middle region of the metallic conductor 13 is coated with an organic covering layer 14, for example a polyamide or an epoxide, in order to protect the fuse 100 against damage.
  • an organic covering layer 14 for example a polyamide or an epoxide
  • For contacting the end contacts 15 of the metallic conductor 13 are galvanized, for example with nickel and tin. LIST OF REFERENCE NUMBERS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)

Description

Beschreibung
Schmelzsicherung für einen Chip
Technisches Gebiet
Die Erfindung betrifft eine Schmelzsicherung in Chipbauform, die auf einem Trägersubstrat aus einer Al2O3-Keramik aufgebracht ist, mit einem aufschmelz¬ baren metallischen Leiter, der mittels Dünnschichttechnik aufgebracht und struk¬ turiert ist und der mit einer Deckschicht versehen ist, sowie ein kostengünstiges Verfahren zur Herstellung der Chipsicherung.
Stand der Technik
Chipsicherungen werden auf einem keramischen Grundmaterial mit Hilfe dem Fachmann bekannter Verfahren beispielsweise der Photolithographie ausgebil¬ det. Auch andere Trägermaterialen, wie FR-4-Epoxid oder Polyimid sind be¬ kannt. Chipsicherungen werden üblicherweise für eine Spannung bis zu 63 V ausgelegt.
Um eine Beschädigung anderer elektronischer Komponenten durch eine Stö¬ rung in der elektrischen Stromversorgung, die eine Überspannung oder einen zu großen Stromfluss herbeiführt, zu vermeiden ist es bekannt, in der Stromversor¬ gung eine Schmelzsicherung vorzusehen. Die Schmelzsicherung besteht im Wesentlichen aus einem Trägermaterial und einem metallischem Leiter, der bei¬ spielsweise aus Kupfer, Aluminium oder Silber besteht. Durch die Geometrie und den Querschnitt des Leiters wird die maximal mögliche Stromstärke, die durch diesen Leiter fließen kann ohne ihn aufzuschmelzen bestimmt. Wird die¬ ser Wert überschritten so wird der elektrische Leiter aufgrund der in ihm durch seinen elektrischen Widerstand anfallenden Wärme aufgeschmolzen und somit
BESTATIGUNGSKOPIE die Stromversorgung unterbrochen bevor nachgeschaltete elektronische Kom¬ ponenten überlastet oder beschädigt werden.
Bei den Verfahren zur Herstellung von Chipsicherungen in Dickschichttechnik, bei denen die Schmelzelemente und Kontaktschichten als Pasten mittels Sieb- druck auf eine Substratunterlage mit niedriger thermischer Leitfähigkeit aufge¬ bracht werden sind ausreichende Präzisionen der Geometrie der Schmelzele¬ mentschichten durch das Siebdruckverfahren prozessbedingt nur unzureichend realisierbar. Für höherwertige Dickschichtsicherungen ist es daher notwendig, durch zusätzliche Laserschnittverfahren das Schmelzelement bzw. den auf¬ schmelzbaren metallischen Leiter zu bearbeiten.
Üblicherweise werden als Substratunterlage ganzflächig glasierte Keramiksub¬ strate mit hohem A^Oa-Anteil oder aluminiumoxidarme Keramiksubstrate mit niedriger thermischer Leitfähigkeit gewählt. Beide Substratarten sind im Ver¬ gleich zu herkömmlichen Keramiksubstraten, z. B. aus 96% AI2O3 in Dick¬ schichtqualität, die in der Herstellung passiver Bauelemente Verwendung fin¬ den, erheblich teurer.
Bei einem Verfahren zur Herstellung einer Schmelzsicherung in Dünnschicht¬ technik wird ein aufschmelzbarer metallischer Leiter durch elektrochemische Verfahren oder durch Sputtern aufgebracht. Eine besonders hohe Präzision der Abschalt- bzw. Schmelzcharakteristik wird dabei durch photolithographische Strukturierung von gesputterten Schichten erreicht, wobei als Unterlage ein a- luminiumoxidarmes Substrat mit niedriger thermischer Leitfähigkeit dient.
Die JP 2003/173728 A offenbart ein Herstellungsverfahren für eine Chip- Schmelzsicherung in Dünnschichttechnologie, wobei auf einem Substrat 11 eine Schmelzsicherung 14 sowie eine Deckschicht 15 angeordnet wird. Die Schmelzsicherung 14 wird mittels Photolithographie strukturiert. Das Substrat 11 weist eine geringe Wärmeleitfähigkeit auf, um die durch den elektrischen Leiter 14 fließenden Strom verursachte Wärme im elektrischen Leiter 14 nicht abzu¬ führen und dadurch ein Aufschmelzen des elektrischen Leiters 14 zu begünsti- gen. Der elektrische Leiter 14 steht in unmittelbaren Kontakt mit dem Substrat 11.
Die JP 2002/140975 A beschreibt eine Schmelzsicherung mit einem metalli¬ schen Leiter 14 aus Silber, der ebenfalls unmittelbar auf einem Substrat 11 mit geringer thermischer Leitfähigkeit angeordnet ist, wobei der metallische Leiter 14 galvanisch abgeschieden wird oder als Dickschicht ausgebildet ist.
Die JP 2003/151425 A offenbart eine Schmelzsicherung mit einem Glaskeramik- Substrat 11 mit einer geringen thermischen Leitfähigkeit und einem metallischen Leiter 14 in Dickschichttechnologie.
Die JP 2002/279883 A beschreibt ebenfalls eine Schmelzsicherung für einen Chip, bei der der aufschmelzbare Bereich 17 eines Leiters 15 durch eine auf¬ wändige Laserbearbeitung hergestellt ist. Dies erfordert zusätzliche zeit- und kostenintensive Bearbeitungsschritte.
Die JP 2003/234057 A offenbart einen Sicherungswiderstand mit einem Wider¬ stand 30 auf einem Substrat 10 wobei zwischen dem Widerstand 30 und dem Substrat 10 eine weitere wärmespeichernde Schicht 42 vorgesehen ist, um die im Widerstand 30 anfallende Wärme zu speichern. Der aufschmelzbare Bereich wird ebenfalls durch Laserbearbeitung hergestellt.
Die JP 08/102244 A beschreibt eine Schmelzsicherung 10 in Dickschichttechno¬ logie mit einer Glas-Glasurschicht 2 mit einer niedrigen thermischen Leitfähigkeit wobei die Glasschicht 2 auf einem Keramiksubstrat 1 angeordnet ist und auf der Glasschicht 2 eine Schmelzsicherung 3 aufgebracht wird.
Die JP 10/050198 A offenbart eine weitere Schmelzsicherung in Dünnschicht¬ technologie mit einem aufwändigen Schichtaufbau, bei dem auf dem Leiter 3 und einer Glasschicht 5 eine weitere elastische Silikonschicht 6 ausgebildet ist. Die DE 197 04 097 A1 beschreibt ein elektrisches Sicherungselement mit einem Schmelzleiter in Dickschichttechnologie und einem Träger wobei der Träger aus einem schlecht wärmeleitenden Material besteht, insbesondere aus einer Glas¬ keramik.
Die DE 695 12 519 T2 offenbart eine oberflächenmontierte Sicherungsvorrich¬ tung, wobei ein Dünnschicht-Schmelzleiter auf einem Substrat angeordnet ist und das Substrat vorzugsweise ein FR-4-Epoxid oder ein Polyamid ist.
Bekannt sind also zum einen Verfahren zur Herstellung von Chipsicherungen in Dickschichttechnologie unter Verwendung von Spezialkeramiken oder auch AbO3 Keramiken und einer thermisch isolierenden Zwischenschicht, zum ande¬ ren Chipsicherungen in Dünnschichttechnologie unter Verwendung von Spezial¬ keramiken oder anderer spezieller Trägermaterialien.
Darstellung der Erfindung, Aufgabe, Lösung, Vorteile
Es ist daher Aufgabe der Erfindung, eine gattungsgemäße Schmelzsicherung anzugeben, die kostengünstig und mit ausreichender Präzision herstellbar ist wobei ihre Schmelzcharakteristik genau definierbar sein soll. Des Weiteren soll ein Verfahren zur Herstellung der Schmelzsicherung angegeben werden.
Diese Aufgaben werden durch die Merkmale der Ansprüche 1 bzw. 11 gelöst
Kerngedanke der Erfindung ist es, die Vorteile eines kostengünstigen Herstel¬ lungsprozesses für passive Bauelemente mit den Vorteilen einer Dünnschicht¬ technologie und der präzisen photolithographischen Strukturierung zu kombinie¬ ren, was durch die Verwendung einer thermisch isolierenden Zwischenschicht auf AI2O3 Keramik in Kombination mit der Dünnschichttechnologie und der pho¬ tolithographischen Strukturierung realisiert wird.
Der Kemgedanke der Erfindung besteht also darin, dass zwischen einem kos¬ tengünstigen Keramiksubstrat als Träger mit hoher thermischer Leitfähigkeit und dem eigentlichen aufschmelzbaren metallischen Leiter eine Zwischenschicht vorgesehen ist, die entweder durch ein kostengünstiges Verfahren, vorzugswei¬ se im Inseldruckverfahren aufgebrachte niedrigschmelzende anorganische Glaspaste oder durch eine im Inseldruck aufgebrachte organische Schicht ge¬ bildet ist. Aufgrund der niedrigen thermischen Leitfähigkeit dieser Zwischen¬ schicht wird die im metallischen Leiter durch den durch diesen hindurchfließen¬ den Strom entstehende Wärme nicht nach unten hin durch das Trägersubstrat mit einer üblicherweise höheren thermischen Leitfähigkeit abgeführt, so dass bei einer definierten Stromstärke im Leiter dieser in gewünschter Weise aufschmilzt. Diese Zwischenschicht dient als thermischer Isolator. In bevorzugter Weise wird als Zwischenschicht eine niedrig schmelzende anorganische Glaspaste verwen¬ det, die insbesondere im Siebdruckverfahren auf das Trägersubstrat aufge¬ bracht wird. Dies bietet gegenüber anderen Substraten mit niedriger thermischer Leitfähigkeit einen wesentlichen Vorteil, da letztere praktisch nur als Sonderan¬ fertigungen lieferbar bzw. herstellbar sind, wohingegen durch das Aufbringen von Glasinseln als thermisch isolierende Zwischenschicht jetzt preisgünstige Standardkeramiken genutzt werden können, wobei auch solche mit nur mäßiger Oberflächenbeschaffenheit (Dickschichtqualität) zum Einsatz kommen können. In einer alternativen Ausgestaltung ist die Zwischenschicht eine organische Zwi¬ schenschicht, die insbesondere im Inseldruck aufgebracht und nachfolgend in dem Fachmann bekannter Weise durch Wärmeeinwirkung in das Trägersubstrat eingebrannt bzw. ausgehärtet wird. Hierbei kann durch den einfach durchzufüh¬ renden Inseldruck ebenfalls eine beliebige Formgebung der Zwischenschicht erhalten, sowie die Verwendung von AI2O3 Keramiken als Trägermaterial ge¬ nutzt werden.
Der Vorteil der Erfindung besteht darin, dass eine kostengünstige Standardke¬ ramik, eine kostengünstig im Siebdruckverfahren herstellbare thermisch isolie¬ rende Zwischenschicht mit dem Vorteil der Dünnschichttechnik und der Photoli¬ thographischen Strukturierung kombiniert werden kann. Hierdurch können hochpräzise und kostengünstige Schmelzsicherungen in miniaturisierter Ausfüh¬ rung zur Absicherung elektronischer Baugruppen vor Fehlströmen hergestellt werden. Vorteilhafte Ausgestaltungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
In vorteilhafter Weise wird als Trägersubstrat für die Schmelzsicherung ein Alu¬ miniumoxidsubstrat verwendet, das von praktisch allen Herstellern derartiger Keramiksubstrate preisgünstig und in beliebiger Form und Größe verfügbar ist und z. B. in der Massenproduktion der Widerstandshersteller Verwendung fin¬ det. Derartige Aluminiumoxid-Keramiksubstrate können bereits mit Vorkerbun- gen in Form der später aus dem Substrat herzustellenden Chips herstellerseitig versehen sein. Bei beiden vorstehend beschriebenen Ausgestaltungen werden die Zwischenschichten beispielsweise im Bereich der herstellerseitig vorgege¬ benen Vorkerbungen aufgebracht, um bei einem späteren Vereinzelungspro- zess der Chips das Trägersubstrat in bekannter Weise ohne Beschädigung der Zwischenschichten durch Brechprozesse zu trennen.
Um die Haftung des metallischen Leiters auf der Zwischenschicht zu verbessern kann unmittelbar auf der Zwischenschicht eine anorganische oder eine organi¬ sche Haftvermittlerschicht im Sprühverfahren oder durch Sputtern aufgebracht sein.
In einer vorteilhaften Ausführungsform ist der metallische Leiter durch eine nied- rigohmige Metallschicht gebildet, um den Schmelzpunkt der Schmelzsicherung genau einstellen zu können.
In einer ersten Ausgestaltung wird diese Metallschicht durch Sputtern auf die Zwischenschicht bzw. die Haftvermittlerschicht aufgebracht. Würde die gesput- terte Metallschicht auf ein ganzflächig glasiertes Trägersubstrat aufgebracht würde dies zu einer verminderten Haftung führen, so dass bei einem Vereinze- lungsprozess mittels Brechen eine Delamination der Metallschicht im Vorkon- taktbereich auftreten könnte. Durch das Aufbringen der Metallschicht auf eine thermisch isolierende Insel in Form einer Zwischenschicht mit niedriger thermi¬ scher Leitfähigkeit ist die gute Haftung der Metallschicht im Kontaktbereich auf der rauheren Aluminiumoxidkeramik gewährleistet, da durch diese Glasinseln im Bereich der Schmelzsicherung glatte Oberflächen erzeugt werden, wodurch die photolithographische Strukturierung der Schmelzsicherung besonders präzise erfolgen kann, da im Gegensatz hierzu Trägersubstrate aus thermisch schlecht leitenden Keramiken höhere Oberflächenrauhigkeiten aufweisen, die für eine präzise photolithographische Strukturierung ungünstig sind.
Zur Strukturierung des metallischen Leiters in Form der gewünschten Schmelz¬ sicherung ist vorgeschlagen, dass dies durch positive oder negative Lithogra¬ phie erfolgt. Bei einem positiven Lithographieprozess wird beispielsweise ganz¬ flächig eine Metallschicht auf der darunter angeordneten Schicht abgeschieden, beispielsweise Kupfer, und anschließend die gewünschte Struktur photolitho¬ graphisch in die Schicht geätzt. Bei einem negativen Lithographieprozess wird auf die darunter liegende Schicht, d. h. die Zwischenschicht oder die Haftver¬ mittlerschicht, zuerst ein Photolack abgeschieden, beispielsweise aufgesprüht, und anschließend in gewünschter Weise photolithographisch strukturiert. An¬ schließend wird eine Metallschicht, beispielsweise ein gesputterter Kupferfilm, darauf abgeschieden und die verbleibenden Lackbereiche mit dem Metallfilm darauf abgelöst.
Zum Schutz der Schmelzsicherung wird auf den metallischen Leiter oder vor¬ zugsweise die gesamte Schmelzsicherung überdeckend eine oder mehrere Deckschichten aufgebracht, die u. a. auch durch eine anorganische Sperr¬ schicht gebildet sein kann. Die organische Deckschicht ist insbesondere ein Po¬ lyamid, Polyimid oder ein Epoxid und kann auch mehrschichtig ausgeführt sein.
Zur Kontaktierung der Schmelzsicherung werden die Endkontakte des metalli¬ schen Leiters durch galvanisches Abscheiden einer metallischen Barriere¬ schicht, typischerweise aus Nickel, und der abschließenden lötfähigen oder bondfähigen Schicht, typischerweise aus Zinn oder Zinnlegierungen, erzeugt. Kurze Beschreibung der Zeichnung
Nachstehend wird die Erfindung anhand einer Zeichnung näher erläutert. Es zeigt:
Fig. 1 : den Herstellungsprozess einer Schmelzsicherung in sechs Schritten.
Bei dem in Figur 1 dargestellten Herstellungsprozess einer Schmelzsicherung 100 wird zuerst auf einem Trägersubstrat 10 (Schritt a)), vorzugsweise einer Aluminiumoxidkeramik, eine thermisch isolierende Zwischenschicht 11 in Insel¬ form abgeschieden (Schritt b)). Auf diese Zwischenschicht 11 sowie das umge¬ bende Trägersubstrat 10 wird eine Haftschicht 12 zur Verbesserung der Haftung des metallischen Leiters 13 auf dem Untergrund aufgebracht (Schritt c)). An¬ schließend wird der metallische Leiter 13 auf die Haftschicht 12 aufgebracht, beispielsweise eine Kupferschicht aufgesputtert und in gewünschter Weise pho¬ tolithographisch strukturiert (Schritt d)).
Hierbei wird durch die Dicke und Breite des Stegs im mittleren Bereich des me¬ tallischen Leiters 13 die maximale Stromstärke vorgegeben bei deren Über¬ schreiten dieser Steg aufschmilzt und somit andere elektronische Bauteile vor einer Beschädigung geschützt werden. Durch die thermisch isolierende Zwi¬ schenschicht wird der Wärmeübertrag in das Trägersubstrat 10 stark unter¬ drückt, so dass der Schmelzpunkt der Schmelzsicherung 100 präzise definierbar ist.
Nachfolgend wird die Schmelzsicherung 100 bzw. der mittlere Bereich des me¬ tallischen Leiters 13 mit einer organischen Deckschicht 14, beispielsweise ei¬ nem Polyamid oder einem Epoxid überzogen, um die Schmelzsicherung 100 gegen Beschädigungen zu schützen. Zur Kontaktierung werden die Endkontakte 15 des metallischen Leiters 13 galvanisiert, beispielsweise mit Nickel und Zinn. BEZUGSZEICHENLISTE
100 Schmelzsicherung
10 Trägersubstrat
11 Zwischenschicht
12 Haftschicht
13 metallischer Leiter
14 Deckschicht
15 Endkontakt

Claims

PATENTANSPRÜCHE
1. Schmelzsicherung (100) in Chipbauform, die auf einem Trägersubstrat (10) aus einer Keramik mit einem aufschmelzbaren metallischen Leiter (13) der mittels Dünnschichttechnik aufgebracht und strukturiert ist und der mit ei¬ ner Deckschicht (14) versehen ist, dadurch gekennzeichnet, dass Trä¬ gersubstrat (10) eine AI2O3 Keramik mit hoher thermischer Leitfähigkeit ist, wobei zwischen Trägersubstrat (10) und metallischem Leiter (13) eine Zwi¬ schenschicht (11) mit niedriger thermischer Leitfähigkeit angeordnet ist und die Zwischenschicht (11) eine vorzugsweise im Siebdruckverfahren aufge¬ brachte niedrig schmelzende anorganische Glaspaste oder eine vorzugs¬ weise im Inseldruck aufgebrachte organische Zwischenschicht (11) ist und der aufschmelzbare metallische Leiter (13) durch Sputter- oder Aufdampf¬ verfahren aufgebracht ist und mittels Lithographie -Technik strukturiert ist.
2. Schmelzsicherung nach Anspruch 1 , dadurch gekennzeichnet, dass das Trägersubstrat (10) eine Aluminiumoxidkeramik in Dickschicht- oder in Dünnschichtqualität ist.
3. Schmelzsicherung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Haftschicht (12) auf der Zwischenschicht (11 ) angeordnet ist.
4. Schmelzsicherung nach einem der Ansprüche 1 bis 3, dadurch gekenn¬ zeichnet, dass der metallische Leiter (13) durch eine niedrigohmige Me¬ tallschicht gebildet ist.
5. Schmelzsicherung nach einem der Ansprüche 1 bis 3, dadurch gekenn¬ zeichnet, dass der metallische Leiter (13) durch eine niedrigohmige Cu, Au, Ag, Sn oder Cu-, Au-, Ag-, Sn- Legierungen gebildet ist.
6. Schmelzsicherung nach Anspruch 4, dadurch gekennzeichnet, dass die Metallschicht vorzugsweise im Vakuumverfahren aufgespürter! aufge- dampft oder durch andere physikalische oder chemische Verfahren abge¬ schieden ist.
7. Schmelzsicherung nach einem der Ansprüche 1 bis 6, dadurch gekenn¬ zeichnet, dass der metallische Leiter (13) mit einem positiven oder negati¬ ven Lithografieverfahren strukturiert ist.
8. Schmelzsicherung nach einem der Ansprüche 1 bis 8, dadurch gekenn¬ zeichnet, dass auf dem metallischen Leiter (13) eine Deckschicht (14) durch eine anorganische bzw. organische Schicht gebildet ist, insbesonde¬ re durch ein Polyamid, Polyimid, Polyamidimid oder ein Epoxid und, insbe¬ sondere mehrschichtig ausgebildet ist.
9. Schmelzsicherung nach einem der Ansprüche 1 bis 8, dadurch gekenn¬ zeichnet, dass eine anorganische Sperrschicht zwischen der Deckschicht (14) und dem metallischen Leiter (13) gebildet ist.
10. Schmelzsicherung nach einem der Ansprüche 1 bis 9, dadurch gekenn¬ zeichnet, dass Endkontakte(15) der Schmelzsicherung (100) durch tau¬ chen oder vorzugsweise durch galvanisches Abscheiden gebildet sind, insbesondere von Kupfer, Nickel, Zinn und Zinnlegierungen.
11. Verfahren zum Herstellen einer Schmelzsicherung (100) Chipbauform, wo¬ bei
- auf ein Trägersubstrat (10) aus einer AI2O3 Keramik mit einer hohen thermischen Leitfähigkeit eine Zwischenschicht (11 ) mit niedriger thermi¬ scher Leitfähigkeit aufgebracht wird,
- die Zwischenschicht (11 ) durch eine im Siebdruckverfahren aufgebrachte niedrig schmelzende anorganische Glaspaste oder eine im Inseldruck aufgebrachte organische Zwischenschicht (11 ) gebildet wird,
- auf die Zwischenschicht (11 ) ein metallischer Leiter (13) aufgebracht wird,
- auf den metallischen Leiter (13) eine Deckschicht (14) aufgebracht wird.
12. Verfahren nach Anspruch 11 , dadurch gekennzeichnet, dass als Träger¬ substrat (10) eine AI2O3 Aluminiumoxidkeramik in Dick- oder Dünnschicht¬ qualität verwendet wird.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass auf die Zwischenschicht (11 ) eine Haftschicht (12) aufgebracht ist.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeich¬ net, dass der metallische Leiter (13) durch eine niedrigohmige Metall¬ schicht gebildet wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Metall¬ schicht vorzugsweise im Vakuumverfahren aufgesputtert, aufgedampft o- der durch andere physikalische oder chemische Verfahren abgeschieden ist.
16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Metall¬ schicht durch eine niedrigohmige Cu, Au, Ag, Sn oder Cu-, Au-, Ag-, Sn- Legierungen gebildet wird.
17. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeich¬ net, dass der metallische Leiter (13) durch einen positiven oder negativen Lithographieprozess strukturiert wird.
18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeich¬ net, dass die Deckschicht (14) durch eine anorganische bzw. organische Schicht gebildet ist, insbesondere durch ein Polyamid, Polyimid, Polyami- dimid oder ein Epoxid und auch mehrschichtig ausgebildet sein kann .
19. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeich¬ net, dass eine anorganische Sperrschicht zwischen der Deckschicht (14) und dem metallischen Leiter (13) gebildet ist.
20. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeich¬ net, dass Endkontakte (15) der Schmelzsicherung (100) durch Tauchen oder vorzugsweise durch galvanisches Abscheiden gebildet werden, ins¬ besondere von Kupfer, Nickel, Zinn oder Zinnlegierungen.
EP05776175A 2004-07-08 2005-06-27 Schmelzsicherung für einen chip Active EP1766648B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004033251A DE102004033251B3 (de) 2004-07-08 2004-07-08 Schmelzsicherung für einem Chip
PCT/EP2005/006894 WO2006005435A1 (de) 2004-07-08 2005-06-27 Schmelzsicherung für einen chip

Publications (2)

Publication Number Publication Date
EP1766648A1 true EP1766648A1 (de) 2007-03-28
EP1766648B1 EP1766648B1 (de) 2010-03-24

Family

ID=35414553

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05776175A Active EP1766648B1 (de) 2004-07-08 2005-06-27 Schmelzsicherung für einen chip

Country Status (9)

Country Link
US (2) US9368308B2 (de)
EP (1) EP1766648B1 (de)
JP (1) JP2008505466A (de)
KR (1) KR101128250B1 (de)
CN (1) CN101010768B (de)
AT (1) ATE462194T1 (de)
DE (2) DE102004033251B3 (de)
TW (1) TWI413146B (de)
WO (1) WO2006005435A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033251B3 (de) 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
TWI323906B (en) * 2007-02-14 2010-04-21 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
DE102007014334A1 (de) * 2007-03-26 2008-10-02 Robert Bosch Gmbh Schmelzlegierungselement, Thermosicherung mit einem Schmelzlegierungselement sowie Verfahren zum Herstellen einer Thermosicherung
US20090009281A1 (en) * 2007-07-06 2009-01-08 Cyntec Company Fuse element and manufacturing method thereof
JP4510858B2 (ja) * 2007-08-08 2010-07-28 釜屋電機株式会社 チップヒューズ及びその製造方法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
US9190235B2 (en) * 2007-12-29 2015-11-17 Cooper Technologies Company Manufacturability of SMD and through-hole fuses using laser process
US20110163840A1 (en) * 2008-10-28 2011-07-07 Nanjing Sart Science & Technology Development Co., Ltd. High reliability blade fuse and the manufacturing method thereof
CN102891051B (zh) * 2011-07-22 2017-04-12 阿提瓦公司 并排保险丝组件及具该并排保险丝组件的电池阵列
CN107492473B (zh) * 2017-08-17 2019-01-04 中国振华集团云科电子有限公司 片式熔断器阻挡层的加工方法
US11636993B2 (en) 2019-09-06 2023-04-25 Eaton Intelligent Power Limited Fabrication of printed fuse

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3368919A (en) * 1964-07-29 1968-02-13 Sylvania Electric Prod Composite protective coat for thin film devices
US3887893A (en) * 1973-09-24 1975-06-03 Allen Bradley Co Fusible resistor
CH642772A5 (de) * 1977-05-28 1984-04-30 Knudsen Ak L Elektrische schmelzsicherung und deren herstellungsverfahren.
JPS5915394B2 (ja) * 1978-08-31 1984-04-09 富士通株式会社 厚膜微細パタ−ン生成方法
JPS57138961A (en) * 1981-02-23 1982-08-27 Fujitsu Ltd Crossover formation for thermal head
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
US4626818A (en) * 1983-11-28 1986-12-02 Centralab, Inc. Device for programmable thick film networks
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4873506A (en) * 1988-03-09 1989-10-10 Cooper Industries, Inc. Metallo-organic film fractional ampere fuses and method of making
JP2772001B2 (ja) * 1988-11-28 1998-07-02 株式会社日立製作所 半導体装置
JPH02263445A (ja) * 1988-12-23 1990-10-26 Toshiba Corp 窒化アルミニウム基板およびそれを用いた半導体装置
US5097246A (en) * 1990-04-16 1992-03-17 Cooper Industries, Inc. Low amperage microfuse
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5363082A (en) * 1993-10-27 1994-11-08 Rapid Development Services, Inc. Flip chip microfuse
US5432378A (en) * 1993-12-15 1995-07-11 Cooper Industries, Inc. Subminiature surface mounted circuit protector
US5453726A (en) * 1993-12-29 1995-09-26 Aem (Holdings), Inc. High reliability thick film surface mount fuse assembly
US5552757A (en) * 1994-05-27 1996-09-03 Littelfuse, Inc. Surface-mounted fuse device
US5712610C1 (en) * 1994-08-19 2002-06-25 Sony Chemicals Corp Protective device
JPH08102244A (ja) * 1994-09-29 1996-04-16 Kyocera Corp チップヒューズ
JP2706625B2 (ja) * 1994-10-03 1998-01-28 エス・オー・シー株式会社 超小型チップヒューズ
US5929741A (en) * 1994-11-30 1999-07-27 Hitachi Chemical Company, Ltd. Current protector
JPH0963454A (ja) 1995-08-29 1997-03-07 Kyocera Corp チップヒューズ
JPH09129115A (ja) 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
JPH09153328A (ja) * 1995-11-30 1997-06-10 Kyocera Corp チップヒューズ
US5699032A (en) * 1996-06-07 1997-12-16 Littelfuse, Inc. Surface-mount fuse having a substrate with surfaces and a metal strip attached to the substrate using layer of adhesive material
US5977860A (en) * 1996-06-07 1999-11-02 Littelfuse, Inc. Surface-mount fuse and the manufacture thereof
JPH1050198A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子
DE19704097A1 (de) * 1997-02-04 1998-08-06 Wickmann Werke Gmbh Elektrisches Sicherungselement
US5914649A (en) * 1997-03-28 1999-06-22 Hitachi Chemical Company, Ltd. Chip fuse and process for production thereof
DE19738575A1 (de) * 1997-09-04 1999-06-10 Wickmann Werke Gmbh Elektrisches Sicherungselement
US6610440B1 (en) * 1998-03-10 2003-08-26 Bipolar Technologies, Inc Microscopic batteries for MEMS systems
US6002322A (en) * 1998-05-05 1999-12-14 Littelfuse, Inc. Chip protector surface-mounted fuse device
JP4396787B2 (ja) * 1998-06-11 2010-01-13 内橋エステック株式会社 薄型温度ヒュ−ズ及び薄型温度ヒュ−ズの製造方法
US6034589A (en) * 1998-12-17 2000-03-07 Aem, Inc. Multi-layer and multi-element monolithic surface mount fuse and method of making the same
US6078245A (en) * 1998-12-17 2000-06-20 Littelfuse, Inc. Containment of tin diffusion bar
JP3640146B2 (ja) * 1999-03-31 2005-04-20 ソニーケミカル株式会社 保護素子
JP2000306477A (ja) * 1999-04-16 2000-11-02 Sony Chem Corp 保護素子
JP2001052593A (ja) 1999-08-09 2001-02-23 Daito Tsushinki Kk ヒューズおよびその製造方法
JP2001325869A (ja) * 2000-05-17 2001-11-22 Sony Chem Corp 保護素子
JP2001325868A (ja) * 2000-05-17 2001-11-22 Sony Chem Corp 保護素子
JP4666427B2 (ja) * 2000-11-10 2011-04-06 東京エレクトロン株式会社 石英ウインドウ及び熱処理装置
JP2002140975A (ja) * 2000-11-01 2002-05-17 Koa Corp ヒューズ素子及びその製造方法
TW541556B (en) * 2000-12-27 2003-07-11 Matsushita Electric Ind Co Ltd Circuit protector
JP2002279883A (ja) * 2001-03-19 2002-09-27 Koa Corp チップ型ヒューズ抵抗器及びその製造方法
WO2002103735A1 (de) * 2001-06-11 2002-12-27 Wickmann-Werke Gmbh Sicherungsbauelement
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
JP2003173728A (ja) * 2001-12-06 2003-06-20 Koa Corp チップ型電流ヒューズの製造方法
US7385475B2 (en) * 2002-01-10 2008-06-10 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US7436284B2 (en) * 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP4110967B2 (ja) * 2002-12-27 2008-07-02 ソニーケミカル＆インフォメーションデバイス株式会社 保護素子
JP2004214033A (ja) * 2002-12-27 2004-07-29 Sony Chem Corp 保護素子
JP2004265618A (ja) * 2003-02-05 2004-09-24 Sony Chem Corp 保護素子
JP2003234057A (ja) * 2003-03-10 2003-08-22 Koa Corp ヒューズ抵抗器およびその製造方法
US8680443B2 (en) * 2004-01-06 2014-03-25 Watlow Electric Manufacturing Company Combined material layering technologies for electric heaters
DE102004033251B3 (de) 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
US8976001B2 (en) * 2010-11-08 2015-03-10 Cyntec Co., Ltd. Protective device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006005435A1 *

Also Published As

Publication number Publication date
US9368308B2 (en) 2016-06-14
US20080303626A1 (en) 2008-12-11
EP1766648B1 (de) 2010-03-24
US20160372293A1 (en) 2016-12-22
JP2008505466A (ja) 2008-02-21
WO2006005435A1 (de) 2006-01-19
TWI413146B (zh) 2013-10-21
KR101128250B1 (ko) 2012-03-23
DE102004033251B3 (de) 2006-03-09
KR20070038143A (ko) 2007-04-09
CN101010768A (zh) 2007-08-01
ATE462194T1 (de) 2010-04-15
DE502005009279D1 (de) 2010-05-06
US10354826B2 (en) 2019-07-16
TW200612453A (en) 2006-04-16
CN101010768B (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
EP1766648A1 (de) Schmelzsicherung für einen chip
DE3725438C2 (de) Sicherung
EP1756537B1 (de) Temperaturfühler und verfahren zu dessen herstellung
DE19646369A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
WO2008055582A1 (de) Widerstand, insbesondere smd-widerstand, und zugehöriges herstellungsverfahren
EP2371000A1 (de) Verfahren zur fertigung von leuchtmitteln
WO1992000594A1 (de) Schalteranordnung mit regelbarem widerstand
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
CN1256856C (zh) 电子零件及其制造方法
EP1707037B1 (de) Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
DE112016006225T5 (de) Abstrahlungsplattenstruktur, Halbleitervorrichtung und Verfahren zum Herstellen einer Abstrahlungsplattenstruktur
EP0862209B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
JPH0421359B2 (de)
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE3639604A1 (de) Verfahren zur herstellung lotverstaerkter leiterbahnen
EP0555668B1 (de) Leiterkarte für eine Leistungshalbleiter aufweisende Leistungselektronikschaltung
EP0153650B1 (de) Dünnschichthybridschaltung
WO2004100259A2 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2021099004A1 (de) Sensorelement und verfahren zur herstellung eines sensorelements
DE10230712B4 (de) Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
WO2023117362A1 (de) Smd-bauteil mit abgeschrägten kanten
EP4312010A1 (de) Herstellung von sensormodulen mit einem underfill-prozess
EP4312009A1 (de) Anisotrope leitfähige klebeverbindungen für einen rtd
DE102016100585A1 (de) Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20061227

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20070503

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

REF Corresponds to:

Ref document number: 502005009279

Country of ref document: DE

Date of ref document: 20100506

Kind code of ref document: P

REG Reference to a national code

Ref country code: RO

Ref legal event code: EPE

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20100324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

LTIE Lt: invalidation of european patent or patent extension

Effective date: 20100324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100625

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100705

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

REG Reference to a national code

Ref country code: HU

Ref legal event code: AG4A

Ref document number: E008286

Country of ref document: HU

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100724

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100624

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

BERE Be: lapsed

Owner name: VISHAY BCCOMPONENTS BEYSCHLAG G.M.B.H.

Effective date: 20100630

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100726

Ref country code: MC

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20100627

26N No opposition filed

Effective date: 20101228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100627

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100627

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: HU

Payment date: 20110623

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: RO

Payment date: 20110620

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100627

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100324

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20120627

Ref country code: HU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20120628

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 12

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 13

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 14

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CZ

Payment date: 20231215

Year of fee payment: 19

Ref country code: FR

Payment date: 20231219

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20231228

Year of fee payment: 19