KR101116469B1 - 반도체 제조 공정에 사용되는 금속-카바이드 기판 및금속-카바이드 기판의 표면을 처리하는 방법 - Google Patents

반도체 제조 공정에 사용되는 금속-카바이드 기판 및금속-카바이드 기판의 표면을 처리하는 방법 Download PDF

Info

Publication number
KR101116469B1
KR101116469B1 KR1020040053891A KR20040053891A KR101116469B1 KR 101116469 B1 KR101116469 B1 KR 101116469B1 KR 1020040053891 A KR1020040053891 A KR 1020040053891A KR 20040053891 A KR20040053891 A KR 20040053891A KR 101116469 B1 KR101116469 B1 KR 101116469B1
Authority
KR
South Korea
Prior art keywords
metal
carbide
carbide substrate
gas mixture
semiconductor manufacturing
Prior art date
Application number
KR1020040053891A
Other languages
English (en)
Other versions
KR20060001771A (ko
Inventor
마르커스제라더스 반문스터
Original Assignee
싸이카브 세라믹스 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 싸이카브 세라믹스 비.브이. filed Critical 싸이카브 세라믹스 비.브이.
Publication of KR20060001771A publication Critical patent/KR20060001771A/ko
Application granted granted Critical
Publication of KR101116469B1 publication Critical patent/KR101116469B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5346—Dry etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Abstract

본 발명은 반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하는 방법에 관한 것이다.
본 발명은 또한 상기 본 발명의 방법에 따라 처리된 반도체 제조 공정에 사용되는 금속-카바이드 기판에 관한 것이다.
본 발명에 따라서, 상기 방법은 반응성 가스 혼합물을 사용하여 금속-카바이드 기판의 표면을 선택적으로 에칭하여 상기 금속-카바이드 기판상에 탄소 표면층을 형성하는 단계와, 상기 금속-카바이드 기판상에 형성된 탄소 표면층을 제거하는 단계를 포함한다.
따라서, 본 발명에 따른 방법 단계들을 이용함으로써, 금속-카바이드 기판은 크기와 순도와 관련하여 반도체 제조 공정에 요구되는 최상의 기준을 충족하는 표면 구조물을 가질 수 있다. 특히 본 발명의 단계들에 따라 처리된 금속-카바이드 기판은 반도체 제조 공정의 후속하는 처리 공정 단계(반도체 층 증착 또는 열 어닐링)들이 정확하고 잘 제어된 작업 조건(온도, 압력 및 진공) 하에서 수행되는 반도체 웨이퍼들을 처리하고 보유하는 웨이퍼 보트로서 사용되기에 매우 적합하다.

Description

반도체 제조 공정에 사용되는 금속-카바이드 기판 및 금속-카바이드 기판의 표면을 처리하는 방법{A METHOD FOR THE TREATMENT OF A SURFACE OF A METAL-CARBIDE SUBSTRATE FOR USE IN SEMICONDUCTOR MANUFACTURING PROCESSES AS WELL AS SUCH A METAL-CARBIDE SUBSTRATE}
도 1a-1d는 본 발명의 방법에 따라 처리되거나 영향을 받은, 본 발명에 따른 금속-카바이드 기판의 실시예를 도시한다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 금속-카바이드 기판 12: 마이크로 크랙
13: 탄소 층 14: 전이 층
본 발명은 반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하는 방법에 관한 것이다.
또한 본 발명은 본 발명에 따른 방법에 처리된 반도체 제조 공정에 사용되는 금속-카바이드 기판에 관한 것이다.
실리콘-카바이드(SiC)와 같은 금속-카바이드 기판은 반도체 제조 공정에 사용되는 것으로 알려져 있다. 특히, 금속-카바이드는 예컨대 웨이퍼 보트(boat) 또는 지지 링을 구성하는 개시 재료로서 사용된다. 이러한 구성물들은 반도체 제조 동안 여러 처리 단계들을 겪게 되는 다수의 웨이퍼들을 위한 홀더 및 위치설정 수단으로서 동작한다. 이러한 처리 공정 단계들은 온도, 압력 및 진공과 관련한 특수하고 잘 제어된 조건 하에서 수행되며, 예컨대 화학 기상 증착 기술(CVD) 또는 열 어닐링과 같은 다른 처리 단계들을 사용하여 상기 웨이퍼상에 여러 반도체 재료 층들을 증착시킬 수 있다.
본 명세서에서 사용되는 "금속-카바이드 기판"이란 용어는 웨이퍼 보트 홀더를 의미할 뿐만 아니라, 예컨대 리액터 용기와 같이 반도체 제조 공정에 사용되는 금속-카바이드 재료로 만들어진 다른 구성물 또는 부품들을 의미한다.
(반도체 층 증착과 같은) 반도체 제조 공정의 연속하는 처리 공정 단계들은 온도, 압력 및 진공과 관련하여 정밀하게 제어된 환경 하에서 수행되고 또한 순도 및 오염물 제거와 관련하여 최상의 기준을 충족해야 하는 소위 클린 룸 환경을 요구하기 때문에, 금속-카바이드 기판은 크기 및 열적 동작과 관련하여 최상의 기준을 충족해야 한다.
이러한 목적을 위하여, 예컨대 웨이퍼 보트 홀더를 형성하는 여러 금속-카바이드 기판 부품들이 기판 표면을 처리하기 위한 기계적인 머시닝 동작을 겪게 된다. 그러나, 기계적인 머시닝 동작을 이용한 표면 처리는 금속-카바이드 기판의 표면에 작고 거의 눈에 보이지 않는 마이크로 크랙(micro crack) 또는 홀(hole)들을 형성한다. 이러한 마이크로 크랙 또는 표면 아래의 손상은 모든 종류의 오염물들이 상기 마이크로 크랙에 축적될 수 있고 이러한 오염물들이 반도체 제조 공정 동안 상기 마이크로 크랙으로부터 떨어져 웨이퍼 상의 반도체 층 증착물을 오염시키기 때문에 (예컨대 반도체 층 증착 또는 고온 어닐링과 같은) 후속하는 다른 반도체 제조 공정에 나쁜 영향을 미친다. 이러한 반도체 층 증착물의 오염은 제품의 품질을 현저히 감소시키거나 제품을 폐기시키게 한다.
또한 금속-카바이드 기판상에 존재하는 기판 손상은 반도체 제조 공정 동안 입자를 발생시키고 방출시킬 위험이 있다는 단점을 갖는다. 여러 반도체 층 증착 동안 열적 조건들이 바뀌기 때문에 작은 금속-카바이드 입자는 금속-카바이드 기판으로부터 벗겨지고 반도체 제조 공정을 오염시킬 것이다.
본 발명의 목적은 상기 설명한 결함들을 방지하는 상기 언급한 방법과 금속-카바이드 기판을 제공하는 것이다.
본 발명에 따라서 상기 방법은 반응성 가스 혼합물을 사용하여 상기 금속-카바이드 기판의 표면을 선택적으로 에칭하고 상기 금속-카바이드 기판상에 탄소 표면층을 형성하며 상기 금속-카바이드 기판상에 형성된 상기 탄소 표면층을 제거하는 단계들을 포함한다.
따라서 본 발명에 따른 방법을 이용함으로써, 금속-카바이드 기판은 반도체 제조 공정에 필요한 크기와 순도와 관련하여 최상의 기준을 충족하는 표면 구조물을 얻을 수 있다. 특히, 본 발명의 단계들에 따라 처리된 금속-카바이드 기판은 (반도체 층 증착 또는 열 어닐링과 같은) 반도체 제조 공정들의 후속하는 처리 공정 단계들이 정확하고 잘 제어된 작업 조건(온도, 압력 및 진공) 하에서 수행되는 반도체 웨이퍼들을 조작하고 수용하기 위한 웨이퍼 보트로서 사용되기에 매우 적합하다.
마이크로 크랙 형태의 모든 표면 손상은 탄소 표면층을 제거하면서 같이 제거되기 때문에 매우 높은 순도를 가지며 모든 불순물들이 제거된 매끄럽고 깨끗한 SiC-표면이 얻어진다. 더욱이 표면아래(subsurface)의 손상된 표면이 제거되기 때문에 반도체 제조 공정에 악영향을 줄 수 있는 금속-카바이드 표면으로부터의 입자들의 발생과 방출이 방지된다.
본 발명에 따른 방법에 의해 처리된 금속-카바이드 기판을 이용함으로써 높은 정도의 순도가 높은 레벨의 정확도를 갖는 반도체 제조 공정 동안 얻어지고 제품의 폐기를 감소시킨다.
본 발명에 따른 방법의 특정 실시예에서 상기 탄소 표면층을 제거하는 단계는 산화처리 기술을 이용하여 수행된다.
본 발명에 따른 방법의 또 다른 실시예에서 상기 탄소 표면층을 제거하는 단계는 수소첨가(hydrogenation) 처리 기술을 이용하여 수행된다. 또 다른 실시예에서 상기 탄소 표면층을 제거하는 단계는 열수(hydrothermical) 처리 기술을 이용하여 수행된다.
또한 본 발명의 유리한 실시예에서 상기 금속-카바이드 기판의 표면을 에칭하는 단계동안 사용되는 반응성 가스 혼합물이 할로겐-함유 가스 혼합물이고 상기 반응성 가스 혼합물의 할로겐-함유 가스 농도가 100%일 수 있는 기능적인 에칭 기술이 사용된다.
본 발명의 또 다른 실시예에서 할로겐-함유 가스는 예컨대 아르곤-분위기의 염소(Cl2)이다.
또한 우수한 에칭 성능을 갖는 또 다른 유리한 실시예에서 반응성 가스 혼합물은 수소(H2)를 함유한다.
일 예에서 상기 반응성 가스 혼합물의 유량은 0.5-5 lpm(litres per minute)이며, 상기 반응성 가스 혼합물의 작용 압력은 100 밀리바(mbar)와 대기 압력 사이에 있을 수 있으며 상기 반응성 가스 혼합물의 작용 온도는 1000℃ 내지 1200℃ 사이에 있을 수 있다.
본 발명에 따라 제조된 금속-카바이드 기판은 반응성 가스 혼합물을 사용한 에칭 기술에 의해 탄소 표면층이 위에 형성된 표면을 포함하며, 상기 탄소 표면층이 상기 금속-카바이드 기판으로부터 제거되는 특징을 갖는다.
마찬가지로, 본 발명에 따른 금속-카바이드 기판의 특정 실시예에서 상기 탄소 표면층은 산화 처리 기술에 의해 제거될 수 있다. 또한 상기 탄소 표면층은 수소첨가 처리 기술을 이용하여 제거될 수 있다. 마찬가지로 상기 탄소 표면층은 열수 처리 기술에 의해 제거될 수 있다.
본 발명에 따른 금속-카바이드 기판의 특정 실시예에서 상기 금속-카바이드 기판 표면은 할로겐-함유 가스 혼합물을 포함한 반응성 가스 혼합물로 이루어진 반 응성 가스 혼합물의 영향을 받는다.
더욱이 또 다른 특정 실시예에서 상기 반응성 가스 혼합물의 할로겐-함유 가스 농도는 100%이고 특히 상기 할로겐-함유 가스는 아르곤-분위기에서의 염소(Cl2)이다. 더욱이 반응성 가스 혼합물은 수소(H2)를 함유할 수 있다.
마찬가지로 반응성 가스 혼합물의 유량은 0.5-5 lpm이고, 상기 금속-카바이드 기판 표면은 100 밀리바 내지 대기 압력 사이에 있는 반응성 가스 혼합물의 작용 압력에 영향을 받거나, 상기 금속-카바이드 기판 표면은 1000℃ 내지 1200℃ 사이의 반응성 가스 혼합물의 작용 온도에 영향을 받을 수 있다.
이제 첨부된 도면과 함께 본 발명을 설명한다.
도 1a에서 예컨대 실리콘-카바이드(SiC)로 이루어지고 두께(D)를 갖는 금속-카바이드 기판(10)이 도시되어 있으며, 이러한 기판(10)은 반도체 제조 공정에서 종종 사용된다. 금속-카바이드는 예컨대 웨이퍼 보트 또는 지지 링을 구성하는 개시 재료로서 사용된다. 이러한 구성물들은 반도체 제조동안 여러 처리 단계들을 겪는 다수의 웨이퍼들을 위한 홀더 및 위치설정 수단으로서 사용된다. 이러한 처리 공정 단계들은 온도, 압력 및 진공과 관련하여 특수하고 잘 제어된 조건 하에서 수행되며 예컨대 화학 기상 증착 기술(CVD) 또는 열 어닐링과 같은 다른 공정 단계들을 사용하여 상기 웨이퍼상에 여러 반도체 재료 층들을 증착하는 것일 수 있다.
이미 본 명세서의 도입부에서 설명한 바와 같이, 이러한 금속-카바이드 기판은 종종 표면 처리에 영향을 받으며, 상기 표면(11)은 크기, 매끄러움 및 순도와 관련한 소정의 필요조건들을 충족하는 매끄러운 표면(11)을 얻기 위해 기계적인 머시닝 동작에 의해 영향을 받게 된다.
머시닝과 같은 기계적인 표면 처리의 결점은 표면(11)에서 기판 손상이라 불리는 거의 눈에 보이지 않은 작은 마이크로 크랙(12)들이 많이 생긴다는 것이다.
이러한 표면 손상은 마이크로 크랙(12)에 존재하는 모든 종류의 오염물들이 마이크로 크랙으로부터 웨이퍼가 후속 반도체 층 증착 단계들에 의해 처리되는 클린 룸 환경으로 확산되기 때문에 반도체 제조 공정에 나쁜 영향을 미친다. 따라서 마이크로 크랙(12)에 존재하는 오염물들은 처리되는 웨이퍼들의 품질과 수율에 나쁜 영향을 미칠 수 있다.
본 발명에 따라서 금속-카바이드 기판(10)의 표면을 처리하기 위한 방법은 반응성 가스 혼합물을 사용하여 상기 금속-카바이드 기판(10)의 표면(11)을 에칭하고 이로써 상기 금속-카바이드 기판(10)상에 탄소 표면층(13)을 형성하는 단계를 포함한다.
반응성 가스 혼합물은 예컨대 100%의 농도를 갖는 할로겐-함유 가스 성분으로 이루어진다. 또한 반응성 가스 혼합물은 할로겐-농도가 금속-카바이드 기판(10)의 표면(11)과 반응할 정도로 충분히 높은 한, 낮은 할로겐-함유 가스 농도를 함유할 수 있다. 할로겐-함유 가스 성분은 할로겐, 예컨대 아르곤-분위기의 염소(Cl2)로 이루어진 그룹중 임의의 화학제일 수 있다. 또한 수소(H2)는 캐리어 가스로서 사용될 수 있다.
금속-카바이드(10)의 표면아래의 손상된 표면(11)을 반응성 할로겐-함유 가스 혼합물에 노출시키기 때문에, 할로겐-함유 가스(순수한 할로겐 또는 할로겐-혼합물)는 아래 반응(1)에 따라 금속-카바이드와 반응한다:
SiC + 2 Cl2 ⇒ SiCl4 + C (1)
이러한 예에서, 염소 가스(Cl2)는 실리콘-카바이드(SiC) 기판(10)의 처리를 위한 반응성 가스 혼합물의 반응성 할로겐-함유 성분으로서 사용될 뿐만 아니라 (F2, Br2 및 I2와 같은) 다른 할로겐들 또는 할로겐-함유 가스 또는 이들의 혼합물들이 사용될 수 있다.
다른 실시예에서, 반응성 가스 혼합물은 아래 반응(2)에 따라 금속-카바이드(SiC)와 반응하는 HCl을 포함할 수 있다:
SiC + 4 HCl ⇒ SiCl4 + C + 2 H2 (2)
반응성 할로겐-함유 가스 혼합물과 금속-카바이드 표면(11) 사이의 반응에 따라, 탄소 층(13)이 형성되고, 탄소 층의 깊이(d')는 에칭 단계가 수행되는 동안의 시간 구간에 의존한다. 깊이(d')(또는 탄소 층(13)과 금속-카바이드 기판(10) 사이의 전이 층(14))은 금속-카바이드 기판(10)의 표면(11)에 존재하는 모든 마이크로 크랙(12)(표면아래의 손상)을 덮기 위하여 매우 커야(깊어야)한다.
전이 층(14)의 깊이(탄소-층(13)의 두께(d'))는 에칭 시간 및/또는 에칭 조건(온도, 압력 및 할로겐-농도)에 의존한다.
바람직하게, 에칭 단계의 작용 온도는 1000℃ 내지 1200℃ 사이이며, 염소(Cl2)의 반응성 가스 혼합물의 유량은 0.5-5 lpm 사이이다. 작용 압력은 100 밀리바 내지 대기 압력 사이에 있을 수 있다.
에칭 단계가 할로겐 분위기 내에서 수행될 때, 금속-카바이드 기판(10)의 표면(11)상에 또는 마이크로 크랙(12) 내에 존재하는 모든 종류의 오염물이 제거된다.
본 발명에 따른 후속하는 방법 단계에서, 상기 금속-카바이드 기판(10)상에 형성된 탄소 표면층(13)이 예컨대 산화 처리 기술을 사용하여 제거된다. 상기 후속 방법 단계의 또 다른 실시예에 따라서 탄소 표면층은 수소첨가 또는 열수 처리 기술을 이용하여 제거될 수 있다.
또한 본 발명에 따른 방법의 에칭 단계가 수행되기 이전에 직면하는 동일한 문제들을 방지하기 위하여 새로운 금속-카바이드 층(14)이 손상되지 않은 채 남아있는 한, 분사(blast) 또는 폴리싱과 같은 기계적인 제거 단계들이 수행될 수 있다.
탄소 표면층(13)의 제거 단계는 진공 내지 4000 바(bar) 사이의 압력 조건 하에서 100℃ 내지 4000℃ 사이의 작용 온도에서 수행될 수 있다.
상기 탄소 표면층(13)의 제거 단계의 결과로서 작은 두께(d)를 갖는 금속-카바이드 기판(10')은 매끄러움과 관련하여 최상의 조건을 충족하는 매끄러운 표면(14)을 갖게 되며, 또한 상기 기판(10')은 매우 높은 정도의 순도를 나타낸다. 어떠한 표면아래의 손상도 존재하지 않기 때문에 오염물들은 표면(14)상에 부착하거나 존재할 수 없으며 입자들이 존재할 수 있는 마이크로 크랙이 존재하지 않기 때문에 반도체 제조 공정 동안 어떠한 입자의 발생 및 방출도 발생하지 않는다.
본 발명의 실시에 의해 오염물들이 발생할 수 있는 표면상에 표면아래의 손상 및 마이크로 크랙이 존재하지 않기 때문에 반도체 제조 공정 동안 어떠한 입자의 발생 및 방출도 발생하지 않게 되어 제품의 품질 저하를 방지하는 효과를 가진다.

Claims (22)

  1. 반도체 제조 공정에 사용되는 금속-카바이드 기판 내로의 깊이로 연장하는 마이크로크랙(microcrack)들 형태의 표면아래(subsurface)의 손상을 제거하기 위해 금속-카바이드 기판의 표면을 처리하기 위한 방법으로서,
    적어도 상기 마이크로크랙들을 커버하는 깊이와 동일한 깊이를 갖는 상기 금속-카바이드 기판 내의 탄소 표면층을 형성하기 위해, 반응성 가스 혼합물을 사용하여 단일 단계로 상기 금속-카바이드 기판의 표면을 선택적으로 에칭하는 단계; 및
    상기 금속-카바이드 기판 상에 순수 무탄소(clean, carbon free) 표면을 생성하기 위해, 상기 마이크로크랙들을 커버하는 상기 금속-카바이드 기판 내에 형성되는 상기 탄소 표면층을 전부 제거하는 단계 ? 상기 마이크로크랙들 형태의 상기 표면아래의 손상이 제거됨 ?
    를 포함하는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 탄소 표면층을 제거하는 단계는 산화 처리 기술에 의해 수행되는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 탄소 표면층을 제거하는 단계는 수소첨가(hydrogenation) 처리 기술에 의해 수행되는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 탄소 표면층을 제거하는 단계는 열수(hydrothermical) 처리 기술에 의해 수행되는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속-카바이드 기판의 표면을 에칭하는 단계 동안 사용되는 상기 반응성 가스 혼합물은 할로겐-함유 가스 혼합물인,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 반응성 가스 혼합물의 할로겐-함유 가스 농도는 100%인,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  7. 제 5 항에 있어서,
    상기 할로겐-함유 가스는 아르곤-분위기의 Cl2인,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  8. 제 5 항에 있어서,
    상기 반응성 가스 혼합물은 수소(H2)를 더 함유하는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반응성 가스 혼합물의 유량은 0.5-5 lpm(litres per minute)인,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반응성 가스 혼합물의 작용 압력은 100 밀리바(mbar) 내지 대기 압력 에 있는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반응성 가스 혼합물의 작용 온도는 1000℃ 내지 1200℃에 있는,
    반도체 제조 공정에 사용되는 금속-카바이드 기판의 표면을 처리하기 위한 방법.
  12. 제 1 항에 따른 방법에 의해 달성가능하고 반도체 제조 공정에 사용하기 위한 금속-카바이드 기판으로서,
    상기 금속-카바이드 기판의 표면 내에서 탄소 표면층이 상기 금속-카바이드 기판 내로 연장하는 마이크로크랙들 형태의 표면아래의 손상을 커버하는 깊이로 형성되고,
    상기 탄소 표면층은 반응성 가스 혼합물을 사용하는 단일 단계의 선택적 에칭에 의해 형성되며, 상기 탄소 표면층은 상기 금속-카바이드 기판 상에 순수 무탄소 표면을 남기기 위해, 상기 금속-카바이드 기판으로부터 후속하여 제거되고, 상기 마이크로크랙들 형태의 상기 표면아래의 손상이 제거되는,
    금속-카바이드 기판.
  13. 제 12 항에 있어서,
    상기 탄소 표면층은 산화 처리 기술에 의해 제거되는,
    금속-카바이드 기판.
  14. 제 12 항에 있어서,
    상기 탄소 표면층은 수소첨가 처리 기술에 의해 제거되는,
    금속-카바이드 기판.
  15. 제 12 항에 있어서,
    상기 탄소 표면층은 열수 처리 기술에 의해 제거되는,
    금속-카바이드 기판.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 에칭 기술 동안 상기 금속-카바이드 기판의 표면(11)은 할로겐-함유 가스 혼합물을 포함하는 반응성 가스 혼합물에 영향을 받는,
    금속-카바이드 기판.
  17. 제 16 항에 있어서,
    상기 반응성 가스 혼합물의 상기 할로겐-함유 가스 농도는 100%인,
    금속-카바이드 기판.
  18. 제 16 항에 있어서,
    상기 할로겐-함유 가스는 아르곤-분위기의 Cl2인,
    금속-카바이드 기판.
  19. 제 16 항에 있어서,
    상기 반응성 가스 혼합물은 수소(H2)를 더 함유하는,
    금속-카바이드 기판.
  20. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 반응성 가스 혼합물의 유량은 0.5-5 lpm인,
    금속-카바이드 기판.
  21. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 금속-카바이드 기판의 표면(11)은 100 밀리바(mbar) 내지 대기 압력의 상기 반응성 가스 혼합물의 작용 압력에 영향을 받는,
    금속-카바이드 기판.
  22. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 금속-카바이드 기판의 표면(11)은 1000℃ 내지 1200℃의 상기 반응성 가스 혼합물의 작용 온도에 영향을 받는,
    금속-카바이드 기판.
KR1020040053891A 2004-06-30 2004-07-12 반도체 제조 공정에 사용되는 금속-카바이드 기판 및금속-카바이드 기판의 표면을 처리하는 방법 KR101116469B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04076897A EP1612851B1 (en) 2004-06-30 2004-06-30 A method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
EP04076897.0 2004-06-30

Publications (2)

Publication Number Publication Date
KR20060001771A KR20060001771A (ko) 2006-01-06
KR101116469B1 true KR101116469B1 (ko) 2012-03-07

Family

ID=34928324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053891A KR101116469B1 (ko) 2004-06-30 2004-07-12 반도체 제조 공정에 사용되는 금속-카바이드 기판 및금속-카바이드 기판의 표면을 처리하는 방법

Country Status (8)

Country Link
EP (1) EP1612851B1 (ko)
JP (1) JP5015419B2 (ko)
KR (1) KR101116469B1 (ko)
CN (1) CN1716522A (ko)
AT (1) ATE459979T1 (ko)
DE (1) DE602004025798D1 (ko)
SG (1) SG118291A1 (ko)
TW (1) TWI384521B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2939789B1 (fr) 2008-12-16 2011-02-11 Snecma Propulsion Solide Procede de traitement de fibres ceramiques
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP5759293B2 (ja) * 2011-07-20 2015-08-05 住友電気工業株式会社 半導体装置の製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN102505114A (zh) 2012-01-03 2012-06-20 西安电子科技大学 基于Ni膜辅助退火的SiC衬底上石墨烯制备方法
CN102583329B (zh) * 2012-01-03 2013-08-14 西安电子科技大学 基于Cu膜辅助退火和Cl2反应的大面积石墨烯制备方法
CN102530936A (zh) * 2012-01-03 2012-07-04 西安电子科技大学 基于Cl2反应的SiC衬底上制备石墨烯的方法
CN102718207A (zh) * 2012-05-22 2012-10-10 西安电子科技大学 基于Cu膜退火和Cl2反应的结构化石墨烯制备方法
CN102674329A (zh) * 2012-05-22 2012-09-19 西安电子科技大学 基于Cl2反应的结构化石墨烯制备方法
CN102701789B (zh) 2012-05-23 2013-10-16 西安电子科技大学 基于Cl2反应的SiC衬底上制备结构化石墨烯的方法
CN102674332A (zh) * 2012-05-23 2012-09-19 西安电子科技大学 基于Cu膜退火的SiC与Cl2反应制备结构化石墨烯的方法
CN102674331A (zh) * 2012-05-23 2012-09-19 西安电子科技大学 基于Ni膜退火的SiC与Cl2反应制备结构化石墨烯的方法
JP2014027093A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
CN108574107A (zh) * 2018-03-16 2018-09-25 上海交通大学 改善燃料电池双极板碳化物涂层导电及耐蚀性的方法
USD887639S1 (en) * 2018-09-07 2020-06-16 Shih-Ling Hsu Hair accessory
JP7220845B2 (ja) * 2019-04-18 2023-02-13 住友金属鉱山株式会社 サセプタ、サセプタの再生方法、及び、成膜方法
CN114026263A (zh) * 2019-05-27 2022-02-08 顺克·齐卡博技术有限公司 化学气相沉积室制品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579833B1 (en) * 1999-09-01 2003-06-17 The Board Of Trustees Of The University Of Illinois Process for converting a metal carbide to carbon by etching in halogens
US20010047980A1 (en) * 1999-09-01 2001-12-06 Mcnallan Michael J. Process for converting a metal carbide to diamond by etching in halogens
US6407014B1 (en) * 1999-12-16 2002-06-18 Philips Electronics North America Corporation Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
JP4325095B2 (ja) * 2000-09-08 2009-09-02 株式会社デンソー ＳｉＣ素子の製造方法
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JP4152130B2 (ja) * 2002-03-25 2008-09-17 日本碍子株式会社 エピタキシャル膜の製造方法およびエピタキシャル膜被覆基板の製造方法

Also Published As

Publication number Publication date
JP2006016288A (ja) 2006-01-19
EP1612851B1 (en) 2010-03-03
TWI384521B (zh) 2013-02-01
KR20060001771A (ko) 2006-01-06
SG118291A1 (en) 2006-01-27
JP5015419B2 (ja) 2012-08-29
DE602004025798D1 (de) 2010-04-15
ATE459979T1 (de) 2010-03-15
CN1716522A (zh) 2006-01-04
EP1612851A1 (en) 2006-01-04

Similar Documents

Publication Publication Date Title
KR101116469B1 (ko) 반도체 제조 공정에 사용되는 금속-카바이드 기판 및금속-카바이드 기판의 표면을 처리하는 방법
KR100953707B1 (ko) 반도체 프로세싱 부품 및 이를 사용하는 반도체 제조방법
US20070087299A1 (en) Heat treatment jig for semiconductor silicon substrate
WO2003071588A1 (en) Production method of sic monitor wafer
DE60142685D1 (de) Verfahren zur ätzung von polysilizium mit einer verbesserten homogenität und einer reduzierten ätzratevariation
JP2006324663A (ja) 汚染されたツール部品の清浄化方法
CN101884099B (zh) 用于处理半导体加工部件的方法以及由此形成的部件
KR102017138B1 (ko) 탄화규소 제품의 재생 방법 및 재생된 탄화규소 제품
US6554909B1 (en) Process for cleaning components using cleaning media
US20100032857A1 (en) Ceramic components, coated structures and methods for making same
US7723155B2 (en) Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
KR102647983B1 (ko) 부착물 제거 방법 및 성막 방법
JPH11279761A (ja) 耐食性部材
JP7459137B2 (ja) 化学蒸着チャンバー物品
JP2007063070A (ja) 耐プラズマ性イットリア焼結体の製造方法
JP4570372B2 (ja) 耐プラズマ性半導体製造装置用部材
US20210398784A1 (en) Surface Fluorination Remediation For Aluminium Oxide Electrostatic Chucks
SG125141A1 (en) Method and apparatus for deposition removal and precision cleaning of high purity ceramic process kits used in nanoscale semiconductor manufacturing
JP2005129724A (ja) 炭化珪素のエッチング方法、研磨方法及び加工方法
JP2012229149A (ja) 窒化アルミニウム膜によって被覆された部材
JPH07122493A (ja) エピタキシャル成長炉のガスクリーニング方法
JP2001323372A (ja) 炭化ケイ素ダミーウエハの製造方法および炭化ケイ素ダミーウエハ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 7