KR101050676B1 - 패턴화된 표면들을 갖는 ⅲ-족 질화물층들 - Google Patents

패턴화된 표면들을 갖는 ⅲ-족 질화물층들 Download PDF

Info

Publication number
KR101050676B1
KR101050676B1 KR1020040018820A KR20040018820A KR101050676B1 KR 101050676 B1 KR101050676 B1 KR 101050676B1 KR 1020040018820 A KR1020040018820 A KR 1020040018820A KR 20040018820 A KR20040018820 A KR 20040018820A KR 101050676 B1 KR101050676 B1 KR 101050676B1
Authority
KR
South Korea
Prior art keywords
layer
nitride
group iii
substrate
polar
Prior art date
Application number
KR1020040018820A
Other languages
English (en)
Other versions
KR20040084666A (ko
Inventor
초우드허리에레프
엔지호크민
슬러셔리챠트엘리어트
Original Assignee
알카텔-루센트 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알카텔-루센트 유에스에이 인코포레이티드 filed Critical 알카텔-루센트 유에스에이 인코포레이티드
Publication of KR20040084666A publication Critical patent/KR20040084666A/ko
Application granted granted Critical
Publication of KR101050676B1 publication Critical patent/KR101050676B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06Q—DECORATING TEXTILES
    • D06Q1/00—Decorating textiles
    • D06Q1/10—Decorating textiles by treatment with, or fixation of, a particulate material, e.g. mica, glass beads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04D—TRIMMINGS; RIBBONS, TAPES OR BANDS, NOT OTHERWISE PROVIDED FOR
    • D04D9/00—Ribbons, tapes, welts, bands, beadings, or other decorative or ornamental strips, not otherwise provided for
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06Q—DECORATING TEXTILES
    • D06Q1/00—Decorating textiles
    • D06Q1/12—Decorating textiles by transferring a chemical agent or a metallic or non-metallic material in particulate or other form, from a solid temporary carrier to the textile
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Textile Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biophysics (AREA)
  • Led Devices (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명에 따른 제조 방법은 III족-질화물의 기계적으로 패턴화된 층을 생성한다. 이 방법은 결정질 기판을 제공하는 단계 및 기판의 평면 표면 상에 제 1의 III족-질화물의 층을 형성하는 단계를 포함한다. 상기 제 1 층은 단일 극성을 갖고, 또한 기판의 일부를 노출시키는 홀들(holes) 또는 트렌치들(trenches)의 패턴을 갖는다. 이어서, 본 발명의 방법은 상기 제 1 층 및 기판의 노출된 부분 위에 제 2의 III족-질화물의 제 2 층을 에피택셜로 성장시키는 단계를 포함한다. 상기 제 1 및 제 2 III족-질화물들은 상이한 합금 조성들을 갖는다. 이 방법은 또한 상기 제 2 층을 기계적으로 패턴화시키기 위해 상기 제 2 층을 염기의 수용액에 적용시키는 단계를 포함한다.
III족-질화물, 애피택셜, 리소그래피, 피라미드, 광자 밴드갭 디바이스

Description

패턴화된 표면들을 갖는 Ⅲ-족 질화물층들{Group Ⅲ-nitride layers with patterned surfaces}
도 1a는 III족-질화물의 필드-이미터 어레이에 대한 평면 구조의 단면도.
도 1b는 III족-질화물 필드-이미터들의 필드-이미터 어레이에 대한 또 다른 평면 구조의 단면도.
도 1c는 도 1a 또는 1b의 필드-방출 어레이를 채용한 편평한 패널 이미지 디스플레이를 보여주는 도면.
도 2는 기계적으로 홀들 또는 트렌치들에 의해 주기적으로 패턴화된 III족-질화물의 층을 채용한 구조의 단면도.
도 2a는 도 2의 구조로 나타낸 구조를 채용한 광자 밴드갭 디바이스의 일 실시예의 정면도.
도 2b는 도 2의 구조로 나타낸 구조를 채용한 광자 밴드갭 디바이스의 다른 실시예의 정면도.
도 2c는 도 2의 구조로 나타낸 구조를 채용한 광자 밴드갭 디바이스의 다른 실시예의 정면도.
도 3은 도 1a-1b, 2, 2a 및 2b에 나타낸 III족-질화물의 패턴화된 층들을 갖 는 구조들의 제조 방법을 예시하는 흐름도.
도 4는 습식 에칭 시간이 단축된 도 3의 방법의 일 실시예에 의해 이루어진 구조의 주사 전자 현미경(SEM) 사시도.
도 5는 습식 에칭 시간이 중간 길이인 도 3의 방법의 일 실시예에 의해 이루어진 구조의 SEM 정면도.
도 6은 습식 에칭 시간이 긴 도 3의 방법의 일 실시예에 의해 이루어진 구조의 SEM 정면도.
도 7은 도 1a-1b, 2, 2a 및 2b에 나타낸 패턴화된 층들을 갖는 GaN 구조들의 특이적 제조 방법에 대한 흐름도.
*도면의 주요부분에 대한 부호의 설명*
12: 기판 14: 제 1 영역
15: 제 2 영역 16: 육각형 피라미드
17: 평면 표면 20: 팁
24: 디스플레이
발명의 분야
본 발명은 결정질 III족-질화물들을 혼입한 전기 및 광학 디바이스들에 관한 것이다.
관련기술의 설명
결정질 III족-질화물 반도체들은 전기 디바이스들 및 광학 디바이스들 양자에 사용된다.
전기 디바이스들에 관하여, III족-질화물들은 필드-이미터들(field-emitters)을 제조하기 위해 사용되어 왔다. 필드-이미터는 예리한 팁을 갖는 도전성 구조이다. 예리한 팁은 하전되는 것에 응답하여 큰 전기장을 생성한다. 큰 전기장은 팁으로부터 전자 방출을 유발한다. 이러한 이유 때문에, 필드 이미터들의 배열은 형광체 이미지 스크린(phosphor image screen)을 동작시킬 수 있다.
하나의 선행 기술의 방법은 III-족 질화물들로부터 필드-이미터들의 어레이들을 제조하였다. III-족 질화물들은 III족 원자-질소 결합의 안정성으로 인해 화학적 및 기계적 안정성을 갖는다. 그러한 안정성은 필드-이미터들의 어레이를 사용하는 디바이스들에서 매우 바람직하다.
선행 기술의 방법은 III족-질화물들로부터 필드 이미터들을 성장시킨다. 성장 방법은 사파이어 기판 상에 에피택셜로 성장하는 갈륨 질화물(GaN) 층을 포함하고, GaN 층 상에 SiO2 마스크를 형성하고, 마스크의 환형 윈도우들 내에 피라미드형 GaN 필드-이미터들을 에피택셜로 성장시킨다. 성장 방법은 균일한 크기의 필드-이미터들을 생성하는 한편, 필드 이미터들은 매우 예리한 팁들은 갖지 않는다. 보다 예리한 팁들은 보다 큰 전자 방출 속도들 및 보다 낮은 턴온 전압들을 생성하는 것 이 바람직하다.
광학 디바이스들에 관하여, III-족 질화물들은 큰 굴절율들을 갖는다. 큰 굴절율들을 갖는 물질들은 광자 밴드갭 구조들의 제조에 바람직할 수 있다. 고정된 광자 밴드갭에 대해, 그러한 물질들은 그 구조가 보다 낮은 굴절 지수 물질로부터 제조되는 경우에 가능한 것보다 더 큰 특징 치수들을 갖는 광자 밴드갭 구조를 제조하는 것을 가능케 한다.
평면의 광자 밴드갭 구조를 제조하는 하나의 방법은 III족-질화물의 평활한층을 건식 에칭하는 단계를 포함한다. 불행하게도, III족-질화물들의 화학적 안정성은 건식 에칭제들이 마스크 물질 상의 III족-질화물에 대해 낮은 선택성을 갖도록 유발한다. 그러한 이유 때문에, 건식 에칭은 III족-질화물의 층에서 심층 표면의 릴리프(relief)를 생성하지 않는다. 결과적으로, 건식 에칭 방법은 단지 III족-질화물들로부터 얇은 평면의 광자 밴드갭 구조들을 생성한다.
불행하게도, 광(light)은 박층 평면 구조들에 에지를 효율적으로 결합시키지 않는다. 이러한 이유 때문에, III족-질화물로부터 보다 큰 표면 릴리프를 갖는 양자 밴드갭 구조를 제조할 수 있는 방법을 갖는 것이 바람직하다.
발명의 개요
여기서, 기계적으로 패턴화된 표면은 내부에 변형물들의 어레이, 예를 들면 홀들, 트렌치들 또는 물리적으로 거친 영역들의 어레이들을 갖는다.
여러 가지 실시예들은 기계적으로 패턴화된 표면들을 갖는 III족-질화물의 층들을 제조하는 방법들을 제공한다. 패텬화된 표면들은 얻어진 구조들에 기능성을 제공한다. 제조 방법들은 강염기들에 의해 공격할 질소-극성(N-극성) III족-질화물층들의 자화율(susceptibility)을 이용한다. 이 방법들은 패턴화된 표면을 생성하는 방식으로 III족-질화물의 층을 습식 에칭하기 위해 염기성 용액들을 사용한다. 예시적인 패턴화된 표면들은 광자 밴드갭 구조들 및 필드-이미터 어레이들을 제공한다.
제 1 양상에서, 본 발명은 제조 방법을 특징짓는다. 이 방법은 결정질 기판을 제공하는 단계 및 기판의 평면 표면 상에 제 1의 III족-질화물의 제 1 층을 형성하는 단계를 포함한다. 제 1 층은 단일 극성을 갖고, 기판의 위치를 노출시키는 홀들 또는 트렌치들의 패턴을 또한 갖는다. 이 방법은 제 1 층 및 기판의 노출된 부분 모두 위에 제 2의 III족-질화물의 제 2 층을 에피택셜로 성장시키는 단계를 포함한다. 제 1 및 제 2의 III족-질화물들은 상이한 합금 조성물들을 갖는다. 이 방법은 제 2 층을 기계적으로 패턴화시키기 위해 염기 수용액에 제 2 층을 적용시키는 단계를 포함한다.
제 2 양상에서, 본 발명은 기계적으로 패턴화된 표면을 갖는 장치를 특징짓는다. 이 장치는 평면 표면을 갖는 결정질 기판 및 그 기판의 일부 상에 배치된 복수개의 피라미드 필드-이미터들을 포함한다. 이 장치는 표면의 또다른 부분에 배치되는 제 1의 III족-질화물의 층 및 제 1의 III족-질화물의 층 위에 배치되는 제 2의 III족-질화물의 층을 포함한다. 제 2의 III족-질화물의 층은 피라미드 표면 구조들이 없다. 필드 이미터들은 제 2의 III족-질화물을 포함한다. 제 1 및 제 2의 III족-질화물들은 상이한 합금 조성들을 갖는다.
제 3의 양상에서, 본 발명은 결정질 기판 및 그 기판의 평면 표면 상에 배치된 제 1의 III족-질화물의 기계적으로 패턴화된 층을 포함하는 장치를 특징짓는다. 이 장치는 또한 제 1의 III족-질화물의 기계적으로 패턴화된 층 상에 배치된 제 2의 III족-질화물의 층을 포함한다. 제 2의 III족-질화물의 층은 내부에 컬럼형의 홀들 및 트렌치들의 패턴을 갖는다. 제 1 및 제 2의 III족-질화물들은 상이한 합금 조성들을 갖는다.
도면들 및 명세서에서 동일한 참조 번호들은 유사한 소자들을 의미한다.
III족 금속들과 질소 사이의 결합의 화학적 안정성은 III족-질화물 반도체들이 많은 에칭제들에 대해 화학적으로 내성이 되도록 한다. 뿐만 아니라, 강한 염기들의 수용액들은 III족-질화물의 층의 질소-극성 표면을 에칭할 것이다. 그러한 습식 에칭제들은 이미 극성 패턴화된 III족-질화물 층을 기계적으로 패턴화시킬 수 있다. 전형적으로 패턴화된 표면들은 도 1a-1b에 나타낸 바의 필드-이미터 어레이들 및 도 2, 2a 및 2b에 나타낸 바의 광자 밴드갭 구조들을 생성한다.
도 1a는 필드-이미터 어레이(10A)를 보여준다. 필드-이미터 어레이(10A)는 기판(12) 및 측면으로 인터-분산된 컬럼형(inter-dispersed columnar)의 제 1 및 제 2 영역들(14, 15)의 규칙적인 패턴을 포함한다. 제 1 및 제 2 영역들(14, 15)은 기판(12)의 평면 표면(17)을 커버한다. 이 기판(12)은 규소 카바이드(SiC) 또는 (0 0 0 1)-평면 사파이어 등의 결정질 물질이다. 제 1 및 제 2 영역들(15, 16)은 III족-질화물의 각각의 (0 0 0 1)-극성 및 (0 0 0
Figure 112011013726522-pat00001
)-극성 형태들을 포함한다. 영역(14, 15)의 III족-질화물은 기판(12)의 평면 표면(17)과 매치되지 않는 넓은 래티스(lattice)를 갖는다.
여기서, III족-질화물들의 (0 0 0
Figure 112009016538691-pat00002
)-극성 및 (0 0 0 1)-극성 형태들은 N-극성 및 금속-극성 형태들이라 칭한다. N-극성 및 금속-극성 형태들은 반대쪽의 고유 분극들을 갖는다. N-극성 및 금속-극성 층들의 유리 표면들은 질소 원자들 및 III족-금속 원자들 각각의 층들에 의해 종료된다.
제 1 및 제 2의 컬럼형 영역들(14, 15)은 물리적으로 상이한 표면들을 갖고, 따라서 기판(12) 상에 III족-질화물의 기계적으로 패턴화된 층을 형성한다. 제 1 영역(14)은 III족-질화물의 1개 이상의 육각형 피라미드들을 포함한다. 따라서, 제 1 영역들(14)은 예리한 팁들(20)을 포함하는 편평하지 않은 노출된 표면들을 갖는다. 제 2 영역들(15)은 III족-질화물의 평활한 층들을 포함하고 피라미드 구조들은 전혀 없다. 따라서, 제 2 영역들(15)의 노출된 표면들(22)은 평활하고 평탄하다. 제 2 영역들(15)의 표면들(22)은 또한 제 1 영역들(14)에서 가장 높은 팁들(20)보다 기판(12)의 평면 표면(17) 상에 멀리 존재한다.
제 1 영역들(14)의 육각형 피라미드들(16)은 예리한 정점들(20)을 갖고, 따라서 필드 이미터들로서 작용한다. 정점 팁들(20)은 100 나노미터(nm) 미만의 직경들을 갖는다. III족-질화물이 GaN인 실시예들에서, 피라미드들(16)은 약 20nm - 30nm 미만의 직경들을 갖는 팁들(20)을 갖고, 평면 표면(17)과 약 56°- 58°각도를 이루는 대향면들을 갖는다. 피라미드들(16)은 (1 0
Figure 112011013726522-pat00003
Figure 112011013726522-pat00004
) 절단면들인 6개의 대향면들을 갖는다.
단일의 제 1 영역(14) 내에서, 육각형 피라미드들(16) 및 정점 팁들(20)의 분포는 랜덤하다. 여러 가지 제 1의 영역들(14)은 상이한 수의 육각형 피라미드들(16)을 가질 수 있다. 인터-분산된 제 2 영역들(15)은 동일한 크기 및 규칙적인 측면 분포를 갖기 때문에, 제 1 영역들(14)의 크기들은 일정하다.
제 2 영역들(15)에서, 제 1의 III족-질화물의 층은 제 2의 III족-질화물로 제조된 훨씬 더 얇은 베이스층(18) 상에 리셋된다. 제 2의 III족-질화물은 기판(12)의 평면 표면(17)과 매치되지 않는 넓은 래티스를 갖는다. 보다 중요하게는, 제 2의 III족-질화물은 기판(12)의 표면(17) 상에 금속-극성으로 성장한다.
도 1b는 필드-이미터 어레이(10B)의 대안의 실시예를 보여준다. 필드-이미터 어레이(10B)는 도 1a에 관하여 이미 기재된 바와 같이 기판(12) 및 인터-분산된 컬럼형 제 1 및 제 2 영역들(14, 15)의 규칙적인 패턴을 포함한다. 필드-이미터 어레이(10B)에서, 제 2 영역들(14)은 필드-이미터 어레이(10A)에서와 같이 고립된 피라미드들(16)보다는 중첩하는 육각형 피라미드들(16)을 포함한다. 또한, 피라미드들(16)은 어떤 범위의 크기들을 갖고, 도 1a의 필드-이미터 어레이(10A)에서와 같이 평면 표면(17) 상에 직접적으로보다는 N-극성 III족-질화물의 두꺼운 층(19) 상에 리셋된다. 필드-이미터 어레이(10B)에서, 육각형 피라미드들(16)은 여전히 예리한 정점들(20)을 갖고, 따라서 여전히 필드-이미터들로서 효과적으로 기능할 수 있다. 정점 팁들(20)은 제 2 영역들(15)의 노출된 상부 표면들(22)보다 여전히 더 낮다.
도 1c는 편평한 평면 이미지 디스플레이(24)의 일 실시예를 보여준다. 디스플레이(24)는 필드-이미터 어레이(10), 예를 들면 도 1a 및 1b로부터 어레이(10A 및 10B)를 채용한다. 디스플레이(24)는 또한 금속 전극들(26) 및 형광면(28)을 포함한다. 금속 전극들(26)은 필드-이미터 어레이의 제 2 영역들(15)의 편평한 상부 표면(22)에 의해 지지된다. 상부 표면들(22)은 팁들(20) 자체보다는 형광면(28)에 근접한 평면을 따라 금속 전극들(26)을 지지한다. 그러한 이유 때문에, 금속 전극들(26)은 필드-이미터 어레이로부터 전자들의 방출을 조절할 수 있다. 금속 전극들(26)은 인접한 제 1 영역들(14)에서 필드-이미터들을 위한 대조용 게이트들로서 기능한다. 제 2 영역들(22) 상에 금속 전극들(26)을 지지하는 것은 편리하게도 개개의 팁들(20) 상에 전극들을 자기 정렬시킬 필요성을 피한다. 팁들(20)의 위치들은 개개의 제 1의 영역들(14)에서 랜덤하기 때문에, 그러한 정렬 공정은 복잡할 수 있다.
도 2는 제 1의 III족-질화물의 기계적으로 패턴화된 층(32)을 갖는 다른 구조(30)를 보여준다. 이 층(32)은 결정질 기판(12)의 평면 표면(17), 예를 들면 사파이어 기판의 (0 0 0 1)-평면 상에 배치된다. 이 층(32)은 동일한 컬럼형의 홀들 또는 트렌치들(34)의 규칙적인 어레이를 포함한다. 홀들 또는 트렌치들(34)은 실질적으로 직사각형 단면을 갖고 층(32)의 전체 두께를 가로지른다. 층(32)은 기계적으로 패턴화된 베이스층(18) 상에서 리셋된다. 베이스층(18)은 제 1의 III족-질화물과 상이한 합금 조성을 갖는 제 2의 결정질 III족-질화물이다. 이 베이스층(18)은 III족-금속 극성이 되도록 평면 표면(17) 상에 에피택셜로 정렬된다.
층들(18 및 32)의 쌍에 대해, 제 2 및 제 1 III족-질화물 반도체들의 전형적인 쌍들은 AlN 및 GaN의 쌍 및 AlN 및 AlGaN의 쌍이다.
층(32)은 전형적으로 베이스층(18)의 두께의 100 - 10,000배이다. 전형적인 GaN 층(32)은 30㎛ 이상의 두께를 갖고, 전형적인 AlN 베이스층(18)은 단지 약 20nm-30nm의 두께를 갖는다. 베이스층(18)은 단자 베이스층(18) 상에 배치된 다른 층의 분극을 정렬시키기에 충분한 두께여야 한다.
광학 디바이스들에서, 이 층(32)은 통상적으로 평면 도파관의 광학 코어로서 기능한다. 이 도파관은 에지(37)를 통해 입력광(36)을 수신하고 반대쪽 에지(39)를 통해 출력광(38)을 전송한다. 광섬유들 및 기타 광학 도파관들에 대한 층(32)의 그러한 에지 커플링은 층(32)이 두꺼운 경우의 실시예들에 대해 보다 효율적이다. 따라서, 그와 같이 두꺼운 층(32)은 표준 광섬유들 및 도파관들에 대한 효율적인 말단 커플링을 인에이블시키기 때문에, 층(32)은 비교적 두꺼운 것, 예를 들면 30㎛ 이상일 수 있는 것이 유리하다.
패턴화된 두꺼운 층(32)은 예를 들면 두꺼운 광자 밴드갭 구조일 수 있다. 두꺼운 광자 밴드갭 구조들은 건식 에칭에 의해 이루어질 수 있는 보다 얇은 광자 밴드갭 구조들보다 효율적인 광학적 에지 결합을 제공한다.
도 2a 및 2b는 2개의 전형적인 평면 광자 밴드갭 구조들(30A, 30B)을 보여준다. 구조들(30A 및 30B)을 통한 단면도들은 도 2에 충실히 나타낸다. 구조들(30A 및 30B)은 금속-극성 III족-질화물, 즉 (0 0 0 1)-평면 III족-질화물의 층(32)을 포함한다. 이 층(32)은 도 2에 나타낸 결정질 기판(12)의 상부 표면 상에 배치된다. 이 층(32)은 실질적으로 동일한 컬럼형 특징부들(34A, 34B)의 어레이에 의해 기계적으로 패턴화된다. 컬럼형 특징부들(34A, 34B)은 구조들(30A 및 30B) 각각에서 홀들 및 트렌치들이다.
홀들(34A) 및 트렌치들(34B)은 1개 및 2개의 이산적인 래티스 대칭물들을 각각 갖는 규칙적인 어레이들을 형성한다. 이러한 이유 때문에, 홀들(34A) 및 트렌치들(34B)층(32)의 굴절율의 각각의 2차원 및 1차원 주기적 변조들을 생성한다. 굴절율 변조들은 어레이들에서 선택된 래티스 길이들에 대한 광자 밴드갭 구조를 생성한다. 매질 내 입력광의 효과적인 파장의 1/4배의 기수의 적분 승산값인 래티스 길이는 광자 밴드갭 구조들을 생성한다.
도 2c는 홀들 및 III족-질화물의 물질층이 교환되는 것을 제외하고는 도 2a의 광자 밴드갭 구조들과 유사한 광자 밴드갭 구조(30C)를 보여준다. 구조(30C)에서, III족-질화물의 층(32C)은 단리된 기둥들의 2차원 어레이이다. III족-질화물 기둥들 사이에 트렌치들(34C)의 2차원 패턴들이 상호 접속된다. 트렌치들(34C)은 기둥들을 상호 고립시킨다.
도 3은 예를 들면 도 1a-1b, 2, 2a 또는 2b에 나타낸 바와 같이, III족-질화물의 기계적으로 패턴화된 층을 갖는 구조을 제조하는 방법(40)을 예시한다.
이 방법(40)은 결정질 기판의 선택된 평면 표면 상에 제 1의 III족-질화물의 금속-극성의 제 1 층을 형성하는 단계를 포함한다(단계 42). 이 층을 형성하는 단계는 제 1의 III족-질화물의 에피택셜 성장을 수행하는 단계 및 이 층을 리소그래피에 의해 기계적으로 패턴화시키는 단계를 포함한다. 제 1의 III족-질화물의 조성은 에피택셜 성장이 금속-극성층을 생성하는 것을 보장하도록 선택된다. 기계적 패턴화는 그 층을 통해 기판의 일부를 노출시키는 동일한 홀들 또는 트렌치들의 규칙적인 패턴을 생성한다.
다음으로, 이 방법(40)은 제 1 층 및 기판의 노출된 부분 상으로 제 2의 III족-질화물의 두꺼운 제 2 층을 에피택셜로 성장시키는 단계를 포함한다(단계 44). 제 1 층 상에서 제 2 층은 금속-극성으로 성장한다. 기판의 노출된 부분 상에서, 제 2 층은 N-극성으로 성장한다. 제 1 및 제 2의 III족-질화물들은 상이한 합금 조성, 예를 들면 AlN 및 GaN을 갖고, 기판과 매치되지 않는 넓은 래티스를 갖는다.
마지막으로, 이 방법(40)은 또한 수산화칼륨(KOH) 또는 수산화나트륨(NaOH) 등의 강한 염기의 수용액에 제 2 층을 적용시키는 단계를 포함한다(단계 46). 이 수용액은 N-극성 표면들을 선택적으로 에칭함으로써 제 2 층을 기계적으로 패턴화시킨다. 강한 염기들의 수용액들은 III족-질화물들의 금속-극성 표면들을 현저히 에칭하지 않는다. 기계적 패턴화의 형태는 에칭 시간 및 에칭제의 농도에 정성적으로 의존한다.
도 4는 2몰의 KOH 수용액으로 45분 동안 습식 에칭시킨 극성의 스트라이프된 GaN층(50)의 주사 전자 현미경(scanning electron micrograph: SEM) 사진이다. GaN층은 습식 에칭 동안에 약 90℃의 온도로 유지되었다.
에칭된 GaN층(50)은 N-극성 GaN 스트라이프들(52) 및 Ga-극성 GaN 스트라이프들(54)을 갖는다. 상대적으로 짧은 에칭은 Ga-극성 GaN 스트라이프들(54)로부터 유효 물질을 제거함이 없이 N-극성 GaN 스트라이프들(52)로부터 유효 물질을 제거하였다. N-극성 GaN 스트라이프들(52)에서, 에칭은 예를 들면 도 1b에 나타낸 바와 같이 치밀하게 패킹된 육각형 GaN 피라미드들로 형성된 표면을 생성한다. 이 피라미드들은 약 20-30nm 미만의 직경들을 갖는 다양한 크기들 및 예리한 정점 팁들을 갖는다.
측정치들은 피라미드 밀도(ρΔ)가 다음과 같이 에칭 온도(T)에 따라 변하는 것을 지시한다: [ρΔ]-1=[ρΔ0]-1exp(-Ea/kg T), 여기서 kg는 볼츠만 상수이다. 2몰의 KOH 용액에 대해, 15분의 에칭 및 25℃ 내지 100℃의 온도, 측정치들은 활성화 에너지 Ea가 약 0.587eV와 같음을 보여준다.
본 발명자들은 습식 KOH 에칭이 부분적으로 에칭되지 않은 Ga-극성 GaN 스트라이프들(54)로 인해 패킹된 육각형 GaN 피라미드들의 분포를 생성하는 것으로 믿는다. 특히, Ga-극성 스트라이프들은 에칭제가 그의 측면 표면들보다는 오히려 N-극성 스트라이프들(52)의 상부 표면을 공격하도록 N-극성 스트라이프들(52)을 측면으로 한정한다. KOH 습식 에칭은 N-극성 GaN 스트라이프들(52)이 약 7 미크론(㎛)의 폭을 가질 때 예리한 팁의 육각형 GaN 피라미드들의 치밀한-패킹을 생성한다. 육각형 피라미드들의 치밀한 패킹은 또한 N-극성 GaN 스트라이프들이 약 100㎛ 이 하의 폭을 갖는 경우에 GaN 표면들의 습식 KOH 에칭을 초래할 것으로 믿어진다. 그러나, 한정되지 않은 평면 표면의 N-극성 GaN의 습식 KOH 에칭은 예리한 팁의 육각형 GaN 피라미드들의 치밀한 패킹을 생성하는 것으로 믿어지지 않는다.
도 5는 60분 동안 4몰의 KOH 수용액으로 습식 에칭된 극성-스트라이프된 육각형 GaN 층(50)을 보여주는 SEM 이미지이다. 다시, GaN층은 습식 에칭 동안 약 90℃의 온도에서 유지되었다.
보다 격렬한 에칭은 단리된 육각형 GaN 피라미드들(56)에 대한 것을 제외하고 N-극성 GaN 스트라이프들(52)로부터 모든 물질들을 제거하였다. 습식 에칭은 아래 놓인 결정질 사파이어 기판 상에서 정지되었다. 이러한 중간 길이 에칭은 적어도 개개의 N-극성 GaN 스트라이프들(52) 내에서 도 1a와 같은 패터닝을 생성한다. 이들 영역들 내에서, 육각형 GaN 피라미드들(56)은 랜덤 분포를 갖는다.
도 6은 60분 이상 동안 4몰의 KOH 수용액으로 에칭한 극성-스트라이프된 GaN층(50)의 SEM 이미지이다. 다시, GaN층은 습식 에칭 동안에 25℃-125℃의 온도에서, 바람직하게는 약 90℃의 온도에서 유지된다.
이러한 보다 긴 에칭은 원래의 N-극성 GaN 스트라이프들(52)을 완전히 제거하였다. 결과적으로, 실질적으로 수직인 트렌치들이 에칭되지 않은 Ga-극성 스트라이프들(54)을 분리한다. 습식 에칭제들은 Ga-극성 GaN층들의 측벽들을 서서히 공격하기 때문에, Ga-극성 스트라이프들(54)의 측벽들은 완전히 수직이 아니다. 4몰 이상의 KOH 농도를 갖는 수용액은 Ga-극성 스트라이프들(54)의 노출된 측면 및 단부 표면들을 부식시키는 경향이 있다. 얻어진 구조는 도 2, 2a 및 2b의 구조들 30, 30A 및 30B와 같이 III족-질화물의 패턴화된 Ga-극성층을 갖는다.
도 7은 도 1a, 1b, 2, 2a, 2b에서와 같이 기계적으로 패턴화된 GaN 구조들의 제조 방법(60)을 예시한다. 이 방법(60)은 평면 사파이어 성장 기판을 제조하는 단계(단계 62), 기판 상에 Ga-극성 정렬층을 성장시키고 패턴화시키는 단계(단계 64) 및 정렬층 상으로 극성-패턴화된 GaN층을 에피택셜로 성장시키는 단계(단계 66)를 포함한다. 이 방법(60)은 또한 N-페이스 영역들 내에서 GaN을 선택적으로 제거함으로써 기계적 패턴화를 생성하기 위해 GaN층을 습식 에칭하는 단계를 포함한다(단계 68).
단계(62)에서, 사파이어 성장 기판을 제조하는 단계는 결정질 사파이어 기판의 (0 0 0 1)-평면 표면을 세정하는 단계를 포함한다. 이 세정은 수성 세정액 중에서 1분 동안 표면을 세척하는 것을 포함한다. 약 96중량%의 H2SO4를 갖는 제 1 수용액을 약 30중량%의 H2O2를 갖는 제 2 수용액과 혼합하여 수성 세정액(aqueous claning solution)을 생성한다. 혼합하는 동안에, 제 1 용액의 약 10부피 부분들이 제 2 용액의 1부피 부분과 조합된다. 세정은 또한 세척된 표면을 탈이온수로 헹구어 내는 단계 및 이어서 사파이어 성장 기판을 스핀 건조시키는 단계를 포함한다.
단계(62)에서, 성장 기판을 제조하는 단계는 또한 약 200℃에서 분자 비임 에피택시(molecular beam epitaxy: MBE) 시스템의 버퍼 챔버 내에서 사파이어 기판을 탈가스화시키는 단계를 포함한다. 탈가스화는 챔버 압력이 약 5 x 10-9 토르 미만이 될 때까지 계속된다. 탈가스화 후, 사파이어 기판은 플라즈마-보조된 MBE 시 스템의 성장 챔버로 수송된다.
단계(64)에서, Ga-극성 정렬층의 성장 및 패턴화 단계는 사파이어 기판 상에서 AlN층의 MBE 성장을 수행하는 단계를 포함한다(서브단계 64a). MBE 성장을 수행하기 위해, 성장 챔버의 온도는 약 720℃의 최종 온도에 이르기까지 분당 약 8℃의 속도로 증가된다. 사파이어 기판은 기판의 뒤 표면에 침착된 300nm두께의 티탄층의 보조 하에 균일한 온도에서 유지된다.
MBE 시스템은 AlN층을 약 20nm 내지 30nm의 두께로 성장시킨다. 이러한 얇은 AlN층은 사파이어 기판의 전체 노출된 표면을 커버하기에 충분히 두껍다. 프랑스 Rueil Malmaison 92503 Boite Postale 231, boulevard Nationla 133 소재 Riber Corporation사가 제조한 모델 32P 분자 빔 에피택시 시스템에서, 성장 조건들은 다음과 같다: 약 1050℃의 Al 확산 셀 온도, 약 2sccm의 질소 유동률, 및 약 500와트(W)의 RF 전력.
단계(64)에서, 패턴화된 AlN층(12)을 형성하는 단계는 이미 성장한 AlN층 상에 약 50nm의 보호성 GaN의 MBE 성장을 수행하는 단계를 포함한다(서브단계 64b). GaN층은 MBE 성장 챔버로부터 기판의 후속 제거 동안에 아래 놓인 AlN을 산화로부터 보호한다. GaN층에 대한 성장 조건들은 온도가 Al 확산 셀에서보다 오히려 Ga 확산 셀에서 상승하는 것을 제외하고는 AlN층의 MBE 성장에 대한 것들과 유사하다. 이러한 성장 동안에, Ga 확산 셀은 약 1000℃ 내지 약 1020℃의 온도를 갖는다.
사파이어 기판을 약 200℃로 냉각시킨 후, GaN/AlN층은 사파이어 기판의 선택된 부분들을 노출시키는 윈도우들의 규칙적인 어레이들에 의해 리소그래피로 패 턴화된다(서브단계 64c). 패턴화 단계는 GaN층 상에 포토레지스트 마스크를 형성하는 단계, 및 이어서, GaN/AlN층의 마스크되지 않은 부분들을 제거하기 위해 종래의 염소 기반의 플라즈마 에칭을 수행하는 단계를 포함한다. 플라즈마 에칭에 대한 전형적인 조건들은 다음과 같다: 약 300-500W의 RF 소스 전력, 100V 내지 200V의 소스 바이어스, 약 10-25sccm의 염소-아르곤 유동률(흐름의 20% 내지 50%가 아르곤임), 및 약 1 밀리토르 내지 약 10 밀리토르의 가스 압력. 플라즈마 에칭은 GaN 토프된 AlN 영역들의 미리 선택된 패턴을 생성한다.
플라즈마 에칭 후, GaN 토프된 AlN 영역들의 패턴을 갖는 사파이어 기판은 HCl 수용액 중에서 세정되고, 탈이온수로 헹구어지고, 질소로 불어 건조된다. 이러한 수성 세정액은 약 36.5중량%의 HCl 및 약 48중량%의 HCl을 포함한다. 이어서, 상기 단계들은 다시 사파이어 기판을 MBE 시스템으로 재도입시키기 위해 사용된다.
단계(66)에서, GaN층을 에피택셜로 성장시키는 단계는 약 2㎛ 이상까지 GaN층의 플라즈마 증진된 MBE 성장을 수행하는 단계를 포함한다. MBE 성장 동안에, 시스템 조건들은 다음과 같다: 약 1000℃ 내지 약 1020℃의 Ga 확산 셀 온도, 약 2sccm의 질소 유동률, 및 약 500와트(W)의 RF 전력. 이러한 성장 동안에, GaN 토프된 AlN 영역들은 Ga-극성 GaN의 성장을 개시하고, 사파이어 기판(10)의 노출된 영역들은 N-극성 GaN의 성장을 개시한다.
단계(68)에서, 부등방성 습식 에칭은 GaN층 및 기판을 KOH 수용액에 침지시키는 단계를 포함한다. 전형적인 습식 에칭은 1 내지 4몰의 KOH 수용액을 사용하 고, 100℃의 온도에서 에칭 기간은 약 15분 내지 60분이다. KOH 농도 및 에칭 시간은 도 4-6에 예시된 바와 같이 결과의 기계적 패턴화의 정성적 형태를 결정한다. 습식 에칭은 N-극성을 갖는 GaN을 선택적으로 제거한다. 뿐만 아니라, 4몰 이상의 염기성 KOH 수용액에 의한 습식 에칭은 원래 GaN층의 Ga-극성 부분들의 단부 대향면들을 부식시킬 수 있다.
명세서로부터, 본 발명의 도면들, 및 청구 범위, 다른 실시예들은 당업계의 숙련자들에게 명백할 것이다.
본 발명은 기계적으로 패턴화된 표면들을 갖는 III족-질화물의 층들을 제조하는 방법들을 제공한다.

Claims (10)

  1. 방법으로서,
    평면 표면을 갖는 결정질 기판을 제공하는 단계;
    단일 극성을 갖고, 상기 기판의 일부를 노출시키는 홀들 또는 트렌치들의 패턴을 갖는, 제 1 III족-질화물의 제 1 층을 상기 평면 표면 상에 형성하는 단계;
    상기 제 1 층 및 기판의 노출된 부분 상에 제 2 III족-질화물의 제 2 층을 에피택셜로 성장시키는 단계로서, 상기 제 1 및 제 2 III족-질화물들은 상이한 합금 조성들을 갖고, 상기 제 1 층 상의 상기 제 2 층의 일부는 금속 극성을 갖고, 상기 기판 상의 상기 제 2 층의 일부는 N-극성을 갖는, 상기 제 2 층을 에피택셜로 성장시키는 단계;
    상기 제 2 층 내에 변형물들의 어레이를 갖도록 상기 제 2 층을 기계적으로 패턴화시키기 위해 상기 제 2 층을 염기의 수용액으로 에칭시키는 단계로서, 상기 수용액은 상기 제 2 층의 금속 극성 부분보다는 상기 제 2 층의 N-극성 부분을 선택적으로 에칭하는, 상기 제 2 층을 염기의 수용액으로 에칭시키는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 단일 극성은 III족 금속-극성인, 방법.
  3. 제 1 항에 있어서,
    상기 에피택셜로 성장시키는 단계는 상기 제 1 III족-질화물 상에 상기 제 2 III족-질화물의 하나의 극성 및 기판의 상기 노출된 부분 상에 상기 제 2 III족-질화물의 반대 극성을 생성하는, 방법.
  4. 제 1 항에 있어서,
    상기 제 2 층은 제 1 및 제 2 영역들로 구성되고, 상기 제 1 영역은 상기 기판의 노출된 부분 상에 위치되고, 상기 제 2 영역은 상기 제 1 층 상에 위치되고,
    상기 에칭 단계는 상기 제 1 및 제 2 영역들 중의 하나에 피라미드들을 생성하고, 상기 제 1 및 제 2 영역들 중의 나머지에 평활한 층(smooth layer)을 생성하는, 방법.
  5. 제 1 항에 있어서,
    상기 에칭 단계는 제 2 III족-질화물의 제 2 층 내에 컬럼형의 홀들 또는 트렌치들의 어레이를 생성하는, 방법.
  6. 장치로서,
    평면 표면을 갖는 결정질 기판;
    상기 표면의 일부 상에 배치된 복수개의 피라미드 필드-이미터들(pyramidal field-emitters);
    상기 표면의 다른 부분 상에 배치된 제 1 III족-질화물의 층으로서, 상기 필드-이미터들은 제 2 III족-질화물을 포함하는, 상기 제 1 III족-질화물의 층;
    제 1 III족-질화물의 층 상에 있고 피라미드 표면 구조들이 없는 상기 제 2 III족-질화물의 층을 포함하고,
    상기 제 1 및 제 2 III족-질화물들은 상이한 합금 조성들을 갖는, 장치.
  7. 제 6 항에 있어서,
    상기 제 1 III족-질화물은 알루미늄을 포함하고, 상기 제 2 III족-질화물은 갈륨을 포함하는, 장치.
  8. 제 6 항에 있어서,
    상기 피라미드 필드-이미터들에 의해 방출된 전자들을 수신하도록 배치된 형광면(phosphor screen); 및
    상기 제 2 III족-질화물의 층과 상기 형광면 사이에 배치된 복수개의 게이트 전극들을 더 포함하는, 장치.
  9. 장치로서,
    평면 표면을 갖는 결정질 기판;
    상기 평면 표면 상에 배치되는 제 1 III족-질화물의 기계적으로 패턴화되고, 내부에 변형물들의 어레이를 갖는 층; 및
    제 1 III족-질화물의 기계적으로 패턴화된 층 상에 배치되고, 제 2 III족-질화물의 층 내에 그룹 컬럼형 홀들 또는 트렌치들의 패턴을 갖는 상기 제 2 III족-질화물의 층을 포함하고,
    상기 홀들 또는 트렌치들은 규칙적인 어레이를 형성하고,
    상기 제 1 및 제 2 III족-질화물들은 상이한 합금 조성들을 갖고, 상기 제 2 층은 금속 극성을 갖는, 장치.
  10. 제 9 항에 있어서,
    상기 홀들 또는 트렌치들의 하나 이상의 바닥 표면들이 상기 평면 표면과 접촉하는, 장치.
KR1020040018820A 2003-03-26 2004-03-19 패턴화된 표면들을 갖는 ⅲ-족 질화물층들 KR101050676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/397799 2003-03-26
US10/397,799 US6986693B2 (en) 2003-03-26 2003-03-26 Group III-nitride layers with patterned surfaces

Publications (2)

Publication Number Publication Date
KR20040084666A KR20040084666A (ko) 2004-10-06
KR101050676B1 true KR101050676B1 (ko) 2011-07-21

Family

ID=32869148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040018820A KR101050676B1 (ko) 2003-03-26 2004-03-19 패턴화된 표면들을 갖는 ⅲ-족 질화물층들

Country Status (6)

Country Link
US (6) US6986693B2 (ko)
EP (3) EP1780748B1 (ko)
JP (2) JP4790226B2 (ko)
KR (1) KR101050676B1 (ko)
CN (2) CN101261936B (ko)
DE (1) DE602004006043T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US6960526B1 (en) * 2003-10-10 2005-11-01 The United States Of America As Represented By The Secretary Of The Army Method of fabricating sub-100 nanometer field emitter tips comprising group III-nitride semiconductors
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
KR101361630B1 (ko) * 2004-04-29 2014-02-11 오스람 옵토 세미컨덕터스 게엠베하 방사선 방출 반도체 칩의 제조 방법
US20050244159A1 (en) * 2004-04-30 2005-11-03 Aref Chowdhury Optical wavelength-conversion
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
JP2009145440A (ja) * 2007-12-12 2009-07-02 Sumitomo Metal Mining Co Ltd 波長変換素子
US9048169B2 (en) 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
FR2995729B1 (fr) * 2012-09-18 2016-01-01 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
JP2015061010A (ja) * 2013-09-20 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
US10174205B2 (en) * 2015-10-19 2019-01-08 Xerox Corporation Printing process
CN105870006A (zh) * 2016-06-08 2016-08-17 江苏新广联半导体有限公司 GaN基材料的侧壁加工工艺
CN106531614A (zh) * 2016-09-29 2017-03-22 北京科技大学 一种在蓝宝石衬底上生长具有不同极性GaN结构的方法
JP6957982B2 (ja) 2017-05-29 2021-11-02 三菱電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233385A (ja) 1997-02-20 1998-09-02 Sharp Corp 窒化物半導体のエッチング方法
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JP2000149765A (ja) * 1998-11-13 2000-05-30 Ise Electronics Corp 蛍光表示装置
JP2001148349A (ja) * 1999-09-21 2001-05-29 Lucent Technol Inc 第ｉｉｉ族の窒化物をベースとする半導体に対する選択的成長プロセス

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987377A (en) * 1988-03-22 1991-01-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array integrated distributed amplifiers
JPH0239131A (ja) 1988-07-29 1990-02-08 Hitachi Ltd 周波数間隔安定化方法、光ヘテロダイン又は光ホモダイン通信方法
US5334908A (en) 1990-07-18 1994-08-02 International Business Machines Corporation Structures and processes for fabricating field emission cathode tips using secondary cusp
CA2085982C (en) 1990-07-18 1999-03-09 Stephen Michael Zimmerman Structures and processes for fabricating field emission cathodes
US5141459A (en) 1990-07-18 1992-08-25 International Business Machines Corporation Structures and processes for fabricating field emission cathodes
US5536193A (en) * 1991-11-07 1996-07-16 Microelectronics And Computer Technology Corporation Method of making wide band gap field emitter
US5218771A (en) 1992-04-15 1993-06-15 Redford Peter M Orientation sensing apparatus
US5229331A (en) * 1992-02-14 1993-07-20 Micron Technology, Inc. Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology
JP3244529B2 (ja) 1992-04-16 2002-01-07 アジレント・テクノロジーズ・インク 面発光型第２高調波生成素子
US5359256A (en) * 1992-07-30 1994-10-25 The United States Of America As Represented By The Secretary Of The Navy Regulatable field emitter device and method of production thereof
US5449435A (en) * 1992-11-02 1995-09-12 Motorola, Inc. Field emission device and method of making the same
US5345456A (en) 1993-03-11 1994-09-06 National Research Council Of Canada Spatially addressable surface emission sum frequency device
US5363021A (en) 1993-07-12 1994-11-08 Cornell Research Foundation, Inc. Massively parallel array cathode
US5814156A (en) 1993-09-08 1998-09-29 Uvtech Systems Inc. Photoreactive surface cleaning
JP3579127B2 (ja) * 1994-05-18 2004-10-20 株式会社東芝 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、および電界電子放出素子の製造方法
US5440574A (en) 1994-06-02 1995-08-08 Spectra-Physics Laserplane, Inc. Solid-state laser
US5479431A (en) 1994-06-02 1995-12-26 Spectra-Physics Laserplane, Inc. Solid-state laser with active etalon and method therefor
US5420876A (en) 1994-06-02 1995-05-30 Spectra-Physics Laserplane, Inc. Gadolinium vanadate laser
US5450429A (en) 1994-06-02 1995-09-12 Spectra-Physics Laserplane, Inc. Efficient linear frequency doubled solid-state laser
JPH07335116A (ja) * 1994-06-14 1995-12-22 Toshiba Corp 電子放出素子
JPH0851248A (ja) 1994-08-09 1996-02-20 Hitachi Ltd 内部共振型面発光ｓｈｇレーザ
DE19601991A1 (de) 1995-01-31 1996-08-01 Zeiss Carl Fa Laser-Anordung und Verfahren zum Betrieb einer derartigen Laser-Anordnung
US5628659A (en) 1995-04-24 1997-05-13 Microelectronics And Computer Corporation Method of making a field emission electron source with random micro-tip structures
JP2917898B2 (ja) 1996-03-29 1999-07-12 日本電気株式会社 電界放出冷陰極素子およびその使用方法
US6218771B1 (en) 1998-06-26 2001-04-17 University Of Houston Group III nitride field emitters
US6172325B1 (en) 1999-02-10 2001-01-09 Electro Scientific Industries, Inc. Laser processing power output stabilization apparatus and method employing processing position feedback
EP1190206A2 (en) 1999-05-31 2002-03-27 Evgeny Invievich Givargizov Tip structures, devices on their basis, and methods for their preparation
JP3639867B2 (ja) * 2000-03-21 2005-04-20 日本電信電話株式会社 電子素子
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP3542031B2 (ja) * 2000-11-20 2004-07-14 松下電器産業株式会社 冷陰極形成方法、及び電子放出素子並びにその応用デバイス
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002341166A (ja) * 2001-05-16 2002-11-27 Fuji Photo Film Co Ltd 光導波路素子および半導体レーザ装置
US6448100B1 (en) 2001-06-12 2002-09-10 Hewlett-Packard Compnay Method for fabricating self-aligned field emitter tips
US6579735B1 (en) * 2001-12-03 2003-06-17 Xerox Corporation Method for fabricating GaN field emitter arrays
US6781159B2 (en) * 2001-12-03 2004-08-24 Xerox Corporation Field emission display device
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
WO2004025733A1 (en) 2002-09-16 2004-03-25 Hrl Laboratories, Llc Non-planar nitride-based semiconductor structure and metehod for fabricating the same
US7099073B2 (en) 2002-09-27 2006-08-29 Lucent Technologies Inc. Optical frequency-converters based on group III-nitrides
JP2004288799A (ja) 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) * 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH10233385A (ja) 1997-02-20 1998-09-02 Sharp Corp 窒化物半導体のエッチング方法
JP2000149765A (ja) * 1998-11-13 2000-05-30 Ise Electronics Corp 蛍光表示装置
JP2001148349A (ja) * 1999-09-21 2001-05-29 Lucent Technol Inc 第ｉｉｉ族の窒化物をベースとする半導体に対する選択的成長プロセス

Also Published As

Publication number Publication date
US8070966B2 (en) 2011-12-06
EP1467404A3 (en) 2004-10-20
US20120028448A1 (en) 2012-02-02
US20090139957A1 (en) 2009-06-04
USRE47767E1 (en) 2019-12-17
JP4790226B2 (ja) 2011-10-12
CN101261936A (zh) 2008-09-10
US20060220525A1 (en) 2006-10-05
EP1467404A2 (en) 2004-10-13
JP5721545B2 (ja) 2015-05-20
JP2004297070A (ja) 2004-10-21
US7084563B2 (en) 2006-08-01
DE602004006043T2 (de) 2007-12-27
US7468578B2 (en) 2008-12-23
CN1532890A (zh) 2004-09-29
CN100397559C (zh) 2008-06-25
CN101261936B (zh) 2010-10-13
US8613860B2 (en) 2013-12-24
JP2011233531A (ja) 2011-11-17
EP1780748B1 (en) 2016-09-21
KR20040084666A (ko) 2004-10-06
EP1780748A1 (en) 2007-05-02
US6986693B2 (en) 2006-01-17
EP3035372A1 (en) 2016-06-22
US20050269593A1 (en) 2005-12-08
US20040189173A1 (en) 2004-09-30
DE602004006043D1 (de) 2007-06-06
EP1467404B1 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
USRE47767E1 (en) Group III-nitride layers with patterned surfaces
RU2569638C2 (ru) Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
KR20120068857A (ko) 반도체 발광 소자
JP2005317959A (ja) 光結晶発光装置
WO2014057591A1 (ja) 半導体発光素子及びその製造方法
CN111106214B (zh) 一种发光二极管芯片及其制备方法
Cuesta et al. Reduction of the lasing threshold in optically pumped AlGaN/GaN lasers with two-step etched facets
TWI482308B (zh) 形成細微圖案之方法及製造使用該細微圖案的半導體發光裝置之方法
US20220209043A1 (en) Method of separating plurality of led structures from wafer
KR20180060585A (ko) 나노패턴의 형성방법, 발광소자의 제조방법 및 그에 의해 제조된 발광소자
KR0185498B1 (ko) 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
KR100679739B1 (ko) 광결정 발광다이오드의 제조방법
AU2004314438B2 (en) Micro-field emitter device for flat panel display
KR101660733B1 (ko) 질화물 반도체 소자 및 그 제조방법
KR20110096990A (ko) 반도체 소자의 패턴 형성방법
CN117219710A (zh) 一种图形化复合衬底及其制备方法、led外延片
Yoneta et al. Fabrication of GaN Topological Photonic Crystal Membranes in Visible Wavelength Region by Combination Process of HEATE and Wet Etching

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9