JP3639867B2 - 電子素子 - Google Patents
電子素子 Download PDFInfo
- Publication number
- JP3639867B2 JP3639867B2 JP2001077455A JP2001077455A JP3639867B2 JP 3639867 B2 JP3639867 B2 JP 3639867B2 JP 2001077455 A JP2001077455 A JP 2001077455A JP 2001077455 A JP2001077455 A JP 2001077455A JP 3639867 B2 JP3639867 B2 JP 3639867B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- donor
- layer
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子素子にかかり、より詳細には、例えば低電圧、低消費電力で動作する厚さが数ミリメーターのフラットパネルディスプレイや高周波動作可能な高周波増幅素子としての用途を有する電子素子に関する。
【０００２】
【従来の技術】
図１４（ａ）〜（ｆ）は、従来の技術による電子素子の作製例の工程図を示す。
（ａ）基板１４１上に半導体薄膜１４２を成長する。
（ｂ）半導体薄膜１４２の表面の電子放出領域になる領域をレジスト１４３で覆う。
（ｃ）ＳｉＯ2 などの絶縁層１４４、ゲート電極である第二電極１４５を形成する金属膜を全面に堆積する。
（ｄ）レジスト１４３をリフトオフする。レジスト１４３領域上の絶縁層１４４、金属膜も除去される。その結果、半導体薄膜１４２の表面の一部が露出する。
（ｅ）基板１４１裏面にソース電極である第一電極１４６を形成する。また絶縁支柱１４７の上にドレイン電極である第三電極１４８を設置する。
（ｆ）第一・第二電極間に第一電極１４６が負になるように電圧を印加する。また第二・第三電極間に第二電極１４５が負になるように電圧を印加すると半導体薄膜１４２から第三電極１４８に向かって電子ｅが放出される。
【０００３】
【発明が解決しようとする課題】
従来の電子素子では、上記の工程（ｄ）において、レジスト１４３をリフトオフし、レジスト１４３領域上の絶縁層１４４、第二電極１４５を形成する金属膜も除去された後も、半導体薄膜１４２表面の電子放出領域にレジスト１４３の一部が残留し、電子ｅの放出効率が落ちていた。また半導体薄膜１４２表面が平坦でなければならないため、半導体薄膜１４２表面に印加される電界が低かった。以上の２点により半導体薄膜１４２から放出される電子密度は極めて低く、電子素子として実用には至っていない。
【０００４】
本発明はこのような点に鑑みてなされたものであり、例えば低電圧、低消費電力で動作する厚さが数ミリメーターのフラットパネルディスプレイや高周波動作可能な高周波増幅素子としての使用できる電子素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明は、基板またはドナー不純物としてＳｉを添加した第１の窒化物半導体薄膜の上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第２の窒化物半導体薄膜を有し、前記第２の窒化物半導体薄膜の上に、ドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第３の窒化物半導体薄膜を有し、前記基板上または前記第２の窒化物半導体薄膜または前記第３の窒化物半導体薄膜に接するように第一電極を有し、前記第３の窒化物半導体薄膜の先端の近傍に電気的に分離された第二電極を有し、前記第３の窒化物半導体薄膜の先端部の近傍に第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第３の窒化物半導体薄膜の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第３の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項２の発明は、基板上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第１の窒化物半導体薄膜を有し、前記第１の窒化物半導体薄膜の上にドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第２の窒化物半導体薄膜を有し、前記基板上または前記第１の窒化物半導体薄膜または前記第２の窒化物半導体薄膜に接するように第一電極を有し、前記第２の窒化物半導体薄膜の先端の近傍に電気的に分離された第二電極を有し、前記第２の窒化物半導体薄膜の先端部の近傍に第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第２の窒化物半導体薄膜の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第２の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項３の発明は、基板上に、ドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる窒化物半導体薄膜を有し、前記窒化物半導体薄膜の上に酸化シリコン層などの絶縁層を有し、さらに前記絶縁層の上に第二電極を有し、前記第二電極に対向する位置に電気的に分離された第三電極を有し、前記基板または前記窒化物半導体薄膜に接するように第一電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記窒化物半導体薄膜から前記絶縁層と前記第二電極を通過して空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項４の発明は、基板の上に微小な間隙で電気的に分離されたドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる第１の窒化物半導体薄膜とドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる第２の窒化物半導体薄膜を有し、前記第１の窒化物半導体薄膜に接する第二電極を有し、前記第２の窒化物半導体薄膜に接する第一電極を有し、前記第１の窒化物半導体薄膜と前記第２の窒化物半導体薄膜に対向する位置に電気的に分離された第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第２の窒化物半導体薄膜から前記第１の窒化物半導体薄膜に向って空間に放出された電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第１および前記第２の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項５の発明は、基板上に、柱状または錐状の微細構造部と平面部を有するドナー不純物としてＳｉを添加したＡｌ含有率ｙが０．４以上のＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる窒化物半導体薄膜を有し、前記基板または前記窒化物半導体薄膜に接するように第一電極を有し、前記微細構造部の近傍に電気的に分離された第二電極を有し、前記平面部の近傍に電気的に分離された第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記微細構造部の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項６の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項７の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項８の発明は、請求項５に記載の電子素子において、前記微細構造部の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項９の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１０の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１１の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１２の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１３の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１４の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有 するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１５の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１６の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１７の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１８の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入して なるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１９の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２０の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２１の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２２の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２３の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２４の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２５の発明は、請求項２、７、１０、１４、１８、または２２に記載の電子素子において、前記第２の窒化物半導体薄膜と前記第３の窒化物半導体薄膜が６つの（１１００）（下線は上線の代用である）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする。
請求項２６の発明は、請求項１〜２６のいずれか１項に記載の電子素子において、前記第１の窒化物半導体薄膜と前記第２の窒化物半導体薄膜が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする。
請求項２７の発明は、請求項１〜２７のいずれか１項に記載の電子素子において、前記第三電極として、ガラス基板上に塗布されたＩＴＯ薄膜、蛍光体層、金属薄膜を有することを特徴とする。
請求項２８の発明は、請求項１〜２７のいずれか１項に記載の電子素子において、前記窒化物半導体薄膜のドナー不純物濃度が２．５×１０ ２０ ｃｍ -3 以上１×１０ 22 ｃｍ -3 以下の範囲にあることを特徴とする。
請求項２９の発明は、請求項１〜２８のいずれか１項に記載の電子素子において、前記基板がＳｉＣ基板であることを特徴とする。
請求項３０の発明は、請求項１〜２８のいずれか１項に記載の電子素子において、前記基板がＳｉ基板であることを特徴とする。
【０００６】
【発明の実施の形態】
上記課題を解決するために本発明の電子素子は、基板１１または窒化物半導体薄膜１２の上に、ドナー不純物を含有した窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）１５と窒化物半導体薄膜１５の上に、ドナー不純物を含有した窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ、但しｘ≦ｙ）１６を有し、基板１１上または窒化物半導体薄膜１５または窒化物半導体薄膜１６に接するように第一電極１７を有し、窒化物半導体薄膜１６の先端の近傍に電気的に分離された第二電極１８を有し、窒化物半導体薄膜１６の先端部の近傍に第三電極２０を有し、第一電極１７と第二電極１８間に第一電極１７が負になるように電圧を印加し、第二電極１８と第三電極２０間に第二電極１８が負になるように電圧を印加し、窒化物半導体薄膜１６の先端から空間に放出される電子ｅを第二電極１８の電圧で制御し、前記電子ｅを第三電極２０で受けることに特徴を有している。
【０００７】
また、本発明の電子素子は、基板２１上に、ドナー不純物を含有した窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）２２Ｂを有し、窒化物半導体薄膜２２Ｂの上にドナー不純物を含む窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ、但しｘ≦ｙ）２４を有し、基板２１上または窒化物半導体薄膜２２Ｂまたは窒化物半導体薄膜２４に接するように第一電極２５を有し、窒化物半導体薄膜２４の先端の近傍に電気的に分離された第二電極２６を有し、窒化物半導体薄膜２４の先端部の近傍に第三電極２８を有し、第一電極２５と第二電極２６間に第一電極２５が負になるように電圧を印加し、第二電極２６と第三電極２８間に第二電極２６が負になるように電圧を印加し、窒化物半導体薄膜２４の先端から空間に放出される電子ｅを第二電極２６の電圧で制御し、前記電子ｅを第三電極２８で受けることに特徴を有している。
【０００８】
さらに、本発明の電子素子は、基板３１上に、ドナー不純物を含む窒化物半導体薄膜（Ａｌx Ｇａ1-x ＮまたはＡｌＮ）３２を有し、窒化物半導体薄膜３２の上に酸化シリコン層などの絶縁層３３を有し、さらに絶縁層３３の上に第二電極３４を有し、第二電極３４に対向する位置に電気的に分離された第三電極３７を有し、基板３１または窒化物半導体薄膜３２に接するように第一電極３５を有し、第一電極３５と第二電極３４間に第一電極３５が負になるように電圧を印加し、第二電極３４と第三電極３７間に第二電極３４が負になるように電圧を印加し、窒化物半導体薄膜３２から絶縁層３３と第二電極３４を通過して空間に放出される電子ｅを第二電極３４の電圧で制御し、前記電子ｅを第三電極３７で受けることに特徴を有している。
【０００９】
また、本発明の電子素子は、基板４１の上に微小な間隙で電気的に分離されたドナー不純物を含む窒化物半導体薄膜（Ａｌx Ｇａ1-x ＮまたはＡｌＮ）４３Ａとドナー不純物を含む窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）４３Ｂを有し、窒化物半導体薄膜４３Ａに接する第二電極４４Ａを有し、窒化物半導体薄膜４３Ｂに接する第一電極４４Ｂを有し、窒化物半導体薄膜４３Ａと窒化物半導体薄膜４３Ｂに対向する位置に電気的に分離された第三電極４６を有し、第一電極４４Ｂと第二電極４４Ａ間に第一電極４４Ｂが負になるように電圧を印加し、第二電極４４Ａと第三電極４６間に第二電極４４Ａが負になるように電圧を印加し、窒化物半導体薄膜４３Ｂから窒化物半導体薄膜４３Ａに向って空間に放出された電子ｅを第二電極４４Ａの電圧で制御し、前記電子ｅを第三電極４６で受けることに特徴を有している。
【００１０】
さらに、本発明の電子素子は、基板５１上に、微細構造部５２Ａと平面部５２Ｂを有するドナー不純物を含有したＡｌ含有率ｙが０．４以上の窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）５２を有し、基板５１または窒化物半導体薄膜５２に接するように第一電極５６を有し、微細構造部５２Ａの近傍に電気的に分離された第二電極５４Ａを有し、平面部５２Ｂの近傍に電気的に分離された第三電極５４Ｂを有し、第一電極５６と第二電極５４Ａ間に第一電極５６が負になるように電圧を印加し、第二電極５４Ａと第三電極５４Ｂ間に第二電極５４Ａが負になるように電圧を印加し、微細構造部５２Ａの先端から空間に放出される電子ｅを第二電極５４Ａの電圧で制御し、前記電子ｅを第三電極５４Ｂで受けることに特徴を有している。
【００１１】
また、本発明の電子素子は、上記において、窒化物半導体薄膜１５，１６、２２Ｂ、５２Ａの成長部分の形状は、六角柱，六角錐，円柱または円錐であることに特徴を有している。
【００１２】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、ドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層が表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させた０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１３】
また、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に０．１μｍ以上の厚さのドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１４】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０20ｃｍ-3以上の濃度であるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１５】
また、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である０．１μｍ以上の厚さの高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１６】
さらに、本発明の電子素子は、窒化物半導体薄膜１５と窒化物半導体薄膜１６が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることに特徴を有している。
【００１７】
また、本発明の電子素子は、窒化物半導体薄膜２２と窒化物半導体薄膜２４が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることに特徴を有している。
【００１８】
さらに、本発明の電子素子は、第三電極として、ガラス基板６１上に塗布されたＩＴＯ薄膜６２、蛍光体層６３、金属薄膜６４を有することに特徴を有している。
【００１９】
また、本発明の電子素子は、前記ドナー不純物がＳｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅであることに特徴を有している。
【００２０】
さらに、前記窒化物半導体薄膜１６，２４，３２，４３，５２がドナー不純物添加ＡｌＮであることに特徴を有している。
【００２１】
また、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．２μｍを超え３．２μｍ以下であることに特徴を有している。
【００２２】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．３μｍを超え３．２μｍ以下であることに特徴を有している。
【００２３】
また、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．４μｍを超え３．２μｍ以下であることに特徴を有している。
【００２４】
さらに、本発明の電子素子は、前記窒化物半導体薄膜のドナー不純物濃度が２．５×１０20ｃｍ-3以上１×１０22ｃｍ-3以下の範囲にあることに特徴を有している。
【００２５】
また、本発明の電子素子は、前記窒化物半導体薄膜のドナー不純物濃度が３×１０21ｃｍ-3以上１×１０22ｃｍ-3以下の範囲にあることに特徴を有している。
【００２６】
さらに、本発明の電子素子は、前記ドナー不純物がＳｉであることに特徴を有している。
【００２７】
また、本発明の電子素子は、前記導電性基板がｎ型基板であることに特徴を有している。
【００２８】
さらに、本発明の電子素子は、前記導電性基板がＳｉＣ基板であることに特徴を有している。
【００２９】
また、本発明の電子素子は、前記導電性基板の主な面方位が（０００１）であることに特徴を有している。
【００３０】
さらに、本発明の電子素子は、前記導電性基板がＳｉ基板であることに特徴を有している。
【００３１】
【実施例】
本発明による電子素子の作製工程を図面に従って説明する。
【００３２】
（実施例１）
図１は、本発明の第１実施例における電子素子作製の工程図を示す。
（ａ）基板１１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加した窒化物半導体薄膜１２をエピタキシャル成長する。
（ｂ）ＳｉＯ2 などの絶縁性マスク１３を窒化物半導体薄膜１２表面上の一部に堆積する。
（ｃ）一部の絶縁性マスク１３を残してエッチングして除去する。残った絶縁性マスク１３のパターンは１つ以上の円形または六角形をくりぬいたものである。
（ｄ）その上にＳｉを添加したＧａＮまたはＡｌx Ｇａ1-x Ｎからなる窒化物半導体薄膜１４と１５を成長する。窒化物半導体薄膜１４はＳｉＯ2 などの絶縁性マスク１３の制約を受けずに平面で成長し、基板面に平行な面を保った状態で成長する。窒化物半導体薄膜１５は絶縁性マスク１３のくりぬいた領域で成長し、６つの（１１２１）面方位を側面に出した六角錐状か円錐状に成長させる。さらに窒化物半導体薄膜１５の上にＳｉを添加したＡｌy Ｇａ1-y ＮまたはＡｌＮ膜からなる窒化物半導体薄膜１６を成長させる。但しｙ≧ｘである。この窒化物半導体薄膜１６、上記窒化物半導体薄膜１５が六角錐である場合、この六角錐は６つの（１１０１）面の側面を持つ六角錐である。また、６角柱の形状でも良く、この場合、６つの（１１００）面の側面を持つ六角柱である。なお、窒化物半導体薄膜１５の形状としては、円柱でも良い。
（ｅ）基板裏面に第一電極１７を形成し、窒化物半導体薄膜１４上に第二電極１８を形成する。
（ｆ）第二電極１８の上に絶縁性支柱１９と第三電極２０を設置する。
（ｇ）第一・第二電極間に第一電極１７が負になるように電圧を印加し、第一・第二電極間の電界によってＡｌy Ｇａ1-y Ｎ層からなる窒化物半導体薄膜１６またはＡｌＮ層からなる窒化物半導体薄膜１６の先端部から電子ｅを放出し、第二・第三の電極間に第二電極が負になるように電圧を印加し、一旦放出された電子ｅが第三電極に向うようにする。ここで第一電極（ソース）、第二電極（ゲート）間電圧ＶGSに対する、第二電極（ゲート）・第三電極（ドレイン）間電流ＩGSを測定する。
（ｈ）第一電極１７を窒化物半導体薄膜１２に接するように設置した場合の素子である。この場合、基板１１はサファイア基板のような絶縁性でもよい。
（ｉ）第一電極１７を窒化物半導体薄膜１６に接するように設置した場合である。この場合は窒化物半導体薄膜１５はＳｉを添加する必要はない。また基板１１はサファイア基板のような絶縁性のものでもよい。
【００３３】
（実施例２）
図２は、本発明の第２実施例における電子素子作製の工程図を示す。
（ａ）導電性を有する基板２１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板２１上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加した窒化物半導体薄膜２２かＳｉを添加したＡｌx Ｇａ1-x Ｎからなる窒化物半導体薄膜２２をエピタキシャル成長する。さらに一部の領域をＳｉＯ2 のような絶縁性マスク２３でカバーする。
（ｂ）反応性イオンエッチング（ＲＩＥ）などの方法により、窒化物半導体薄膜２２のエッチングを行う。図ではエッチングされて残った窒化物半導体薄膜２２Ａは順メサの形状をしているが、円錐、円柱、六角錐、六角柱の形状を全て含む。錐または柱上の窒化物半導体薄膜２２Ａ上に残る絶縁性マスク２３Ａを除去する。
（ｃ）露出した窒化物半導体薄膜２２Ａ上にＳｉを添加したＡｌy Ｇａ1-y ＮかＡｌＮからなる窒化物半導体薄膜２４を成長させる。但しｙ≧ｘである。なお、この窒化物半導体薄膜２４、上記窒化物半導体薄膜２２Ａを６角錐または６角柱とした場合、これらは６つの（１１００）面の側面を持つ６角柱であるか、６つの（１１０１）面の側面を持つ６角錐である。
（ｄ）基板裏面に第一電極２５を形成し、絶縁性マスク２３上に第二電極２６を形成する。
（ｅ）第二電極２６の上に絶縁性支柱２７と第三電極２８を設置する。
（ｆ）第一・第二の電極間に第一電極２５が負になるように電圧を印加し、第一・第二電極間の電界によってＡｌy Ｇａ1-y ＮまたはＡｌＮ層からなる窒化物半導体薄膜２４の先端部から電子ｅを放出し、第二・第三の電極間に第二電極２６が負になるように電圧を印加し、一旦放出された電子ｅが第三電極２８に向うようにする。第一電極（ソース）、第二電極（ゲート）間電圧ＶGSに対する、第二電極（ゲート）・第三電極（ドレイン）間電流ＩGSを測定した。
（ｇ）第一電極２５が窒化物半導体薄膜２２Ｂに接するように設置した場合の素子構造である。この場合、基板２１はサファイア基板のような絶縁性でもよい。（ｈ）第一電極２５が窒化物半導体薄膜２４Ｂに接するように設置した場合の素子構造である。この場合、基板２１はサファイア基板のような絶縁性でもよく、また、窒化物半導体薄膜２２は絶縁性でもよい。
【００３４】
（実施例３）
図３は、本発明の第３実施例における電子素子作製の工程図を示す。
（ａ）導電性を有する基板３１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＧａＮまたはＡｌＮからなる窒化物半導体薄膜３２をエピタキシャル成長する。
（ｂ）窒化物半導体薄膜３２上の全ての領域にＳｉＯ2 のような絶縁層３３を堆積する。
（ｃ）絶縁層３３上に第二電極３４、基板３１裏面に第一電極３５を蒸着する。
（ｄ）第二電極３４上に絶縁性支柱３６、さらにその上に第三電極３７を設置する。
（ｅ）第一・第二の電極間に第一電極３５が負になるように電圧を印加し、第一・第二電極間の電界によって、電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜３２から絶縁層３３を透過して一旦真空中に放出する。第二・第三の電極間に第二電極３４が負になるように電圧を印加し、一旦放出された電子ｅが第三電極３７に向うようにする。
（ｆ）第一電極３５が窒化物半導体薄膜３２に接するように設置した場合の素子の例である。この場合、基板３１はサファイア基板のような絶縁性でもよい。
【００３５】
（実施例４）
図４は、本発明の第４実施例における電子素子作製の工程図を示す。
（ａ）基板４１、例えば（０００１）面シリコンカーバイド（ＳｉＣ）基板か（０００１）面サファイア基板の表面の一部にレジストまたはＳｉＯ2 などのレジスト４２を堆積させる。
（ｂ）レジスト４２上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＮからなる窒化物半導体薄膜４３かＳｉを添加したＡｌＧａＮ半導体膜からなる窒化物半導体薄膜４３をエピタキシャル成長する。
（ｃ）レジスト４２をリフトオフする。その際に窒化物半導体薄膜４３の一部が除去され、窒化物半導体薄膜４３は面内で４３Ａと４３Ｂに分離される。
（ｄ）窒化物半導体薄膜４３Ａ，Ｂ各々の上に第一電極４４Ａと第二電極４４Ｂを蒸着する。また、窒化物半導体薄膜４３Ａ，Ｂ上に絶縁性支柱４５を設置し、さらにその上に第三電極４６を設置する。
（ｅ）第一・第二の電極間に第一電極４４Ｂが負になるように電圧を印加し、第一・第二電極間の電界によってＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜４３Ｂの４３Ａに近い方の端面から電子ｅを放出させ、第二・第三の電極間に第二電極４４Ａが負になるように電圧を印加し、一旦放出された前記電子ｅが第三電極４６に向うようにする。
【００３６】
（実施例５）
図５は、本発明の第５実施例における電子素子作製の工程図を示す。
（ａ）基板５１、（０００１）面シリコンカーバイド（ＳｉＣ）基板またはサファイア基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＧａＮまたはＡｌＮからなる窒化物半導体薄膜５２をエピタキシャル成長する。さらに窒化物半導体薄膜５２上にＳｉＯ2 のようなレジスト５３、次に金属薄膜５４を堆積させる。
（ｂ）金属薄膜５４上の一部の領域にレジスト５５を塗布する。基板５１裏面に第一電極５６を設置する。
（ｃ）反応性エッチング（ＲＩＥ）などにより、レジスト５５の塗布されていない領域を、基板裏面に向って窒化物半導体薄膜５２の途中までエッチングする。中心部にレジスト５５Ａ、金属膜５４Ａ、レジスト５３Ａ、また周辺部にレジスト５５Ｂ、金属膜５４Ｂ、レジスト５３Ｂが残る。
（ｄ）ウェットエッチングなどにより、レジスト５３Ａ、Ｂのみエッチングする。金属膜５４Ａ、５４Ｂが残る。金属膜５４Ａを第二電極、金属膜５４Ｂを第三電極とする。
（ｅ）第一・第二の電極間に第一電極５６が負になるように電圧を印加し、第一・第二電極間の電界によって、電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜５２Ａから第二電極５４Ａに向って一旦真空中に放出する。第二、第三の電極間に第二電極５４Ａが負になるように電圧を印加し、放出された電子ｅが最終的には第三電極５４Ｂに向うようにする。
（ｆ）第一電極５６が半導体層５２Ｂに接するように設置した場合の素子の例である。この場合、基板５１はサファイア基板のような絶縁性でもよい。
なお、上記において、窒化物半導体薄膜５２の成長させた微細構造部５２Ａの形状としては、６角柱，６角錐，円柱または円錐のすべての形状を含む。
【００３７】
なお、上記実施例１から実施例５において、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、ドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層が表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させた０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかが用いられる。
【００３８】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に０．１μｍ以上の厚さのドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００３９】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０20ｃｍ-3以上の濃度であるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００４０】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である０．１μｍ以上の厚さの高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００４１】
（実施例６）
図６は、本発明の第６実施例における電子素子の構造を示す。
実施例１から５において、第三電極を、ガラス基板６１上に塗布されたＩＴＯ薄膜６２、蛍光体層６３、金属薄膜６４の多層に代える。半導体層から第三電極にむけて放出された電子ｅは金属薄膜６４を透過し、蛍光体層６３で発光する。光はＩＴＯ薄膜６２とガラス基板６１を透過し外部に取り出される。また、ガラス基板６１側に一旦向った発光は金属薄膜６４で反射され、外部で取り出される。
【００４２】
図７は、電子素子における窒化物半導体薄膜の膜厚に対する最大相互コンダクタンス特性を示す。図からわかるように、厚さが０．１μｍから最大相互コンダクタンスは急激に増加し、３．２μｍで急激に減少する。厚さが０．１μｍから、最大相互コンダクタンスが急激に増加する理由は、表面に自然に先鋭な畝構造が形成し、先鋭な部分で、微視的な電界強度が、印加した巨視的な電界強度より増大する効果による。
他方、厚さが３．２μｍを越えると相互コンダクタンスが減少する理由は、窒化物半導体薄膜自体の抵抗による電圧降下が無視できなくなるためである。結果として、請求項１〜５でクレームするように、厚さは０．２μｍから３．２μｍが最適である。
【００４３】
図８は、原子間力顕微鏡によって得られた、膜厚０．０５μｍの窒化物半導体薄膜表面の鳥瞰図である。
【００４４】 図９は、膜厚０．４μｍの窒化物半導体薄膜表面の鳥瞰図である。厚さが０．０５μｍの場合よりも先端が鋭く尖った畝構造が形成されていることがわかる。
【００４５】
図１０は、膜厚０．４μｍの窒化物半導体薄膜表面の畝構造をさらに高倍率で撮影した拡大断面図である。畝構造の先端部分を測定すると先端面の幅は３ｎｍ程度であり、極めて尖った構造をしていることが確認できる。
【００４６】
図１１は、ドナー（この場合Ｓｉ）濃度に対する相互コンダクタンスを示す。相互コンダクタンスはドナー（この場合Ｓｉ）濃度に対し、最初、増加し、１×１０21ｃｍ-3で最も高い値を取り、次に減少する。１×１０19〜１×１０21ｃｍ-3で相互コンダクタンスが増加する理由は、ドーピングしたＳｉ原子が電界放出に必要な電子を供給するためである。他方、１×１０21ｃｍ-3以上で相互コンダクタンスが減少する理由は、ＡｌＮ膜の結晶性の劣化が起こりはじめるためである。
結果として、請求項２８でクレームするように、ドナー濃度は２．５×１０ ２０ ｃｍ-3以上１×１０22ｃｍ-3以下が最適である。
【００４７】
なお、実施例ではドナー不純物としてＳｉで電子素子を説明したが、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅも使用できる。ドナー不純物をＳｉとした場合、最大相互コンダクタンスは著しく増加する。
表１は同じドナー不純物密度での最大相互コンダクタンスを比較したものである。
【００４８】
表１で、ドナー不純物としてＳｉが最も高い最大相互コンダクタンスを示し、最も優れていることは述べた通りであり、請求項１〜５ではＳｉが最適であることをクレームする。
【００４９】
表２は種々の基板に対する最大コンダクタンスを示したものである。
表２
基板材料 面方位 ｎ型かｐ型か 最大相互コンダクタンス（Ｓ）
ＳｉＣ （０００１） ｎ ２
ＳｉＣ （０００１） Ｐ ０．００２
ＧａＡｓ （００１） ｎ ０．１
ＳｉＣ （１−１００） ｎ ０．００５
ＳｉＣ （１１−２０） ｎ ０．００４
Ｓｉ （００１） ｎ １
【００５０】
表２は基板の種類を変えた場合の最大相互コンダクタンスの違いを示す。Ｐ型ＳｉＣ基板を用いた場合０．００２Ｓで、ｎ型ＳｉＣ基板を用いる場合の２Ｓより低い最大相互コンダクタンスを示す。この理由は、電界放出時には基板にマイナス、透明電極側にプラスの電圧を印加しなければならないが、その際に、ｐ型基板では基板と窒化物膜層の間に空乏層が生じ、そこで電圧降下が起こるためである。従って、ｎ型基板が最適である。
【００５１】
また表２で示すように、導電性基板としてＳｉＣ基板を用いた場合の最大相互コンダクタンス２Ｓは、ＧａＡｓ基板を用いた場合の最大相互コンダクタンス０．１Ｓより格段に高く、ＳｉＣ基板を用いた方が特性に優れていることがわかる。ＳｉＣ基板が優れている理由は、ＳｉＣとＡｌＮのａ軸方向の格子不整合がわずか１％であり、また両者の熱膨張率が等しいからである。そのため、請求項２９でクレームするようにＳｉＣ基板が最適である。
【００５２】
また表２で示すように基板の主な面方位は（０００１）が他の面方位（１−１００），（１１−２０）に比べて最も高い最大相互コンダクタンスを示し、特性に最も優れている。ここで主な面方位というのは、基板面の面方位が（１−１００），（１１−２０）より（０００１）が最も近いという意味であり、実際の基板面方位と（０００１）面の傾斜角度は約３０度以下であっても、上記の条件を満たす。主な基板の面方位は（０００１）面である。
【００５３】
また、表２で示すように、ＳｉＣ基板には劣るがＳｉ基板も比較的高い相互コンダクタンス１Ｓを取り、用いることができる。請求項３０でクレームするとおりである。
【００５４】
図１２に本発明による素子と従来の技術による素子の、印加電圧ＶGSに対する相互コンダクタンス（dIDG／dVGS）の変化を示す。最大相互コンダクタンスは従来の素子では１０-6Ｓであるのに対して、本発明による素子では１０-2Ｓであり、１００００倍の値を得ることができた。
【００５５】
図１３は、本発明と従来の技術による電子素子の発光輝度特性の比較、従来の技術で作製した素子と本発明によって作製した素子の、電圧に対する発光輝度を比較する。最大輝度は従来の素子では１０-2Ｃｄ／ｍ2 であるのに対して、本発明の素子は１０4 Ｃｄ／ｍ2 であり、１０6 倍の発光輝度を得ることができた。
【００５６】
【発明の効果】
本発明によれば、半導体層から電界放出される電子ｅの放出効率を従来より著しく向上させることができ、電子放出効率が大幅に向上する。そうすれば、室温で動作する冷陰極として、低消費電力のフィラメント、また微細高周波増幅用真空管素子、ブラウン管ディスプレイに代わる低電力、薄型の自発光型ディスプレイが実現する。
【図面の簡単な説明】
【図１】本発明の第１実施例における電子素子作製の工程図を示す。
【図２】本発明の第２実施例における電子素子作製の工程図を示す。
【図３】本発明の第３実施例における電子素子作製の工程図を示す。
【図４】本発明の第４実施例における電子素子作製の工程図を示す。
【図５】本発明の第５実施例における電子素子の構造を示す。
【図６】本発明の第６実施例における電子素子の工程図を示す。
【図７】電子素子における窒化物半導体薄膜の膜厚に対する最大相互コンダクタンス特性を示す。
【図８】膜厚０．０５μｍの窒化物半導体薄膜表面の鳥瞰図である。
【図９】膜厚０．４μｍの窒化物半導体薄膜表面の鳥瞰図である。
【図１０】膜厚０．４μｍの窒化物半導体薄膜表面の拡大断面図である。
【図１１】電子素子におけるドナー（Ｓｉ）濃度に対する最大相互コンダクタンスの特性を示す。
【図１２】本発明と従来の技術による電子素子の相互コンダクタンス特性の比較を示す。
【図１３】本発明と従来の技術による電子素子の発光輝度特性の比較を示す。
【図１４】従来技術による電子素子作製の工程図を示す。
【符号の説明】
１１ 基板
１２ 窒化物半導体薄膜
１３ 絶縁性マスク
１４ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
１５ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
１６ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
１７ 第一電極
１８ 第二電極
１９ 絶縁性支柱
２０ 第三電極
２１ 基板
２２ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
２３ 絶縁性マスク
２４ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
２５ 第一電極
２６ 第二電極
２７ 絶縁性支柱
２８ 第三電極
３１ 基板
３２ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
３３ 絶縁層
３４ 第二電極
３５ 第一電極
３６ 絶縁性支柱
３７ 第三電極
４１ 基板
４２ レジストまたはマスク
４３Ａ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
４３Ｂ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
４４Ａ 第二電極
４４Ｂ 第一電極
４５ 絶縁性支柱
４６ 第三電極
５１ 基板
５２ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
５３ レジストまたはマスク
５４Ａ 第二電極
５４Ｂ 第一電極
５４ 金属薄膜
６１ ガラス基板
６２ ＩＴＯ薄膜
６３ 蛍光体層
６４ 金属薄膜
１４１ 基板
１４２ 半導体薄膜
１４３ レジスト
１４４ 絶縁層
１４５ 第二電極
１４６ 第一電極
１４７ 絶縁性支柱
１４８ 第三電極
【発明の属する技術分野】
本発明は、電子素子にかかり、より詳細には、例えば低電圧、低消費電力で動作する厚さが数ミリメーターのフラットパネルディスプレイや高周波動作可能な高周波増幅素子としての用途を有する電子素子に関する。
【０００２】
【従来の技術】
図１４（ａ）〜（ｆ）は、従来の技術による電子素子の作製例の工程図を示す。
（ａ）基板１４１上に半導体薄膜１４２を成長する。
（ｂ）半導体薄膜１４２の表面の電子放出領域になる領域をレジスト１４３で覆う。
（ｃ）ＳｉＯ2 などの絶縁層１４４、ゲート電極である第二電極１４５を形成する金属膜を全面に堆積する。
（ｄ）レジスト１４３をリフトオフする。レジスト１４３領域上の絶縁層１４４、金属膜も除去される。その結果、半導体薄膜１４２の表面の一部が露出する。
（ｅ）基板１４１裏面にソース電極である第一電極１４６を形成する。また絶縁支柱１４７の上にドレイン電極である第三電極１４８を設置する。
（ｆ）第一・第二電極間に第一電極１４６が負になるように電圧を印加する。また第二・第三電極間に第二電極１４５が負になるように電圧を印加すると半導体薄膜１４２から第三電極１４８に向かって電子ｅが放出される。
【０００３】
【発明が解決しようとする課題】
従来の電子素子では、上記の工程（ｄ）において、レジスト１４３をリフトオフし、レジスト１４３領域上の絶縁層１４４、第二電極１４５を形成する金属膜も除去された後も、半導体薄膜１４２表面の電子放出領域にレジスト１４３の一部が残留し、電子ｅの放出効率が落ちていた。また半導体薄膜１４２表面が平坦でなければならないため、半導体薄膜１４２表面に印加される電界が低かった。以上の２点により半導体薄膜１４２から放出される電子密度は極めて低く、電子素子として実用には至っていない。
【０００４】
本発明はこのような点に鑑みてなされたものであり、例えば低電圧、低消費電力で動作する厚さが数ミリメーターのフラットパネルディスプレイや高周波動作可能な高周波増幅素子としての使用できる電子素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明は、基板またはドナー不純物としてＳｉを添加した第１の窒化物半導体薄膜の上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第２の窒化物半導体薄膜を有し、前記第２の窒化物半導体薄膜の上に、ドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第３の窒化物半導体薄膜を有し、前記基板上または前記第２の窒化物半導体薄膜または前記第３の窒化物半導体薄膜に接するように第一電極を有し、前記第３の窒化物半導体薄膜の先端の近傍に電気的に分離された第二電極を有し、前記第３の窒化物半導体薄膜の先端部の近傍に第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第３の窒化物半導体薄膜の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第３の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項２の発明は、基板上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第１の窒化物半導体薄膜を有し、前記第１の窒化物半導体薄膜の上にドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第２の窒化物半導体薄膜を有し、前記基板上または前記第１の窒化物半導体薄膜または前記第２の窒化物半導体薄膜に接するように第一電極を有し、前記第２の窒化物半導体薄膜の先端の近傍に電気的に分離された第二電極を有し、前記第２の窒化物半導体薄膜の先端部の近傍に第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第２の窒化物半導体薄膜の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第２の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項３の発明は、基板上に、ドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる窒化物半導体薄膜を有し、前記窒化物半導体薄膜の上に酸化シリコン層などの絶縁層を有し、さらに前記絶縁層の上に第二電極を有し、前記第二電極に対向する位置に電気的に分離された第三電極を有し、前記基板または前記窒化物半導体薄膜に接するように第一電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記窒化物半導体薄膜から前記絶縁層と前記第二電極を通過して空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項４の発明は、基板の上に微小な間隙で電気的に分離されたドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる第１の窒化物半導体薄膜とドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる第２の窒化物半導体薄膜を有し、前記第１の窒化物半導体薄膜に接する第二電極を有し、前記第２の窒化物半導体薄膜に接する第一電極を有し、前記第１の窒化物半導体薄膜と前記第２の窒化物半導体薄膜に対向する位置に電気的に分離された第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記第２の窒化物半導体薄膜から前記第１の窒化物半導体薄膜に向って空間に放出された電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記第１および前記第２の窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項５の発明は、基板上に、柱状または錐状の微細構造部と平面部を有するドナー不純物としてＳｉを添加したＡｌ含有率ｙが０．４以上のＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる窒化物半導体薄膜を有し、前記基板または前記窒化物半導体薄膜に接するように第一電極を有し、前記微細構造部の近傍に電気的に分離された第二電極を有し、前記平面部の近傍に電気的に分離された第三電極を有し、前記第一電極と前記第二電極間に前記第一電極が負になるように電圧を印加し、前記第二電極と前記第三電極間に前記第二電極が負になるように電圧を印加し、前記微細構造部の先端から空間に放出される電子を前記第二電極の電圧で制御し、前記電子を前記第三電極で受ける電子素子であって、前記窒化物半導体薄膜がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子である。
請求項６の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項７の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項８の発明は、請求項５に記載の電子素子において、前記微細構造部の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする。
請求項９の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１０の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１１の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１２の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする。
請求項１３の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１４の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有 するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１５の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１６の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１７の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１８の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入して なるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項１９の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２０の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２１の発明は、請求項１に記載の電子素子において、前記第２の窒化物半導体薄膜および前記第３の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２２の発明は、請求項２に記載の電子素子において、前記第１の窒化物半導体薄膜および第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２３の発明は、請求項３または５に記載の電子素子において、前記窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２４の発明は、請求項４に記載の電子素子において、前記第１の窒化物半導体薄膜および前記第２の窒化物半導体薄膜は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする。
請求項２５の発明は、請求項２、７、１０、１４、１８、または２２に記載の電子素子において、前記第２の窒化物半導体薄膜と前記第３の窒化物半導体薄膜が６つの（１１００）（下線は上線の代用である）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする。
請求項２６の発明は、請求項１〜２６のいずれか１項に記載の電子素子において、前記第１の窒化物半導体薄膜と前記第２の窒化物半導体薄膜が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする。
請求項２７の発明は、請求項１〜２７のいずれか１項に記載の電子素子において、前記第三電極として、ガラス基板上に塗布されたＩＴＯ薄膜、蛍光体層、金属薄膜を有することを特徴とする。
請求項２８の発明は、請求項１〜２７のいずれか１項に記載の電子素子において、前記窒化物半導体薄膜のドナー不純物濃度が２．５×１０ ２０ ｃｍ -3 以上１×１０ 22 ｃｍ -3 以下の範囲にあることを特徴とする。
請求項２９の発明は、請求項１〜２８のいずれか１項に記載の電子素子において、前記基板がＳｉＣ基板であることを特徴とする。
請求項３０の発明は、請求項１〜２８のいずれか１項に記載の電子素子において、前記基板がＳｉ基板であることを特徴とする。
【０００６】
【発明の実施の形態】
上記課題を解決するために本発明の電子素子は、基板１１または窒化物半導体薄膜１２の上に、ドナー不純物を含有した窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）１５と窒化物半導体薄膜１５の上に、ドナー不純物を含有した窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ、但しｘ≦ｙ）１６を有し、基板１１上または窒化物半導体薄膜１５または窒化物半導体薄膜１６に接するように第一電極１７を有し、窒化物半導体薄膜１６の先端の近傍に電気的に分離された第二電極１８を有し、窒化物半導体薄膜１６の先端部の近傍に第三電極２０を有し、第一電極１７と第二電極１８間に第一電極１７が負になるように電圧を印加し、第二電極１８と第三電極２０間に第二電極１８が負になるように電圧を印加し、窒化物半導体薄膜１６の先端から空間に放出される電子ｅを第二電極１８の電圧で制御し、前記電子ｅを第三電極２０で受けることに特徴を有している。
【０００７】
また、本発明の電子素子は、基板２１上に、ドナー不純物を含有した窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）２２Ｂを有し、窒化物半導体薄膜２２Ｂの上にドナー不純物を含む窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ、但しｘ≦ｙ）２４を有し、基板２１上または窒化物半導体薄膜２２Ｂまたは窒化物半導体薄膜２４に接するように第一電極２５を有し、窒化物半導体薄膜２４の先端の近傍に電気的に分離された第二電極２６を有し、窒化物半導体薄膜２４の先端部の近傍に第三電極２８を有し、第一電極２５と第二電極２６間に第一電極２５が負になるように電圧を印加し、第二電極２６と第三電極２８間に第二電極２６が負になるように電圧を印加し、窒化物半導体薄膜２４の先端から空間に放出される電子ｅを第二電極２６の電圧で制御し、前記電子ｅを第三電極２８で受けることに特徴を有している。
【０００８】
さらに、本発明の電子素子は、基板３１上に、ドナー不純物を含む窒化物半導体薄膜（Ａｌx Ｇａ1-x ＮまたはＡｌＮ）３２を有し、窒化物半導体薄膜３２の上に酸化シリコン層などの絶縁層３３を有し、さらに絶縁層３３の上に第二電極３４を有し、第二電極３４に対向する位置に電気的に分離された第三電極３７を有し、基板３１または窒化物半導体薄膜３２に接するように第一電極３５を有し、第一電極３５と第二電極３４間に第一電極３５が負になるように電圧を印加し、第二電極３４と第三電極３７間に第二電極３４が負になるように電圧を印加し、窒化物半導体薄膜３２から絶縁層３３と第二電極３４を通過して空間に放出される電子ｅを第二電極３４の電圧で制御し、前記電子ｅを第三電極３７で受けることに特徴を有している。
【０００９】
また、本発明の電子素子は、基板４１の上に微小な間隙で電気的に分離されたドナー不純物を含む窒化物半導体薄膜（Ａｌx Ｇａ1-x ＮまたはＡｌＮ）４３Ａとドナー不純物を含む窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）４３Ｂを有し、窒化物半導体薄膜４３Ａに接する第二電極４４Ａを有し、窒化物半導体薄膜４３Ｂに接する第一電極４４Ｂを有し、窒化物半導体薄膜４３Ａと窒化物半導体薄膜４３Ｂに対向する位置に電気的に分離された第三電極４６を有し、第一電極４４Ｂと第二電極４４Ａ間に第一電極４４Ｂが負になるように電圧を印加し、第二電極４４Ａと第三電極４６間に第二電極４４Ａが負になるように電圧を印加し、窒化物半導体薄膜４３Ｂから窒化物半導体薄膜４３Ａに向って空間に放出された電子ｅを第二電極４４Ａの電圧で制御し、前記電子ｅを第三電極４６で受けることに特徴を有している。
【００１０】
さらに、本発明の電子素子は、基板５１上に、微細構造部５２Ａと平面部５２Ｂを有するドナー不純物を含有したＡｌ含有率ｙが０．４以上の窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）５２を有し、基板５１または窒化物半導体薄膜５２に接するように第一電極５６を有し、微細構造部５２Ａの近傍に電気的に分離された第二電極５４Ａを有し、平面部５２Ｂの近傍に電気的に分離された第三電極５４Ｂを有し、第一電極５６と第二電極５４Ａ間に第一電極５６が負になるように電圧を印加し、第二電極５４Ａと第三電極５４Ｂ間に第二電極５４Ａが負になるように電圧を印加し、微細構造部５２Ａの先端から空間に放出される電子ｅを第二電極５４Ａの電圧で制御し、前記電子ｅを第三電極５４Ｂで受けることに特徴を有している。
【００１１】
また、本発明の電子素子は、上記において、窒化物半導体薄膜１５，１６、２２Ｂ、５２Ａの成長部分の形状は、六角柱，六角錐，円柱または円錐であることに特徴を有している。
【００１２】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、ドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層が表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させた０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１３】
また、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に０．１μｍ以上の厚さのドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１４】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０20ｃｍ-3以上の濃度であるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１５】
また、本発明の電子素子は、前記窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である０．１μｍ以上の厚さの高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することに特徴を有している。
【００１６】
さらに、本発明の電子素子は、窒化物半導体薄膜１５と窒化物半導体薄膜１６が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることに特徴を有している。
【００１７】
また、本発明の電子素子は、窒化物半導体薄膜２２と窒化物半導体薄膜２４が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることに特徴を有している。
【００１８】
さらに、本発明の電子素子は、第三電極として、ガラス基板６１上に塗布されたＩＴＯ薄膜６２、蛍光体層６３、金属薄膜６４を有することに特徴を有している。
【００１９】
また、本発明の電子素子は、前記ドナー不純物がＳｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅであることに特徴を有している。
【００２０】
さらに、前記窒化物半導体薄膜１６，２４，３２，４３，５２がドナー不純物添加ＡｌＮであることに特徴を有している。
【００２１】
また、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．２μｍを超え３．２μｍ以下であることに特徴を有している。
【００２２】
さらに、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．３μｍを超え３．２μｍ以下であることに特徴を有している。
【００２３】
また、本発明の電子素子は、前記窒化物半導体薄膜１６，２４，３２，４３、５２の厚さが０．４μｍを超え３．２μｍ以下であることに特徴を有している。
【００２４】
さらに、本発明の電子素子は、前記窒化物半導体薄膜のドナー不純物濃度が２．５×１０20ｃｍ-3以上１×１０22ｃｍ-3以下の範囲にあることに特徴を有している。
【００２５】
また、本発明の電子素子は、前記窒化物半導体薄膜のドナー不純物濃度が３×１０21ｃｍ-3以上１×１０22ｃｍ-3以下の範囲にあることに特徴を有している。
【００２６】
さらに、本発明の電子素子は、前記ドナー不純物がＳｉであることに特徴を有している。
【００２７】
また、本発明の電子素子は、前記導電性基板がｎ型基板であることに特徴を有している。
【００２８】
さらに、本発明の電子素子は、前記導電性基板がＳｉＣ基板であることに特徴を有している。
【００２９】
また、本発明の電子素子は、前記導電性基板の主な面方位が（０００１）であることに特徴を有している。
【００３０】
さらに、本発明の電子素子は、前記導電性基板がＳｉ基板であることに特徴を有している。
【００３１】
【実施例】
本発明による電子素子の作製工程を図面に従って説明する。
【００３２】
（実施例１）
図１は、本発明の第１実施例における電子素子作製の工程図を示す。
（ａ）基板１１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加した窒化物半導体薄膜１２をエピタキシャル成長する。
（ｂ）ＳｉＯ2 などの絶縁性マスク１３を窒化物半導体薄膜１２表面上の一部に堆積する。
（ｃ）一部の絶縁性マスク１３を残してエッチングして除去する。残った絶縁性マスク１３のパターンは１つ以上の円形または六角形をくりぬいたものである。
（ｄ）その上にＳｉを添加したＧａＮまたはＡｌx Ｇａ1-x Ｎからなる窒化物半導体薄膜１４と１５を成長する。窒化物半導体薄膜１４はＳｉＯ2 などの絶縁性マスク１３の制約を受けずに平面で成長し、基板面に平行な面を保った状態で成長する。窒化物半導体薄膜１５は絶縁性マスク１３のくりぬいた領域で成長し、６つの（１１２１）面方位を側面に出した六角錐状か円錐状に成長させる。さらに窒化物半導体薄膜１５の上にＳｉを添加したＡｌy Ｇａ1-y ＮまたはＡｌＮ膜からなる窒化物半導体薄膜１６を成長させる。但しｙ≧ｘである。この窒化物半導体薄膜１６、上記窒化物半導体薄膜１５が六角錐である場合、この六角錐は６つの（１１０１）面の側面を持つ六角錐である。また、６角柱の形状でも良く、この場合、６つの（１１００）面の側面を持つ六角柱である。なお、窒化物半導体薄膜１５の形状としては、円柱でも良い。
（ｅ）基板裏面に第一電極１７を形成し、窒化物半導体薄膜１４上に第二電極１８を形成する。
（ｆ）第二電極１８の上に絶縁性支柱１９と第三電極２０を設置する。
（ｇ）第一・第二電極間に第一電極１７が負になるように電圧を印加し、第一・第二電極間の電界によってＡｌy Ｇａ1-y Ｎ層からなる窒化物半導体薄膜１６またはＡｌＮ層からなる窒化物半導体薄膜１６の先端部から電子ｅを放出し、第二・第三の電極間に第二電極が負になるように電圧を印加し、一旦放出された電子ｅが第三電極に向うようにする。ここで第一電極（ソース）、第二電極（ゲート）間電圧ＶGSに対する、第二電極（ゲート）・第三電極（ドレイン）間電流ＩGSを測定する。
（ｈ）第一電極１７を窒化物半導体薄膜１２に接するように設置した場合の素子である。この場合、基板１１はサファイア基板のような絶縁性でもよい。
（ｉ）第一電極１７を窒化物半導体薄膜１６に接するように設置した場合である。この場合は窒化物半導体薄膜１５はＳｉを添加する必要はない。また基板１１はサファイア基板のような絶縁性のものでもよい。
【００３３】
（実施例２）
図２は、本発明の第２実施例における電子素子作製の工程図を示す。
（ａ）導電性を有する基板２１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板２１上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加した窒化物半導体薄膜２２かＳｉを添加したＡｌx Ｇａ1-x Ｎからなる窒化物半導体薄膜２２をエピタキシャル成長する。さらに一部の領域をＳｉＯ2 のような絶縁性マスク２３でカバーする。
（ｂ）反応性イオンエッチング（ＲＩＥ）などの方法により、窒化物半導体薄膜２２のエッチングを行う。図ではエッチングされて残った窒化物半導体薄膜２２Ａは順メサの形状をしているが、円錐、円柱、六角錐、六角柱の形状を全て含む。錐または柱上の窒化物半導体薄膜２２Ａ上に残る絶縁性マスク２３Ａを除去する。
（ｃ）露出した窒化物半導体薄膜２２Ａ上にＳｉを添加したＡｌy Ｇａ1-y ＮかＡｌＮからなる窒化物半導体薄膜２４を成長させる。但しｙ≧ｘである。なお、この窒化物半導体薄膜２４、上記窒化物半導体薄膜２２Ａを６角錐または６角柱とした場合、これらは６つの（１１００）面の側面を持つ６角柱であるか、６つの（１１０１）面の側面を持つ６角錐である。
（ｄ）基板裏面に第一電極２５を形成し、絶縁性マスク２３上に第二電極２６を形成する。
（ｅ）第二電極２６の上に絶縁性支柱２７と第三電極２８を設置する。
（ｆ）第一・第二の電極間に第一電極２５が負になるように電圧を印加し、第一・第二電極間の電界によってＡｌy Ｇａ1-y ＮまたはＡｌＮ層からなる窒化物半導体薄膜２４の先端部から電子ｅを放出し、第二・第三の電極間に第二電極２６が負になるように電圧を印加し、一旦放出された電子ｅが第三電極２８に向うようにする。第一電極（ソース）、第二電極（ゲート）間電圧ＶGSに対する、第二電極（ゲート）・第三電極（ドレイン）間電流ＩGSを測定した。
（ｇ）第一電極２５が窒化物半導体薄膜２２Ｂに接するように設置した場合の素子構造である。この場合、基板２１はサファイア基板のような絶縁性でもよい。（ｈ）第一電極２５が窒化物半導体薄膜２４Ｂに接するように設置した場合の素子構造である。この場合、基板２１はサファイア基板のような絶縁性でもよく、また、窒化物半導体薄膜２２は絶縁性でもよい。
【００３４】
（実施例３）
図３は、本発明の第３実施例における電子素子作製の工程図を示す。
（ａ）導電性を有する基板３１、例えば１０18ｃｍ-3以上の電子濃度を持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＧａＮまたはＡｌＮからなる窒化物半導体薄膜３２をエピタキシャル成長する。
（ｂ）窒化物半導体薄膜３２上の全ての領域にＳｉＯ2 のような絶縁層３３を堆積する。
（ｃ）絶縁層３３上に第二電極３４、基板３１裏面に第一電極３５を蒸着する。
（ｄ）第二電極３４上に絶縁性支柱３６、さらにその上に第三電極３７を設置する。
（ｅ）第一・第二の電極間に第一電極３５が負になるように電圧を印加し、第一・第二電極間の電界によって、電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜３２から絶縁層３３を透過して一旦真空中に放出する。第二・第三の電極間に第二電極３４が負になるように電圧を印加し、一旦放出された電子ｅが第三電極３７に向うようにする。
（ｆ）第一電極３５が窒化物半導体薄膜３２に接するように設置した場合の素子の例である。この場合、基板３１はサファイア基板のような絶縁性でもよい。
【００３５】
（実施例４）
図４は、本発明の第４実施例における電子素子作製の工程図を示す。
（ａ）基板４１、例えば（０００１）面シリコンカーバイド（ＳｉＣ）基板か（０００１）面サファイア基板の表面の一部にレジストまたはＳｉＯ2 などのレジスト４２を堆積させる。
（ｂ）レジスト４２上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＮからなる窒化物半導体薄膜４３かＳｉを添加したＡｌＧａＮ半導体膜からなる窒化物半導体薄膜４３をエピタキシャル成長する。
（ｃ）レジスト４２をリフトオフする。その際に窒化物半導体薄膜４３の一部が除去され、窒化物半導体薄膜４３は面内で４３Ａと４３Ｂに分離される。
（ｄ）窒化物半導体薄膜４３Ａ，Ｂ各々の上に第一電極４４Ａと第二電極４４Ｂを蒸着する。また、窒化物半導体薄膜４３Ａ，Ｂ上に絶縁性支柱４５を設置し、さらにその上に第三電極４６を設置する。
（ｅ）第一・第二の電極間に第一電極４４Ｂが負になるように電圧を印加し、第一・第二電極間の電界によってＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜４３Ｂの４３Ａに近い方の端面から電子ｅを放出させ、第二・第三の電極間に第二電極４４Ａが負になるように電圧を印加し、一旦放出された前記電子ｅが第三電極４６に向うようにする。
【００３６】
（実施例５）
図５は、本発明の第５実施例における電子素子作製の工程図を示す。
（ａ）基板５１、（０００１）面シリコンカーバイド（ＳｉＣ）基板またはサファイア基板上に、０．２ミクロンメーターの厚さで、１×１０19ｃｍ-3以上のドナー不純物としてＳｉを添加したＡｌＧａＮまたはＡｌＮからなる窒化物半導体薄膜５２をエピタキシャル成長する。さらに窒化物半導体薄膜５２上にＳｉＯ2 のようなレジスト５３、次に金属薄膜５４を堆積させる。
（ｂ）金属薄膜５４上の一部の領域にレジスト５５を塗布する。基板５１裏面に第一電極５６を設置する。
（ｃ）反応性エッチング（ＲＩＥ）などにより、レジスト５５の塗布されていない領域を、基板裏面に向って窒化物半導体薄膜５２の途中までエッチングする。中心部にレジスト５５Ａ、金属膜５４Ａ、レジスト５３Ａ、また周辺部にレジスト５５Ｂ、金属膜５４Ｂ、レジスト５３Ｂが残る。
（ｄ）ウェットエッチングなどにより、レジスト５３Ａ、Ｂのみエッチングする。金属膜５４Ａ、５４Ｂが残る。金属膜５４Ａを第二電極、金属膜５４Ｂを第三電極とする。
（ｅ）第一・第二の電極間に第一電極５６が負になるように電圧を印加し、第一・第二電極間の電界によって、電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜５２Ａから第二電極５４Ａに向って一旦真空中に放出する。第二、第三の電極間に第二電極５４Ａが負になるように電圧を印加し、放出された電子ｅが最終的には第三電極５４Ｂに向うようにする。
（ｆ）第一電極５６が半導体層５２Ｂに接するように設置した場合の素子の例である。この場合、基板５１はサファイア基板のような絶縁性でもよい。
なお、上記において、窒化物半導体薄膜５２の成長させた微細構造部５２Ａの形状としては、６角柱，６角錐，円柱または円錐のすべての形状を含む。
【００３７】
なお、上記実施例１から実施例５において、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層、ドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層が表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させた０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかが用いられる。
【００３８】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に１×１０20ｃｍ-3以上の濃度であるドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性基板上に０．１μｍ以上の厚さのドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００３９】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０20ｃｍ-3以上の濃度であるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００４０】
あるいは、窒化物半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０15ｃｍ-2以上である高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である０．１μｍ以上の厚さの高濃度ドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかを用いても良い。
【００４１】
（実施例６）
図６は、本発明の第６実施例における電子素子の構造を示す。
実施例１から５において、第三電極を、ガラス基板６１上に塗布されたＩＴＯ薄膜６２、蛍光体層６３、金属薄膜６４の多層に代える。半導体層から第三電極にむけて放出された電子ｅは金属薄膜６４を透過し、蛍光体層６３で発光する。光はＩＴＯ薄膜６２とガラス基板６１を透過し外部に取り出される。また、ガラス基板６１側に一旦向った発光は金属薄膜６４で反射され、外部で取り出される。
【００４２】
図７は、電子素子における窒化物半導体薄膜の膜厚に対する最大相互コンダクタンス特性を示す。図からわかるように、厚さが０．１μｍから最大相互コンダクタンスは急激に増加し、３．２μｍで急激に減少する。厚さが０．１μｍから、最大相互コンダクタンスが急激に増加する理由は、表面に自然に先鋭な畝構造が形成し、先鋭な部分で、微視的な電界強度が、印加した巨視的な電界強度より増大する効果による。
他方、厚さが３．２μｍを越えると相互コンダクタンスが減少する理由は、窒化物半導体薄膜自体の抵抗による電圧降下が無視できなくなるためである。結果として、請求項１〜５でクレームするように、厚さは０．２μｍから３．２μｍが最適である。
【００４３】
図８は、原子間力顕微鏡によって得られた、膜厚０．０５μｍの窒化物半導体薄膜表面の鳥瞰図である。
【００４４】 図９は、膜厚０．４μｍの窒化物半導体薄膜表面の鳥瞰図である。厚さが０．０５μｍの場合よりも先端が鋭く尖った畝構造が形成されていることがわかる。
【００４５】
図１０は、膜厚０．４μｍの窒化物半導体薄膜表面の畝構造をさらに高倍率で撮影した拡大断面図である。畝構造の先端部分を測定すると先端面の幅は３ｎｍ程度であり、極めて尖った構造をしていることが確認できる。
【００４６】
図１１は、ドナー（この場合Ｓｉ）濃度に対する相互コンダクタンスを示す。相互コンダクタンスはドナー（この場合Ｓｉ）濃度に対し、最初、増加し、１×１０21ｃｍ-3で最も高い値を取り、次に減少する。１×１０19〜１×１０21ｃｍ-3で相互コンダクタンスが増加する理由は、ドーピングしたＳｉ原子が電界放出に必要な電子を供給するためである。他方、１×１０21ｃｍ-3以上で相互コンダクタンスが減少する理由は、ＡｌＮ膜の結晶性の劣化が起こりはじめるためである。
結果として、請求項２８でクレームするように、ドナー濃度は２．５×１０ ２０ ｃｍ-3以上１×１０22ｃｍ-3以下が最適である。
【００４７】
なお、実施例ではドナー不純物としてＳｉで電子素子を説明したが、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅも使用できる。ドナー不純物をＳｉとした場合、最大相互コンダクタンスは著しく増加する。
表１は同じドナー不純物密度での最大相互コンダクタンスを比較したものである。
表１で、ドナー不純物としてＳｉが最も高い最大相互コンダクタンスを示し、最も優れていることは述べた通りであり、請求項１〜５ではＳｉが最適であることをクレームする。
【００４９】
表２は種々の基板に対する最大コンダクタンスを示したものである。
表２
基板材料 面方位 ｎ型かｐ型か 最大相互コンダクタンス（Ｓ）
ＳｉＣ （０００１） ｎ ２
ＳｉＣ （０００１） Ｐ ０．００２
ＧａＡｓ （００１） ｎ ０．１
ＳｉＣ （１−１００） ｎ ０．００５
ＳｉＣ （１１−２０） ｎ ０．００４
Ｓｉ （００１） ｎ １
【００５０】
表２は基板の種類を変えた場合の最大相互コンダクタンスの違いを示す。Ｐ型ＳｉＣ基板を用いた場合０．００２Ｓで、ｎ型ＳｉＣ基板を用いる場合の２Ｓより低い最大相互コンダクタンスを示す。この理由は、電界放出時には基板にマイナス、透明電極側にプラスの電圧を印加しなければならないが、その際に、ｐ型基板では基板と窒化物膜層の間に空乏層が生じ、そこで電圧降下が起こるためである。従って、ｎ型基板が最適である。
【００５１】
また表２で示すように、導電性基板としてＳｉＣ基板を用いた場合の最大相互コンダクタンス２Ｓは、ＧａＡｓ基板を用いた場合の最大相互コンダクタンス０．１Ｓより格段に高く、ＳｉＣ基板を用いた方が特性に優れていることがわかる。ＳｉＣ基板が優れている理由は、ＳｉＣとＡｌＮのａ軸方向の格子不整合がわずか１％であり、また両者の熱膨張率が等しいからである。そのため、請求項２９でクレームするようにＳｉＣ基板が最適である。
【００５２】
また表２で示すように基板の主な面方位は（０００１）が他の面方位（１−１００），（１１−２０）に比べて最も高い最大相互コンダクタンスを示し、特性に最も優れている。ここで主な面方位というのは、基板面の面方位が（１−１００），（１１−２０）より（０００１）が最も近いという意味であり、実際の基板面方位と（０００１）面の傾斜角度は約３０度以下であっても、上記の条件を満たす。主な基板の面方位は（０００１）面である。
【００５３】
また、表２で示すように、ＳｉＣ基板には劣るがＳｉ基板も比較的高い相互コンダクタンス１Ｓを取り、用いることができる。請求項３０でクレームするとおりである。
【００５４】
図１２に本発明による素子と従来の技術による素子の、印加電圧ＶGSに対する相互コンダクタンス（dIDG／dVGS）の変化を示す。最大相互コンダクタンスは従来の素子では１０-6Ｓであるのに対して、本発明による素子では１０-2Ｓであり、１００００倍の値を得ることができた。
【００５５】
図１３は、本発明と従来の技術による電子素子の発光輝度特性の比較、従来の技術で作製した素子と本発明によって作製した素子の、電圧に対する発光輝度を比較する。最大輝度は従来の素子では１０-2Ｃｄ／ｍ2 であるのに対して、本発明の素子は１０4 Ｃｄ／ｍ2 であり、１０6 倍の発光輝度を得ることができた。
【００５６】
【発明の効果】
本発明によれば、半導体層から電界放出される電子ｅの放出効率を従来より著しく向上させることができ、電子放出効率が大幅に向上する。そうすれば、室温で動作する冷陰極として、低消費電力のフィラメント、また微細高周波増幅用真空管素子、ブラウン管ディスプレイに代わる低電力、薄型の自発光型ディスプレイが実現する。
【図面の簡単な説明】
【図１】本発明の第１実施例における電子素子作製の工程図を示す。
【図２】本発明の第２実施例における電子素子作製の工程図を示す。
【図３】本発明の第３実施例における電子素子作製の工程図を示す。
【図４】本発明の第４実施例における電子素子作製の工程図を示す。
【図５】本発明の第５実施例における電子素子の構造を示す。
【図６】本発明の第６実施例における電子素子の工程図を示す。
【図７】電子素子における窒化物半導体薄膜の膜厚に対する最大相互コンダクタンス特性を示す。
【図８】膜厚０．０５μｍの窒化物半導体薄膜表面の鳥瞰図である。
【図９】膜厚０．４μｍの窒化物半導体薄膜表面の鳥瞰図である。
【図１０】膜厚０．４μｍの窒化物半導体薄膜表面の拡大断面図である。
【図１１】電子素子におけるドナー（Ｓｉ）濃度に対する最大相互コンダクタンスの特性を示す。
【図１２】本発明と従来の技術による電子素子の相互コンダクタンス特性の比較を示す。
【図１３】本発明と従来の技術による電子素子の発光輝度特性の比較を示す。
【図１４】従来技術による電子素子作製の工程図を示す。
【符号の説明】
１１ 基板
１２ 窒化物半導体薄膜
１３ 絶縁性マスク
１４ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
１５ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
１６ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
１７ 第一電極
１８ 第二電極
１９ 絶縁性支柱
２０ 第三電極
２１ 基板
２２ 窒化物半導体薄膜（ＧａＮまたはＡｌx Ｇａ1-x Ｎ）
２３ 絶縁性マスク
２４ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
２５ 第一電極
２６ 第二電極
２７ 絶縁性支柱
２８ 第三電極
３１ 基板
３２ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
３３ 絶縁層
３４ 第二電極
３５ 第一電極
３６ 絶縁性支柱
３７ 第三電極
４１ 基板
４２ レジストまたはマスク
４３Ａ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
４３Ｂ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
４４Ａ 第二電極
４４Ｂ 第一電極
４５ 絶縁性支柱
４６ 第三電極
５１ 基板
５２ 窒化物半導体薄膜（Ａｌy Ｇａ1-y ＮまたはＡｌＮ）
５３ レジストまたはマスク
５４Ａ 第二電極
５４Ｂ 第一電極
５４ 金属薄膜
６１ ガラス基板
６２ ＩＴＯ薄膜
６３ 蛍光体層
６４ 金属薄膜
１４１ 基板
１４２ 半導体薄膜
１４３ レジスト
１４４ 絶縁層
１４５ 第二電極
１４６ 第一電極
１４７ 絶縁性支柱
１４８ 第三電極
Claims (30)
- 基板（１１）またはドナー不純物としてＳｉを添加した第１の窒化物半導体薄膜（１２）の上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第２の窒化物半導体薄膜（１５）を有し、
前記第２の窒化物半導体薄膜（１５）の上に、ドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第３の窒化物半導体薄膜（１６）を有し、
前記基板（１１）上または前記第２の窒化物半導体薄膜（１５）または前記第３の窒化物半導体薄膜（１６）に接するように第一電極（１７）を有し、
前記第３の窒化物半導体薄膜（１６）の先端の近傍に電気的に分離された第二電極（１８）を有し、
前記第３の窒化物半導体薄膜（１６）の先端部の近傍に第三電極（２０）を有し、
前記第一電極（１７）と前記第二電極（１８）間に前記第一電極（１７）が負になるように電圧を印加し、
前記第二電極（１８）と前記第三電極（２０）間に前記第二電極（１８）が負になるように電圧を印加し、
前記第３の窒化物半導体薄膜（１６）の先端から空間に放出される電子（ｅ）を前記第二電極（１８）の電圧で制御し、
前記電子（ｅ）を前記第三電極（２０）で受ける電子素子であって、
前記第３の窒化物半導体薄膜（１６）がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子。 - 基板（２１）上に、ドナー不純物としてＳｉを添加した柱状または錐状のＡｌ x Ｇａ 1-x Ｎからなる第１の窒化物半導体薄膜（２２Ａ）を有し、
前記第１の窒化物半導体薄膜（２２Ａ）の上にドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y Ｎ（但しｘ≦ｙ）またはＡｌＮからなる第２の窒化物半導体薄膜（２４）を有し、
前記基板（２１）上または前記第１の窒化物半導体薄膜（２２Ａ）または前記第２の窒化物半導体薄膜（２４）に接するように第一電極（２５）を有し、
前記第２の窒化物半導体薄膜（２４）の先端の近傍に電気的に分離された第二電極（２６）を有し、
前記第２の窒化物半導体薄膜（２４）の先端部の近傍に第三電極（２８）を有し、
前記第一電極（２５）と前記第二電極（２６）間に前記第一電極（２５）が負になるように電圧を印加し、
前記第二電極（２６）と前記第三電極（２８）間に前記第二電極（２６）が負になるように電圧を印加し、
前記第２の窒化物半導体薄膜（２４）の先端から空間に放出される電子（ｅ）を前記第二電極（２６）の電圧で制御し、
前記電子（ｅ）を前記第三電極（２８）で受ける電子素子であって、
前記第２の窒化物半導体薄膜（２４）がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子。 - 基板（３１）上に、ドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる窒化物半導体薄膜（３２）を有し、
前記窒化物半導体薄膜（３２）の上に酸化シリコン層などの絶縁層（３３）を有し、
さらに前記絶縁層（３３）の上に第二電極（３４）を有し、
前記第二電極（３４）に対向する位置に電気的に分離された第三電極（３７）を有し、
前記基板（３１）または前記窒化物半導体薄膜（３２）に接するように第一電極（３５）を有し、
前記第一電極（３５）と前記第二電極（３４）間に前記第一電極（３５）が負になるように電圧を印加し、
前記第二電極（３４）と前記第三電極（３７）間に前記第二電極（３４）が負になるように電圧を印加し、
前記窒化物半導体薄膜（３２）から前記絶縁層（３３）と前記第二電極（３４）を通過して空間に放出される電子（ｅ）を前記第二電極（３４）の電圧で制御し、
前記電子（ｅ）を前記第三電極（３７）で受ける電子素子であって、
前記窒化物半導体薄膜（３２）がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子。 - 基板（４１）の上に微小な間隙で電気的に分離されたドナー不純物としてＳｉを添加したＡｌ x Ｇａ 1-x ＮまたはＡｌＮからなる第１の窒化物半導体薄膜（４３Ａ）とドナー不純物としてＳｉを添加したＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる第２の窒化物半導体薄膜（４３Ｂ）を有し、
前記第１の窒化物半導体薄膜（４３Ａ）に接する第二電極（４４Ａ）を有し、
前記第２の窒化物半導体薄膜（４３Ｂ）に接する第一電極（４４Ｂ）を有し、
前記第１の窒化物半導体薄膜（４３Ａ）と前記第２の窒化物半導体薄膜（４３Ｂ）に対向する位置に電気的に分離された第三電極（４６）を有し、
前記第一電極（４４Ｂ）と前記第二電極（４４Ａ）間に前記第一電極（４４Ｂ）が負になるように電圧を印加し、
前記第二電極（４４Ａ）と前記第三電極（４６）間に前記第二電極（４４Ａ）が負になるように電圧を印加し、
前記第２の窒化物半導体薄膜（４３Ｂ）から前記第１の窒化物半導体薄膜（４３Ａ）に向って空間に放出された電子（ｅ）を前記第二電極（４４Ａ）の電圧で制御し、
前記電子（ｅ）を前記第三電極（４６）で受ける電子素子であって、
前記第１および前記第２の窒化物半導体薄膜（４３Ａ，４３Ｂ）がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子。 - 基板（５１）上に、柱状または錐状の微細構造部（５２Ａ）と平面部（５２Ｂ）を有するドナー不純物としてＳｉを添加したＡｌ含有率ｙが０．４以上のＡｌ y Ｇａ 1-y ＮまたはＡｌＮからなる窒化物半導体薄膜（５２）を有し、
前記基板（５１）または前記窒化物半導体薄膜（５２）に接するように第一電極（５６）を有し、
前記微細構造部（５２Ａ）の近傍に電気的に分離された第二電極（５４Ａ）を有し、
前記平面部（５２Ｂ）の近傍に電気的に分離された第三電極（５４Ｂ）を有し、
前記第一電極（５６）と前記第二電極（５４Ａ）間に前記第一電極（５６）が負になるように電圧を印加し、
前記第二電極（５４Ａ）と前記第三電極（５４Ｂ）間に前記第二電極（５４Ａ）が負になるように電圧を印加し、
前記微細構造部（５２Ａ）の先端から空間に放出される電子（ｅ）を前記第二電極（５４Ａ）の電圧で制御し、
前記電子（ｅ）を前記第三電極（５４Ｂ）で受ける電子素子であって、
前記窒化物半導体薄膜（５２）がエピタキシャル成長した膜であり、その厚さが０．２μｍを超え３．２μｍ以下であることを特徴とする電子素子。 - 前記第２の窒化物半導体薄膜（１５）および前記第３の窒化物半導体薄膜（１６）の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする請求項１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする請求項２に記載の電子素子。
- 前記微細構造部（５２Ａ）の形状は、六角柱，六角錐，円柱または円錐であることを特徴とする請求項５に記載の電子素子。
- 前記第２の窒化物半導体薄膜（１５）および前記第３の窒化物半導体薄膜（１６）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする請求項１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）および第２の窒化物半導体薄膜（２４）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする請求項２に記載の電子素子。
- 前記窒化物半導体薄膜（３２、５２）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする請求項３または５に記載の電子素子。
- 前記第１の窒化物半導体薄膜（４３Ａ）および前記第２の窒化物半導体薄膜（４３Ｂ）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物半導体膜層であることを特徴とする請求項４に記載の電子素子。
- 前記第２の窒化物半導体薄膜（１５）および前記第３の窒化物半導体薄膜（１６）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０20ｃｍ-3以上の濃度であるＳｉドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層とＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）および第２の窒化物半導体薄膜（２４）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項２に記載の電子素子。
- 前記窒化物半導体薄膜（３２、５２）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を 含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項３または５に記載の電子素子。
- 前記第１の窒化物半導体薄膜（４３Ａ）および前記第２の窒化物半導体薄膜（４３Ｂ）は、導電性を有する基板上にＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に１×１０ 20 ｃｍ -3 以上の濃度であるＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、表面又は表面から０．１μｍ以内に存在するＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層、導電性を有する基板上に０．１μｍ以上の厚さのＳｉドナー不純物を含有するＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層とＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組成が０．４以上となるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項４に記載の電子素子。
- 前記第２の窒化物半導体薄膜（１５）および前記第３の窒化物半導体薄膜（１６）は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０20ｃｍ-3以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌy Ｇａ1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）および第２の窒化物半導体薄膜（２４）は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項２に記載の電子素子。
- 前記窒化物半導体薄膜（３２、５２）は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層 を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項３または５に記載の電子素子。
- 前記第１の窒化物半導体薄膜（４３Ａ）および前記第２の窒化物半導体薄膜（４３Ｂ）は、導電性を有する基板上のＡｌ x Ｇａ 1- x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる１×１０ 20 ｃｍ -3 以上の濃度であるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる表面又は表面から０．１μｍ以内に存在するドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中にＳｉドナー不純物を含有するＡｌ y Ｇａ 1-y Ｎ（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項４に記載の電子素子。
- 前記第２の窒化物半導体薄膜（１５）および前記第３の窒化物半導体薄膜（１６）は、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０15ｃｍ-2以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０15ｃｍ-2以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）および第２の窒化物半導体薄膜（２４）は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項２に記載の電子素子。
- 前記窒化物半導体薄膜（３２、５２）は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項３または５に記載の電子素子。
- 前記第１の窒化物半導体薄膜（４３Ａ）および前記第２の窒化物半導体薄膜（４３Ｂ）は、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内に存在する面密度が１×１０ 15 ｃｍ -2 以上である高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層、導電性を有する基板上のＡｌ x Ｇａ 1-x Ｎ（０≦ｘ＜１）層中に面密度が１×１０ 15 ｃｍ -2 以上である０．１μｍ以上の厚さの高濃度Ｓｉドナー添加層を所定の間隔で複数挿入してなるドナー添加窒化物半導体膜層のいずれかに該当することを特徴とする請求項４に記載の電子素子。
- 前記第２の窒化物半導体薄膜（１５）と前記第３の窒化物半導体薄膜（１６）が６つの（１１００）（下線は上線の代用である）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする請求項１、６、９、１３、１７、または２１に記載の電子素子。
- 前記第１の窒化物半導体薄膜（２２Ａ）と前記第２の窒化物半導体薄膜（２４）が６つの（１１００）面の側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを特徴とする請求項２、７、１０、１４、１８、または２２に記載の電子素子。
- 前記第三電極として、ガラス基板（６１）上に塗布されたＩＴＯ薄膜（６２）、蛍光体層（６３）、金属薄膜（６４）を有することを特徴とする請求項１〜２６のいずれか１項に記載の電子素子。
- 前記窒化物半導体薄膜のドナー不純物濃度が２．５×１０ ２０ ｃｍ -3 以上１×１０22ｃｍ-3以下の範囲にあることを特徴とする請求項１〜２７のいずれか１項に記載の電子素子。
- 前記基板がＳｉＣ基板であることを特徴とする請求項１〜２８のいずれか１項に記載の電子素子。
- 前記基板がＳｉ基板であることを特徴とする請求項１〜２８のいずれか１項に記載の電子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077455A JP3639867B2 (ja) | 2000-03-21 | 2001-03-19 | 電子素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077939 | 2000-03-21 | ||
| JP2000-77939 | 2000-03-21 | ||
| JP2001077455A JP3639867B2 (ja) | 2000-03-21 | 2001-03-19 | 電子素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001338568A JP2001338568A (ja) | 2001-12-07 |
| JP3639867B2 true JP3639867B2 (ja) | 2005-04-20 |
Family
ID=26587937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077455A Expired - Fee Related JP3639867B2 (ja) | 2000-03-21 | 2001-03-19 | 電子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639867B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3864222B2 (ja) | 2002-09-26 | 2006-12-27 | 国立大学法人名古屋大学 | 半導体素子構造、電子エミッタ及び半導体素子構造の製造方法 |
| US6986693B2 (en) | 2003-03-26 | 2006-01-17 | Lucent Technologies Inc. | Group III-nitride layers with patterned surfaces |
| JP2006286417A (ja) * | 2005-03-31 | 2006-10-19 | National Univ Corp Shizuoka Univ | 電子放出素子 |
| JP2013045516A (ja) * | 2011-08-22 | 2013-03-04 | Toshiba Corp | 耐放射線素子及び耐放射線カメラ |
-
2001
- 2001-03-19 JP JP2001077455A patent/JP3639867B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001338568A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI287256B (en) | Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate | |
| TWI447959B (zh) | 製造氮化物半導體晶體層的方法 | |
| CN100583475C (zh) | 氮化物半导体发光元件及其制作方法 | |
| CN110085518B (zh) | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 | |
| CN100511706C (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| US20020074561A1 (en) | Semiconductor device and fabrication method thereof, and fabrication method of semiconductor substrate | |
| US7064352B2 (en) | Diamond semiconductor device and method for manufacturing the same | |
| KR101238169B1 (ko) | 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법 | |
| CN113314590B (zh) | 一种氮化物高电子迁移率晶体管及其制作方法 | |
| CN111739989A (zh) | AlGaN基深紫外LED外延片及制备方法 | |
| WO2021226867A1 (zh) | 紫外led及其制作方法 | |
| CN111326611B (zh) | 一种iii族氮化物半导体发光器件台面刻蚀方法 | |
| CN113314597B (zh) | 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法 | |
| JP3639867B2 (ja) | 電子素子 | |
| JP3890726B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| US20050186435A1 (en) | Light emitting device and method for manufacturing the same | |
| CN113838817A (zh) | 一种金刚石基氮化镓异质结二极管器件的制备方法 | |
| WO2012065536A1 (en) | Semiconductor structure and method for forming the same | |
| EP1316982B1 (en) | Method for fabricating GaN field emitter arrays | |
| US6781159B2 (en) | Field emission display device | |
| JP2002289541A (ja) | ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法 | |
| CN108242466B (zh) | 场发射器件及其制作方法 | |
| KR100765722B1 (ko) | 나노 로드를 갖는 발광 소자 및 그의 제조 방법 | |
| KR100769721B1 (ko) | 수평구조 전계방출소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3639867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |