JP2001338568A

JP2001338568A - 電子素子

Info

Publication number: JP2001338568A
Application number: JP2001077455A
Authority: JP
Inventors: Makoto Kakazu; 誠嘉数; Naoki Kobayashi; 小林　　直樹
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2000-03-21
Filing date: 2001-03-19
Publication date: 2001-12-07
Anticipated expiration: 2021-03-19
Also published as: JP3639867B2

Abstract

(57)【要約】【課題】半導体薄膜上のレジストをリフトオフし、レ
ジスト領域上の絶縁層、第二電極を形成する金属膜も除
去された後も、半導体薄膜表面の電子放出領域にレジス
トの一部が残留し、電子の放出効率が落ちていた。【解決手段】基板１１上の窒化物半導体薄膜１２に、
Ｓｉを含有した窒化物半導体薄膜１５と窒化物半導体薄
膜１５の上に、Ｓｉを含有した窒化物半導体薄膜１６を
有し、基板１１に接するように第一電極１７を有し、電
気的に分離された第二電極１８を有し、第三電極２０を
有し、第一電極１７と第二電極１８間に第一電極１７が
負になるように電圧を印加し、第二電極１８と第三電極
２０間に第二電極１８が負になるように電圧を印加し、
窒化物半導体薄膜１６の先端から空間に放出される電子
ｅを第二電極１８の電圧で制御し、前記電子ｅを第三電
極２０で受ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子素子にかか
り、より詳細には、例えば低電圧、低消費電力で動作す
る厚さが数ミリメーターのフラットパネルディスプレイ
や高周波動作可能な高周波増幅素子としての用途を有す
る電子素子に関する。

【０００２】

【従来の技術】図１４（ａ）〜（ｆ）は、従来の技術に
よる電子素子の作製例の工程図を示す。（ａ）基板１４１上に半導体薄膜１４２を成長する。（ｂ）半導体薄膜１４２の表面の電子放出領域になる領
域をレジスト１４３で覆う。（ｃ）ＳｉＯ₂などの絶縁層１４４、ゲート電極である
第二電極１４５を形成する金属膜を全面に堆積する。（ｄ）レジスト１４３をリフトオフする。レジスト１４
３領域上の絶縁層１４４、金属膜も除去される。その結
果、半導体薄膜１４２の表面の一部が露出する。（ｅ）基板１４１裏面にソース電極である第一電極１４
６を形成する。また絶縁支柱１４７の上にドレイン電極
である第三電極１４８を設置する。（ｆ）第一・第二電極間に第一電極１４６が負になるよ
うに電圧を印加する。また第二・第三電極間に第二電極
１４５が負になるように電圧を印加すると半導体薄膜１
４２から第三電極１４８に向かって電子ｅが放出され
る。

【０００３】

【発明が解決しようとする課題】従来の電子素子では、
上記の工程（ｄ）において、レジスト１４３をリフトオ
フし、レジスト１４３領域上の絶縁層１４４、第二電極
１４５を形成する金属膜も除去された後も、半導体薄膜
１４２表面の電子放出領域にレジスト１４３の一部が残
留し、電子ｅの放出効率が落ちていた。また半導体薄膜
１４２表面が平坦でなければならないため、半導体薄膜
１４２表面に印加される電界が低かった。以上の２点に
より半導体薄膜１４２から放出される電子密度は極めて
低く、電子素子として実用には至っていない。

【０００４】本発明はこのような点に鑑みてなされたも
のであり、例えば低電圧、低消費電力で動作する厚さが
数ミリメーターのフラットパネルディスプレイや高周波
動作可能な高周波増幅素子としての使用できる電子素子
を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、半導体薄膜の
先端形状が鋭いか、半導体薄膜近傍に第二電極が設置さ
れたことにより、電子放出領域の汚染を防ぐばかりでな
く、半導体薄膜に印加される電界を高くし、半導体薄膜
から放出される電子密度を著しく高くすることが可能に
なるものである。

【０００６】

【発明の実施の形態】上記課題を解決するために本発明
の電子素子は、基板１１または窒化物半導体薄膜１２の
上に、ドナー不純物を含有した窒化物半導体薄膜（Ｇａ
ＮまたはＡｌ _xＧａ_1-xＮ）１５と窒化物半導体薄膜１
５の上に、ドナー不純物を含有した窒化物半導体薄膜
（Ａｌ_yＧａ_1-yＮまたはＡｌＮ、但しｘ≦ｙ）１６を
有し、基板１１上または窒化物半導体薄膜１５または窒
化物半導体薄膜１６に接するように第一電極１７を有
し、窒化物半導体薄膜１６の先端の近傍に電気的に分離
された第二電極１８を有し、窒化物半導体薄膜１６の先
端部の近傍に第三電極２０を有し、第一電極１７と第二
電極１８間に第一電極１７が負になるように電圧を印加
し、第二電極１８と第三電極２０間に第二電極１８が負
になるように電圧を印加し、窒化物半導体薄膜１６の先
端から空間に放出される電子ｅを第二電極１８の電圧で
制御し、前記電子ｅを第三電極２０で受けることに特徴
を有している。

【０００７】また、本発明の電子素子は、基板２１上
に、ドナー不純物を含有した窒化物半導体薄膜（ＧａＮ
またはＡｌ_xＧａ_1-xＮ）２２Ｂを有し、窒化物半導体
薄膜２２Ｂの上にドナー不純物を含む窒化物半導体薄膜
（Ａｌ_yＧａ_1-yＮまたはＡｌＮ、但しｘ≦ｙ）２４を
有し、基板２１上または窒化物半導体薄膜２２Ｂまたは
窒化物半導体薄膜２４に接するように第一電極２５を有
し、窒化物半導体薄膜２４の先端の近傍に電気的に分離
された第二電極２６を有し、窒化物半導体薄膜２４の先
端部の近傍に第三電極２８を有し、第一電極２５と第二
電極２６間に第一電極２５が負になるように電圧を印加
し、第二電極２６と第三電極２８間に第二電極２６が負
になるように電圧を印加し、窒化物半導体薄膜２４の先
端から空間に放出される電子ｅを第二電極２６の電圧で
制御し、前記電子ｅを第三電極２８で受けることに特徴
を有している。

【０００８】さらに、本発明の電子素子は、基板３１上
に、ドナー不純物を含む窒化物半導体薄膜（Ａｌ_xＧａ
_1-xＮまたはＡｌＮ）３２を有し、窒化物半導体薄膜３
２の上に酸化シリコン層などの絶縁層３３を有し、さら
に絶縁層３３の上に第二電極３４を有し、第二電極３４
に対向する位置に電気的に分離された第三電極３７を有
し、基板３１または窒化物半導体薄膜３２に接するよう
に第一電極３５を有し、第一電極３５と第二電極３４間
に第一電極３５が負になるように電圧を印加し、第二電
極３４と第三電極３７間に第二電極３４が負になるよう
に電圧を印加し、窒化物半導体薄膜３２から絶縁層３３
と第二電極３４を通過して空間に放出される電子ｅを第
二電極３４の電圧で制御し、前記電子ｅを第三電極３７
で受けることに特徴を有している。

【０００９】また、本発明の電子素子は、基板４１の上
に微小な間隙で電気的に分離されたドナー不純物を含む
窒化物半導体薄膜（Ａｌ_xＧａ_1-xＮまたはＡｌＮ）４
３Ａとドナー不純物を含む窒化物半導体薄膜（Ａｌ_yＧ
ａ_1-yＮまたはＡｌＮ）４３Ｂを有し、窒化物半導体薄
膜４３Ａに接する第二電極４４Ａを有し、窒化物半導体
薄膜４３Ｂに接する第一電極４４Ｂを有し、窒化物半導
体薄膜４３Ａと窒化物半導体薄膜４３Ｂに対向する位置
に電気的に分離された第三電極４６を有し、第一電極４
４Ｂと第二電極４４Ａ間に第一電極４４Ｂが負になるよ
うに電圧を印加し、第二電極４４Ａと第三電極４６間に
第二電極４４Ａが負になるように電圧を印加し、窒化物
半導体薄膜４３Ｂから窒化物半導体薄膜４３Ａに向って
空間に放出された電子ｅを第二電極４４Ａの電圧で制御
し、前記電子ｅを第三電極４６で受けることに特徴を有
している。

【００１０】さらに、本発明の電子素子は、基板５１上
に、微細構造部５２Ａと平面部５２Ｂを有するドナー不
純物を含有したＡｌ含有率ｙが０．４以上の窒化物半導
体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌＮ）５２を有し、
基板５１または窒化物半導体薄膜５２に接するように第
一電極５６を有し、微細構造部５２Ａの近傍に電気的に
分離された第二電極５４Ａを有し、平面部５２Ｂの近傍
に電気的に分離された第三電極５４Ｂを有し、第一電極
５６と第二電極５４Ａ間に第一電極５６が負になるよう
に電圧を印加し、第二電極５４Ａと第三電極５４Ｂ間に
第二電極５４Ａが負になるように電圧を印加し、微細構
造部５２Ａの先端から空間に放出される電子ｅを第二電
極５４Ａの電圧で制御し、前記電子ｅを第三電極５４Ｂ
で受けることに特徴を有している。

【００１１】また、本発明の電子素子は、上記におい
て、窒化物半導体薄膜１５，１６、２２Ｂ、５２Ａの成
長部分の形状は、六角柱，六角錐，円柱または円錐であ
ることに特徴を有している。

【００１２】さらに、本発明の電子素子は、前記窒化物
半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４
３Ｂ，５２は、導電性基板上にドナー不純物を含有する
Ａｌ _xＧａ_1-xＮ（０．４≦ｘ≦１）の層を成長させた
ドナー添加窒化物半導体膜層、導電性基板上に１×１０
²⁰ｃｍ^-3以上の濃度であるドナー不純物を含有するＡｌ
_xＧａ_1-xＮ（０．４≦ｘ≦１）の層を成長させたドナ
ー添加窒化物半導体膜層、ドナー不純物を含有するＡｌ
_xＧａ_1-xＮ（０．４≦ｘ≦１）の層が表面又は表面か
ら０．１μｍ以内に存在するドナー添加窒化物半導体膜
層、導電性基板上にドナー不純物を含有するＡｌ_xＧａ
_1-xＮ（０．４≦ｘ≦１）の層を成長させた０．１μｍ
以上の厚さのドナー添加窒化物半導体膜層のいずれかに
該当することに特徴を有している。

【００１３】また、本発明の電子素子は、前記窒化物半
導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３
Ｂ，５２は、導電性基板上にドナー不純物を含有するＡ
ｌ_xＧａ_1-xＮ（０≦ｘ＜１）層とＡｌ_yＧａ_1-yＮ
（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平均的な
アルミニウム組成が０．４以上となるドナー添加窒化物
半導体膜層、導電性基板上に１×１０²⁰ｃｍ^-3以上の濃
度であるドナー不純物を含有するＡｌ_xＧａ_1-xＮ（０
≦ｘ＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦１，ｘ≠
ｙ）層を交互に成長させた平均的なアルミニウム組成が
０．４以上となるドナー添加窒化物半導体膜層、表面又
は表面から０．１μｍ以内に存在するドナー不純物を含
有するＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層とＡｌ_yＧａ
_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平
均的なアルミニウム組成が０．４以上となるドナー添加
窒化物半導体膜層、導電性基板上に０．１μｍ以上の厚
さのドナー不純物を含有するＡｌ_xＧａ_1-xＮ（０≦ｘ
＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層
を交互に成長させた平均的なアルミニウム組成が０．４
以上となるドナー添加窒化物半導体膜層のいずれかに該
当することに特徴を有している。

【００１４】さらに、本発明の電子素子は、前記窒化物
半導体薄膜１５，１６，２２，２４，３２，４３Ａ，４
３Ｂ，５２は、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦
ｘ＜１）層中にドナー不純物を含有するＡｌ_yＧａ_1-y
Ｎ（０＜ｙ≦１）層を挿入してなるドナー添加窒化物半
導体膜層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜
１）層中にドナー不純物を含有するＡｌ_yＧａ_1-yＮ
（０＜ｙ≦１）層を挿入してなる１×１０²⁰ｃｍ^-3以上
の濃度であるドナー添加窒化物半導体膜層、導電性基板
上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中にドナー不純
物を含有するＡｌ _yＧａ_1-yＮ（０＜ｙ≦１）層を挿入
してなる表面又は表面から０．１μｍ以内に存在するド
ナー添加窒化物半導体膜層、導電性基板上のＡｌ_xＧａ
_1-xＮ（０≦ｘ＜１）層中にドナー不純物を含有するＡ
ｌ_yＧａ_1-yＮ（０＜ｙ≦１）層を挿入してなる０．１
μｍ以上の厚さのドナー添加窒化物半導体膜層のいずれ
かに該当することに特徴を有している。

【００１５】また、本発明の電子素子は、前記窒化物半
導体薄膜１５，１６，２２，２４，３２，４３Ａ，４３
Ｂ，５２は、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ
＜１）層中に面密度が１×１０¹⁵ｃｍ^-2以上である高濃
度ドナー添加層を所定の間隔で複数挿入してなるドナー
添加窒化物半導体膜層、導電性基板上のＡｌ_xＧａ_1- _x
Ｎ（０≦ｘ＜１）層の表面又は表面から０．１μｍ以内
に存在する面密度が１×１０¹⁵ｃｍ^-2以上である高濃度
ドナー添加層を所定の間隔で複数挿入してなるドナー添
加窒化物半導体膜層、導電性基板上のＡｌ_xＧａ_1-xＮ
（０≦ｘ＜１）層中に面密度が１×１０¹⁵ｃｍ^-2以上で
ある０．１μｍ以上の厚さの高濃度ドナー添加層を所定
の間隔で複数挿入してなるドナー添加窒化物半導体膜層
のいずれかに該当することに特徴を有している。

【００１６】さらに、本発明の電子素子は、窒化物半導
体薄膜１５と窒化物半導体薄膜１６が６つの（１１０
０）面の側面を持つ六角柱であるか、６つの（１１０
１）面の側面を持つ六角錐であることに特徴を有してい
る。

【００１７】また、本発明の電子素子は、窒化物半導体
薄膜２２と窒化物半導体薄膜２４が６つの（１１００）
面の側面を持つ六角柱であるか、６つの（１１０１）面
の側面を持つ六角錐であることに特徴を有している。

【００１８】さらに、本発明の電子素子は、第三電極と
して、ガラス基板６１上に塗布されたＩＴＯ薄膜６２、
蛍光体層６３、金属薄膜６４を有することに特徴を有し
ている。

【００１９】また、本発明の電子素子は、前記ドナー不
純物がＳｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅであることに
特徴を有している。

【００２０】さらに、前記窒化物半導体薄膜１６，２
４，３２，４３，５２がドナー不純物添加ＡｌＮである
ことに特徴を有している。

【００２１】また、本発明の電子素子は、前記窒化物半
導体薄膜１６，２４，３２，４３、５２の厚さが０．２
μｍを超え３．２μｍ以下であることに特徴を有してい
る。

【００２２】さらに、本発明の電子素子は、前記窒化物
半導体薄膜１６，２４，３２，４３、５２の厚さが０．
３μｍを超え３．２μｍ以下であることに特徴を有して
いる。

【００２３】また、本発明の電子素子は、前記窒化物半
導体薄膜１６，２４，３２，４３、５２の厚さが０．４
μｍを超え３．２μｍ以下であることに特徴を有してい
る。

【００２４】さらに、本発明の電子素子は、前記窒化物
半導体薄膜のドナー不純物濃度が２．５×１０²⁰ｃｍ^-3
以上１×１０²²ｃｍ^-3以下の範囲にあることに特徴を有
している。

【００２５】また、本発明の電子素子は、前記窒化物半
導体薄膜のドナー不純物濃度が３×１０²¹ｃｍ^-3以上１
×１０²²ｃｍ^-3以下の範囲にあることに特徴を有してい
る。

【００２６】さらに、本発明の電子素子は、前記ドナー
不純物がＳｉであることに特徴を有している。

【００２７】また、本発明の電子素子は、前記導電性基
板がｎ型基板であることに特徴を有している。

【００２８】さらに、本発明の電子素子は、前記導電性
基板がＳｉＣ基板であることに特徴を有している。

【００２９】また、本発明の電子素子は、前記導電性基
板の主な面方位が（０００１）であることに特徴を有し
ている。

【００３０】さらに、本発明の電子素子は、前記導電性
基板がＳｉ基板であることに特徴を有している。

【００３１】

【実施例】本発明による電子素子の作製工程を図面に従
って説明する。

【００３２】（実施例１）図１は、本発明の第１実施例
における電子素子作製の工程図を示す。（ａ）基板１１、例えば１０¹⁸ｃｍ^-3以上の電子濃度を
持つ（０００１）面シリコンカーバイド（ＳｉＣ）基板
上に、０．２ミクロンメーターの厚さで、１×１０¹⁹ｃ
ｍ^-3以上のドナー不純物としてＳｉを添加した窒化物半
導体薄膜１２をエピタキシャル成長する。（ｂ）ＳｉＯ₂などの絶縁性マスク１３を窒化物半導体
薄膜１２表面上の一部に堆積する。（ｃ）一部の絶縁性マスク１３を残してエッチングして
除去する。残った絶縁性マスク１３のパターンは１つ以
上の円形または六角形をくりぬいたものである。（ｄ）その上にＳｉを添加したＧａＮまたはＡｌ_xＧａ
_1-xＮからなる窒化物半導体薄膜１４と１５を成長す
る。窒化物半導体薄膜１４はＳｉＯ₂などの絶縁性マス
ク１３の制約を受けずに平面で成長し、基板面に平行な
面を保った状態で成長する。窒化物半導体薄膜１５は絶
縁性マスク１３のくりぬいた領域で成長し、６つの（１
１２１）面方位を側面に出した六角錐状か円錐状に成長
させる。さらに窒化物半導体薄膜１５の上にＳｉを添加
したＡｌ_yＧａ_1-yＮまたはＡｌＮ膜からなる窒化物半
導体薄膜１６を成長させる。但しｙ≧ｘである。この窒
化物半導体薄膜１６、上記窒化物半導体薄膜１５が六角
錐である場合、この六角錐は６つの（１１０１）面の側
面を持つ六角錐である。また、６角柱の形状でも良く、
この場合、６つの（１１００）面の側面を持つ六角柱で
ある。なお、窒化物半導体薄膜１５の形状としては、円
柱でも良い。（ｅ）基板裏面に第一電極１７を形成し、窒化物半導体
薄膜１４上に第二電極１８を形成する。（ｆ）第二電極１８の上に絶縁性支柱１９と第三電極２
０を設置する。（ｇ）第一・第二電極間に第一電極１７が負になるよう
に電圧を印加し、第一・第二電極間の電界によってＡｌ
_yＧａ_1-yＮ層からなる窒化物半導体薄膜１６またはＡ
ｌＮ層からなる窒化物半導体薄膜１６の先端部から電子
ｅを放出し、第二・第三の電極間に第二電極が負になる
ように電圧を印加し、一旦放出された電子ｅが第三電極
に向うようにする。ここで第一電極（ソース）、第二電
極（ゲート）間電圧Ｖ_GSに対する、第二電極（ゲート）
・第三電極（ドレイン）間電流Ｉ_GSを測定する。（ｈ）第一電極１７を窒化物半導体薄膜１２に接するよ
うに設置した場合の素子である。この場合、基板１１は
サファイア基板のような絶縁性でもよい。（ｉ）第一電極１７を窒化物半導体薄膜１６に接するよ
うに設置した場合である。この場合は窒化物半導体薄膜
１５はＳｉを添加する必要はない。また基板１１はサフ
ァイア基板のような絶縁性のものでもよい。

【００３３】（実施例２）図２は、本発明の第２実施例
における電子素子作製の工程図を示す。（ａ）導電性を有する基板２１、例えば１０¹⁸ｃｍ^-3以
上の電子濃度を持つ（０００１）面シリコンカーバイド
（ＳｉＣ）基板２１上に、０．２ミクロンメーターの厚
さで、１×１０¹⁹ｃｍ^-3以上のドナー不純物としてＳｉ
を添加した窒化物半導体薄膜２２かＳｉを添加したＡｌ
_xＧａ_1-xＮからなる窒化物半導体薄膜２２をエピタキ
シャル成長する。さらに一部の領域をＳｉＯ₂のような
絶縁性マスク２３でカバーする。（ｂ）反応性イオンエッチング（ＲＩＥ）などの方法に
より、窒化物半導体薄膜２２のエッチングを行う。図で
はエッチングされて残った窒化物半導体薄膜２２Ａは順
メサの形状をしているが、円錐、円柱、六角錐、六角柱
の形状を全て含む。錐または柱上の窒化物半導体薄膜２
２Ａ上に残る絶縁性マスク２３Ａを除去する。（ｃ）露出した窒化物半導体薄膜２２Ａ上にＳｉを添加
したＡｌ_yＧａ_1-yＮかＡｌＮからなる窒化物半導体薄
膜２４を成長させる。但しｙ≧ｘである。なお、この窒
化物半導体薄膜２４、上記窒化物半導体薄膜２２Ａを６
角錐または６角柱とした場合、これらは６つの（１１０
０）面の側面を持つ６角柱であるか、６つの（１１０
１）面の側面を持つ６角錐である。（ｄ）基板裏面に第一電極２５を形成し、絶縁性マスク
２３上に第二電極２６を形成する。（ｅ）第二電極２６の上に絶縁性支柱２７と第三電極２
８を設置する。（ｆ）第一・第二の電極間に第一電極２５が負になるよ
うに電圧を印加し、第一・第二電極間の電界によってＡ
ｌ_yＧａ_1-yＮまたはＡｌＮ層からなる窒化物半導体薄
膜２４の先端部から電子ｅを放出し、第二・第三の電極
間に第二電極２６が負になるように電圧を印加し、一旦
放出された電子ｅが第三電極２８に向うようにする。第
一電極（ソース）、第二電極（ゲート）間電圧Ｖ_GSに対
する、第二電極（ゲート）・第三電極（ドレイン）間電
流Ｉ_GSを測定した。（ｇ）第一電極２５が窒化物半導体薄膜２２Ｂに接する
ように設置した場合の素子構造である。この場合、基板
２１はサファイア基板のような絶縁性でもよい。（ｈ）第一電極２５が窒化物半導体薄膜２４Ｂに接する
ように設置した場合の素子構造である。この場合、基板
２１はサファイア基板のような絶縁性でもよく、また、
窒化物半導体薄膜２２は絶縁性でもよい。

【００３４】（実施例３）図３は、本発明の第３実施例
における電子素子作製の工程図を示す。（ａ）導電性を有する基板３１、例えば１０¹⁸ｃｍ^-3以
上の電子濃度を持つ（０００１）面シリコンカーバイド
（ＳｉＣ）基板上に、０．２ミクロンメーターの厚さ
で、１×１０¹⁹ｃｍ^-3以上のドナー不純物としてＳｉを
添加したＡｌＧａＮまたはＡｌＮからなる窒化物半導体
薄膜３２をエピタキシャル成長する。（ｂ）窒化物半導体薄膜３２上の全ての領域にＳｉＯ₂
のような絶縁層３３を堆積する。（ｃ）絶縁層３３上に第二電極３４、基板３１裏面に第
一電極３５を蒸着する。（ｄ）第二電極３４上に絶縁性支柱３６、さらにその上
に第三電極３７を設置する。（ｅ）第一・第二の電極間に第一電極３５が負になるよ
うに電圧を印加し、第一・第二電極間の電界によって、
電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導
体薄膜３２から絶縁層３３を透過して一旦真空中に放出
する。第二・第三の電極間に第二電極３４が負になるよ
うに電圧を印加し、一旦放出された電子ｅが第三電極３
７に向うようにする。（ｆ）第一電極３５が窒化物半導体薄膜３２に接するよ
うに設置した場合の素子の例である。この場合、基板３
１はサファイア基板のような絶縁性でもよい。

【００３５】（実施例４）図４は、本発明の第４実施例
における電子素子作製の工程図を示す。（ａ）基板４１、例えば（０００１）面シリコンカーバ
イド（ＳｉＣ）基板か（０００１）面サファイア基板の
表面の一部にレジストまたはＳｉＯ₂などのレジスト４
２を堆積させる。（ｂ）レジスト４２上に、０．２ミクロンメーターの厚
さで、１×１０¹⁹ｃｍ^-3以上のドナー不純物としてＳｉ
を添加したＡｌＮからなる窒化物半導体薄膜４３かＳｉ
を添加したＡｌＧａＮ半導体膜からなる窒化物半導体薄
膜４３をエピタキシャル成長する。（ｃ）レジスト４２をリフトオフする。その際に窒化物
半導体薄膜４３の一部が除去され、窒化物半導体薄膜４
３は面内で４３Ａと４３Ｂに分離される。（ｄ）窒化物半導体薄膜４３Ａ，Ｂ各々の上に第一電極
４４Ａと第二電極４４Ｂを蒸着する。また、窒化物半導
体薄膜４３Ａ，Ｂ上に絶縁性支柱４５を設置し、さらに
その上に第三電極４６を設置する。（ｅ）第一・第二の電極間に第一電極４４Ｂが負になる
ように電圧を印加し、第一・第二電極間の電界によって
ＡｌＧａＮまたはＡｌＮ層からなる窒化物半導体薄膜４
３Ｂの４３Ａに近い方の端面から電子ｅを放出させ、第
二・第三の電極間に第二電極４４Ａが負になるように電
圧を印加し、一旦放出された前記電子ｅが第三電極４６
に向うようにする。

【００３６】（実施例５）図５は、本発明の第５実施例
における電子素子作製の工程図を示す。（ａ）基板５１、（０００１）面シリコンカーバイド
（ＳｉＣ）基板またはサファイア基板上に、０．２ミク
ロンメーターの厚さで、１×１０¹⁹ｃｍ^-3以上のドナー
不純物としてＳｉを添加したＡｌＧａＮまたはＡｌＮか
らなる窒化物半導体薄膜５２をエピタキシャル成長す
る。さらに窒化物半導体薄膜５２上にＳｉＯ₂のような
レジスト５３、次に金属薄膜５４を堆積させる。（ｂ）金属薄膜５４上の一部の領域にレジスト５５を塗
布する。基板５１裏面に第一電極５６を設置する。（ｃ）反応性エッチング（ＲＩＥ）などにより、レジス
ト５５の塗布されていない領域を、基板裏面に向って窒
化物半導体薄膜５２の途中までエッチングする。中心部
にレジスト５５Ａ、金属膜５４Ａ、レジスト５３Ａ、ま
た周辺部にレジスト５５Ｂ、金属膜５４Ｂ、レジスト５
３Ｂが残る。（ｄ）ウェットエッチングなどにより、レジスト５３
Ａ、Ｂのみエッチングする。金属膜５４Ａ、５４Ｂが残
る。金属膜５４Ａを第二電極、金属膜５４Ｂを第三電極
とする。（ｅ）第一・第二の電極間に第一電極５６が負になるよ
うに電圧を印加し、第一・第二電極間の電界によって、
電子ｅをＡｌＧａＮまたはＡｌＮ層からなる窒化物半導
体薄膜５２Ａから第二電極５４Ａに向って一旦真空中に
放出する。第二、第三の電極間に第二電極５４Ａが負に
なるように電圧を印加し、放出された電子ｅが最終的に
は第三電極５４Ｂに向うようにする。（ｆ）第一電極５６が半導体層５２Ｂに接するように設
置した場合の素子の例である。この場合、基板５１はサ
ファイア基板のような絶縁性でもよい。なお、上記にお
いて、窒化物半導体薄膜５２の成長させた微細構造部５
２Ａの形状としては、６角柱，６角錐，円柱または円錐
のすべての形状を含む。

【００３７】なお、上記実施例１から実施例５におい
て、窒化物半導体薄膜１５，１６，２２，２４，３２，
４３Ａ，４３Ｂ，５２は、導電性基板上にドナー不純物
を含有するＡｌ_xＧａ_1-xＮ（０．４≦ｘ≦１）の層を
成長させたドナー添加窒化物半導体膜層、導電性基板上
に１×１０²⁰ｃｍ^-3以上の濃度であるドナー不純物を含
有するＡｌ_xＧａ_1-xＮ（０．４≦ｘ≦１）の層を成長
させたドナー添加窒化物半導体膜層、ドナー不純物を含
有するＡｌ_xＧａ_1-xＮ（０．４≦ｘ≦１）の層が表面
又は表面から０．１μｍ以内に存在するドナー添加窒化
物半導体膜層、導電性基板上にドナー不純物を含有する
Ａｌ_xＧａ_1-xＮ（０．４≦ｘ≦１）の層を成長させた
０．１μｍ以上の厚さのドナー添加窒化物半導体膜層の
いずれかが用いられる。

【００３８】あるいは、窒化物半導体薄膜１５，１６，
２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基
板上にドナー不純物を含有するＡｌ_xＧａ_1-xＮ（０≦
ｘ＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）
層を交互に成長させた平均的なアルミニウム組成が０．
４以上となるドナー添加窒化物半導体膜層、導電性基板
上に１×１０²⁰ｃｍ^-3以上の濃度であるドナー不純物を
含有するＡｌ_xＧａ_1- _xＮ（０≦ｘ＜１）層とＡｌ_yＧ
ａ_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた
平均的なアルミニウム組成が０．４以上となるドナー添
加窒化物半導体膜層、表面又は表面から０．１μｍ以内
に存在するドナー不純物を含有するＡｌ _xＧａ_1-xＮ
（０≦ｘ＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦１，ｘ
≠ｙ）層を交互に成長させた平均的なアルミニウム組成
が０．４以上となるドナー添加窒化物半導体膜層、導電
性基板上に０．１μｍ以上の厚さのドナー不純物を含有
するＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層とＡｌ_yＧａ
_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長させた平
均的なアルミニウム組成が０．４以上となるドナー添加
窒化物半導体膜層のいずれかを用いても良い。

【００３９】あるいは、窒化物半導体薄膜１５，１６，
２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基
板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中にドナー不
純物を含有するＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）層を挿
入してなるドナー添加窒化物半導体膜層、導電性基板上
のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中にドナー不純物
を含有するＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）層を挿入し
てなる１×１０²⁰ｃｍ ^-3以上の濃度であるドナー添加窒
化物半導体膜層、導電性基板上のＡｌ_xＧａ_1- _xＮ（０
≦ｘ＜１）層中にドナー不純物を含有するＡｌ_yＧａ
_1-yＮ（０＜ｙ≦１）層を挿入してなる表面又は表面か
ら０．１μｍ以内に存在するドナー添加窒化物半導体膜
層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層
中にドナー不純物を含有するＡｌ_yＧａ_1-yＮ（０＜ｙ
≦１）層を挿入してなる０．１μｍ以上の厚さのドナー
添加窒化物半導体膜層のいずれかを用いても良い。

【００４０】あるいは、窒化物半導体薄膜１５，１６，
２２，２４，３２，４３Ａ，４３Ｂ，５２は、導電性基
板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中に面密度が
１×１０¹⁵ｃｍ^-2以上である高濃度ドナー添加層を所定
の間隔で複数挿入してなるドナー添加窒化物半導体膜
層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層
の表面又は表面から０．１μｍ以内に存在する面密度が
１×１０¹⁵ｃｍ^-2以上である高濃度ドナー添加層を所定
の間隔で複数挿入してなるドナー添加窒化物半導体膜
層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層
中に面密度が１×１０¹⁵ｃｍ^-2以上である０．１μｍ以
上の厚さの高濃度ドナー添加層を所定の間隔で複数挿入
してなるドナー添加窒化物半導体膜層のいずれかを用い
ても良い。

【００４１】（実施例６）図６は、本発明の第６実施例
における電子素子の構造を示す。実施例１から５におい
て、第三電極を、ガラス基板６１上に塗布されたＩＴＯ
薄膜６２、蛍光体層６３、金属薄膜６４の多層に代え
る。半導体層から第三電極にむけて放出された電子ｅは
金属薄膜６４を透過し、蛍光体層６３で発光する。光は
ＩＴＯ薄膜６２とガラス基板６１を透過し外部に取り出
される。また、ガラス基板６１側に一旦向った発光は金
属薄膜６４で反射され、外部で取り出される。

【００４２】図７は、電子素子における窒化物半導体薄
膜の膜厚に対する最大相互コンダクタンス特性を示す。
図からわかるように、厚さが０．１μｍから最大相互コ
ンダクタンスは急激に増加し、３．２μｍで急激に減少
する。厚さが０．１μｍから、最大相互コンダクタンス
が急激に増加する理由は、表面に自然に先鋭な畝構造が
形成し、先鋭な部分で、微視的な電界強度が、印加した
巨視的な電界強度より増大する効果による。他方、厚さ
が３．２μｍを越えると相互コンダクタンスが減少する
理由は、窒化物半導体薄膜自体の抵抗による電圧降下が
無視できなくなるためである。結果として、請求項１６
でクレームするように、厚さは０．２μｍから３．２μ
ｍが最適である。

【００４３】図８は、原子間力顕微鏡によって得られ
た、膜厚０．０５μｍの窒化物半導体薄膜表面の鳥瞰図
である。

【００４４】図９は、膜厚０．４μｍの窒化物半導体
薄膜表面の鳥瞰図である。厚さが０．０５μｍの場合よ
りも先端が鋭く尖った畝構造が形成されていることがわ
かる。

【００４５】図１０は、膜厚０．４μｍの窒化物半導体
薄膜表面の畝構造をさらに高倍率で撮影した拡大断面図
である。畝構造の先端部分を測定すると先端面の幅は３
ｎｍ程度であり、極めて尖った構造をしていることが確
認できる。

【００４６】図１１は、ドナー（この場合Ｓｉ）濃度に
対する相互コンダクタンスを示す。相互コンダクタンス
はドナー（この場合Ｓｉ）濃度に対し、最初、増加し、
１×１０²¹ｃｍ^-3で最も高い値を取り、次に減少する。
１×１０¹⁹〜１×１０²¹ｃｍ ^-3で相互コンダクタンスが
増加する理由は、ドーピングしたＳｉ原子が電界放出に
必要な電子を供給するためである。他方、１×１０²¹ｃ
ｍ^-3以上で相互コンダクタンスが減少する理由は、Ａｌ
Ｎ膜の結晶性の劣化が起こりはじめるためである。結果
として、請求項１９でクレームするように、ドナー濃度
は２．５×１０²⁰ｃｍ^-3以上１×１０²²ｃｍ^-3以下が最
適である。

【００４７】なお、実施例ではドナー不純物としてＳｉ
で電子素子を説明したが、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｓ
ｅ，Ｔｅも使用できる。ドナー不純物をＳｉとした場
合、最大相互コンダクタンスは著しく増加する。同様な
効果をＧｅ，Ｓｎ，Ｓ，Ｓｅ，Ｔｅで期待することがで
きる。表１は同じドナー不純物密度での最大相互コンダ
クタンスを比較したものである。表１不純物の種類最大相互コンダクタンス（ｍＳ）従来の素子０．００１Ｓｉ（本発明）１０Ｇｅ（本発明）５Ｓｎ（本発明）３Ｓ（本発明）１Ｓｅ（本発明）０．５Ｔｅ（本発明）０．３

【００４８】表１で、ドナー不純物としてＳｉが最も高
い最大相互コンダクタンスを示し、最も優れていること
は述べた通りであり、請求項２１ではＳｉが最適である
ことをクレームする。

【００４９】表２は種々の基板に対する最大コンダクタ
ンスを示したものである。表２基板材料面方位ｎ型かｐ型か最大相互コンダクタンス（Ｓ）ＳｉＣ（０００１）ｎ２ＳｉＣ（０００１）Ｐ０．００２ＧａＡｓ（００１）ｎ０．１ＳｉＣ（１−１００）ｎ０．００５ＳｉＣ（１１−２０）ｎ０．００４Ｓｉ（００１）ｎ１

【００５０】表２は基板の種類を変えた場合の最大相互
コンダクタンスの違いを示す。Ｐ型ＳｉＣ基板を用いた
場合０．００２Ｓで、ｎ型ＳｉＣ基板を用いる場合の２
Ｓより低い最大相互コンダクタンスを示す。この理由
は、電界放出時には基板にマイナス、透明電極側にプラ
スの電圧を印加しなければならないが、その際に、ｐ型
基板では基板と窒化物膜層の間に空乏層が生じ、そこで
電圧降下が起こるためである。従って、請求項２２でク
レームするようにｎ型基板が最適である。

【００５１】また表２で示すように、導電性基板として
ＳｉＣ基板を用いた場合の最大相互コンダクタンス２Ｓ
は、ＧａＡｓ基板を用いた場合の最大相互コンダクタン
ス０．１Ｓより格段に高く、ＳｉＣ基板を用いた方が特
性に優れていることがわかる。ＳｉＣ基板が優れている
理由は、ＳｉＣとＡｌＮのａ軸方向の格子不整合がわず
か１％であり、また両者の熱膨張率が等しいからであ
る。そのため、請求項２３でクレームするようにＳｉＣ
基板が最適である。

【００５２】また表２で示すように基板の主な面方位は
（０００１）が他の面方位（１−１００），（１１−２
０）に比べて最も高い最大相互コンダクタンスを示し、
特性に最も優れている。ここで主な面方位というのは、
基板面の面方位が（１−１００），（１１−２０）より
（０００１）が最も近いという意味であり、実際の基板
面方位と（０００１）面の傾斜角度は約３０度以下であ
っても、上記の条件を満たす。請求項２４でクレームす
るように主な基板の面方位は（０００１）面である。

【００５３】また、表２で示すように、ＳｉＣ基板には
劣るがＳｉ基板も比較的高い相互コンダクタンス１Ｓを
取り、用いることができる。請求項２５でクレームする
とおりである。

【００５４】図１２に本発明による素子と従来の技術に
よる素子の、印加電圧Ｖ_GSに対する相互コンダクタンス
（dI_DG／dV_GS）の変化を示す。最大相互コンダクタンス
は従来の素子では１０^-6Ｓであるのに対して、本発明に
よる素子では１０^-2Ｓであり、１００００倍の値を得る
ことができた。

【００５５】図１３は、本発明と従来の技術による電子
素子の発光輝度特性の比較、従来の技術で作製した素子
と本発明によって作製した素子の、電圧に対する発光輝
度を比較する。最大輝度は従来の素子では１０^-2Ｃｄ／
ｍ²であるのに対して、本発明の素子は１０⁴Ｃｄ／ｍ
²であり、１０⁶倍の発光輝度を得ることができた。

【００５６】

【発明の効果】本発明によれば、半導体層から電界放出
される電子ｅの放出効率を従来より著しく向上させるこ
とができ、電子放出効率が大幅に向上する。そうすれ
ば、室温で動作する冷陰極として、低消費電力のフィラ
メント、また微細高周波増幅用真空管素子、ブラウン管
ディスプレイに代わる低電力、薄型の自発光型ディスプ
レイが実現する。

【図面の簡単な説明】

【図１】本発明の第１実施例における電子素子作製の工
程図を示す。

【図２】本発明の第２実施例における電子素子作製の工
程図を示す。

【図３】本発明の第３実施例における電子素子作製の工
程図を示す。

【図４】本発明の第４実施例における電子素子作製の工
程図を示す。

【図５】本発明の第５実施例における電子素子の構造を
示す。

【図６】本発明の第６実施例における電子素子の工程図
を示す。

【図７】電子素子における窒化物半導体薄膜の膜厚に対
する最大相互コンダクタンス特性を示す。

【図８】膜厚０．０５μｍの窒化物半導体薄膜表面の鳥
瞰図である。

【図９】膜厚０．４μｍの窒化物半導体薄膜表面の鳥瞰
図である。

【図１０】膜厚０．４μｍの窒化物半導体薄膜表面の拡
大断面図である。

【図１１】電子素子におけるドナー（Ｓｉ）濃度に対す
る最大相互コンダクタンスの特性を示す。

【図１２】本発明と従来の技術による電子素子の相互コ
ンダクタンス特性の比較を示す。

【図１３】本発明と従来の技術による電子素子の発光輝
度特性の比較を示す。

【図１４】従来技術による電子素子作製の工程図を示
す。

【符号の説明】

１１基板１２窒化物半導体薄膜１３絶縁性マスク１４窒化物半導体薄膜（ＧａＮまたはＡｌ_xＧａ_1-x
Ｎ）１５窒化物半導体薄膜（ＧａＮまたはＡｌ_xＧａ_1-x
Ｎ）１６窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌ
Ｎ）１７第一電極１８第二電極１９絶縁性支柱２０第三電極２１基板２２窒化物半導体薄膜（ＧａＮまたはＡｌ_xＧａ_1-x
Ｎ）２３絶縁性マスク２４窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌ
Ｎ）２５第一電極２６第二電極２７絶縁性支柱２８第三電極３１基板３２窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌ
Ｎ）３３絶縁層３４第二電極３５第一電極３６絶縁性支柱３７第三電極４１基板４２レジストまたはマスク４３Ａ窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡ
ｌＮ）４３Ｂ窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡ
ｌＮ）４４Ａ第二電極４４Ｂ第一電極４５絶縁性支柱４６第三電極５１基板５２窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌ
Ｎ）５３レジストまたはマスク５４Ａ第二電極５４Ｂ第一電極５４金属薄膜６１ガラス基板６２ＩＴＯ薄膜６３蛍光体層６４金属薄膜１４１基板１４２半導体薄膜１４３レジスト１４４絶縁層１４５第二電極１４６第一電極１４７絶縁性支柱１４８第三電極

Claims

【特許請求の範囲】

【請求項１】基板（１１）または窒化物半導体薄膜
（１２）の上に、ドナー不純物を含有した窒化物半導体
薄膜（ＧａＮまたはＡｌ_xＧａ_1-xＮ）（１５）と窒化
物半導体薄膜（１５）の上に、ドナー不純物を含有した
窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌＮ、但
しｘ≦ｙ）（１６）を有し、基板（１１）上または窒化物半導体薄膜（１５）または
窒化物半導体薄膜（１６）に接するように第一電極（１
７）を有し、窒化物半導体薄膜（１６）の先端の近傍に電気的に分離
された第二電極（１８）を有し、窒化物半導体薄膜（１６）の先端部の近傍に第三電極
（２０）を有し、第一電極（１７）と第二電極（１８）間に第一電極（１
７）が負になるように電圧を印加し、第二電極（１８）と第三電極（２０）間に第二電極（１
８）が負になるように電圧を印加し、窒化物半導体薄膜（１６）の先端から空間に放出される
電子ｅを第二電極（１８）の電圧で制御し、前記電子ｅを第三電極（２０）で受けることを特徴とす
る電子素子。
【請求項２】基板（２１）上に、ドナー不純物を含有
した窒化物半導体薄膜（ＧａＮまたはＡｌ_xＧａ
_1-xＮ）（２２Ｂ）を有し、窒化物半導体薄膜（２２Ｂ）の上にドナー不純物を含む
窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡｌＮ、但
しｘ≦ｙ）（２４）を有し、基板（２１）上または窒化物半導体薄膜（２２Ｂ）また
は窒化物半導体薄膜（２４）に接するように第一電極
（２５）を有し、窒化物半導体薄膜（２４）の先端の近傍に電気的に分離
された第二電極（２６）を有し、窒化物半導体薄膜（２４）の先端部の近傍に第三電極
（２８）を有し、第一電極（２５）と第二電極（２６）間に第一電極（２
５）が負になるように電圧を印加し、第二電極（２６）と第三電極（２８）間に第二電極（２
６）が負になるように電圧を印加し、窒化物半導体薄膜（２４）の先端から空間に放出される
電子ｅを第二電極（２６）の電圧で制御し、前記電子ｅを第三電極（２８）で受けることを特徴とす
る電子素子。
【請求項３】基板（３１）上に、ドナー不純物を含む
窒化物半導体薄膜（Ａｌ_xＧａ_1-xＮまたはＡｌＮ）
（３２）を有し、窒化物半導体薄膜（３２）の上に酸化シリコン層などの
絶縁層（３３）を有し、さらに絶縁層（３３）の上に第二電極（３４）を有し、第二電極（３４）に対向する位置に電気的に分離された
第三電極（３７）を有し、基板（３１）または窒化物半導体薄膜（３２）に接する
ように第一電極（３５）を有し、第一電極（３５）と第二電極（３４）間に第一電極（３
５）が負になるように電圧を印加し、第二電極（３４）と第三電極（３７）間に第二電極（３
４）が負になるように電圧を印加し、窒化物半導体薄膜（３２）から絶縁層（３３）と第二電
極（３４）を通過して空間に放出される電子ｅを第二電
極（３４）の電圧で制御し、前記電子ｅを第三電極（３７）で受けることを特徴とす
る電子素子。
【請求項４】基板（４１）の上に微小な間隙で電気的
に分離されたドナー不純物を含む窒化物半導体薄膜（Ａ
ｌ_xＧａ_1-xＮまたはＡｌＮ）（４３Ａ）とドナー不純
物を含む窒化物半導体薄膜（Ａｌ_yＧａ_1-yＮまたはＡ
ｌＮ）（４３Ｂ）を有し、窒化物半導体薄膜（４３Ａ）に接する第二電極（４４
Ａ）を有し、窒化物半導体薄膜（４３Ｂ）に接する第一電極（４４
Ｂ）を有し、窒化物半導体薄膜（４３Ａ）と窒化物半導体薄膜（４３
Ｂ）に対向する位置に電気的に分離された第三電極（４
６）を有し、第一電極（４４Ｂ）と第二電極（４４Ａ）間に第一電極
（４４Ｂ）が負になるように電圧を印加し、第二電極（４４Ａ）と第三電極（４６）間に第二電極
（４４Ａ）が負になるように電圧を印加し、窒化物半導体薄膜（４３Ｂ）から窒化物半導体薄膜（４
３Ａ）に向って空間に放出された電子ｅを第二電極（４
４Ａ）の電圧で制御し、前記電子ｅを第三電極（４６）で受けることを特徴とす
る電子素子。
【請求項５】基板（５１）上に、微細構造部（５２
Ａ）と平面部（５２Ｂ）を有するドナー不純物を含有し
たＡｌ含有率ｙが０．４以上の窒化物半導体薄膜（Ａｌ
_yＧａ_1-yＮまたはＡｌＮ）（５２）を有し、基板（５１）または窒化物半導体薄膜（５２）に接する
ように第一電極（５６）を有し、微細構造部（５２Ａ）の近傍に電気的に分離された第二
電極（５４Ａ）を有し、平面部（５２Ｂ）の近傍に電気的に分離された第三電極
（５４Ｂ）を有し、第一電極（５６）と第二電極（５４Ａ）間に第一電極
（５６）が負になるように電圧を印加し、第二電極（５４Ａ）と第三電極（５４Ｂ）間に第二電極
（５４Ａ）が負になるように電圧を印加し、微細構造部（５２Ａ）の先端から空間に放出される電子
ｅを第二電極（５４Ａ）の電圧で制御し、前記電子ｅを第三電極（５４Ｂ）で受けることを特徴と
する電子素子。
【請求項６】請求項１，２，５において、窒化物半導
体薄膜（１５，１６）、（２２Ｂ）、（５２Ａ）の成長
部分の形状は、六角柱，六角錐，円柱または円錐である
ことを特徴とする電子素子。
【請求項７】請求項１〜請求項５でそれぞれ記載の前
記窒化物半導体薄膜（１５），（１６），（２２），
（２４），（３２），（４３Ａ），（４３Ｂ），（５
２）は、導電性基板上にドナー不純物を含有するＡｌ_xＧａ_1-x
Ｎ（０．４≦ｘ≦１）の層を成長させたドナー添加窒化
物半導体膜層、導電性基板上に１×１０²⁰ｃｍ ^-3以上の
濃度であるドナー不純物を含有するＡｌ_xＧａ_1-xＮ
（０．４≦ｘ≦１）の層を成長させたドナー添加窒化物
半導体膜層、ドナー不純物を含有するＡｌ _xＧａ_1-xＮ
（０．４≦ｘ≦１）の層が表面又は表面から０．１μｍ
以内に存在するドナー添加窒化物半導体膜層、導電性基
板上にドナー不純物を含有するＡｌ _xＧａ_1-xＮ（０．
４≦ｘ≦１）の層を成長させた０．１μｍ以上の厚さの
ドナー添加窒化物半導体膜層のいずれかに該当すること
を特徴とする電子素子。
【請求項８】請求項１〜請求項５でそれぞれ記載の前
記窒化物半導体薄膜（１５），（１６），（２２），
（２４），（３２），（４３Ａ），（４３Ｂ），（５
２）は、導電性基板上にドナー不純物を含有するＡｌ_xＧａ_1-x
Ｎ（０≦ｘ＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦１，
ｘ≠ｙ）層を交互に成長させた平均的なアルミニウム組
成が０．４以上となるドナー添加窒化物半導体膜層、導
電性基板上に１×１０²⁰ｃｍ^-3以上の濃度であるドナー
不純物を含有するＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層と
Ａｌ_yＧａ_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成
長させた平均的なアルミニウム組成が０．４以上となる
ドナー添加窒化物半導体膜層、表面又は表面から０．１
μｍ以内に存在するドナー不純物を含有するＡｌ_xＧａ
_1- _xＮ（０≦ｘ＜１）層とＡｌ_yＧａ_1-yＮ（０＜ｙ≦
１，ｘ≠ｙ）層を交互に成長させた平均的なアルミニウ
ム組成が０．４以上となるドナー添加窒化物半導体膜
層、導電性基板上に０．１μｍ以上の厚さのドナー不純
物を含有するＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層とＡｌ
_yＧａ_1-yＮ（０＜ｙ≦１，ｘ≠ｙ）層を交互に成長さ
せた平均的なアルミニウム組成が０．４以上となるドナ
ー添加窒化物半導体膜層のいずれかに該当することを特
徴とする電子素子。
【請求項９】請求項１〜請求項５でそれぞれ記載の前
記窒化物半導体薄膜（１５），（１６），（２２），
（２４），（３２），（４３Ａ），（４３Ｂ），（５
２）は、導電性基板上のＡｌ_xＧａ_1-yＮ（０≦ｘ＜１）層中に
ドナー不純物を含有するＡｌ_yＧａ_1-yＮ（０＜ｙ≦
１）層を挿入してなるドナー添加窒化物半導体膜層、導
電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中にド
ナー不純物を含有するＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）
層を挿入してなる１×１０²⁰ｃｍ^-3以上の濃度であるド
ナー添加窒化物半導体膜層、導電性基板上のＡｌ_xＧａ
_1-xＮ（０≦ｘ＜１）層中にドナー不純物を含有するＡ
ｌ_yＧａ_1-yＮ（０＜ｙ≦１）層を挿入してなる表面又
は表面から０．１μｍ以内に存在するドナー添加窒化物
半導体膜層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ
＜１）層中にドナー不純物を含有するＡｌ_yＧａ_1-yＮ
（０＜ｙ≦１）層を挿入してなる０．１μｍ以上の厚さ
のドナー添加窒化物半導体膜層のいずれかに該当するこ
とを特徴とする電子素子。
【請求項１０】請求項１〜請求項５でそれぞれ記載の
前記窒化物半導体薄膜（１５），（１６），（２２），
（２４），（３２），（４３Ａ），（４３Ｂ），（５
２）は、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）層中に
面密度が１×１０¹⁵ｃｍ^-2以上である高濃度ドナー添加
層を所定の間隔で複数挿入してなるドナー添加窒化物半
導体膜層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜
１）層の表面又は表面から０．１μｍ以内に存在する面
密度が１×１０¹⁵ｃｍ^-2以上である高濃度ドナー添加層
を所定の間隔で複数挿入してなるドナー添加窒化物半導
体膜層、導電性基板上のＡｌ_xＧａ_1-xＮ（０≦ｘ＜
１）層中に面密度が１×１０¹⁵ｃｍ ^-2以上である０．１
μｍ以上の厚さの高濃度ドナー添加層を所定の間隔で複
数挿入してなるドナー添加窒化物半導体膜層のいずれか
に該当することを特徴とする電子素子。
【請求項１１】請求項１，請求項７〜１０において、窒化物半導体薄膜（１５）と窒化物半導体薄膜（１６）
が６つの（１１００）（下線は上線の代用である）面の
側面を持つ六角柱であるか、６つの（１１０１）面の側面を持つ六角錐であることを
特徴とする電子素子。
【請求項１２】請求項２，請求項７〜１０において、窒化物半導体薄膜（２２）と窒化物半導体薄膜（２４）
が６つの（１１００）面の側面を持つ六角柱であるか、
６つの（１１０１）面の側面を持つ六角錐であることを
特徴とする電子素子。
【請求項１３】請求項１から１２における第三電極と
して、ガラス基板（６１）上に塗布されたＩＴＯ薄膜（６
２）、蛍光体層（６３）、金属薄膜（６４）を有するこ
とを特徴とする電子素子。
【請求項１４】前記ドナー不純物はＳｉ，Ｇｅ，Ｓ
ｎ，Ｓ，Ｓｅ，Ｔｅであることを特徴とする請求項１か
ら１３のいずれかに記載の電子素子。
【請求項１５】前記窒化物半導体薄膜（１６），（２
４），（３２），（４３），（５２）がドナー不純物添
加ＡｌＮであることを特徴とする請求項１から１４のい
ずれかに記載の電子素子。
【請求項１６】前記窒化物半導体薄膜（１６），（２
４），（３２），（４３）、（５２）の厚さが０．２μ
ｍを超え３．２μｍ以下であることを特徴とする請求項
１から１５のいずれかに記載の電子素子。
【請求項１７】前記窒化物半導体薄膜（１６），（２
４），（３２），（４３）、（５２）の厚さが０．３μ
ｍを超え３．２μｍ以下であることを特徴とする請求項
１から１５のいずれかに記載の電子素子。
【請求項１８】前記窒化物半導体薄膜（１６），（２
４），（３２），（４３）、（５２）の厚さが０．４μ
ｍを超え３．２μｍ以下であることを特徴とする請求項
１から１５のいずれかに記載の電子素子。
【請求項１９】前記窒化物半導体薄膜のドナー不純物
濃度が２．５×１０ ²⁰ｃｍ^-3以上１×１０²²ｃｍ^-3以下
の範囲にあることを特徴とする請求項１から１８のいず
れかに記載の電子素子。
【請求項２０】前記窒化物半導体薄膜のドナー不純物
濃度が３×１０²¹ｃｍ^-3以上１×１０²²ｃｍ^-3以下の範
囲にあることを特徴とする請求項１から１８のいずれか
に記載の電子素子。
【請求項２１】前記ドナー不純物がＳｉであることを
特徴とする請求項１から２０のいずれかに記載の電子素
子。
【請求項２２】前記導電性基板がｎ型基板であること
を特徴とする請求項１から２１のいずれかに記載の電子
素子。
【請求項２３】前記導電性基板がＳｉＣ基板であるこ
とを特徴とする請求項１から２２のいずれかに記載の電
子素子。
【請求項２４】前記導電性基板の主な面方位が（００
０１）であることを特徴とする請求項１から２３のいず
れかに記載の電子素子。
【請求項２５】前記導電性基板がＳｉ基板であること
を特徴とする請求項１から２２のいずれかに記載の電子
素子。