JPH11260245A

JPH11260245A - 電界放射型素子

Info

Publication number: JPH11260245A
Application number: JP7332398A
Authority: JP
Inventors: Takahiro Ozawa; 隆弘小澤; Motofumi Suzuki; 基史鈴木
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1998-03-06
Filing date: 1998-03-06
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】電界放射型素子において、制御電圧とリーク電
流を同時に低減させること。【解決手段】電界放射型素子において、ゲート電極５０
を第１絶縁膜３０，第２絶縁膜４０を挟んでエミッタ電
極である抵抗層２０上に形成する。ゲート電極５０およ
び両絶縁膜をエミッタの尖頭部２５の側面まで延出さ
せ、かつ尖頭部２５の先端とゲート電極５０の開口５５
が、第１絶縁膜３０の厚さの空隙を挟んで対向する構造
とする。尖頭部２５にかかる電界は、第１絶縁膜３０の
厚さにのみ左右されるので、第１絶縁膜３０を薄くすれ
ば、制御電圧を低減することができる。また、第２絶縁
膜４０は、ゲート電極５０と抵抗層２０との距離にのみ
影響する。従って、第１絶縁膜３０を薄く、第２絶縁膜
４０を厚くすることによって、制御電圧とリーク電流を
同時に低減させるこができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート電極に電圧
を与える事によって先の尖ったエミッタから電子放出を
制御する電界放射型素子であって、特に制御電圧の低電
圧化およびリーク電流の低減化を目的とした電界放射型
素子の構造に関する。本発明は、電界放射型素子を利用
したディスプレイ装置に適用できる。

【０００２】

【従来の技術】電界放射型素子は、真空管の原理を固体
素子に応用したものである。すなわち、先の尖ったエミ
ッタの先端周囲にゲート電極を形成し、高電圧をかける
ことによってエミッタから電子を真空中に放出させ、そ
の放出量をゲ−ト電極の電圧によって制御する素子であ
る。真空中に放出された電子は、エミッタ・アノード間
に掛けられた電界に従って飛行し、アノードに取り込ま
れる。この電界放射型素子は、トランジスタやアノード
側に蛍光塗料が塗布された平面ディスプレイ等への応用
が期待され、その駆動電圧の低電圧化が要求されてい
る。

【０００３】従来例として、例えば特開平７−６５７０
６号公報あるいは特開平６ー３４９４０２号公報に記載
のエッチング技術，成膜技術等によって製造される電界
放射型素子が知られている。その製造方法および特徴を
簡単に説明する。前者は、シリコンの異方性エッチング
を利用したものである。図７に示すように、先ず特定の
面方位を有するシリコン単結晶基板（以後Ｓｉ基板）に
マスクを形成し、塩酸等でエッチングを行う。シリコ
ン単結晶は、結晶方位に応じてそのエッチング速度が異
なるため、マスク下には、側面が（１１１）面からなる
四角錐が形成される。エッチングされたＳｉ表面は、四
角錐の先端部先鋭化のため前工程としての熱処理が施さ
れ、その表面に酸化膜が形成せられる。次にスパッタリ
ング等で順次、絶縁膜，ゲート電極がその基板上全面に
形成される。絶縁膜，ゲート電極はマスク上にも形成さ
れるが、最後に溶剤によってマスクとともに取り除かれ
る。その結果、エミッタとしての四角錐がゲート電極に
よって形成された開口内に露にされる。

【０００４】このような工程で製造されるので、そのエ
ミッタの先端と開口との距離は、幾何学的にマスクの大
きさによって決められ、エミッタ・ゲート電極間リーク
電流は、絶縁膜の厚さによって決められるのが特徴であ
る。また、その時のエミション開始電流は、ゲート・エ
ミッタ間電圧に約９０Ｖを必要としている。

【０００５】後者は、スピント型と言われる方法で、基
板軸に対する斜め方向からの蒸着と基板の回転を利用し
て、円錐形状にエミッタを形成するものである。簡単に
説明すると、図８に示すように基板上に先ず抵抗層，絶
縁膜および開口を有したゲ−ト電極を順次形成する。そ
の後、開口よりエミッタの形成予定部分の絶縁膜をエッ
チングして凹部を形成し、その凹部内にモリブデン等を
斜め蒸着させることにより円錐形状のエミッタを形成す
る。

【０００６】従ってこの場合においては、エミッタの先
端と開口との距離は、ゲート電極の開口径で決められ、
エミッタ・ゲート電極間のリーク電流は、上記同様絶縁
膜の厚さによって決まるのが特徴である。また、その時
のエミション開始電流は、ゲート・エミッタ間電圧に約
８０Ｖを必要としている。従って、両者ともエミッタ・
ゲ−ト間に８０〜９０Ｖの制御電圧、エミッタ・アノー
ド間には、それ以上の電圧を必要とする高電圧素子とな
っていた。

【０００７】

【発明が解決しようとする課題】このような電界放射型
素子を一般的な平面ディスプレイに応用するには、エミ
ッタ・ゲート間の電界強度を変化させずに制御電圧等を
下げる必要がある。なぜなら、電子を真空中に取り出す
には所定の電界強度を必要とするからである。そのた
め、様々な低電圧化のための工夫がなされる。例えば、
前者の従来例で制御電圧の低電圧化を実現するために
は、エミッタの先端とゲート電極の開口との距離を小さ
くすればよい。そのためには四角錐の大きさを小さく
し、絶縁膜の厚さも薄くする必要がある。しかしなが
ら、絶縁膜の厚さを薄くすると、ゲート電極・エミッタ
電極間でリーク電流が発生するという新たな問題が生じ
る。すなわち、前者の構造では、制御電圧の低電圧化と
リーク電流の低減化はトレードオフの関係にあり、両方
を同時に実現することはできなかった。また、四角錐の
大きさを小さくするためには、高い精度の微細加工技術
を必要としコストアップにつながるという問題もあっ
た。

【０００８】また、後者の従来例で低電圧化を実現する
ためには、前者同様、エミッタの先端と開口との距離を
小さくすればよい。そのためにはゲート電極に設けられ
る開口径と、絶縁膜の厚さも薄くする必要がある。しか
しながら、絶縁膜の厚さを薄くすると、前者同様ゲート
・エミッタ電極間でリーク電流が発生するという新たな
問題が生じる。従って、このスピント型の場合も、低電
圧化と低リーク電流化の両方を同時に実現することはで
きなかった。また、この方法ではエミッタの形状が成膜
条件に影響されるため、エミッタ先端部とゲート電極の
間隔は、変動しやすく素子間の特性を均一にすることは
困難であった。

【０００９】本発明は、上記の課題を解決するためにな
されたものであり、上記トレードオフは、エミッタの大
きさと開口の幾何学的な位置関係に起因することに着目
し、逆にエミッタである尖頭部の側面に絶縁膜およびゲ
ート電極を延出することによって上記トレードオフを回
避し、制御電圧の低減とリーク電流の低減を同時に実現
する電界放射型素子を提供することにある。また、他の
目的は、エミッタの尖頭部の大きさに係わらず放射効率
のよい電界放射型素子を提供するとともに、簡便で安定
した製造方法を提供する事にある。

【００１０】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の電界放射型素子は、基板上に
形成された尖頭部を有するエミッタ電極と、エミッタ電
極上に絶縁膜を挟んで尖頭部周囲に形成されたゲート電
極と、尖頭部に対向するアノード電極とを有し、ゲート
電極によって尖頭部からの放出電子を制御する電界放射
型素子であって、エミッタ電極に沿って尖頭部側面の先
端に至るまでの中間部まで延出された第１絶縁膜と、第
１絶縁膜上に形成された第２絶縁膜とからなる多層絶縁
膜と、第２絶縁膜上に延出された開口を有し、尖頭部先
端と第１絶縁膜の厚さの空隙を挟んで対向したゲート電
極とを備えている。また、請求項２に記載の電界放射型
素子は、第２絶縁膜が、開口方向に対して第１絶縁膜よ
り多く延出されるよう構成されている。

【００１１】

【発明の作用及び効果】請求項１記載の電界放射型素子
によれば、第２絶縁膜上に形成されたゲート電極は、エ
ミッタ電極の尖頭部に対して第１絶縁膜厚さの空隙を挟
んで対向している。よって、尖頭部にかかる電界は、こ
の第１絶縁膜の厚さによって決定される。従って、尖頭
部から電子を放出させるに必要な電界強さをこの第１絶
縁膜の厚さで制御する事ができる。更には、電子を放出
させるに必要な所定の電界強さは、尖頭部の物性によっ
て既知である。従って、電界と距離と電圧の関係式によ
って第１絶縁膜の成膜限界まで、制御電圧を下げること
ができる。

【００１２】また、多層絶縁膜の上層である第２絶縁膜
の厚さは、ゲート電極とエミッタ電極の距離には影響を
及ぼすが、ゲート電極と尖頭部先端との距離には影響を
及ぼさない。つまり、上記尖頭部にかかる電界強さには
影響を及ぼさない。従って、第２絶縁膜を十分に厚く形
成する事によって、両電極間のリーク電流を大幅に低減
することができる。

【００１３】このように、第１絶縁膜と第２絶縁膜との
厚さを独立して設定することが可能であり、それらの厚
さの組み合わせにより、より最適な特性の素子を得るこ
とができる。即ち、第２絶縁膜を厚く、第１絶縁膜を薄
く形成することにより、リーク電流の大幅低減化と制御
電圧の低減化を同時に実現することができる。

【００１４】また、請求項２に記載の電界放射型素子に
よれば、第２絶縁膜は、開口方向に対して前記第１絶縁
膜より多く延出している。これにより制御電圧を増加さ
せることなく、リーク電流を低減させることができる。

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。尚、本発明は下記実施例に限定され
るものではない。図１に本発明の電界放射型素子の構成
断面図を示す。本発明による電界放射型素子は、サファ
イアからなる基板１０、その基板上に形成されたエミッ
タ電極である抵抗層２０および電子を放出する尖頭部２
５、さらに開口５５を有し放出電子を制御するゲート電
極５０、ゲート電極５０と抵抗層２０を隔離する第１絶
縁膜３０および第２絶縁膜４０から構成されている。
尚、従来例で用いた基板に平行なエミッタ電極と電子を
放出させるエミッタを区別するために、エミッタを尖頭
部と記す。

【００１５】次にその製造方法を図２を用いて説明す
る。製造には、リソグラフィ技術、エッチング技術、エ
ピタキシャル技術を中心としたプレ−ナ−技術が使用さ
れる。先ず表面が平坦に研磨されたサファイアからなる
基板１０に、有機金属化学気相堆積法（ＭＯＣＶＤ）に
よる成膜技術により、厚さ２μｍのｎ型伝導性である単
結晶窒化ガリウム系化合物半導体（Ａｌ_xＧａ_yＩｎ
_1-xＮ：０≦ｘ，ｙ≦１，０≦ｘ＋ｙ≦１；以下ＧａＮ
と略す）を成長させ、エミッタ電極である抵抗層２０を
形成する。さらにその上に、リソグラフィ技術とスパッ
タリングあるいは化学気相堆積法（ＣＶＤ法）によって
開口径３μｍ，厚さ０．１μｍのＳｉＯ₂からなるマス
ク２１を形成する（図２（ａ））。

【００１６】次に、尖頭部２５をこの開口部に成長させ
るため、トリメチルガリウム（Ｇａ（ＣＨ₃）₃），ト
リメチルアルミニウム（Ａｌ（ＣＨ₃）₃），アンモニ
ア（ＮＨ₃）を原料ガスとし、モノシラシ（ＳｉＨ₃）
をドーピングガスとしてＣＶＤ法を行い、ｎ型伝導性を
有するシリコン（Ｓｉ）ドープの単結晶ＧａＮを抵抗層
２０の単結晶ＧａＮを種結晶として成長させる。この
時、結晶成長を水素（Ｈ₂）を含む雰囲気中で行うと、
開口内に露出した単結晶ＧａＮ上にのみに選択的に結晶
成長が進み、角錐形の尖頭部２５が得られる（図２
（ｂ））。

【００１７】次に、マスク層２１を除去した後、新たに
ＣＶＤ法により厚さ０．４μｍの二酸化シリコン（Ｓｉ
Ｏ₂）を形成し、第１絶縁膜３０とする。続いて、窒化
シリコン（Ｓｉ₃Ｎ₄）あるいは絶縁性のポリイミドか
らなる厚さ４μｍの第２絶縁膜４０を尖頭部２５を覆う
様にその上に形成する（図２（ｃ））。

【００１８】次に、所定の大きさの尖頭部２５を露出さ
せるため、Ｏ₂ガスあるいはＣＦ₄ガスによりドライエ
ッチングを施す。この時、二酸化シリコンである第１絶
縁膜３０およびそれに覆われた尖頭部２５はエッチング
されずに、その周辺部の第２絶縁膜４０のみエッチング
される（図２（ｄ））。

【００１９】続いて、ゲート電極５０として厚さ０．２
μｍのクロム層が蒸着あるいはスパッタリングにより成
膜される（図２（ｅ））。次に、所定領域のゲート電極
５０を保護し、所定の尖頭部２５を露出させるため、フ
ォトレジスト５１によってパタニングされる（図２
（ｆ））。その後、例えばフッ化水素酸（ＨＦ）等によ
ってエッチングされ、尖頭部のクロム層５２および尖頭
部２５を覆っていた二酸化シリコンからなる第１絶縁膜
の一部がエッチングされ、所望の開口５５および尖頭部
２５が形成される。（図２（ｇ））。

【００２０】このような製造法によって得られた電界放
射型素子は、１０^-5Ｐａの真空下において、制御電圧８
Ｖにてエミッション開始電流が得られ、またリーク電流
は、１０^-12Ａ以下であった。従来のスピント型の素子
に比べて、制御電圧を１／１０に、リーク電流を１０^-3
以下に低減することができた。また、リーク電流１０
^-12Ａ以下は、ほとんどリークがないことを示してい
る。また、サファイア基板上に上記方法で複数個の素子
を作成した場合、各素子の特性のバラツキも少なく、エ
ミッション電流のバラツキで±０．１％以下であった。
スピント型の場合±５％であるので、その特性精度につ
いても、非常に優れた性能を示すことが分かる。

【００２１】この製造方法には、他の優れた点がある。
例えば、第１絶縁膜はエッチングされるが、第２絶縁膜
はポリイミド等で形成されているためエッチングされな
い。従って、開口５５と尖頭部２５の先端との距離は、
正確に第１絶縁膜の厚さとなる。これが、本発明の第１
の特徴である。すなわち、図３( ａ),（ｂ）に示すよう
に、開口５５と尖頭部２５との空隙距離Ｄは、第１絶縁
膜３０の厚さｄ１によってのみ決定される。また、この
空隙距離Ｄは、電子放出に直接関係する電界強さＥ
（＝Ｖ／Ｄ，Ｖ；制御電圧）に大きく影響を与える。ま
た、電子を真空中に放出させる電界は、尖頭部２５の物
性によって、既知となっている。従って、上記式によ
り、この第１絶縁膜の成膜限界まで制御電圧を低減する
ことができる。さらに、この第１絶縁膜厚さを管理する
ことで、安定した電子放出効率の素子を提供することも
できる。

【００２２】また、図３（ａ），（ｂ）の幾何学的な関
係より、第２絶縁膜４０の厚さは抵抗層２０とゲート電
極５０との距離には関係するが、上記開口５５と尖頭部
２５の先端との空隙距離Ｄには無関係であることが分か
る。従って、逆に第２絶縁膜４０を制御することによっ
て、電子放出の効率には何ら影響を及ぼさず、リーク電
流を制御することができる。これが、本発明の第２の特
徴である。従って、リーク電流を大幅に低減することが
できる。また、リーク電流を基準とした最適な多層膜厚
さｄ２を求めることができる。

【００２３】また、逆に最適な多層膜厚さｄ２が設定さ
れた場合、第１絶縁膜厚さと第２絶縁膜厚さは、その合
計が多層膜厚さｄ２になる範囲において、自由に設計で
きる。従って、第１絶縁膜厚さｄ１を変化させることに
より、最大の電子放射効率を調べることができる。すな
わち、尖頭部２５と開口５５の最適な空隙距離Ｄを得る
ことができる。

【００２４】また、図４（ａ），（ｂ）に示すように、
第１絶縁膜３０を一定にし、第２絶縁膜４０を変化さ
せ、電子放出効率を調べ、最適な尖頭部２５と開口５５
の位置関係を決定する事もできる。図４（ａ）は、第２
絶縁膜厚さが小さく尖頭部２５の先端がゲート電極５０
の開口５５より上部に突出した非効率な場合の、図４
（ｂ）は電子放出の効率がよい場合の模式図である。こ
のような方法で、電子放出効率を向上させることができ
る。

【００２５】また、図５（ａ），（ｂ）に示すように、
尖頭部２５先端と開口５５との距離は、尖頭部２５の大
きさに係わらず多層絶縁膜の第１絶縁膜厚さのみによっ
て制御することができる。図５（ａ）が比較的大きい尖
頭部２５に本製造方法を適用したものであり、図５
（ｂ）が比較的小さい尖頭部２５に適用したものであ
る。幾何学的な配置から分かるように、尖頭部２５の大
きさに係わらず、同じ電界を与えることができる。従っ
て、どのような大きさの尖頭部に対しても、安定した性
能の電界放射型素子を提供することができる。

【００２６】また、図６に示す構成とすることも可能で
ある。即ち、第２絶縁膜４０を尖頭部２５の側面と平行
に第１絶縁膜３０の形状に沿って平行に、第１絶縁膜３
０から突出するするまで形成する。そして、第２絶縁膜
４０の開口端面４０ａにおいてゲート電極５０の端部ａ
が第２絶縁膜４０の側面（第１絶縁膜３０との境界面）
と同一位置となるように形成する。このように形成する
ことで、尖頭部２５とゲート電極５０の端面５０ａとの
距離は第１絶縁膜３０の厚さと等しくなる。よって、ゲ
ート電圧を第１絶縁膜３０の厚さで調整することができ
る。さらに、尖頭部２５の側斜面において尖塔部２５と
ゲート電極５０との間には、第１絶縁膜３０と第２絶縁
膜４０とが介在しているので、リーク電流を小さくする
ことができる。

【００２７】尚、上記実施例ではエミッタ材料に単層の
ＧａＮを用いたが、トリメチルガリウムとトリメチルア
ルミニュムの供給量を結晶成長中に変化させてエミッタ
を多層構造とし、上層のＡＬ配合量を下層より多くし
て、電子を放出しやすい構造としてもよい。またシリコ
ンやモリブデン、ダイヤモンドでエミッタの尖頭部２５
を形成し、本実施例の方法で電界放射型素子を作成して
もよい。

【００２８】その他様々な変形例が考えられるが、電界
放射型素子においてエミッタ電極の尖頭部に至る中間部
まで多層絶縁膜およびゲート電極を延出し、かつ尖頭部
の先端とゲート電極の開口が多層絶縁膜下層の厚さの空
隙を挟んで対向する本発明の主旨に沿うものであれば、
その方式は問わない。

【図面の簡単な説明】

【図１】本発明の１実施例を示す構成断面図。

【図２】本発明の電界放射型素子の製造工程を示す断面
図。

【図３】本発明の実施例における第１絶縁膜厚さと第２
絶縁膜厚さの関係を示す断面図。

【図４】本発明の実施例における開口と尖頭部の位置関
係を示す断面図。

【図５】本発明の実施例における尖頭部の大きさと第２
絶縁膜の位置関係を示す断面図。

【図６】本発明の他の実施例素子を示す構成断面図。

【図７】従来のエッチングによる製造方法を示した工程
図。

【図８】従来のスピント型による製造方法を示した工程
図。

【符号の説明】

１０基板２０抵抗層２１マスク２５尖頭部３０第１絶縁膜４０第２絶縁膜５０ゲ−ト電極５５開口Ｄ空隙距離ｄ１第１絶縁膜厚さｄ２多層絶縁膜厚さ

Claims

【特許請求の範囲】

【請求項１】基板上に形成された尖頭部を有するエミッ
タ電極と、該エミッタ電極上に絶縁膜を挟んで形成さ
れ、該尖頭部を露出させる開口を有するゲート電極と、
該尖頭部に対向するアノード電極とを備え、該ゲート電
極によって該尖頭部先端からの放出電子を制御する電界
放射型素子において、前記絶縁膜は、前記エミッタ電極に沿って前記尖頭部側
面の先端に至るまでの中間部まで延出された第１絶縁膜
と、該第１絶縁膜上に形成された第２絶縁膜とからなる
多層絶縁膜であり、前記開口は該第２絶縁膜に沿って延
出されたゲート電極のみによって形成され、該ゲート電
極は該第１絶縁膜の厚さの空隙を挟んで前記尖頭部に対
向していることを特徴とする電界放射型素子。
【請求項２】前記第２絶縁膜は、開口方向に対して前記
第１絶縁膜より多く延出していることを特徴とする請求
項１に記載の電界放射型素子。