KR100848416B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100848416B1
KR100848416B1 KR1020060118301A KR20060118301A KR100848416B1 KR 100848416 B1 KR100848416 B1 KR 100848416B1 KR 1020060118301 A KR1020060118301 A KR 1020060118301A KR 20060118301 A KR20060118301 A KR 20060118301A KR 100848416 B1 KR100848416 B1 KR 100848416B1
Authority
KR
South Korea
Prior art keywords
signal line
liquid crystal
electrode
reference electrode
pixel
Prior art date
Application number
KR1020060118301A
Other languages
English (en)
Other versions
KR20060128813A (ko
Inventor
가즈히꼬 야나가와
야스시 이와까베
요시아끼 나까요시
세쯔오 고바야시
가쯔미 곤도
나가또시 구라하시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20060128813A publication Critical patent/KR20060128813A/ko
Application granted granted Critical
Publication of KR100848416B1 publication Critical patent/KR100848416B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels

Abstract

본 발명은 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서, 그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 전계를 발생시키는 기준 전극을 구비하고,
상기 드레인 신호선으로부터의 영상 신호는 상기 한쪽 기판 상에 실장된 드라이버 칩에 의해 이루어지고, 화소 전극과 기준 전극 사이의 전압이 인가되지 않는 경우 상기 액정층의 광투과율이 최저가 되도록 구성되어 있으며,
상기 영상 신호의 전압 최대 진폭을 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정함으로써 드라이버 근방 액정의 국소적 온도 상승을 억제시키는 것에 관한 것이다.
액정층, 화소, 게이트 신호선, 주사 신호, 스위칭 소자, 영상 신호, 화소 전극, 전계, 드레인, 광투과율

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명에 따른 액정 표시 장치의 일 실시예를 나타내는 설명도로, 노멀 블랙 모드에서의 액정 구동 전압과 상대 휘도와의 관계를 나타낸 것이다.
도 2는 본 발명에 따른 액정 표시 장치의 일 실시예를 나타내는 전체 구성도이다.
도 3은 본 발명에 따른 액정 표시 장치 화소의 일 실시예를 나타내는 평면도이다.
도 4는 도 3의 IV-IV 선에서의 단면도이다.
도 5는 도 3의 V-V 선에서의 단면도이다.
도 6은 노멀 화이트 모드에서의 액정 구동 전압과 상대 휘도와의 관계를 나타낸 것이다.
도 7은 공통 반전에서의 화소 전극과 기준 전극 사이의 전압치를 시간과의 관계로 나타낸 것이다.
도 8은 공통 전압 일정하에서의 화소 전극과 기준 전극 사이의 전압치를 시간과의 관계로 나타낸 것이다.
도 9는 신호선에 전달할 때의 신호 왜곡 발생을 나타낸 설명도이다.
도 10은 신호선에 접속되는 드라이버 (게이트 구동 IC, 드레인 구동 IC) 및 그 근방의 구성을 나타내는 측면도이다.
도 11은 액정 표시 장치의 표시 영역 중 드라이버에 근접하는 부분에 변색이 발생하는 것을 나타내는 설명도이다.
도 12는 액정 표시 장치의 액정을 통해 대향 배치시키는 각 기판 사이에 배치되는 지주의 일 실시예를 나타내는 구성도이다.
도 13은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 14는 본 발명에 따른 액정 표시 장치에 형성되는 기준 전극의 일 실시예를 나타내는 평면도이다.
도 15는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 16은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 17은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 18은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 19는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 20은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구 성도이다.
도 21은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 22는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 23은 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍의 일 실시예를 나타내는 단면도이다.
도 24는 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍의 다른 실시예를 나타내는 단면도이다.
도 25는 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍의 다른 실시예를 나타내는 단면도이다.
도 26은 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍의 다른 실시예를 나타내는 단면도이다.
도 27은 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍 배치의 실시예를 나타내는 단면도이다.
도 28은 본 발명에 따른 액정 표시 장치 화소 내에 형성되는 관통 구멍의 다른 실시예를 나타내는 단면도이다.
도 29는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 30은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구 성도이다.
도 31은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 32는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 33은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 34는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 35는 도 34의 35-35 선에서의 단면도이다.
도 36은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 것으로, 도 35에 대응하는 것이다.
도 37은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 것으로, 도 35에 대응하는 것이다.
도 38은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 39는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 40은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 41은 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 42는 본 발명에 따른 액정 표시 장치 화소의 다른 실시예를 나타내는 구성도이다.
도 43은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 각 기준 전압 신호선의 인출부를 나타낸 평면도이다.
도 44는 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 각 기준 전압 신호선의 인출부를 나타낸 단면도이다.
도 45는 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 각 기준 전압 신호선의 인출부를 나타낸 단면도이다.
도 46는 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 각 기준 전압 신호선의 인출부를 나타낸 단면도이다.
도 47은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 각 기준 전압 신호선의 인출부를 나타낸 단면도이다.
도 48은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 드라이버 실장 부분의 근방을 나타내는 평면도이다.
도 49는 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도로, 드라이버 실장 부분의 근방을 나타내는 평면도이다.
도 50은 액정 내의 이온성 잔상의 현상 및 이온성 잔상 강도를 나타내는 설명도이다.
도 51은 본 발명에 따른 액정 표시 장치의 다른 실시예를 나타내는 구성도이다.
도 52는 도 51에 나타낸 구성에 있어서 전극의 절연막에 대한 매입 정도와 이 전극 근방의 광 누설 정도의 관계를 나타낸 것이다.
도 53은 액정의 유전율 이방성, 화소 전극과 기준 전극과의 간격, 전극간 전압 Vmax와의 관계를 나타내는 것이다.
도 54는 액정의 유전율 이방성=10에서의 유기 재료로 이루어지는 보호막의 막 두께, 화소 전극과 기준 전극과의 간격, Vmax와의 관계를 나타내는 것이다.
도 55는 액정의 유전율 이방성=14.5에서의 유기 재료로 이루어지는 보호막의 막 두께, 화소 전극과 기준 전극과의 간격, Vmax와의 관계를 나타내는 것이다.
도 56은 본 발명에 따른 액정 표시 장치에 사용되는 액정 중에 포함되는 액정의 일 실시예를 나타내는 화학 구조식이다.
도 57은 본 발명에 따른 액정 표시 장치에 사용되는 액정 중에 포함되는 액정의 일 실시예를 나타내는 화학 구조식이다.
도 58은 본 발명에 따른 액정 표시 장치의 드라이버 실장 영역의 근방을 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 액정 표시 패널 2: 화소
5: 게이트 구동 회로 (IC) 6: 드레인 구동 회로 (IC)
10: 컨트롤 기판 11: 전원 회로
12: 컨트롤 회로 (IC) 15: 게이트 회로 기판
16: 드레인 회로 기판 18, 19, 48, 49: 접속부
22: 영상 신호원 23: 케이블
24: 인터페이스 기판 31: 응력 완충층
33: 지주 35: 저저항 금속층
37: 벨트형 부분 40: SiO2
42: 도전층 45, 46: 연장부
50: 배선층
본 발명은 액정 표시 장치에 관한 것으로, 특히 액티브·매트릭스형 액정 표시 장치에 관한 것이다.
액티브·매트릭스형 액정 표시 장치는 액정을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에 x 방향으로 연장되고 y 방향으로 병설되는 게이트 신호선과 y 방향으로 연장되고 x 방향으로 병설되는 드레인 신호선으로 둘러싸인 각 영역을 화소 영역으로 하고, 이 화소 영역에는 게이트 신호선으로부터의 주사 신호에 의해 작동하는 액티브 소자와, 이 액티브 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 발생시키는 용량을 구비하고 있다.
이러한 액정 표시 장치는 액티브 소자에 의해 일정 시간의 기록과 일정 시간의 유지를 통해 화상 표시를 실현하고 있다.
이 유지 방식으로서 게이트 신호선과 화소 전극 사이에서 용량을 형성하는 Cadd (부가 용량) 방식과, 유지 용량 신호선과 화소 전극 사이에서 용량을 형성하는 Cstg (유지 용량) 방식이 알려져 있다.
Cstg 방식은 유지 용량 신호선이 필요하기 때문에 개구율은 저하되지만, 유지 전위를 안정하게 할 수 있기 때문에 비교적 고화질을 얻을 수 있다.
또한, Cstg 방식을 이용한 액정 표시 장치로서 이른바 횡전계 방식이라고 불리우는 것이 알려져 있다. 이 종류의 액정 표시 장치는 화소 전극이 형성된 기판측에 이 화소 전극과의 사이에 전계를 발생시키는 기준 전극이 설치되어 구성되고, 이 기준 전극에 기준 신호를 공급하는 기준 신호선에 절연막을 통해 화소 전극을 중첩시킴으로써 유지 용량을 형성하고 있다.
이것은 액정 표시 장치의 표시에 있어서 광시야각화를 실현할 수 있는 것으로서, 최근 이 방식을 이용한 것이 제품화되고 있다.
한편, 액정을 통해 대향 배치되는 각 기판의 간극 (셀 간극)을 균일하게 확보하기 위해서 상기 액정 내에 중합체 고정 비드를 분산시키는 구성, 또는 한쪽 기판면에 포토리소그래피 기술에 의한 선택 에칭에 의해 유기 재료의 지주를 설치하는 구성이 알려져 있다.
비드 또는 지주 주변에서는 광 누설이 발생하지만, 화면 내에 지주를 배치하 는 방법에서는 미리 그 위치를 설정할 수 있기 때문에 비드 분산에 의한 방법보다 콘트라스트비의 향상을 실현할 수 있다.
또한, 액티브 소자에 신호를 공급하는 드라이버 (반도체 칩)의 실장으로서 TCP 방식과 FCA (COG라고도 함) 방식이 알려져 있다.
TCP 방식은 FCP 방식보다 쉽게 제조할 수 있고, 수율이 향상될 수 있다는 특징을 갖는다. 또한, FCP 방식은 외부로의 인출 배선의 갯수를 감소할 수 있기 때문에 고정밀화에 적합하다.
(본원이 해결하는 제1 과제)
우선, 광시야각 또한 고정밀도의 액정 표시 장치를 실현하기 위해서는, 상술한 횡전계 방식에 FCA 방식을 채용하는 것이 바람직하다고 생각하였다.
그러나, 횡전계 방식은 그 액정의 표시 모드가 복굴절 모드이기 때문에, 예를 들어 TN 모드와 비교하면 액정층의 두께 변동에 대하여 민감해지고, 동일한 액정층 두께의 변동량에 대하여 보다 착색되어 보인다는 문제점을 가졌다.
또한, FCA 방식은 그 드라이버가 직접 액정 표시 장치 기판에 탑재되기 때문에 이 드라이버로부터의 발열이 액정 표시 장치 기판에 직접 전달되어, 드라이버 근방의 액정에 국소적인 온도 상승을 초래하고, 이 부분이 변색되어 보인다는 문제가 발생하는 것을 발견하였다.
(본원이 해결하는 제2 과제)
또한, FCA 방식을 채용했을 경우, 반도체 칩만으로 이루어지는 드라이버를 그대로 액정 표시 장치 기판에 실장하는 경우가 많아, 이 반도체 칩 주변 기판에 응력이 발생하기 쉽다는 것을 발견하였다.
그리고, 이 응력 때문에 표시면의 드라이버 근방 부분이 변색되어 보이는 문제가 발생하는 것을 발견하였다.
이 경우, 이른바 노멀 블랙 모드의 경우, 흑색 표시시에 광 누설이 발생하여 콘트라스트비의 저하로까지 이르는 것을 확인하였다. 여기에서, 노멀 블랙 모드란 액정에 전계를 인가하지 않은 상태에서 이 액정의 광투과율은 최저가 되도록 구성된 태양을 말한다.
(본원이 해결하는 제3 과제)
또한, 액정을 통해 대향 배치시키는 각 기판의 간극을 균일하게 하기 위해서 한쪽 기판에 지주를 형성하는 경우, 상기 과제 2에 나타낸 응력이 원인이 되어 칩 근방 영역에서 상하 기판의 어긋남 정도가 다른 영역보다 악화된다는 것이 판명되었다.
비드를 사용했을 경우, 그 형상이 구형체이고 동시에 견고한 고정은 되지 않기 때문에 국소적인 응력이 가해졌을 때, 그것을 완화시키는 방향으로 비드의 재 배치가 일어나 결과적으로 반도체 칩 근방의 상하 기판의 어긋남 정도가 감소되는 것이 판명되었다.
그러나, 지주의 경우, 지주와 기판이 면 접촉이고 접촉 면적이 크기 때문에, 또한 지주 자체는 한쪽 기판에 고정되어 있기 때문에 응력에 의한 반도체 칩 근방의 국소적 얼라이먼트 어긋남이 그대로 남아 완화되기 어려운 것을 발견하였다.
(본원이 해결하는 제4 과제)
또한, 횡전계 방식의 경우, 서로 전계를 발생시키는 화소 전극과 기준 전극 중, 기준 전극은 영상 신호선에 인접해 배치시키는 것이 알려져 있다.
영상 신호선으로부터의 전계를 기준 전극측에 종단시켜 화소 전극측으로까지 영향을 주지 않도록 하기 위해서이다.
그리고, 영상 신호선과 기준 전극과의 사이에는 간극이 형성되며, 이 간극부에서 액정이 구동하여 이른바 도메인이 발생하기 때문에 이 부분에 차광막을 형성하는 방법이 행해지고 있다.
그러나, 이 차광막의 형성은 화소의 개구율 향상에 방해가 된다는 것이 지적되고 있다.
(본원이 해결하는 제5 과제)
또한, 게이트 신호선 또는 드레인 신호선의 드라이버와의 접속에 있어서, 이 드라이버 근방의 신호선은 반도체 칩의 치수로까지 좁아지는 패턴으로서 형성되고 있다.
이 경우에 있어서, 상기 이외의 신호선 예를 들면 기준 신호선도 반도체 칩측으로 인출하고, 상기 각 신호선의 좁혀진 부분에서 별도의 배선층에 접속시키는 것이 필요하다고 여겨져 이를 위한 컨택트 영역의 확보가 요구되었다.
그러나, 이를 위한 영역 확보로부터 이른바 프레임 (기판의 바깥 윤곽으로부터 표시면까지의 폭으로 형성되는 부분)의 축소를 확보할 수 없다는 문제가 발생하였다.
본 발명은 상기 과제 1에 나타낸 문제점을 해소하기 위해서, 즉 드라이버 근방의 액정에 있어서 국소적 온도 상승을 억제시킨 액정 표시 장치를 제공하는 것이다.
본 발명은 상기 과제 2에 나타낸 문제점을 해소하기 위해서, 즉 드라이버의 기판에 대한 응력 전달을 억제시킨 액정 표시 장치를 제공하는 것이다.
본 발명은 상기 과제 3에 나타낸 문제점을 해소하기 위해서, 즉 드라이버 근방의 표시면에서 얼라이먼트 어긋남을 억제시킨 액정 표시 장치를 제공하는 것이다.
본 발명은 상기 과제 4에 나타낸 문제점을 해소하기 위해서, 즉 개구율을 향상시킨 액정 표시 장치를 제공하는 것이다.
본 발명은 상기 과제 5에 나타낸 문제점을 해소하기 위해서, 즉 이른바 프레임의 축소를 도모한 액정 표시 장치를 제공하는 것이다.
본 발명에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 이하와 같다.
상기 제1 과제를 해결하기 위한 대표적인 수단으로서는, 예를 들면 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서,
그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 전계를 발생시키는 기준 전극을 구비하 고,
상기 드레인 신호선으로부터의 영상 신호는 상기 한쪽 기판 상에 실장된 드라이버 칩에 의해 이루어지고,
화소 전극과 기준 전극 사이에 전압이 인가되지 않을 경우에 상기 액정층의 광투과율이 최저가 되도록 구성되어 있으며,
상기 영상 신호의 전압 최대 진폭이 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정되어 있는 것을 특징으로 하는 것이다.
상기 제2 과제를 해결하기 위한 대표적인 수단으로서는, 예를 들면 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서,
그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 전계를 발생시키는 기준 전극을 구비하고,
상기 드레인 신호선으로부터의 영상 신호는 상기 한쪽 기판 상에 실장된 드라이버 칩에 의해 이루어지고,
이 드라이버 칩의 상기 한쪽 기판과의 사이에 응력 완충층이 개재되어 있는 것을 특징으로 하는 것이다.
상기 제3 과제를 해결하기 위한 대표적인 수단으로서는, 예를 들면 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서,
그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스 위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 전계를 발생시키는 기준 전극을 구비하고,
상기 각 신호선으로부터의 신호는 상기 한쪽 기판 상에 실장된 드라이버 칩에 의해 이루어지고,
상기 각 기판 중 어느 한쪽 기판의 액정측 면에 대향하는 다른 기판과의 간극을 확보하는 지주를 구비하고,
이 지주는 인접하는 2개의 화소 영역당 1개 이하의 밀도로 배치되어 있는 것을 특징으로 하는 것이다.
상기 제4 과제를 해결하기 위한 대표적인 수단으로서는, 예를 들면 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서,
그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과의 사이에 전계를 발생시키는 복수의 기준 전극을 구비하고,
상기 각 기준 전극 중 하나는 무기 재료보다 저유전율의 절연막을 통해 드레인 신호선과 중첩되어 형성되고, 동시에 그 폭은 상기 드레인 신호선의 폭보다 크게 형성되어 있는 것을 특징으로 하는 것이다.
상기 제5 과제를 해결하기 위한 대표적인 수단으로서는, 예를 들면 액정층을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에서,
그 각 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 이 화소 전극과 이격되게 배치되어 기준 신호선으로부터의 기준 신호가 공급되는 기준 전극을 구비하며,
상기 드레인 신호선으로부터의 영상 신호는 상기 한쪽 기판 상에 실장된 드라이버 칩에 의해 이루어지고,
상기 게이트 신호선, 드레인 신호선 및 기준 신호선은 각각 절연막을 통해 서로 다른 층에 형성되어 있는 것을 특징으로 하는 것이다.
<발명의 실시 형태>
이하, 본 발명에 따른 액정 표시 장치의 실시예를 도면을 사용하여 설명한다.
<실시예 1>
액정 표시 장치의 등가 회로
도 2는 본 발명에 따른 액정 표시 장치의 일 실시예를 나타내는 등가 회로도이다. 이 도면은 회로도이기는 하지만, 실제의 기하학적 배치에 대응하여 그려져 있다.
본 실시예에서는 광시야각을 갖는 것으로서 알려져 있는 이른바 횡전계 방식을 채용한 액정 표시 장치에 본 발명을 적용시키고 있다.
우선, 액정 표시 패널 PNL이 있으며, 이 액정 표시 패널 PNL은 액정을 통해 서로 대향 배치된 투명 기판 SUB1, SUB2를 엔벨로프 (envelope)로 하고 있다. 이 경우, 한쪽의 투명 기판 (도면 중 하측 기판: 매트릭스 기판)은 다른쪽 투명 기판 (도면 중 상측 기판: 컬러 필터 기판)에 대하여 약간 크게 형성되어 있으며, 도면 중 하측과 우측의 주변단은 거의 동일면에 합쳐 배치되어 있다.
그 결과, 한쪽 투명 기판 SUB1의 도면 중 좌측 주변 및 도면 중 상측 주변은 다른쪽 기의 투명판 SUB2에 대하여 바깥쪽으로 연장되도록 되어 있다. 후에 상술하겠지만, 이 부분은 게이트 구동 회로 (IC) (5) 및 드레인 구동 회로 (IC) (6)이 탑재되는 영역이 된다.
각 투명 기판 SUB1, SUB2가 중첩되는 영역에는 매트릭스형으로 배치된 화소 (2)가 구성되고, 이 화소 (2)는 도면 중 x 방향으로 연장되고 y 방향으로 병설되는 게이트 신호선 GL과 y 방향으로 연장되고 x 방향으로 병설되는 드레인 신호선 DL로 둘러싸이는 영역으로 형성되며, 적어도 한쪽 게이트 신호선 GL로부터의 주사 신호 공급에 의해 구동되는 스위칭 소자 TFT와, 이 스위칭 소자 TFT를 통해 한쪽 드레인 신호선 DL로부터 공급되는 영상 신호가 인가되는 화소 전극이 구비되어 있다.
여기에서는 상술한 바와 같이 각 화소 (2)는 이른바 횡전계 방식을 채용한 것이며, 후에 상술하는 바와 같이 상기한 스위칭 소자 TFT 및 화소 전극 PX 외에 기준 전극 CT 및 유지 용량 Cstg가 구비되도록 되어 있다.
그리고, 각 게이트 신호선 GL은 그 한쪽단 (도면 중 좌측 단부)이 투명 기판 SUB1의 밖으로까지 연장되며, 투명 기판 SUB1에 탑재된 게이트 구동 회로 (5)의 출력 단자에 접속되도록 되어 있다.
이 경우, 게이트 구동 회로 (5)는 복수개 설치되어 있으며 상기 게이트 신호 선 GL은 서로 인접하는 것끼리 그룹화되고 (도 58 참조), 이들 각 그룹화된 게이트 신호선 GL이 근접하는 각 게이트 구동 회로 (5)에 각각 접속되도록 되어 있다.
또한, 마찬가지로 각 드레인 신호선 DL은 그 한쪽단 (도면 중 상측 단부)이 투명 기판 SUB1의 밖으로 연장되며, 투명 기판 SUB1에 탑재된 드레인 구동 회로 (6)의 출력 단자에 접속되도록 되어 있다.
이 경우에도 드레인 구동 회로 (6)은 복수개 설치되어 있으며 상기 드레인 신호선 DL은 서로 인접하는 것끼리 그룹화되고, 이들 각 그룹화된 드레인 신호선 DL이 근접하는 각 드레인 구동 회로 (6)에 각각 접속되도록 되어 있다.
한편, 이와 같이 게이트 구동 회로 (5) 및 드레인 구동 회로 (6)이 탑재된 액정 표시 패널 PNL에 근접하여 배치되는 프린트 기판 (10) (컨트롤 기판 (10))이 있으며, 이 프린트 기판 (10)에는 전원 회로 (11) 등 외에 상기 게이트 구동 회로 (5) 및 드레인 구동 회로 (6)에 입력 신호를 공급하기 위한 컨트롤 회로 (IC) (12)가 탑재되어 있다.
그리고, 이 컨트롤 회로 (12)로부터의 신호는 가요성 배선 기판 (게이트 회로 기판 (15), 드레인 회로 기판 (16A), 드레인 회로 기판 (16B))을 통해 게이트 구동 회로 (5) 및 드레인 구동 회로 (6)에 공급되도록 되어 있다.
즉, 게이트 구동 회로 (5) 측에는 이들 각 게이트 구동 회로 (5)의 입력측 단자에 각각 대향하여 접속되는 단자를 구비한 가요성 배선 기판 (게이트 회로 기판 (15))이 배치되어 있다.
이 게이트 회로 기판 (15)는 그 일부가 상기 컨트롤 기판 (10) 측에 연장되 어 형성되고, 그 연장부에서 접속부 (18)을 통해 상기 컨트롤 기판 (10)과 접속되어 있다.
컨트롤 기판 (10)에 탑재된 컨트롤 회로 (12)로부터의 출력 신호는, 상기 컨트롤 기판 (10) 상의 배선층, 상기 접속부 (18), 또한 게이트 회로 기판 (15) 상의 배선층을 통해 각 게이트 구동 회로 (5)에 입력되도록 되어 있다.
또한, 드레인 구동 회로 (6) 측에는 이들 각 드레인 구동 회로 (6)의 입력측 단자에 각각 대향하여 접속되는 단자를 구비한 드레인 회로 기판 (16A), (16B)가 배치되어 있다.
이 드레인 회로 기판 (16A), (16B)는 그 일부가 상기 컨트롤 기판 (10) 측에 연장되어 형성되고, 그 연장부에서 접속부 (19A), (19B)를 통해 상기 컨트롤 기판 (10)과 접속되어 있다.
컨트롤 기판 (10)에 탑재된 컨트롤 회로 (12)로부터의 출력 신호는, 상기 컨트롤 기판 (10) 상의 배선층, 상기 접속부 (19A), (19B), 또한 드레인 회로 기판 (16A), (16B) 상의 배선층을 통해 각 드레인 구동 회로 (6)에 입력되도록 되어 있다.
또한, 드레인 구동 회로 (6) 측의 드레인 회로 기판 (16A), (16B)는 도시한 바와 같이 2개로 분할되어 설치되어 있다. 액정 표시 패널 (1)의 대형화에 따라 예를 들어 드레인 회로 기판의 도면 중 x 방향으로의 길이 증대에 따른 열 팽창에 의한 폐해를 방지하기 위해서이다.
그리고, 컨트롤 기판 (10) 상의 컨트롤 회로 (12)로부터의 출력은, 드레인 회로 기판 (16A)의 접속부 (19A), 및 드레인 회로 기판 (16B)의 접속부 (19B)를 각각 통해 대응하는 드레인 구동 회로 (6)에 입력되어 있다.
또한, 컨트롤 기판 (10)에는 영상 신호원 (22)로부터 케이블 (23)에 의해 인터페이스 기판 (24)를 통해 영상 신호가 공급되고, 이 컨트롤 기판 (10)에 탑재된 컨트롤 회로 (12)에 입력되도록 되어 있다.
또한, 이 도면에서는 액정 표시 패널 PNL, 게이트 회로 기판 (15), 드레인 회로 기판 (16A), (16B) 및 컨트롤 기판 (10)이 거의 동일 평면 내에 위치되도록 묘사되어 있지만, 실제로 상기 컨트롤 기판 (10)은 게이트 회로 기판 (15), 드레인 회로 기판 (16A), (16B)의 부분에서 굴곡되어 액정 표시 패널 (1)에 대하여 거의 직각이 되도록 위치되어 있다.
이른바 프레임 면적을 작게 하기 위한 취지에서이다. 여기에서 프레임이란, 액정 표시 패널 PNL의 외부 프레임 윤곽과 표시 영역 AR 윤곽 사이의 영역을 말하며, 이 영역을 작게 함으로써 외부 프레임에 대하여 표시부의 면적을 늘릴 수 있는 효과를 얻을 수 있다.
화소의 구성
여기에서 상기 액정 표시 패널 PNL은 상술한 바와 같이, 그 표시 영역부 AR이 매트릭스형으로 배치된 여러개의 화소 (2)로 구성되며, 그 중 하나의 화소 구성은 도 3에 나타낸 바와 같다. 또한, 도 4는 도 3의 IV-IV 선에서의 단면도를, 도 5는 도 3의 V-V 선에서의 단면도를 나타낸다.
이 도면에 있어서, 투명 기판 SUB1의 주표면에 x 방향으로 연장되는 게이트 신호선 GL과 기준 전압 신호선 CL이 형성되어 있다. 그리고, 이들 각 신호선 GL, CL과 후술하는 y 방향으로 연장되는 드레인 신호선 DL로 둘러싸인 영역이 화소 영역으로서 형성되게 된다.
즉, 본 실시예에서는 게이트 신호선 GL과의 사이에 기준 전압 신호선 CL이 주행하여 형성되고, 그 기준 전압 신호선 CL을 경계로 하여 ±y 방향의 각각으로 화소 영역이 형성되게 된다.
이와 같이 함으로써 y 방향으로 병설되는 기준 전압 신호선 CL은 종래의 약 절반으로 감소시킬 수 있으며, 그에 따라 닫혀져 있던 영역을 화소 영역측으로 분담시킬 수 있고, 이 화소 영역의 면적을 늘릴 수 있게 된다.
각 화소 영역에 있어서, 상기 기준 전압 신호선 CL에는 그와 일체가 되어 y 방향으로 연장된 기준 전극 CT가 예를 들어 등간격으로 3개 형성되어 있다. 이들 각 기준 전극 CT는 게이트 신호선 GL에 접속되지 않고 근접하여 연장되며, 이 중 양쪽의 2개는 드레인 신호선 DL에 인접하여 배치되고, 나머지 1개는 중앙에 위치되어 있다.
또한, 이와 같이 게이트 신호선 GL, 기준 전압 신호선 CL, 및 기준 전극 CT가 형성된 투명 기판 SUB1의 주표면에는, 이들 게이트 신호선 GL 등도 피복하여 예를 들면 실리콘 질화막으로 이루어지는 절연막 GI가 형성되어 있다. 이 절연막 GI는 후술하는 드레인 신호선 DL에 대해서는 게이트 신호선 GL 및 기준 전압 신호선 CL과의 절연을 도모하기 위한 층간 절연막으로서, 박막 트랜지스터 TFT에 대해서는 게이트 절연막으로서, 축적 용량 Cstg에 대해서는 유전체막으로서 기능하도록 되어 있다.
이 절연막 GI의 표면에는 우선 그 박막 트랜지스터 TFT의 형성 영역에 있어서 반도체층 AS가 형성되어 있다. 이 반도체층 AS는 예를 들면 비정질 Si로 이루어지고, 게이트 신호선 GL 상에서 후술하는 드레인 신호선 DL에 근접된 부분에 중첩되어 형성되어 있다. 이에 따라, 게이트 신호선 GL의 일부가 박막 트랜지스터 TFT의 게이트 전극을 겸비한 구성으로 되어 있다.
그리고, 이 절연막 GI의 표면에는 그 y 방향으로 연장되고 동시에 x 방향으로 병설되는 드레인 신호선 DL이 형성되어 있다. 이 드레인 신호선 DL은 박막 트랜지스터 TFT를 구성하는 상기 반도체층 AS 표면의 일부까지 연장되어 형성된 드레인 전극 SD1이 일체가 되어 구비되어 있다.
또한, 화소 영역에서의 절연막 GI의 표면에는 박막 트랜지스터 TFT의 소스 전극 SD2에 접속된 화소 전극 PX가 형성되어 있다. 이 화소 전극 PX는 상기 기준 전극 CT의 각각의 중앙에 y 방향으로 연장되어 형성되어 있다. 즉, 화소 전극 PX의 한쪽끝은 상기 박막 트랜지스터 TFT의 소스 전극 SD2를 겸하며, 그대로 y 방향으로 연장되고, 또한 기준 전압 신호선 CL 상을 x 방향으로 연장한 후, y 방향으로 연장하는 コ자 형상으로 되어 있다.
여기에서, 화소 전극 PX의 기준 전압 신호선 CL에 중첩되는 부분은, 상기 기준 전압 신호선 CL과의 사이에 상기 절연막 GI를 유전체막으로 하는 축적 용량 Cstg를 구성하고 있다. 이 축적 용량 Cstg에 의해 예를 들면 박막 트랜지스터 TFT가 오프되었을 때 화소 전극 PX에 영상 정보를 길게 축적시키는 효과를 나타내도록 한다.
또한, 상술한 박막 트랜지스터 TFT의 드레인 전극 SD1과 소스 전극 SD2와의 계면에 상당하는 반도체층 AS 표면에는 인(P)이 도핑되어 고농도 층이 되어 있고, 이에 따라 상기 각 전극에서의 오믹 접촉을 도모하고 있다. 이 경우, 반도체층 AS 표면의 전체 영역에는 상기 고농도층이 형성되어 있고, 상기 각 전극을 형성한 후, 이 전극을 마스크로서 상기 전극 형성 영역 이외의 고농도층을 에칭하도록 하여 상기의 구성으로 할 수 있다.
그리고, 이와 같이 박막 트랜지스터 TFT, 드레인 신호선 DL, 화소 전극 PX, 및 축적 용량 Cstg가 형성된 절연막 GI의 윗면에는 예를 들면 실리콘 질화막으로 이루어지는 보호막 PSV가 형성되고, 이 보호막 PSV의 윗면에는 배향막 ORI1이 형성되어 액정 표시 패널 PNL의 이른바 하측 기판을 구성하고 있다.
여기에서, 기준 전극 CT 및 화소 전극 PX는 모두 금속과 같은 불투광성 재료층으로 형성할 수도 있고, 또한 그 중 어느 하나 이상을 예를 들면 IT0 (인듐-주석-산화물, Indium-Tin-0xide) 등의 투광성 재료층으로 형성할 수도 있다. 후자의 경우, 화소의 개구율을 향상시키는 효과를 나타낸다.
또한, 상측 기판이 되는 투명 기판 (컬러 필터 기판) SUB2의 액정측 부분에는, 각 화소 영역에 상당하는 부분에 개구부를 갖는 블랙 매트릭스 BM이 형성되어 있다.
또한, 이 블랙 매트릭스 BM의 화소 영역에 상당하는 부분에 형성된 개구부를 피복하여 컬러 필터 FIL이 형성되어 있다. 이 컬러 필터 FIL은 x 방향으로 인접하 는 화소 영역에서의 그것과는 다른 색을 띰과 동시에 각각 블랙 매트릭스 BM 상에서 경계부를 갖도록 되어 있다.
또한, 이와 같이 블랙 매트릭스 BM 및 컬러 필터 FIL이 형성된 면에는 수지막 등으로 이루어지는 평탄막 OC가 형성되고, 이 평탄막 OC 표면에는 배향막 ORI2가 형성되어 있다.
여기에서, 본 실시예에서는 화소 전극 PX와 기준 전극 CT 사이에 전계를 발생시키지 않을 경우에는 액정의 광투과율이 최소가 되는 이른바 노멀 블랙 모드의 구성이 되어 있다.
그리고, 드레인 신호선 DL에 공급되는 영상 신호 (전압)의 최대 진폭을 액정층 LC의 상대 투과율을 90 %로 하는 데 필요한 전압 (V 90) 이하가 되도록 설정되어 있다.
본 실시예의 액정 표시 장치가 노멀 블랙 모드이고, 이것을 배경으로 액정 구동 전압의 대폭적인 감소와 콘트라스트비 저하의 영향을 억제할 수 있다.
즉, 도 1은 노멀 블랙 모드에서의 액정 구동 전압 (V)과 상대 휘도 (%)의 관계를 나타낸 것이다. 노멀 블랙 모드의 경우, 백색 표시 휘도는 전압에 의존하지만, 상대 휘도 100 %를 제공하는 전압 (Vmax) 근방에서는 포화 경향을 나타내게 된다. 이것은 상대 휘도 100 %를 제공하는 전압 (Vmax) 근방에서 액정을 구동시켜도 휘도에 그다지 변화가 없다는 것을 의미한다.
따라서, 휘도를 90 % 이하로 억제하여 백색 표시를 행함으로써, 액정의 구동 전압을 대폭적으로 감소시킬 수 있게 된다.
이것은 영상 신호를 드레인 신호선 DL에 공급하는 드레인 구동 IC로서 그 출력이 작은 것을 선택할 수 있고, 또한 발열량도 감소시킬 수 있게 된다.
또한, 이 경우의 흑색 표시는 무통전 상태이기 때문에 노멀 화이트 모드의 경우 (그 특성을 도 6에 나타냄)와 비교하여 콘트라스트비로의 영향을 억제할 수 있게 된다.
<실시예 2>
또한, 본 실시예에서는 기준 전압 신호선 CL을 통해 각 화소 영역의 기준 전극 CT에 공급하는 기준 신호를 프레임 단위로 반전시킨다.
이것은 도 7에 나타낸 바와 같이 프레임 단위로 반전되는 기준 신호에 대하여 영상 신호의 진폭 V를 정하기 때문에 전체적으로 영상 신호의 진폭을 작게 할 수 있다.
비교를 위해 도 8에 나타낸 바와 같이 기준 신호가 프레임 단위로 일정한 경우를 생각하면, 영상 신호는 기준 신호에 대하여 (+)측에 진폭 V, (-)측에 진폭 V를 취할 필요가 있다.
따라서, 본 실시예의 경우 도 8과 비교하면 영상 신호의 진폭을 절반으로 할 수 있다.
이것은 드레인 구동 IC로서 그 출력이 작은 것을 선택할 수 있으며, 또한 발열량도 감소시킬 수 있게 된다.
<실시예 3>
또한, 본 실시예에서는 드레인 신호선 DL과 기준 전압 신호선 CL 중, 1 프레 임당 평균 전압 진폭이 큰 것의 신호가 공급되는 신호선이 다른쪽 신호선보다 저저항으로 구성되어 있다.
신호선에 입력되는 각종 구동 파형은 그 입력단에서는 도 9a에 나타낸 바와 같이 사각형파에 가까운 형상을 갖지만, 신호선 저항 및 기생 용량 때문에 먼 말단에서는 도 9b에 나타낸 바와 같은 왜곡된 파형이 된다.
액정 표시 패널 PNL에서는 표시면 전역에서 균일한 표시가 요구되며, 실제 입력 신호는 이 파형의 왜곡분을 고려하여 입력 전압 진폭을 미리 높여 두는 것이 필요한데, 이에 수반하여 구동 전압을 계속적으로 상승시키지 않으면 안된다.
따라서, 1 프레임당 평균 진폭이 가장 큰 신호가 가해지는 신호선에 다른쪽 신호선보다 저저항의 배선을 사용함으로써, 특히 큰 전압 신호를 사용하지 않고 진폭이 큰 신호선에서의 파형 왜곡을 감소시키도록 하고 있다.
이 경우, 기준 신호 (전압)를 일정하게 하는 구동 (도 8 참조)에서는 드레인 신호선 DL 배선의 비저항을 기준 전압 신호선 CL의 비저항보다 낮게 하는 것이 상책이다.
예를 들면, 드레인 신호선 DL은 Al 또는 그것을 포함하는 합금 또는 이들의 다층 구조로 하고, 기준 신호선은 Al, Cr, Ta, Mo, W 또는 이들 중 하나 이상을 포함하는 합금 또는 이들의 다층 구조로 할 수 있다.
또한, 드레인 신호선 DL은 Cr 또는 그것을 포함하는 합금 또는 이들의 다층 구조로 하고, 기준 신호선은 Cr, Ta, Mo, W 또는 이들 중 하나 이상을 포함하는 합금 또는 이들의 다층 구조로 할 수 있다.
또한, 드레인 신호선 DL은 Al, Cr, Mo, Ta, W 또는 그것을 포함하는 합금 또는 이들의 다층 구조로 하고, 기준 신호선은 ITO, In2O3, SnO2 구조로 할 수 있다.
또한, 기준 전압 신호를 프레임별로 반전시키는 구동에서는, 기준 전압 신호선 CL의 비저항을 드레인 신호선 DL의 비저항보다 낮게 하는 것이 상책이다.
예를 들면, 드레인 신호선 DL은 Al, Cr, Ta, Mo, W 또는 이들 중 하나를 포함하는 합금 또는 이들의 다층 구조로 하고, 기준 신호선은 Al, Cr 또는 이들 중 하나 이상을 포함하는 합금 또는 이들의 다층 구조로 할 수 있다.
*또한, 드레인 신호선 DL과 기준 전압 신호선 CL은 동종 재료의 다층 구조로 구성하며, 상기의 관계를 예를 들면 한쪽 선폭을 크게 하거나 작게 하여 충족시키도록 할 수도 있다.
<실시예 4>
도 10(a)는 도 2의 x-x 선에서의 단면을 나타낸 도면이다. 반도체 칩으로 이루어지는 드레인 구동 IC6은 그 입력 범프, 출력 범프가 형성된 면을 투명 기판 SUB1에 대향시키고 (페이스 다운), 각각의 범프는 투명 기판 SUB1 면에 형성된 배선층 단자와 접속되어 있다 (본 명세서에서는 FCA 방식이라고 함).
이 경우, 드레인 구동 IC6은 병설된 입력 범프군과 출력 범프군 사이의 영역에서 적어도 상기 범프의 높이 이상의 간극을 투명 기판 SUB1 측과의 사이에 갖고 있다.
그리고, 이 간극을 매립하도록 하여 상기 투명 기판 SUB1 측에 응력 완충층 (31)이 형성되어 있다. 이에 따라, 이 투명 기판 SUB1 측에 형성된 응력 완충층 (31)에 의해 상기 드레인 구동 IC6의 변형 (이 드레인 구동 IC 중앙부에서 투명 기판 SUB1 측으로의 오목부가 된 변형)을 흡수하도록 되어 있다.
이와 같이 했을 경우, 드레인 구동 IC6에 발생하는 응력이 투명 기판 SUB1 측으로 전달되지 않고, 그 근방에서의 투명 기판 SUB1과 투명 기판 SUB2와의 국소적 얼라이먼트 어긋남을 피할 수 있게 된다.
또한, 도 10(b)는 다른 실시예를 나타내는 구성도로, 도 10(a)와 대응하는 것이다.
이 도 10(b)에 있어서, 응력 완충층 (31)은 드레인 구동 IC6의 실장 영역에 한정되지 않고, 그 주변에까지 형성되어 있다. 또한, 드레인 구동 IC6의 각 범프와 접속되는 배선층 (드레인 신호선 DL)은 상기 응력 완충층 (31)의 윗면에 형성되어 있다.
또한, 각 화소 영역에 형성되는 상기 보호막 PSV를 예를 들면 SiN 막으로 이루어지는 무기 재료층 및 수지로 이루어지는 유기 재료층의 순차 적층체로 형성하는 경우가 있다. 예를 들면 보호막 PSV로서 그 유전율을 작게 하고자 하는 경우, 또는 무기 재료층의 균열 등을 유기 재료층으로 피복시키고자 하는 경우 등의 요구가 있기 때문이다.
이 경우에 있어서, 상기 응력 완충층 (31)을 상기 유기 재료층 형성시와 동시에 형성함으로써 (그대로 연장시켜 형성할 수도 있음) 제조 공정수의 증대를 피 할 수 있는 효과를 갖는다.
또한, 본 실시예에서는 드레인 구동 IC6에 대하여 설명했지만, 게이트 구동 IC5에 있어서도 사정이 동일한 점으로부터 이 게이트 구동 IC5의 실장 영역에서도 물론 동일한 구성을 채용할 수 있다.
<실시예 5>
상술한 각 실시예에서는 투명 기판 SUB1을 유리 기판으로서 설명했지만, 본 실시예에서는 이 투명 기판 SUB1로서 특히 수지로 구성된 수지 기판을 사용한 것이다.
이 투명 기판 SUB1에는 드레인 구동 IC6 및 게이트 구동 IC5가 실장되어 있으며, 그 기판으로서 유리보다 신축성이 높은 수지를 사용함으로써 상기 각 구동 IC에 발생하는 응력에 따른 문제를 해소할 수 있다.
상술한 각 실시예 중 하나 이상을 채용함으로써 구동 IC의 구동 전력을 감소시킬 수 있고, 또한 그에 따른 발열량도 감소시킬 수 있기 때문에 도 11에 나타낸 바와 같이 표시 영역부 AR 중 상기 구동 IC에 근접하는 영역 TR에 있어서 이 발열에 따른 영향 (변색 등)을 피할 수 있다.
<실시예 6>
도 12에 나타낸 바와 같이 액정을 통해 대향 배치되는 각 투명 기판 중 투명 기판 SUB2에는 블랙 매트릭스 BM이라고 불리우는 차광막이 형성되어 있다. 또한, 이 도면에서 (a)는 평면도를, (b)는 (a)의 b-b 선에서의 단면도를 나타낸다.
그리고, 투명 기판 SUB1과 투명 기판 SUB2와의 간극을 확보하기 위한 스페이 서로서, 예를 들면 투명 기판 SUB2 측에 형성한 수지층을 포토리소그래피 기술에 의한 선택 에칭에 의해 형성한 지주 (33)을 사용하고 있다.
이 지주 (33)은 각 화소 영역의 집합으로서 형성되는 표시부 내의 소정 위치에 배치시킬 수 있으며, 상기 블랙 매트릭스 BM과 중첩되도록 하여 형성되어 있다.
지주 (33)의 주변에는 액정 분자의 배향 흐트러짐이 발생하기 쉽고, 이것이 육안으로 확인되기 쉽기 때문이다 (도메인이라고 칭함).
그리고, 본 실시예에서는 드레인 구동 IC6, 게이트 구동 IC5 근방에서의 블랙 매트릭스 폭을 다른 부분에서의 블랙 매트릭스 폭보다 크게 형성하고 있다.
이와 같이 한 이유는 각 구동 IC 근방은 상기 구동 IC의 발열 때문에 투명 기판 SUB1, SUB2의 얼라이먼트 어긋남이 발생하기 쉽고, 이 얼라이먼트가 어긋남에 따라 상기 도메인이 육안으로 쉽게 확인되기 때문이다.
또한, 이 차광막으로서는 블랙 매트릭스 BM에 한정되지 않고, 다른 목적으로 형성되는 차광막이라도 물론 적용할 수 있다.
<실시예 7>
본 실시예에서는 표시부 내의 상기 지주를 2 단위 화소 내지 8 단위 화소당 1개가 되는 밀도로 배치시킨 것이다.
여기에서 단위 화소란 RGB 또는 CMY 셋트가 1 단위 화소로 정해지는 것으로 한다.
가령 상기 지주를 8 단위 화소당 1개 미만으로 배치시켰을 경우, 응력에 의해 상하 기판이 쉽게 움직여 오히려 얼라이먼트 어긋남이 악화되고, 또한 이 응력 에 대하여 지주 강도를 가질 수 없어 소성 변형으로 상하 기판의 간극 균일성이 저해되기에 이른다.
상술한 각 실시예는, 예를 들면 도 13에 나타낸 화소 구성의 액정 표시 장치에 적용했지만, 이 이후에 나타내는 화소 구성의 액정 표시 장치에도 적용할 수 있다.
<실시예 8>
본 실시예에서는 도 13에 나타낸 바와 같이 드레인 신호선 DL과 화소 전극 PX가 동일 층에 위치되며, 기준 전극 CT는 보호막 PSV1을 통해 이 드레인 신호선 DL과 화소 전극 PX 상층에 형성되어 있다. 또한, 이 기준 전극 CT는 관통 구멍 TH를 통해 게이트 신호선 GL과 동일 층에 형성된 기준 전압 신호선 CL과 서로 접속되어 있다. 또한, 이 도면에서 (a)는 평면도를, (b)는 (a)의 b-b 선에서의 단면도를, (c)는 (a)의 c-c 선에서의 단면도를 나타낸다.
그리고, 기준 전극 CT를 드레인 신호선 DL에 중첩되도록 형성하고, 이에 따라 드레인 신호선 DL과 기준 전극 CT 사이에 발생하는 전계에 의한 액정의 예기치 못한 거동 (도메인)을 육안으로 확인하지 못하도록 하고 있다.
즉, 드레인 신호선 DL로부터의 전계에 의해 발생하는 도메인을 상기 기준 전극 CT에 의해 차광시킨 구성으로 되어 있다.
또한, 이와 같이 함으로써 드레인 신호선 DL로부터의 전계는 전위가 고정된 기준 전극 CT 측에 종단되고, 화소 영역측으로의 영향을 제어할 수 있게 된다.
그리고, 상기 기준 전극 CT로서는 금속층과 같은 불투명한 도전층으로 형성 하는 경우와, IT0 (인듐-주석-산화물, Indium-Tin-0xide)와 같은 투명한 도전층으로 형성하는 경우를 생각할 수 있다.
여기에서, 투명한 도전층으로 기준 전극 CT를 구성했을 경우, 이 기준 전극 CT로 하여금 도메인의 육안 확인을 차광하는 차광막으로서의 기능을 갖게 하기 위해서는 이른바 노멀 화이트 모드로 하는 것이 필요하다.
노멀 화이트 모드는 화소 전극 CT와 기준 전압 전극 CL 사이에 전계가 발생하지 않을 경우에 액정의 광투과율을 최저로 할 수 있는 상기 액정의 재료 선택에 의해 구성할 수 있다.
또한, 투명한 도전층으로서는 ITO로 한정되지 않고, 예를 들면 In2O3, SnO2, IZO, ZnO2, 이들의 혼합물, 또는 적층체일 수도 있다.
또한, 본 실시예에서는 기준 전극 CT 윗면에 보호막 PSV2가 형성되고, 이 보호막 PSV2의 윗면에 배향막 (도시하지 않음)이 형성되어 있다.
이 경우, 보호막 PSV2로서 수지 등의 유기 재료를 사용할 수 있으며, 이와 같이 했을 경우 그 표면을 평탄화할 수 있는 등의 효과를 나타낸다.
<실시예 9>
본 실시예는 실시예 8 (도 13)에 나타낸 구성에 있어서, 보호막 PSV1을 예를 들면 SiN으로 이루어지는 무기 재료와 수지로 이루어지는 유기 재료의 순차 적층체로 구성한 것이다.
이와 같이 했을 경우, 화소 전극 PX와 기준 전극 CT 사이의 유전율을 낮게 억제할 수 있는 효과를 나타낸다.
<실시예 10>
본 실시예에서는 상술한 실시예 8 (도 13)의 구성에 있어서, 기준 전극 CT를 특히 금속층으로 구성했을 경우, 그 윗면에 이 기준 전극 CT도 피복하여 보호막 PSV2를 형성하고, 이 보호막 PSV2의 윗면에 배향막을 형성하는 구성으로 한 것이다.
기준 전극 CT를 금속층으로 구성했을 경우, 이 금속층은 매우 얇은 배향막을 통해 액정과 대향하게 되며, 이 금속층은 액정과 화학 반응을 일으키기 쉬워 예를 들면 전기 부식 등의 문제 현상이 발생한다.
따라서, 기준 전극 CT와 배향막 사이에 절연막을 개재시킴으로써, 이 기준 전극 CT의 보호를 도모한다.
상기 절연막으로서는 예를 들면 SiN, SiO2와 같은 무기 재료, 또는 수지와 같은 유기 재료일 수 있다.
<실시예 11>
본 실시예에서는 도 13에 나타낸 바와 같이 기준 전극 CT에 기준 신호를 공급하기 위한 기준 신호선 CL이 게이트 신호선 GT과 동일 층에 형성되고, 동시에 게이트 신호선 GT와 동일한 재료 (금속층)로 형성되어 있다.
기준 신호선 CL은 게이트 신호선 GL과 거의 평행하게 배치되어 있으며 서로 인접하는 게이트 신호선 GL의 거의 중앙에 위치되어 있다.
그리고, 기준 전극 CT는 상기 기준 신호선 CL이 형성된 투명 기판 SUB1 면으로부터 절연막 GI 및 보호막 PSV1을 통해 이 보호막 상에 형성되어 있다.
기준 신호선 CL과 기준 전극 CT의 접속은 화소 영역의 거의 중앙에서 보호막 PSV1과 절연막 GI에 형성된 관통 구멍 TH를 통해 이루어져 있다.
기준 전극 CT는 예를 들면 ITO 막에 의해 형성되고, 도면 중 y 방향으로 연장되고 x 방향으로 병설되는 합계 3개의 전극으로서 형성되어 있다.
이 경우, 중앙의 기준 전극 CT는 상기 관통 구멍 TH를 통해 기준 신호선 CL에 접속되고, 이 기준 전극 CT를 제외한 나머지 2개의 기준 전극 CT는 각각 영상 신호선 DL에 중첩되어 형성되고, 또한 각 기준 전극 CT의 상하 단부는 각각 게이트 신호선 GL에 중첩된 ITO 막에 의해 서로 접속되어 있다.
따라서, 보호막 PSV1 상에 형성된 ITO 막은 화소 영역을 둘러싸도록, 다시 말해서 드레인 신호선 DL 및 게이트 신호선 GL 상에 중첩되고, 동시에 이들 신호선 폭보다 큰 폭을 갖도록 형성되어 있다.
그리고, 이 ITO 막은 다른 인접하는 화소 영역의 ITO 막과 일체로 형성되어 있다.
이와 같이 했을 경우, ITO 막은 표시 영역 내에서 격자형 패턴으로서 형성되기 때문에, 그 자체의 저항치를 감소시키는 효과를 갖는다.
그리고, 이 ITO 막에 기준 신호를 공급하는 기준 신호선 CL은 저항치가 낮은 금속층으로 형성되어 있기 때문에, 기준 전극 CT에 공급되는 기준 신호의 신호 왜곡 발생을 억제할 수 있게 된다.
<실시예 12>
본 실시예에서는 상기 실시예 11의 구성에 있어서 보호막 PSV1을 예를 들면 SiN으로 이루어지는 무기 재료와 수지로 이루어지는 유기 재료의 순차 적층체로 구성되도록 한 것이다.
<실시예 13>
실시예 11, 12에 있어서, 기준 전압 신호선 CL을 금속층으로 형성하고 기준 전극 CT를 ITO 등의 투광성 도전층으로 형성한 것인데, 기준 전압 신호선 CL의 재료층 저항이 기준 전극 CT의 재료층 저항보다 작다면 이들 재료로 반드시 한정되는 것은 아니다.
이와 같이 함으로써 기준 전압 신호선 CL과 기준 전극 CT의 전체 저항을 감소시킬 수 있고, 각 기준 전극 CT에 공급되는 기준 신호의 전위 안정화를 확보할 수 있게 된다.
<실시예 14>
실시예 11 (도 13)의 구성에 있어서, 노멀 블랙 모드를 채용하고 있다.
즉, 화소 전극 PX와 기준 전극 CT 사이에 전계가 인가되지 않을 경우에는 액정의 광투과율이 최저가 되도록 (흑색 표시) 되어 있다.
이 경우, 기준 전극 CT를 일부로서 구성한 ITO 막은 차광막으로서 기능하며, 게이트 신호선 GL 및 드레인 신호선 DL을 충분히 피복한 차광막이 형성되도록 한다.
이것은 동일한 기능을 갖는 예를 들면 블랙 매트릭스 등의 차광막을 별개의 공정으로 형성하지 않아도 되는 효과를 나타낸다.
또한, 이 경우 기준 전극을 일부로서 형성하는 재료로서는 ITO에 한정되지 않고, In2O3, SnO2, IZO, ZnO2 또는 이들의 혼합체, 적층체일 수도 있다.
<실시예 15>
실시예 11 내지 14의 각 구성에 있어서, 기준 전극 CT를 일부로서 형성하는 재료층은 표시 영역 내에서 격자형 패턴으로서 형성되기 때문에, 이 재료층에도 기준 신호를 공급할 수 있다.
따라서, 본 실시예에서는 기준 전압 신호선 CL은 물론, 기준 전극 CT를 일부로서 형성하는 재료층에도 기준 신호를 공급하도록 하고, 이 경우 기준 신호선 CL의 연장 방향과 직교하는 방향으로부터 이 기준 신호를 공급하는 구성으로 한다.
즉, 기준 전극 CT를 일부로서 형성하는 재료층의 주변, 도면 중의 x 방향과 평행한 주변 중 어느 하나, 또는 그 쌍방에서 기준 신호를 공급하도록 되어 있다.
이 경우, 도 14에 나타낸 바와 같이 상기 재료층의 한쪽변에 벨트형의 저저항 금속층 (35)를 중첩시키고, 이 금속층을 통해 기준 신호를 공급하도록 되어 있다.
이와 같이 함으로써, 각 화소 영역에서의 기준 전극 CT에 공급되는 기준 신호의 파형 왜곡을 완화시킬 수 있다.
또한, 본 실시예에 있어서, 상기 기준 전극 CT를 일부로 하는 재료층은 투광성이 높은 재료 또는 금속층일 수도 있다.
<실시예 16>
본 실시예에서는 상기 실시예 13 내지 15 중 어느 하나의 구성에 있어서, 기준 신호를 1 프레임별로 반전 (공통 반전 구동)시키도록 구성한 것이다.
상술한 바와 같이 기준 전압 신호선 CL은 기준 전극 CT보다 저저항으로 구성되어 있기 때문에, 기준 신호의 기준 전극 CT로의 공급시 신호 파형 왜곡을 적게 할 수 있다.
또한, 공통 반전 구동을 행하기 때문에 드레인 구동 IC의 출력을 감소시킬 수 있고, 상기 드레인 구동 IC로서 출력이 작은 것을 사용할 수 있다.
이 경우, 드레인 구동 IC의 실장으로서 FCA 방식을 채용하는 경우, 이 드레인 구동 IC의 발열이 작기 때문에 신뢰성 있는 드레인 구동 IC 사용이 가능하다.
또한, 이러한 구성으로서 기준 전압 신호선 CL (Al, Cr, Ta, Mo, W 및 이들의 혼합체 또는 적층체)에서의 신호 왜곡 억제와 함께 드레인 신호선에서의 신호 왜곡도 그 재료를 Al, Cr 및 이들의 혼합체 또는 적층체로 함으로써 억제할 수 있게 된다.
<실시예 17>
본 실시예에서는 도 13에 나타낸 바와 같이 화소 영역 내에 형성하는 관통 구멍 TH를 인접하는 각 화소 전극 PX의 거의 중앙에 형성하고, 이 관통 구멍 TH에 의해 기준 전압 신호선 CL과 기준 전극 CT의 접속을 도모하고 있다.
이와 같이 구성했을 경우, 관통 구멍 TH와 그에 인접하는 화소 전극 PX와의 단락 발생의 확률을 작게 할 수 있게 된다.
<실시예 18>
본 실시예에서는 관통 구멍 TH의 직경을 도 13에 나타낸 바와 같이 기준 전압 신호선 CL의 폭보다 작고, 또한 기준 전극 CT의 폭보다 작게 한 것이다.
이와 같이 했을 경우, 기준 전극 CT의 상기 관통 구멍 TH 부에서의 단선 발생을 감소할 수 있게 된다.
<실시예 19>
본 실시예에서는 도 15에 나타낸 바와 같이 기준 전압 신호선 CL과 보호막 PSV1을 통해 이 보호막 PSV1 상에 기준 전극 CT를 일부로 하는 재료층이 형성되고, 이 재료층은 적어도 기준 신호선 CL을 따라 중첩된 벨트형 부분 (37)과, 이 벨트형부분 (37)이 교차하도록 연장되는 기준 전극 CT를 가지며, 이들 교차부에 있어서 관통 구멍 TH를 통해 상기 기준 전압 신호선 CL에 접속된 구성으로 되어 있다.
이와 같이 구성함으로써 기준 전압 신호선 CL로부터의 전위를 기준 전극 CT에 저저항으로 전달할 수 있기 때문에, 기준 전위의 왜곡을 한층 더 억제할 수 있다.
<실시예 20>
본 실시예에서는 도 16에 나타낸 바와 같이 기준 전압 신호선 CL과 보호막 PSV1을 통해 이 보호막 PSV1 상에 기준 전극 CT를 일부로 하는 재료층이 형성되고, 이 재료층은 적어도 기준 전압 신호선 CL과 교차하여 연장되는 기준 전극 CT을 가짐과 동시에 상기 기준 전압 신호선 CL과의 교차부에서 그 이외의 부분보다 폭이 넓게 형성되고, 이 폭이 넓게 형성된 부분에서 관통 구멍 TH를 통해 상기 기준 전 압 신호선 CL에 접속된 구성으로 되어 있다.
이와 같이 구성함으로써 관통 구멍 TH 부에서의 기준 전극 CT의 단선을 피할 수 있다.
<실시예 21>
본 실시예는 도 17에 나타낸 바와 같이 도 15에 나타낸 구성과 유사하며, 우선 기준 전극 CT를 일부로 하는 재료층이 금속층으로 이루어지는 불투광성 도전재로 구성되어 있다.
그리고, 기준 전압 신호선 CL에 따라 중첩되어 형성되는 재료층은, 그 중심축이 상기 기준 전압 신호선 CL의 중심축과 거의 일치하도록 되어 있으며 그 폭이 상기 기준 전압 신호선 CL의 폭보다 작게 형성되어 있다.
이와 같이 구성함에 따라 화소 영역에서의 광투과 영역을 크게 할 수 있고, 개구율의 향상을 도모할 수 있다.
<실시예 22>
본 실시예는 도 18에 나타낸 바와 같이 기준 전압 신호선 CL과 보호막 PSV1을 통해 이 보호막 PSV1 상에 기준 전극 CT를 일부로 하는 재료층이 형성되고, 이 재료층은 적어도 기준 전압 신호선 CL에 따라 중첩된 벨트형 부분과, 이 벨트형 부분과 교차하여 연장되는 기준 전극 CT를 가지며, 이들 교차부에 있어서 관통 구멍 TH를 통해 상기 기준 전압 신호선 CL에 접속된 구성으로 되어 있으며 이 관통 구멍 TH의 근방에서 상기 기준 전극 CT가 이 관통 구멍 TH에 근접함에 따라 폭 넓게 구성되어 있다.
그리고, 이 경우 기준 전극 CT는 불투광성 금속층으로 형성되며, 기준 전압 신호선 CL에 따라 중첩된 상기 벨트형 부분의 폭은 상기 기준 전압 신호선 CL의 그것보다 작게 형성되어 있다.
<실시예 23>
본 실시예에서는 도 19에 나타낸 바와 같이 예를 들면 실시예 11 (도 15)의 구성에 있어서, 게이트 신호선 GL을 피복하여 형성되는 기준 전극을 일부로 하는 재료층을 그 박막 트랜지스터 TFT에 대향하는 부분에 개구부 (상기 재료층의 비형성 영역)를 설치하고 있다.
박막 트랜지스터 TFT의 상부에 전위가 가해지면, 이 박막 트랜지스터 TFT의 임계치가 변동하기 때문에 (백 채널), 상기 개구에 의해 이 문제점을 피하고자 하는 것이다.
<실시예 24>
본 실시예에서는 도 20에 나타낸 바와 같이 예를 들면 실시예 11의 구성에 있어서, 박막 트랜지스터 TFT에 대향하는 부분에 형성된 상기 재료층의 개구를 드레인 신호선 DL 측으로 게이트 신호선 GL을 따라 연장되도록 크게 형성하고, 이 드레인 신호선 DL의 일부가 이 개구에 대향하도록 되어 있다.
이와 같이 구성함으로써 기준 전극 CT의 전위로부터 박막 트랜지스터 TFT의 백 채널로 들어간 전압의 영향을 피할 수 있게 된다.
<실시예 25>
본 실시예에서는 도 21에 나타낸 바와 같이 드레인 신호선 DL과 중첩되는 기 준 전극 CT와 인접한 다른 기준 전극 CT 사이에 형성되는 재료층의 개구를 박막 트랜지스터 TFT의 형성 영역까지 넓힘으로써, 이 재료층이 박막 트랜지스터와 중첩되지 않도록 하고 있다.
이와 같이 구성한 경우에도 기준 전극 CT로부터 박막 트랜지스터 TFT의 백 채널로 들어간 전압의 영향을 피할 수 있다.
또한, 상기 재료층의 미세 가공을 필요로 하지 않기 때문에 (예를 들면 실시예 11과 비교하여), 수율의 향상을 도모할 수 있다.
<실시예 26>
본 실시예에서는 도 22에 나타낸 바와 같이 실시예 25의 구성 (도 21)에 있어서, 드레인 신호선 DL과 중첩되는 기준 전극 CT와 인접하는 다른 기준 전극 CT 사이에 형성되는 재료층의 개구를 박막 트랜지스터 TFT의 형성 영역을 넘어 게이트 신호선 GL을 사이에 두고 인접하는 다른 화소 영역까지 형성하고 있다.
이 경우에 있어서도, 상기 재료층의 미세 가공을 필요로 하지 않기 때문에 (예를 들면 실시예 24와 비교하여), 수율의 향상을 도모할 수 있다.
또한, 실시예 23 내지 26의 구성은 모두 기준 전극 CT와 기준 전압 신호선 CL이 다른 층으로서 형성되지만, 이것으로 한정되지 않고, 상기 기준 전극과 기준 신호선이 동일 층이고 동시에 일체로 형성되어 있는 경우라도 물론 적용할 수 있다.
<실시예 27>
도 23은 예를 들면 도 13의 XXIII-XIII 선에서의 단면도로, 기준 전압 신호 선 CL과 기준 전극 CT와의 접속을 행하기 위한 관통 구멍 TH의 단면을 나타낸다.
투명 기판 SUB1의 표면에 우선 기준 전압 신호선 CL이 형성되고, 이 기준 전압 신호선 CL도 피복하여 기판 상에 SiN 막으로 이루어지는 절연막 GI가 형성되어 있다. 이 절연막 GI는 박막 트랜지스터 TFT의 게이트 절연막으로서 기능하는 것이다. 또한, 이 절연막 GI의 윗면에는 보호막 PSV1, PSV2가 형성되고, 이들 보호막 PSV1, PSV2는 SiN 막으로 이루어지는 무기 재료 및 수지막으로 이루어지는 유기 재료의 순차 적층체로 이루어져 있다.
그리고, 상기 보호막 PSV2, PSV1 및 절연막 GI에 걸쳐 상기 기준 전압 신호선 CL의 일부를 노출시키는 관통 구멍 TH가 형성되고, 이 관통 구멍 TH 내의 상기 절연막 GI로서의 SiN 막과 상기 보호막 PSV1로서의 SiN 막의 측벽에는 SiO2 막 (40)이 형성되어 있다.
이에 따라 이 관통 구멍 TH 측벽에서의 경사면을 매끄러운 면으로 형성할 수 있고, 기준 전극 CT 단차에 의한 단 절단을 피할 수 있는 구성으로 되어 있다.
비교를 위해 도 26은 상기 SiO2 막을 형성하지 않은 상태를 나타내는 단면도이고, 절연막 GI로서의 SiN 막과 보호막 PSV1로서의 SiN 막 사이, 보호막 PSV1로서의 SiN 막과 보호막 PSV2로서의 수지막 사이에는 단차가 발생한다.
절연막 GI로서의 SiN 막은 박막 트랜지스터 TFT의 게이트 절연막으로서의 기능을 갖기 때문에 그 밀도가 치밀하게 되는 데 대하여, 보호막 PSV1로서의 SiN은 작업 처리량의 향상을 우선시키기 때문에 그 밀도가 상기 절연막 GI보다 비치밀하 게 되어 있다.
따라서, 적층체의 각 재료에 있어서 에칭률이 다르기 때문에, 도 26에 나타낸 바와 같은 단차가 발생하게 된다.
상기 SiO2 막 (40)의 형성 방법으로서는, 예를 들면 상기 SiN 막의 에칭시 02 가스를 도입하여 애싱 (ashing) 처리를 행하는 방법을 채용할 수 있다.
또한, 다른 방법으로서 수지층을 드라이 에칭하고, 이 때 O2를 포함하는 가스에 의해 에칭을 행하는 방법을 채용할 수 있다.
<실시예 28>
본 실시예는 상기 관통 구멍 TH 구성의 다른 실시예로, 도 24에 그 단면도를 나타낸다.
여기에서는 보호막 PSV2로서의 수지막이 그 보호막 PSV2의 하층에 형성되는 SiN 막 (보호막 PSV1) 또한 그 하층의 SiN 막 (절연막 GI)의 각 측벽을 피복하도록 형성되어 있다.
이와 같이 구성했을 경우, SiN 막 (절연막 GI)과 SiN 막 (보호막 PSV1) 사이의 단차는 수지막에 의해 피복됨과 동시에, 관통 구멍 TH 측벽의 전역에 걸쳐 수지막이 형성되기 때문에 그 경사면은 매끄러운 것으로서 형성된다.
따라서, 이 관통 구멍 TH를 통해 기준 전압 신호선 CL과 접속되는 기준 전극 CT의 단차에 의한 단 절단을 피할 수 있다.
또한, 이러한 관통 구멍 TH의 생성 방법으로서, 우선 투명 기판 SUB1 상에 형성된 절연막 GI로서의 SiN막, 보호막 PSV1로서의 SiN 막에 관통 구멍 TH를 형성한다. 그리고, 이 관통 구멍 TH도 피복하여 기판 상에 보호막 PSV2로서의 수지막을 형성하고, 이 수지막에 상기 관통 구멍 TH와 동심적으로, 나아가 이 관통 구멍 TH의 직경보다 작은 직경으로 관통 구멍 TH를 형성하는 방법이 채용된다.
이 경우, 수지막으로서 광분해성의 것 또는 광경화성의 것도 물론 사용할 수 있다.
<실시예 29>
본 실시예에서는 도 25에 나타낸 바와 같이 관통 구멍 TH를 형성하는 절연막이 다층 구조인 것에 감안하여 기준 전압 신호선 CL과 기준 전극 CT와의 접속에 있어서 다른 도전층 (42)를 개재시키고 있다.
즉, 절연막 GI, 무기 재료로 이루어지는 보호막 PSV1, 유기 재료로 이루어지는 보호막 PSV2와의 순차 적층체에 있어서, 상기 절연막 GI에 형성한 관통 구멍 TH를 통해 기준 전압 신호선 CL과 접속되는 도전층 (42)를 형성하고, 또한 무기 재료 및 유기 재료의 순차 적층체로 이루어지는 보호막 PSV에 형성한 관통 구멍 TH를 통해 상기 도전층 (42)와 접속시키는 기준 전극 CT를 형성하고 있다.
관통 구멍 TH는 그 바닥부로 갈수록 직경이 작아지는 형상이 되기 때문에, 이 관통 구멍 TH로부터의 노출 면적이 기준 전압 신호선 CL의 경우보다 큰 상기 도전층 (42)를 통해 기준 전압 신호선 CL과 기준 전극 CT와의 접속을 행함으로써 단선 발생율을 감소시킴과 동시에 접촉 저항의 감소를 도모할 수 있다.
또한, 기준 전압 신호선 CL에 대하여 접속이 양호하지 않은 재료로 이루어지 는 기준 전극 CT의 경우, 이 도전층 (42)의 재료 선택에 의해 이 문제를 피할 수 있는 효과도 나타낸다.
예를 들면 기준 전압 신호선 CL이 Al계 재료, 기준 전극 CT가 ITO 등과 같은 투광성 도전막인 경우가 그러하며, 이 경우 상기 도전층 (42)로서 Cr계 재료를 사용함으로써 서로의 접속이 양호해진다.
또한, 이 도전층 (42)는 예를 들면 드레인 신호선 DL의 형성과 동시에 형성함으로써 제조 공정수의 증대를 피할 수 있다.
또한, 본 실시예에서는 기준 전압 신호선 CL과 기준 전극 CT와의 접속에 대하여 설명했지만, 이들로 한정되지 않고 관통 구멍을 통해 각 도전층을 접속하는 경우에도 적용할 수 있다.
<실시예 30>
도 27(a) 내지 (b)는 각각 화소 영역 내에 형성하는 관통 구멍을 표시 영역을 전체로서 보았을 경우, 그 배치 상태의 각 실시예를 나타낸 평면도이다.
각 도면은 컬러 표시의 3원색 R, G, B를 각각 담당하는 각 화소 영역이 인접하여 형성되고, 이하의 설명에서는 이 3개의 각 화소를 컬러 표시에서의 단위 화소로 표현하기도 한다.
도 27(a)는 관통 구멍 TH가 예를 들면 1개 걸러 화소 영역에 형성되어 있다. 따라서, 각 단위 화소에 있어서 상기 관통 구멍이 1개인 경우도 있고, 2개인 경우도 있다.
이와 같이 했을 경우, 관통 구멍이 감소하는 분량만큼 개구율이 향상된다는 효과를 나타낸다.
또한, 이와 같이 구성하는 경우, 화소 영역의 구성은 예를 들면 도 13에 나타낸 바와 같이 기준 전극 CT가 표시면 상에 격자형으로 형성되고, 이 기준 전극 CT에 기준 전압 신호선 CL을 통해 기준 신호를 공급할 수 있는 구성으로 되어 있다.
도 27(b)는 단위 화소당 1개의 관통 구멍 TH가 형성되고, 이 관통 구멍은 G (녹색)의 색을 담당하는 화소 영역 내에 형성되어 있다.
G (녹색)의 색을 담당하는 화소 영역은 다른 색을 담당하는 화소 영역보다 광투과율이 높기 때문에, 이 영역에 관통 구멍 TH를 형성함으로써 상기 관통 구멍의 TH 형성에 의한 개구율 감소를 적극적으로 억제하도록 되어 있다.
<실시예 31>
본 실시예에서는 도 28에 나타낸 바와 같이 기준 전압 신호선 CL과 기준 전극 CT와의 접속을 도모하는 관통 구멍 TH를 형성하는 경우에 있어서 그 형상을 기준 전압 신호선 CL의 연장 방향을 따라 넓혀지도록 구성한 것이다.
즉, 기준 전압 신호선 CL과 절연막 (절연막 GI, 보호막 PSV1, PSV2)을 통해 이 절연막 상에 있는 기준 전극 CT와의 접속은, 이 절연막에 상기 기준 전압 신호선 CL의 폭 내 영역 상에서, 또한 상기 기준 전압 신호선 CL의 연장 방향을 따라 넓혀지도록 하여 형성한 관통 구멍 TH를 통해 이루어지고 있다.
이와 같이 구성했을 경우, 기준 전압 신호선 CL에 대한 기준 전극 CT와의 접속 면적을 크게 얻을 수 있고, 그 접속 저항을 대폭적으로 감소할 수 있는 효과를 나타낸다.
<실시예 32>
본 실시예에서는 기준 전압 신호선 CL과 화소 전극 PX 사이에 형성하는 용량 소자 Cstg의 구성을 나타낸 것이다.
즉, 도 29에 나타낸 바와 같이 기준 전극 CT로서 상기 기준 전압 신호선 CL과 절연막을 통해 교차하는 방향으로 형성되고, 동시에 이 절연막에 형성된 관통 구멍 TH를 통해 접속된 것을 구비하고,
화소 전극 PX로서 상기 기준 전극 CT 양쪽에 위치된 것을 구비하고, 이 화소 전극 PX는 상기 기준 전압 신호선 CL 상에서 상기 관통 구멍 TH와 멀어지는 방향으로 연장된 연장부 (45)를 갖고 있다.
이 연장부 (45)에 의해 화소 전극 PX와 기준 전압 신호선 CL 사이에는 일정 값 이상의 용량을 갖는 용량 소자 Cstg를 형성할 수 있고, 또한 이 연장부 (45)는 관통 구멍 TH로부터 멀어지게 형성되기 때문에 화소 전극 PX와 기준 전압 신호선 CL의 단락 발생을 피할 수 있는 효과를 나타낸다.
<실시예 33>
본 실시예는 실시예 32를 더 개량한 것으로, 도 30에 나타낸 바와 같이 기준 전압 신호선 CL과 관통 구멍 TH를 통해 접속된 기준 전극 CT 양쪽에 위치된 화소 전극 PX는, 상기 기준 전압 신호선 CL 상에서 상기 관통 구멍 TH와 근접하는 방향으로 연장되는 연장부 (46)도 가지며, 동시에 이 관통 구멍 TH와 멀어지는 방향으로 연장되는 상기 연장부 (45)보다 길이가 짧게 형성되도록 구성한 것이다.
이와 같이 구성함으로써 연장부 (46)의 관통 구멍 TH와의 완충을 피할 수 있으며, 용량 소자 Cstg의 용량을 크게 할 수 있는 효과를 나타낸다.
<실시예 34>
본 실시예는 도 31에 나타낸 바와 같이 상술한 기준 전압 신호선 CL을 형성하지 않으며, 이에 따라 개구율의 향상을 도모한 구성으로 되어 있다.
도 31에 나타낸 바와 같이 기준 전극 CT는 게이트 신호선 GL, 박막 트랜지스터 TFT, 드레인 신호선 DL, 화소 전극 PX보다 상층에 위치되어 있으며 상기 게이트 신호선 GL 및 드레인 신호선 DL에 중첩되어 형성되는 도전층의 일부로서 구성되고, 이 기준 전극 CT로의 기준 신호의 공급은 상기 도전층을 통해 이루어져 있다.
즉, 이 도전층은 인접하는 다른 화소 영역에 대응하는 다른 도전층과도 일체로 형성되며, 이에 따라 표시 영역 주변에까지 형성되게 된다. 따라서, 기준 신호는 이 도전층 주변으로부터 쉽게 공급할 수 있다.
이 경우의 급전은 예를 들면 도 14에 나타낸 바와 같이 금속층 (35)를 통해 행함으로써, 상기 도전층에 균일하게 기준 신호를 공급할 수 있다.
또한, 본 실시예의 경우, 기준 전극은 ITO 막 등의 광투광성을 갖는 도전층에 한정되지 않고, 금속층과 같은 불투명한 도전층일 수도 있다.
<실시예 35>
본 실시예는 상술한 기준 전압 신호선 CL를 형성하지 않은 경우에, 화소 전극 PX와 기준 전극 CT 사이의 용량 소자 Cadd를 확보하기 위한 구성을 나타낸 것이다.
즉, 도 32에 나타낸 바와 같이 기준 전극 CT 양편에 배치되는 각 화소 전극의 접속부 (48)을 설치하고, 이 접속부 (48)이 상기 기준 전극 CT와 교차하도록 하며, 이 교차부에서 용량 소자 Cadd를 형성하고 있다.
이 기준 전극 CT는 게이트 신호선 GL을 피복하는 재료층과 일체로 형성되고, 상기 각 기준 전극 CT 각각의 양단은 상기 재료층과 중첩되도록 하며, 이 중첩된 부분에서도 용량 소자 Cadd를 형성하고 있다.
<실시예 36>
또한, 도 33에 나타낸 바와 같이 각 화소 전극 PX의 접속부 (48)과 중첩되도록 기준 전극 CT를 일부로서 형성하는 재료층에 접속부 (49)를 형성할 수도 있다.
<실시예 37>
본 실시예에서는 하나의 화소 영역에 용량 소자 Cstg와 용량 소자 Cadd를 형성한 구성으로 되어 있다.
도 34에 나타낸 바와 같이 화소 전극 PX의 연장부는 절연막 GI를 통해 게이트 신호선 GL의 일부에 중첩되어 용량 소자 Cadd를 형성하고, 보호막 PSV를 통해 상기 기준 전극 CT의 연장부에도 중첩되어 용량 소자 Cstg를 형성하고 있다. 또한, 도 35는 도 34의 35-35 선에서의 단면을 나타낸 것이다.
<실시예 38>
또한, 도 35에 나타낸 실시예에 대한 다른 실시예를 도 36에 나타낸 바와 같이, 보호막 PSV가 무기 재료와 유기 재료의 순차 적층체 (PSV1, PSV2)로 구성되어 있는 경우, 용량 소자 Cstg의 용량을 충분히 확보할 수 없기 때문에 용량 소자 Cadd를 병용시킨 구성으로 하는 것은 유익하다.
또한, 도 36에 대응하는 도 37에 나타낸 바와 같이, 기준 전극 CT 윗면에 보호막 PSV3이 더 형성되어 있을 수도 있다.
<실시예 39>
또한, 상술한 구성으로부터 용량 소자 Cstg와 용량 소자 Cadd는 거의 동일 영역 내에 형성되고, 다시 말해면 각 소자 Cstg, Cadd는 중첩되어 형성되기 때문에 이들의 점유 면적을 작게 할 수 있어 개구율의 향상을 도모할 수 있다.
*<실시예 40>
또한, 상술한 구성으로부터 용량 소자 Cstg의 면적보다 용량 소자 Cadd의 면적을 작게 형성함으로써 필요한 용량을 확보하면서, 보다 전기적으로 안정된 용량 소자 Cstg에서의 유지 역할을 확보하여 유지 전위의 안정화를 도모할 수 있다.
<실시예 41>
또한, 상술한 구성으로부터 화소 전극 PX의 연장부는 다른 인접하는 화소 전극 PX와의 접속부와 게이트 신호선 GL의 일부와 중첩되는 부분 (용량 소자 Cadd 형성부)으로 구성되기 때문에, 예를 들면 이 용량 소자 Cadd의 형성부에서 단락이 발생했을 경우 게이트 신호선과 중첩되는 부분을 다른 부분과 예를 들면 레이저 광선에 의해 분리함으로써 구제를 도모할 수 있다.
이 경우, 용량 소자 Cstg에 의해 일정한 용량을 확보할 수 있으며, 이 화소의 화질 저하를 억제할 수 있다.
<실시예 42>
또한, 실시예 41의 경우에 있어서, 기준 전극 CT를 일부로 하는 재료층을 광투광성 재료층으로 구성함으로써, 이 용량 소자 Cadd의 형성부에서 발생하는 단락을 쉽게 육안으로 확인할 수 있는 효과를 나타낸다.
<실시예 43>
상술한 실시예 37 내지 42에 나타낸 효과는 도 38에 나타낸 바와 같이 기준 신호선을 형성하고, 이 기준 신호선과 기준 전극을 관통 구멍에 의해 접속시킨 구성의 경우에도 마찬가지로 적용할 수 있다.
<실시예 44>
도 39는 상술한 실시예 37 내지 43의 구성을 이른바 멀티 도메인 방식에 적용했을 경우의 구성을 나타낸다.
멀티 도메인 방식이란, 화소 전극 PX와 기준 전극 CT 사이에 발생하는 전계 방향을 화소 영역 내에 2개 형성하도록 하고, 이에 따라 표시면의 수직 방향에 대하여 다른 방향에서 관찰해도 색조의 변화가 발생하지 않도록 한 것이다.
이를 위한 하나의 실시예로서 화소 전극 및 기준 전극을 각각 그 연장 방향을 따라 복수의 굴곡부를 형성하여 지그재그 형상으로 한 것이 있다.
또한, 본 실시예에서는 도 39로서 용량 소자 Cadd를 구성한 예를 나타냈지만, 용량 소자 Cstg만의 경우에도 적용할 수 있다.
<실시예 45>
도 40은 실시예 44의 구성에 게이트 신호선 GL과 평행하게 기준 전압 신호선 CL을 설치하고, 절연막에 형성된 관통 구멍 TH를 통해 기준 전극 CT에 접속된 구성으로 되어 있다.
<실시예 46>
도 41은 실시예 44의 구성에 있어서, 드레인 신호선 DL을 그 상층에 형성되어 있는 기준 전극 CT 형상에 대응시켜 그 주행 방향으로 지그재그형으로 한 것이다.
이에 따라 기준 전극 CT는 드레인 신호선 DL을 균일한 폭으로 피복하게 되고, 이 드레인 신호선 DL로부터의 전계 기준 전극 CT 측으로의 종단을 신뢰성있게 행할 수 있게 된다.
<실시예 47>
본 실시예는 도 42에 나타낸 바와 같이 상술한 실시예 46의 구성에 있어서 기준 전압 신호선 CL을 구비한 구성이며, 관통 구멍 TH를 통해 접속되는 기준 전극 CT의 이 접속부 폭을 넓게 형성하고 있다.
<실시예 48>
본 실시예는 실시예 23 내지 26의 각 구성에 있어서, 박막 트랜지스터 TFT의 백 채널 발생을 피하기 위해 기준 전극 CT를 일부로서 구성하는 도전막의 이 박막 트랜지스터 TFT 상의 영역에서 개구를 설치한 구성으로 한 것이다.
<실시예 49>
본 실시예는 실시예 37 내지 48의 각 구성에 있어서, 기준 전극 CT로서 Al, Cr, Mo, Ta, W 중 어느 하나의 재료, 또는 이들의 합금으로 이루어지는 재료, 또는 이들 중 몇가지를 적층시킨 재료를 사용한 것이다.
이와 같이 함으로써 드레인 신호선 DL 상에서 차광막의 특별한 형성을 필요로 하지 않으며, 또한 저저항이 되기 때문에 공통 반전 구동에서의 파형 왜곡을 억제할 수 있게 된다.
<실시예 50>
본 실시예는 실시예 37 내지 48의 각 구성에 있어서, 기준 전극 CT로서 Al, Cr, Mo, Ta, W 중 어느 하나의 재료, 또는 이들의 합금으로 이루어지는 재료, 또는 이들 중 몇가지를 적층시킨 재료를 사용하고, 기준 전압 신호선 CL로서 Al, Cr 중 어느 하나의 재료, 또는 이들의 합금으로 이루어지는 재료, 또는 이들 중 몇가지를 적층시킨 재료를 사용한 것이다.
<실시예 51>
본 실시예는 기준 전극 CT로서 ITO, In2O3, SnO2, IZO, ZnO2 중 어느 하나의 재료, 또는 이들의 합금으로 이루어지는 재료, 또는 이들 중 몇가지를 적층시킨 재료를 사용한 것이다.
이 경우, 게이트 신호선 GL, 드레인 신호선 DL, 기준 전압 신호선 CL 단자부에서 전기 부식을 방지하기 위해 상기 재료를 피복하는 구성으로 했을 경우, 이 기준 전극의 형성은 그와 동시에 행할 수 있으며, 제조 공정수의 증대를 피할 수 있다.
또한, 이 경우 용량 소자의 수복시, 이 용량 소자를 상기 기준 전극 CT를 통 해 직접 육안으로 확인할 수 있기 때문에, 레이저 절단에 의한 교정시 위치 결정이 용이해지는 효과를 나타낸다.
<실시예 52>
본 실시예는 실시예 51의 구성에 있어서 이른바 노멀 블랙 모드로 되어 있는 것이다.
이에 따라 드레인 신호선 상의 기준 전극 CT는 차광막으로서 기능하고, 예를 들면 노멀 화이트 모드로 구성했을 경우와 비교하여 광 누설에 의한 문제를 해소할 수 있다.
여기에서, 노멀 화이트 모드란 화소 전극 PX와 기준 전극 CT 사이에 전계를 발생시켰을 경우, 액정의 광투과율이 최고가 되는 구성을 말한다.
<실시예 53>
본 실시예는 실시예 51, 52의 각 구성에 있어서, 이른바 도트 반전 구동으로 기준 전극 CT과 화소 전극 PX 사이에 전압을 인가하는 것이다.
기준 전극 CT가 상술한 재료 (ITO, In2O3, SnO2, IZO, ZnO2 등)로 구성되고 그 저항이 비교적 높아지는 것을 감안하여, 이 도트 반전을 행함으로써 표시면의 휘도 균일화를 향상시키도록 한 것이다.
<실시예 54>
본 실시예는 상술한 각 구성 중, 박막 트랜지스터 TFT 상측에 기준 전극 CT를 일부로 하는 도전층이 형성된 것 (개구가 형성되어 있지 않은 것)에 있어서, 기 준 전극을 그 전위가 (-) 5 V 이상 (+) 10 V 이하의 범위 내가 되도록 구동시킨 것이다.
이와 같이 한 이유는 상기 범위에서의 기준 전극의 구동은, 박막 트랜지스터 TFT의 임계치 변동이 허용 범위 내로 억제된 것이 판명되었기 때문이다.
<실시예 55>
상술한 각 실시예에서는 화소 내에 형성되는 스위칭 소자로서 박막 트랜지스터 TFT에 한정되지 않고 다른 구성의 스위칭 소자에도 적용할 수 있다.
그러나, 박막 트랜지스터 TFT를 적용했을 경우, 그것을 ON 상태로 하는 데 게이트 신호선에 공급하는 주사 신호는 +12 V 이상, OFF 상태로 하기 위해서는 -5 V 이하로 설정되어 있다.
따라서, 기준 전극 CT의 전위를 상기 조건에 걸리지 않는 영역으로서 구동함으로써, 이 기준 전극 CT에 의해 상기 박막 트랜지스터 TFT의 오동작을 방지할 수 있다.
<실시예 56>
본 실시예에서는 상술한 각 구성 중, 박막 트랜지스터 TFT 상측에 기준 전극을 일부로 하는 도전층이 형성된 것 (개구가 형성되어 있지 않은 것)에 있어서, 이른바 공통 반전 구동 방법에서 이 기준 전극의 전위 최소치를 -5 V 이상으로 한 것이다.
이와 같이 한 경우에도 박막 트랜지스터 TFT의 임계치 변동을 억제시킬 수 있다.
<실시예 57>
본 실시예에서는 상술한 각 구성 중, 박막 트랜지스터 TFT 상측에 기준 전극 CT를 일부로 하는 도전층이 형성된 것 (개구가 형성되어 있지 않은 것)에 있어서, 기준 전극의 전위를 거의 일정하게 하는 구동에서 그 전위를 -5 V 이상 +10 V 이하의 범위, 바람직하게는 -1 V 이상 +7 V 이하의 범위로 설정한 것이다.
이와 같이 했을 경우에도 박막 트랜지스터 TFT의 임계치 변동을 억제시킬 수 있다.
<실시예 58>
본 실시예는 예를 들면 게이트 신호선 GL의 게이트 구동 IC5의 접속 근방 구성을 나타낸 것이다.
도 43에 나타낸 바와 같이 게이트 신호선 GL의 게이트 구동 IC5의 접속 근방은 상술한 바와 같이 인접하는 다른 게이트 신호선 GL과 함께 게이트 구동 IC5 측에 수속되는 패턴으로서 형성되어 있다. 또한, 이 부분은 도 58의 일점 쇄선 프레임 A에 둘러싸인 부분에 대응하고 있다.
이 경우에 있어서, 각 게이트 신호선 GL 사이에 기준 전압 신호선 CL이 동일 층으로 배치되고, 이 기준 전극 신호선 CL도 게이트 구동 IC5 측으로 인출하는 경우, 각 게이트 신호선 GL의 상기 수속 영역에서 인접하는 게이트 신호선 GL과 간섭하여 단락을 일으키기 쉬워진다.
따라서, 본 실시예에서는 기준 전압 신호선 CL은 게이트 신호선 GL에 대하여 절연막을 통한 다른 층으로 형성하고, 각 게이트 신호선 GL의 상기 수속 영역에서 이 게이트 신호선 GL과 거의 직교하는 방향으로 연장되는 배선층 (50)과 상기 절연막에 형성된 관통 구멍을 통해 접속시키는 구성으로 한 것이다.
이와 같이 구성함으로써 이른바 프레임이라고 불리우는 영역의 증대를 피할 수 있다.
즉, 앞서의 예에서 기준 전압 신호선 CL을 각 게이트 신호선 GL의 상기 수속영역에서 단락없이 형성하고자 했을 경우, 이 수속된 부분의 각 게이트 신호선의 굴곡 각도를 작게 형성해야 하며, 그 만큼 게이트 구동 IC5을 표시 영역 AR로부터 떨어진 위치에 실장하지 않으면 안되기 때문이다.
또한, 본 실시예의 화소로서 예를 들면 도 13에 나타낸 바와 같이 구성했을 경우, 상기 배선층 (50)은 드레인 신호선 DL과 동시에 형성하는 배선층으로 할 수 있다.
또한, 본 실시예에서는 게이트 신호선 GL의 게이트 구동 IC5의 접속 근방 구성을 나타낸 것인데, 드레인 신호선 DL의 드레인 구동 IC6의 접속 근방에서도 물론 적용할 수 있다.
<실시예 59>
본 실시예는 도 43(b)에 대응하는 도 44에 나타낸 바와 같이, 상기 배선층 (50)을 기준 전압 신호선 CL과 일체로 형성한 것이다.
<실시예 60>
본 실시예는 실시예 58에 나타낸 구성에 있어서, 화소 영역에서의 구성도 나타낸 것이다. 즉, 게이트 신호선 GL과 기준 전압 신호선 CL을 동일 층에 형성하 고, 절연막을 통해 이 절연막 윗면에 형성된 기준 전극 CT와 이 절연막에 형성된 관통 구멍 TH에 의해 접속되어 있다.
*<실시예 61>
본 실시예는 실시예 59에 나타낸 구성에 있어서, 역시 화소 영역에서의 구성도 나타낸 것이다.
<실시예 62>
도 47은 도 43에 대응하는 것으로, 도 43과 다른 구성은 배선층 (50)에 인출되는 기준 전압 신호선 CL은 하나 걸러 배치되는 것이다. 이 경우, 하나 걸러로 한정되는 것은 아니며, 2개 걸러, 또는 3개 걸러 등일 수도 있다.
또한, 이 경우에 있어서 기준 전극 CT는 상술한 바와 같이 재료층의 일부로서 형성되는 것이며, 이 재료층은 인접하는 다른 화소 영역에서의 대응하는 재료층과 접속되어 형성되도록 되어 있다.
이와 같이 구성했을 경우, 각 게이트 신호선 GL이 수속되는 영역에 있어서 신호선의 밀집을 피할 수 있게 된다.
또한, 본 실시예에서는 기준 전압 신호선에 대하여 설명했지만, 예를 들면 유지 용량선에 있어서도 물론 적용할 수 있다.
<실시예 63>
본 실시예에서는 도 48에 나타낸 바와 같이 상기 배선층 (50)은 하나의 드라이버 칩 (드레인 구동 IC6, 게이트 구동 IC5)에 접속되는 각 게이트 신호선 GL 다 발의 외측을 우회하고, 또한 이 드라이버 칩에 인접하여 인출되도록 구성되어 있다.
이와 같이 구성했을 경우, 이 배선층 (50)을 상기 드라이버 칩 입력측의 단자측으로 인출하도록 할 수 있다.
또한, 도 48에 나타낸 부분은 도 58에 나타낸 일점 쇄선 프레임 B 부분에 대응한다.
<실시예 64>
본 실시예에서는 도 48에 대한 다른 실시예를 나타내는 것으로, 도 49에 나타낸 바와 같이 드라이버 칩에 인접하여 인출되는 배선층 (50)은 드라이버 칩의 하측에 위치하도록 구성되어 있다.
<실시예 65>
본 실시예에서는 상술한 각 실시예의 구성에 있어서, 배향막 ORI1, ORI2로서 하기의 구조식으로 이루어지는 재료를 사용하고 있다.
<화학식 1>
Figure 112006087907977-pat00001
<화학식 2>
Figure 112006087907977-pat00002
이러한 배향막 ORI1, ORI2를 사용함으로써 액정층 내의 이온성 불순물의 이동에 따른 잔상 (이온성 잔상) 발생을 억제할 수 있게 된다.
또한, 배향막 중의 화학식 1 및 2의 물질의 합계 성분비에 대하여, 화학식 1의 물질이 30 % 내지 70 %의 비율인 경우, 발생을 더 억제할 수 있게 된다.
여기에서 이온성 잔상이란, 도 50(a)에 나타낸 바와 같이 초기 상태에서 인접하는 영역에 백색 및 흑색 표시를 1시간 행하고, 그 표시를 중간조로 표시, 그 휘도 변화를 백색 표시 영역에서 흑색 표시 영역에 걸쳐 검출했을 때, 이 중간조에 대응하는 휘도로부터 돌출된 휘도 부분을 말한다.
이 경우, 상기 배향막 ORI1, ORI2로서 상술한 재료를 사용함으로써 도 50(a)에 나타낸 이온성 잔상 강도를 3 이하 (바람직하게는 2 이하)로 억제할 수 있고, 이온성 잔상의 회피를 달성할 수 있다.
또한, 도 50(b)는 도 50(a)의 초기의 흑색 표시를 공통 부분으로 하고, 그 우측에 백색 표시가 있는 것을 나타낸다.
도 50(a)의 경우와 비교하여 중간조에서의 휘도 분포가 다른 것은 이온이 도면 중 좌측으로 이동하는 현상이 보여지기 때문이다.
<실시예 66>
본 실시예에서는 예를 들면 도 31의 구성에 있어서, 그 (b)에 대응하는 도 51(a)에 나타낸 바와 같이 기준 전극 CT가 보호막 PSV (그 상층이 유기 재료로 이루어지는 보호막 PSV2) 상에 형성되며, 이 기준 전극 CT도 피복하여 상기 보호막 PSV 상에 배향막 ORI1이 형성되어 있다.
그리고, 이 보호막 PSV 윗면의 상기 기준 전극 CT가 형성되어 있는 부분에 오목부가 형성되어 있다.
이에 따라 이 기준 전극 CT의 단차를 적극적으로 작게 하여, 상기 배향막 ORI1의 이 기준 전극 CT 근방에서의 러빙성 저하 및 잔상 악화, 배향 불량에 따른 광 누출을 해소한 구성이 된다.
이 경우, 도 51(b)에 나타낸 바와 같이 전극의 두께를 H(=300 nm), 오목부로부터 돌출된 전극의 높이를 H1(=0, 90, 150, 300 nm)이라고 했을 경우, 각각의 전극의 광 누출 상태를 조사한 결과, 도 52에 나타낸 바와 같았다. 도면 중, ◎는 광 누출의 회피가 가장 좋은 상태, ○는 양호한 상태, ×는 양호하지 않은 상태를 나타낸다.
이러한 점으로부터 상기 기준 전극 CT는 보호막 PSV2에 매입시킨 구성으로 하는 것이 바람직하며, 이 기준 전극 CT의 두께 H, 오목부로부터 돌출된 전극의 높이 H1은 하기 수학식 1로 나타낸 관계가 바람직한 것을 알았다.
Figure 112006087907977-pat00003
그리고, 본 실시예에서는 기준 전극 CT 표면에 직접 배향막 ORI1을 형성한 경우에 대하여 설명했지만, 다른 절연막을 형성하고 그 표면에 배향막 ORI1을 형성한 구성의 경우에도 적용할 수 있다.
이 경우, 기준 전극 CT에 의한 단차가 상기 다른 절연막 표면에 현재화된 단차에서의 그 높이를 H1로서 환산할 수 있다.
또한, 이 경우의 전극으로서 기준 전극 CT에 한정되지 않고 다른 전극일 수있으며, 또한 투광성 또는 비투광성 재료층으로 한정되는 것은 아니다.
<실시예 67>
본 실시예에서는 상술한 각 실시예에서 보호막 PSV를 무기 재료로 이루어지는 보호막 PSV1과 유기 재료로 이루어지는 보호막 PSV2의 순차 적층체로 형성하는 경우에 있어서, 이 보호막 PSV2의 재료로서 아크릴계 (투명성이 높은 포지티브형 감광성), 폴리이미드계 (내열성이 높음), 노볼락계 (착색되기 쉬움), 폴리이미드-에폭시 공중합체 (배향막을 겸용할 수 있음) 중 어느 하나, 또는 이들의 적층체를 사용하고 있다.
이러한 보호막 PSV2는 막 두께 400 nm에서 95 %의 투광성, 230 ℃ 이상의 내열성을 갖는다.
또한, 액정에 대한 오염성이 낮고, 내공정성 (스퍼터링, 에칭액, 박리액, 배향막 용매, UV/O3 세정에 견딤)을 갖는다.
<실시예 68>
화소 전극 PX와 기준 전극 CT 사이에 전압을 인가하여 전계를 형성하는 경우, 이들 각 전극 사이에 유기 재료의 보호막 PSV2가 개재되어 있는 경우, 이 보호막 PSV2가 존재하는 만큼 구동 전압을 증가시켜야 한다는 것이 확인된다.
이 경우, 드라이버, 즉 게이트 신호선 GL에 주사 신호를 공급하는 게이트 구동 IC5, 또는 드레인 신호선 DL에 영상 신호를 공급하는 드레인 구동 IC6이 투명 기판 SUB1에 직접 실장되어 있는 경우 (FCA 방식)에 있어서, 이 구동 IC의 발열 대책이 필요하게 된다.
따라서, 노멀 블랙 모드에서 최대 휘도가 되는 액정 구동 전압 Vmax를, 유기 재료로 이루어지는 보호막 PSV2의 막 두께, 화소 전극 Px와 기준 전극 CT와의 간격, 액정의 유전율 이방성과의 관계로 규명하였다.
우선, 액정의 유전율 이방성, 화소 전극 PX와 기준 전극 CT와의 간격, Vmax와의 관계를 나타내는 그래프인 도 53, 액정의 유전율 이방성=10에서의 보호막 PSV2의 막 두께, 화소 전극 PX와 기준 전극 CT와의 간격, Vmax와의 관계를 나타내는 그래프인 도 54, 액정의 유전율 이방성=14.5에서의 보호막 PSV2의 막 두께, 화소 전극 PX와 기준 전극 CT와의 간격, Vmax와의 관계를 나타내는 그래프인 도 55를 얻었다.
이러한 점으로부터 도 53에 나타낸 바와 같이 액정의 유전율 이방성이 높은 액정 재료를 사용함으로써 Vmax를 감소시킬 수 있다. 그리고, 보호막 PSV2의 막 두께 증가와 함께 Vmax는 증대하며, 화소 전극 PX와 기준 전극 CT와의 간격 증가와 함께 Vmax는 증대된다. 이 관계는 도 54 및 도 55에 나타내었다.
따라서, 상술한 그래프로부터 하기 수학식 2의 관계가 성립되는 것이 유도된다.
Vmax=1.9d+0.4146W-0.2328Δε+2.8218
여기에서, d는 유기 재료로 이루어지는 보호막 PSV2의 막 두께 (㎛), W는 화소 전극 Px와 기준 전극 CT와의 간격 (㎛), Δε은 액정의 유전율 이방성을 나타낸다.
이러한 점으로부터 우선 높은 Δε을 갖는 액정 재료로서는, 도 55의 화학 구조식에 나타낸 바와 같이 시아노디불소 액정을 사용하는 것이 바람직하고, 또한 Δε이 14.5 이상으로 높은 영역을 실현하기 위해서는 도 57의 화학 구조식에 나타낸 바와 같이 트리불소디옥산 액정을 사용하는 것이 바람직하다.
어떻든 상기 각 액정 중 적어도 한쪽을 포함하는 액정을 사용함으로써, 상기 Vmax를 감소시킬 수 있게 된다.
<실시예 69>
노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 7.5 V 이하로 함으로써 액정 표시를 가능하게 한다.
<실시예 70>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유 기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 상기 화학식 2가 15 V보다 작아지도록 d, W, Δε를 설정하고, 또한 이른바 공통 반전을 행하여 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 7.5 V 이하로 함으로써 액정 표시를 가능하게 한다.
이것은 공통 반전 구동에 따르면, 동일한 액정 구동 전압을 얻는 데 필요한 드라이버의 출력 전압을 거의 반감할 수 있기 때문이다.
<실시예 71>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 상기 수학식 2가 7.5 V보다 작아지도록 d, W, Δε를 설정하고, 또한 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 7.5 V 이하로 함으로써 액정 표시를 가능하게 한다.
<실시예 72>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 영상 신호의 전압 최대 진폭을 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정함으로써, 상기 수학식 2가 9.375 V보다 작은 경우에 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 7.5 V 이하로 함으로써 액정 표시를 가능하게 한다.
이것은 노멀 블랙 모드에 있어서는 Vmax 근방에서 B-V의 커브가 완만해지기 때문에, 투과율 100을 얻는 데 필요한 전압에 대하여 투과율 90 %을 얻는 데 필요한 전압은 그 80 %로 끝나기 때문이다.
<실시예 73>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 이른바 공통 반전을 행하여 영상 신호의 전압 최대 진폭을 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정함으로써, 상기 수학식 2가 18.75 V보다 작은 경우에 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 7.5 V 이하로 함으로써 액정 표시를 가능하게 한다.
<실시예 74>
노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 백색 표시시의 드라이버의 출력 전압 진폭을 한쪽 5 V 이하로 함으로써 드레인 드라이버의 발열 대책을 도모한다.
<실시예 75>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 이른바 공통 반전을 행하여 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 5 V 이하로 하고, 동시에 상기 수학식 2를 10 V보다 작아지도록 d, W, Δε를 설정하여 드라이버의 발열 대책을 도모한다.
<실시예 76>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유 기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 영상 신호의 전압 최대 진폭을 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정함으로써, 상기 수학식 2가 6.25 V보다 작은 경우에 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 5 V 이하로 하여 드라이버의 발열 대책을 도모한다.
<실시예 77>
또한, 노멀 블랙 모드의 구성에 있어서, 화소 전극 PX와 기준 전극 CT가 유기 재료로 이루어지는 보호막 PSV2를 통해 다른 층에 있는 경우, 이른바 공통 반전을 행하여 영상 신호의 전압 최대 진폭을 상기 액정층의 상대 투과율을 90 %로 하는 데 필요한 전압 이하로 설정하고, 상기 수학식 2가 12.5 V보다 작은 경우에 백색 표시시의 드레인 드라이버의 출력 전압 진폭을 한쪽 5 V 이하로 하여 드라이버의 발열 대책을 도모한다.
이상 명세서에서 설명한 것으로부터 명확한 바와 같이, 본 발명에 의한 액정 표시 장치에 따르면 드라이버 근방 액정의 국소적 온도 상승을 억제시킨 액정 표시 장치를 얻을 수 있다.
또한, 드라이버의 기판에 대한 응력 전달을 억제시킨 액정 표시 장치를 얻을 수 있다.
또한, 드라이버 근방의 표시면에서 얼라이먼트 어긋남을 억제시킨 액정 표시 장치를 얻을 수 있다.
또한, 개구율을 향상시킨 액정 표시 장치를 얻을 수 있다.
또한, 이른바 프레임의 축소를 도모한 액정 표시 장치를 얻을 수 있다.

Claims (17)

  1. 액정을 통해 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면에, 액정에 가까운 쪽으로부터 배향막, 전극, 절연막이 순차적으로 형성되고,
    상기 전극은, 상기 절연막에 형성된 오목부 내에 위치되고,
    전극의 두께를 H, 오목부로부터 돌출된 전극의 높이를 H1이라고 했을 경우,하기 수학식 1이 성립되는 것을 특징으로 하는 액정 표시 장치.
    <수학식 1>
    0≤(H-H1)/H≤0.5
  2. 삭제
  3. 제1항에 있어서,
    상기 절연막은, 액정에 가까운 쪽으로부터 제1 절연막과 제2 절연막이 순차적으로 적층된 2층 구조이며, 상기 제1 절연막은 유기 재료로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 제2 절연막과 상기 기판 간에 배선층을 갖고,상기 전극은, 상기 배선층과 교차하는 부분 이외의 부분에서 상기 제1 절연막에 형성된 오목부 내에 위치되는 것을 특징으로 하는 액정 표시 장치.
  5. 제3항에 있어서,
    상기 제2 절연막은, 무기재료로부터 이루어지는 것을 특징으로 하는 액정 표시 장치.
  6. 제3항에 있어서,
    상기 제1 절연막은, 아크릴계, 폴리이미드계, 노볼락계, 폴리이미드-에폭시 중합체 중 어느 것인 것을 특징으로 하는 액정 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020060118301A 2000-12-01 2006-11-28 액정 표시 장치 KR100848416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000367769A JP4667587B2 (ja) 2000-12-01 2000-12-01 液晶表示装置
JPJP-P-2000-00367769 2000-12-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086575A Division KR100813721B1 (ko) 2000-12-01 2004-10-28 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070028047A Division KR100767907B1 (ko) 2000-12-01 2007-03-22 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060128813A KR20060128813A (ko) 2006-12-14
KR100848416B1 true KR100848416B1 (ko) 2008-07-28

Family

ID=18838133

Family Applications (4)

Application Number Title Priority Date Filing Date
KR10-2001-0055281A KR100481345B1 (ko) 2000-12-01 2001-09-08 액정 표시 장치
KR1020040086575A KR100813721B1 (ko) 2000-12-01 2004-10-28 액정 표시 장치
KR1020060118301A KR100848416B1 (ko) 2000-12-01 2006-11-28 액정 표시 장치
KR1020070028047A KR100767907B1 (ko) 2000-12-01 2007-03-22 액정 표시 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR10-2001-0055281A KR100481345B1 (ko) 2000-12-01 2001-09-08 액정 표시 장치
KR1020040086575A KR100813721B1 (ko) 2000-12-01 2004-10-28 액정 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070028047A KR100767907B1 (ko) 2000-12-01 2007-03-22 액정 표시 장치

Country Status (4)

Country Link
US (2) US7164402B2 (ko)
JP (1) JP4667587B2 (ko)
KR (4) KR100481345B1 (ko)
TW (3) TWI297097B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075869A (ja) * 2001-09-05 2003-03-12 Toshiba Corp 平面表示素子
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
KR101157223B1 (ko) * 2003-10-29 2012-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
JP4108589B2 (ja) * 2003-11-05 2008-06-25 Nec液晶テクノロジー株式会社 液晶表示装置及びその製造方法
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
KR101134932B1 (ko) * 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
EP1979784B1 (en) 2006-01-31 2010-01-20 Casio Computer Co., Ltd. Liquid crystal display apparatus using an electric field substantially parallel to the substrate surfaces
JP4946135B2 (ja) * 2006-01-31 2012-06-06 カシオ計算機株式会社 液晶表示素子
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
JP2007316670A (ja) * 2007-08-17 2007-12-06 Nec Lcd Technologies Ltd 液晶表示装置
JP4712016B2 (ja) * 2007-11-01 2011-06-29 シャープ株式会社 アクティブマトリクス基板および表示装置
KR101286542B1 (ko) * 2008-05-21 2013-07-17 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
JP4709258B2 (ja) * 2008-08-25 2011-06-22 Nec液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP2010054871A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 表示装置
JP4702424B2 (ja) 2008-10-08 2011-06-15 カシオ計算機株式会社 液晶表示素子
CN102576169B (zh) * 2009-09-30 2014-12-03 夏普株式会社 电子装置、显示面板
US8018399B2 (en) * 2009-11-18 2011-09-13 Century Display(ShenZhen) Co., Ltd. Pixel array
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
JP5223904B2 (ja) * 2010-10-27 2013-06-26 カシオ計算機株式会社 液晶表示素子
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
JP6072522B2 (ja) * 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
TWI649606B (zh) * 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102222999B1 (ko) * 2013-12-26 2021-03-04 삼성디스플레이 주식회사 표시 장치
WO2017061169A1 (ja) 2015-10-07 2017-04-13 ソニー株式会社 調光駆動装置、撮像装置、調光駆動方法
TWI574394B (zh) * 2016-02-05 2017-03-11 友達光電股份有限公司 自發光型顯示器及其修補方法
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
CN106684036B (zh) * 2017-01-04 2019-07-16 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
JP2019174805A (ja) * 2018-03-29 2019-10-10 シャープ株式会社 液晶表示装置及び液晶表示装置の製造方法
JP7118722B2 (ja) * 2018-04-25 2022-08-16 株式会社ジャパンディスプレイ 液晶表示装置
JP7262348B2 (ja) * 2019-09-10 2023-04-21 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990063460A (ko) * 1997-12-25 1999-07-26 가네꼬 히사시 액정 표시 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173687A (en) 1988-06-22 1992-12-22 Seikosha Co., Ltd. Method for improving the gradational display of an active type liquid crystal display unit
US5191452A (en) * 1989-09-20 1993-03-02 Honeywell Inc. Active matrix liquid crystal display fabrication for grayscale
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JPH04162652A (ja) * 1990-10-25 1992-06-08 Nec Corp 半導体装置
JP3230010B2 (ja) * 1992-02-28 2001-11-19 キヤノン株式会社 液晶カラー表示装置
JPH05323365A (ja) 1992-05-19 1993-12-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
US5668650A (en) 1993-09-06 1997-09-16 Casio Computer Co., Ltd. Thin film transistor panel having an extended source electrode
JPH07239480A (ja) * 1994-03-01 1995-09-12 Hitachi Ltd 液晶表示基板
US5774099A (en) * 1995-04-25 1998-06-30 Hitachi, Ltd. Liquid crystal device with wide viewing angle characteristics
US6049369A (en) 1995-09-11 2000-04-11 Hitachi, Ltd. Parallel-field TFT LCD having reference electrodes and a conductive layer
JPH10228035A (ja) 1996-12-10 1998-08-25 Fujitsu Ltd 液晶表示装置及びその製造方法
JP3814365B2 (ja) * 1997-03-12 2006-08-30 シャープ株式会社 液晶表示装置
TW531686B (en) * 1997-04-11 2003-05-11 Hitachi Ltd Liquid crystal display device
JP3481074B2 (ja) * 1997-04-25 2003-12-22 松下電器産業株式会社 液晶表示素子
JP3282542B2 (ja) * 1997-05-27 2002-05-13 株式会社日立製作所 アクティブマトリックス型液晶表示装置
JP3107000B2 (ja) * 1997-06-30 2000-11-06 日本電気株式会社 液晶表示装置
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
KR100571032B1 (ko) * 1998-01-09 2006-04-13 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JPH11271813A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法
CN1267781C (zh) * 1998-03-19 2006-08-02 精工爱普生株式会社 采用开关元件的衬底、液晶和投影型显示装置及电子仪器
JP2000047256A (ja) * 1998-07-28 2000-02-18 Matsushita Electric Ind Co Ltd 液晶表示素子
JP3125872B2 (ja) * 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2000132135A (ja) * 1998-10-23 2000-05-12 Sharp Corp 表示装置並びに表示装置の駆動方法及び製造方法
KR100322969B1 (ko) * 1999-12-22 2002-02-01 주식회사 현대 디스플레이 테크놀로지 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990063460A (ko) * 1997-12-25 1999-07-26 가네꼬 히사시 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100767907B1 (ko) 2007-10-17
KR20060128813A (ko) 2006-12-14
US20020067322A1 (en) 2002-06-06
JP2002169179A (ja) 2002-06-14
KR20070038087A (ko) 2007-04-09
TWI297097B (en) 2008-05-21
US7551169B2 (en) 2009-06-23
KR20040108344A (ko) 2004-12-23
US20070075947A1 (en) 2007-04-05
TW200815887A (en) 2008-04-01
US7164402B2 (en) 2007-01-16
TWI315020B (en) 2009-09-21
TWI304144B (ko) 2008-12-11
TW200422731A (en) 2004-11-01
KR20020043156A (ko) 2002-06-08
JP4667587B2 (ja) 2011-04-13
KR100481345B1 (ko) 2005-04-07
KR100813721B1 (ko) 2008-03-13

Similar Documents

Publication Publication Date Title
KR100848416B1 (ko) 액정 표시 장치
KR100887325B1 (ko) 액정표시장치
EP1087255B1 (en) Liquid crystal display device
JP5379124B2 (ja) 液晶表示装置
JP5261237B2 (ja) 液晶表示パネル
JPH11183904A (ja) 液晶表示装置
US20120062451A1 (en) Liquid crystal display device
JP2017037135A (ja) 液晶表示装置
KR100446383B1 (ko) 프린지 필드 스위칭 액정표시장치
KR101208163B1 (ko) 액정 표시 장치
KR100469341B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20000057644A (ko) 개구율 향상에 적합한 횡전계 방식 액정 표시 장치
JP4441507B2 (ja) 液晶表示装置
JP2000162602A (ja) アクティブマトリクス型液晶表示装置
JP4112599B2 (ja) 液晶表示装置
KR100796493B1 (ko) 액정표시장치
JP3971782B2 (ja) 液晶表示装置
JPH1048672A (ja) アクティブマトリックス型液晶表示装置
JP2004157257A (ja) 表示装置用基板及びそれを備えた表示装置
JP2003280037A (ja) アクティブマトリクス型液晶表示装置
JP2005099881A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 12