JP4712016B2 - アクティブマトリクス基板および表示装置 - Google Patents
アクティブマトリクス基板および表示装置 Download PDFInfo
- Publication number
- JP4712016B2 JP4712016B2 JP2007285396A JP2007285396A JP4712016B2 JP 4712016 B2 JP4712016 B2 JP 4712016B2 JP 2007285396 A JP2007285396 A JP 2007285396A JP 2007285396 A JP2007285396 A JP 2007285396A JP 4712016 B2 JP4712016 B2 JP 4712016B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- trunk line
- line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
図1は、実施形態1にかかるアクティブマトリクス基板100を有する液晶パネル150の構成を示す図である。液晶パネル150は、表示装置の表示可能領域に対応するアクティブエリア1と、その周囲に設けられた額縁領域R0とを含む。このアクティブエリア1には、複数の画素21(図7参照)がアレイ状に配列されている。
VlcO=Vs−ΔV+VcsOp(CcsO/CpixO)−Vcom
となり、
TFT16bのドレインに接続された液晶容量ClcEと補助容量CcsEとの合計の容量をCpixEとすると、
VlcE=Vs−ΔV−VcsEp(CcsE/CpixE)−Vcom
となる。
VlcO=Vs−ΔV−Vcom
VlcE=Vs−ΔV−Vcom
VlcOrms=Vs−ΔV+(1/2)VcsOp(CcsO/CpixO)
−Vcom
VlcErms=Vs−ΔV−(1/2)VcsEp(CcsE/CpixE)
−Vcom
(ただし、(Vs−ΔV−Vcom)>>VcsOp(CcsO/CpixO)、 (Vs−ΔV−Vcom)>>VcsEp(CcsE/CpixE)時。)
となる。従って、これら実効値の差をΔVlc=VlcOrms−VlcErmsとすると、
ΔVlc=(1/2){VcsOp(CcsO/CpixO)
+VcsEp(CcsE/CpixE)}
となる。
ΔVlc=(1/2)(VcsOp+VcsEp)(Ccs/Cpix)
となる。図8に示したように、VcsOp=VcsEpで位相が180°異なっている場合には、VcsOp=VcsEp=Vcspとすると、
ΔVlc=Vcsp(Ccs/Cpix)
となり、VlcOの実効値は大きく、VlcEの実効値は小さくなる。
以下、本発明の実施形態2にかかるアクティブマトリクス基板について説明する。
A3=2.85mm、B3=150μm、C3=12.5mm、D3=25mm、E3=100mm(図3参照)
A4=2.33mm、B4=670μm、C4=12.5mm、D4=25mm、E4=100mm(図4参照)
A5=2.39mm、B5=200μm、C5=410μm、D5=11.8mm、E5=12.5mm、F5=25mm、G5=48.6mm(図10参照)
sum3(=A3+B3)=1673μm
sum4(=A4+B4)=2193μm,
sum5(=A5+B5+C5)=1974μm
となり、本発明の回路を適用することにより、従来よりも額縁幅を約220μmと狭くすることが可能である。
10b,20b CSE幹ライン
12a、12b 接続部
100 アクティブマトリクス基板
CSO 奇数番目の補助容量配線
CSE 偶数番目の補助容量配線
GL ゲートライン
a,b 屈曲箇所
Claims (6)
- アクティブエリアおよび前記アクティブエリアの周囲に設けられた額縁領域を有し、複数のスイッチング素子を備えるアクティブマトリクス基板であって、
基板と、
前記基板の前記額縁領域上において、互いに間隔を開け、かつ、隣接するように設けられた第1の幹ラインおよび第2の幹ラインであって、それぞれに別個に補助容量信号が供給される第1の幹ラインおよび第2の幹ラインと、
前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第1配線と、
前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第2配線と、
前記基板上で、それぞれが前記複数の第1配線と前記複数の第2配線のそれぞれの間に設けられて走査信号の供給される複数の第3配線とを備え、
前記複数の第1配線の前記実質的に平行な部分は前記複数の第2配線の前記実質的に平行な部分と実質的に平行であり、
前記複数の第1配線、前記複数の第2配線および前記複数の第3配線は互いに交差せず、
前記複数の第1配線のそれぞれは、第1の接続部において前記第1の幹ラインに電気的に接続され、前記複数の第2配線のそれぞれは、第2の接続部において前記第2の幹ラインに電気的に接続されており、
前記第2の接続部は、前記複数の第2配線の前記実質的に平行な部分における配線ピッチよりも短いピッチで設けられているアクティブマトリクス基板。 - 前記複数の第2配線のうちの少なくとも1つは、対応する前記第2の接続部に向かって屈曲している部分を含む請求項1に記載のアクティブマトリクス基板。
- 前記第3配線は、前記第1の幹ラインおよび第2の幹ラインと絶縁された状態で、前記第1の幹ラインおよび第2の幹ラインを横断するように延びている請求項1または2に記載のアクティブマトリクス基板。
- 請求項1から3のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板上に設けられた表示媒体層と
を備える表示装置。 - 前記表示媒体層は液晶層であり、
それぞれが、第1副画素および第2副画素を有する複数の画素が規定されており、
前記第1副画素の補助容量を形成するための補助容量対向電極は前記第1配線に接続されており、前記第2副画素の補助容量を形成するための補助容量対向電極は前記第2配線に接続されている請求項4に記載の表示装置。 - 前記第1副画素および前記第2副画素のそれぞれに対応して2つの前記スイッチング素子が設けられており、前記2つのスイッチング素子は、共通の走査線に供給される走査信号電圧によってオン/オフ制御され、前記2つのスイッチング素子がオン状態にあるときに、前記第1副画素および前記第2副画素のそれぞれが有する副画素電極および補助容量電極に、共通の信号線から表示信号電圧が供給される請求項5に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285396A JP4712016B2 (ja) | 2007-11-01 | 2007-11-01 | アクティブマトリクス基板および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007285396A JP4712016B2 (ja) | 2007-11-01 | 2007-11-01 | アクティブマトリクス基板および表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002178231A Division JP4050100B2 (ja) | 2002-06-19 | 2002-06-19 | アクティブマトリクス基板および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112171A JP2008112171A (ja) | 2008-05-15 |
JP4712016B2 true JP4712016B2 (ja) | 2011-06-29 |
Family
ID=39444680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007285396A Expired - Lifetime JP4712016B2 (ja) | 2007-11-01 | 2007-11-01 | アクティブマトリクス基板および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4712016B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7322795B2 (ja) | 2020-04-17 | 2023-08-08 | トヨタ紡織株式会社 | スライド装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8520157B2 (en) | 2008-09-19 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device |
KR101549291B1 (ko) * | 2012-10-25 | 2015-09-02 | 엘지디스플레이 주식회사 | 표시장치 |
KR102049520B1 (ko) * | 2012-12-21 | 2019-11-27 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713191A (ja) * | 1993-06-28 | 1995-01-17 | Casio Comput Co Ltd | アクティブマトリックス液晶表示素子 |
JPH11326933A (ja) * | 1998-05-19 | 1999-11-26 | Hitachi Ltd | 液晶表示装置 |
JP2002156644A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
-
2007
- 2007-11-01 JP JP2007285396A patent/JP4712016B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713191A (ja) * | 1993-06-28 | 1995-01-17 | Casio Comput Co Ltd | アクティブマトリックス液晶表示素子 |
JPH11326933A (ja) * | 1998-05-19 | 1999-11-26 | Hitachi Ltd | 液晶表示装置 |
JP2002156644A (ja) * | 2000-11-21 | 2002-05-31 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7322795B2 (ja) | 2020-04-17 | 2023-08-08 | トヨタ紡織株式会社 | スライド装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008112171A (ja) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4050100B2 (ja) | アクティブマトリクス基板および表示装置 | |
JP5190583B2 (ja) | 液晶表示装置 | |
US10424600B2 (en) | Liquid crystal display device | |
JP5191639B2 (ja) | 液晶表示装置 | |
US8941572B2 (en) | Liquid crystal panel and liquid crystal display device having the same | |
US20190287476A1 (en) | Display panel with compensation capacitors | |
US9916801B2 (en) | Pixel structure and display device for dot inversion, and driving method of display device | |
US9659541B2 (en) | Display panel, display device, and driving method of display device | |
JP5330535B2 (ja) | 表示装置 | |
KR20100075023A (ko) | 표시 장치 | |
US10466554B2 (en) | Connection wiring configuration for an array substrate, display panel and display device | |
US8937699B2 (en) | Liquid crystal display | |
US10048554B2 (en) | Liquid crystal display and repairing method thereof | |
JP4712016B2 (ja) | アクティブマトリクス基板および表示装置 | |
WO2010007824A1 (ja) | 表示装置 | |
JP6906066B2 (ja) | 液晶表示パネル及び装置 | |
US8004625B2 (en) | Active matrix substrate with pre-charge components and liquid crystal display panel thereof | |
JP4152708B2 (ja) | アクティブマトリクス基板およびその製造方法並びに液晶表示装置 | |
JP2010139776A (ja) | 液晶表示装置 | |
JP5509179B2 (ja) | 液晶表示装置 | |
KR20130016922A (ko) | 액정 표시장치 | |
US8976100B2 (en) | Liquid crystal display having a transition from splay alignment to bend alignment and driving method thereof | |
JP2009180916A (ja) | 薄膜トランジスタアレイ基板、及び表示装置 | |
KR100922296B1 (ko) | 액정표시장치 | |
KR20060130882A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |