JP2000047256A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2000047256A JP2000047256A JP21263198A JP21263198A JP2000047256A JP 2000047256 A JP2000047256 A JP 2000047256A JP 21263198 A JP21263198 A JP 21263198A JP 21263198 A JP21263198 A JP 21263198A JP 2000047256 A JP2000047256 A JP 2000047256A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- common electrode
- layer
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 画素電極と共通電極とを同一層上に配置する
ことにより、表示ムラを防止し、かつ液晶層に印加され
る電界の低下を防止することができる液晶表示素子を提
供する。 【解決手段】 第１のガラス基板１０９の主平面上に、
マトリクス状に配置された走査電極１０１と信号電極１
０２と、画素電極１０４と、画素電極１０４に咬合して
配置された第２の共通電極１０６とを備え、画素電極１
０４と第２の共通電極１０６とは、同一層上に配置さ
れ、その上に平滑層として絶縁層１０８が形成されてい
る。このことにより、基板上の段差を抑えることがで
き、ギャップの不均一による表示ムラを防止することが
でき、かつ共通電極と液晶層との間の距離を抑えること
ができるので、液晶層に印加される電界の低下を防止す
ることができる。
ことにより、表示ムラを防止し、かつ液晶層に印加され
る電界の低下を防止することができる液晶表示素子を提
供する。 【解決手段】 第１のガラス基板１０９の主平面上に、
マトリクス状に配置された走査電極１０１と信号電極１
０２と、画素電極１０４と、画素電極１０４に咬合して
配置された第２の共通電極１０６とを備え、画素電極１
０４と第２の共通電極１０６とは、同一層上に配置さ
れ、その上に平滑層として絶縁層１０８が形成されてい
る。このことにより、基板上の段差を抑えることがで
き、ギャップの不均一による表示ムラを防止することが
でき、かつ共通電極と液晶層との間の距離を抑えること
ができるので、液晶層に印加される電界の低下を防止す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＶ・ＯＡ機器等
の平面ディスプレイ用として用いるアクティブマトリク
ス型の液晶表示素子に関する。
の平面ディスプレイ用として用いるアクティブマトリク
ス型の液晶表示素子に関する。
【０００２】
【従来の技術】現在、液晶表示素子は、ビデオカメラの
ビューファインダー、ポケットＴＶ、さらには高精細投
写型ＴＶ、パソコン、ワープロ等の情報表示端末等の種
々の分野で応用されており、開発、商品化が活発に行わ
れている。特に、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）を用いたアクティブマトリクス型の液晶
表示装置は、大容量の表示を行っても高いコントラスト
が保たれるという大きな利点を持っている。このため、
市場要望が極めて高く、ラップトップパソコンやノート
パソコン、さらには、エンジニアリングワークステーシ
ョン用の大型・大容量フルカラーディスプレイの本命と
して開発、商品化が盛んである。
ビューファインダー、ポケットＴＶ、さらには高精細投
写型ＴＶ、パソコン、ワープロ等の情報表示端末等の種
々の分野で応用されており、開発、商品化が活発に行わ
れている。特に、スイッチング素子として薄膜トランジ
スタ（ＴＦＴ）を用いたアクティブマトリクス型の液晶
表示装置は、大容量の表示を行っても高いコントラスト
が保たれるという大きな利点を持っている。このため、
市場要望が極めて高く、ラップトップパソコンやノート
パソコン、さらには、エンジニアリングワークステーシ
ョン用の大型・大容量フルカラーディスプレイの本命と
して開発、商品化が盛んである。
【０００３】このようなアクティブマトリクス型の液晶
表示装置において、広く用いられている方式として、Ｔ
Ｎ（Twisted Nematic）方式がある。ＴＮ方式とは、液
晶層を狭持する電極基板間で液晶分子が９０゜捻れた構
造をとるパネルを２枚の偏光板によりはさんだものであ
る。２枚の偏光板は互いの偏光軸方向が直交し、一方の
偏光板はその偏光軸が一方の基板に接している液晶分子
の長軸方向と平行か垂直になるように配置されている。
表示装置において、広く用いられている方式として、Ｔ
Ｎ（Twisted Nematic）方式がある。ＴＮ方式とは、液
晶層を狭持する電極基板間で液晶分子が９０゜捻れた構
造をとるパネルを２枚の偏光板によりはさんだものであ
る。２枚の偏光板は互いの偏光軸方向が直交し、一方の
偏光板はその偏光軸が一方の基板に接している液晶分子
の長軸方向と平行か垂直になるように配置されている。
【０００４】電圧無印加の場合は白表示であるが、２枚
の基板間すなわち液晶パネルに対して垂直方向に電圧を
印加していくと、徐々に光透過率が低下して黒表示とな
る。このような表示特性が得られるのは、液晶パネルに
電圧を印加すると液晶分子は捻れ構造をほどきながら電
界の向きに配列しようとし、このために分子の配列状態
が変化し、偏光状態が変わり、光の透過率が変調される
からである。
の基板間すなわち液晶パネルに対して垂直方向に電圧を
印加していくと、徐々に光透過率が低下して黒表示とな
る。このような表示特性が得られるのは、液晶パネルに
電圧を印加すると液晶分子は捻れ構造をほどきながら電
界の向きに配列しようとし、このために分子の配列状態
が変化し、偏光状態が変わり、光の透過率が変調される
からである。
【０００５】しかし同じ分子配列状態でも、液晶パネル
に入射してくる光の入射方向によって透過光の偏光状態
は変化するので、入射方向に対応して光の透過率は異な
ってくる。すなわち液晶パネルの特性は視角依存性を持
つ。この視角特性は主視角方向（液晶層の中間層におけ
る液晶分子の長軸方向）に対し視点を斜めに傾けると輝
度の逆転現象を引き起こし、液晶パネルの画質上、重要
な課題となっている。
に入射してくる光の入射方向によって透過光の偏光状態
は変化するので、入射方向に対応して光の透過率は異な
ってくる。すなわち液晶パネルの特性は視角依存性を持
つ。この視角特性は主視角方向（液晶層の中間層におけ
る液晶分子の長軸方向）に対し視点を斜めに傾けると輝
度の逆転現象を引き起こし、液晶パネルの画質上、重要
な課題となっている。
【０００６】従来より、この課題を解決するために、各
種の方式が提案され、開発されている。特に、近年注目
されている方式として、ＩＰＳ（In-Plane Switchin
g）方式があり、例えば特公昭６３−２１９０７号公報
や特開平６−１６０８７８号公報に提案されている。
種の方式が提案され、開発されている。特に、近年注目
されている方式として、ＩＰＳ（In-Plane Switchin
g）方式があり、例えば特公昭６３−２１９０７号公報
や特開平６−１６０８７８号公報に提案されている。
【０００７】ＩＰＳ方式とは、ＴＮ型液晶表示方式のよ
うに基板垂直方向に電界を印加するのではなく、主平面
上に形成された画素電極と共通配線電極を互いに櫛状に
咬合して配置し、それらの間に電圧を印加し、液晶に印
加する方向をガラス基板に対してほぼ平行な方向とし、
液晶分子の配列方向をガラス基板に対して平行な平面上
で制御する方式である。
うに基板垂直方向に電界を印加するのではなく、主平面
上に形成された画素電極と共通配線電極を互いに櫛状に
咬合して配置し、それらの間に電圧を印加し、液晶に印
加する方向をガラス基板に対してほぼ平行な方向とし、
液晶分子の配列方向をガラス基板に対して平行な平面上
で制御する方式である。
【０００８】図３に、一般的なＩＰＳ方式の液晶表示素
子の一例の構成図を示す。第１のガラス基板１上には、
走査電極２及び共通電極３が形成されている。走査電極
２と共通電極３とは同一層で、同一の形成工程で形成さ
れる。走査電極２、共通電極３上には、絶縁層４が形成
されている。絶縁層４には、ＳｉＮｘ（窒化シリコン）
またはＳｉＮｘを含む積層構造が一般的によく用いられ
ている。絶縁層４上には、同一の形成工程で形成された
信号電極５と画素電極６とが配置されている。
子の一例の構成図を示す。第１のガラス基板１上には、
走査電極２及び共通電極３が形成されている。走査電極
２と共通電極３とは同一層で、同一の形成工程で形成さ
れる。走査電極２、共通電極３上には、絶縁層４が形成
されている。絶縁層４には、ＳｉＮｘ（窒化シリコン）
またはＳｉＮｘを含む積層構造が一般的によく用いられ
ている。絶縁層４上には、同一の形成工程で形成された
信号電極５と画素電極６とが配置されている。
【０００９】スイッチング素子７によって、信号電極５
と画素電極６とが電気的に接続される。スイッチング素
子７の半導体層としては、主にａ−Ｓｉが用いられてい
る。第１のガラス基板とこれと対向する第２のガラス基
板９との間には、液晶層８が挟持されている。第１のガ
ラス基板上の各層の図示を分かり易くするために、液晶
分子の図示は省略した。
と画素電極６とが電気的に接続される。スイッチング素
子７の半導体層としては、主にａ−Ｓｉが用いられてい
る。第１のガラス基板とこれと対向する第２のガラス基
板９との間には、液晶層８が挟持されている。第１のガ
ラス基板上の各層の図示を分かり易くするために、液晶
分子の図示は省略した。
【００１０】本方式では、液晶層８の液晶分子の配列方
向は、共通電極３に印可される共通電極電圧と、スイッ
チング素子７を介して信号電極５から画素電極６に供給
される画素電極電圧との間で第１のガラス基板１にほぼ
平行に発生する電界によって制御される。
向は、共通電極３に印可される共通電極電圧と、スイッ
チング素子７を介して信号電極５から画素電極６に供給
される画素電極電圧との間で第１のガラス基板１にほぼ
平行に発生する電界によって制御される。
【００１１】
【発明が解決しようとする課題】しかしながら、前記の
ような従来のＩＰＳ方式では、上下２枚のガラス基板に
よって挟持された液晶層の厚み（ギャップ）に対する精
度の要求が厳しく、面内のギャップの不均一は表示ムラ
の要因となっていた。
ような従来のＩＰＳ方式では、上下２枚のガラス基板に
よって挟持された液晶層の厚み（ギャップ）に対する精
度の要求が厳しく、面内のギャップの不均一は表示ムラ
の要因となっていた。
【００１２】このようなギャップの不均一による表示ム
ラを防止するには、薄膜トランジスタを形成している第
１のガラス基板上に平坦化層である絶縁層を形成し平坦
性を向上させることが有効である。この場合、前記のよ
うな従来のＩＰＳ方式では共通電極３は、画素電極６が
配置されている絶縁層４の下層部に配置されているの
で、絶縁層４上の平坦化層の膜厚が厚くなると、液晶層
に印可される電界が低下していくという問題があった。
ラを防止するには、薄膜トランジスタを形成している第
１のガラス基板上に平坦化層である絶縁層を形成し平坦
性を向上させることが有効である。この場合、前記のよ
うな従来のＩＰＳ方式では共通電極３は、画素電極６が
配置されている絶縁層４の下層部に配置されているの
で、絶縁層４上の平坦化層の膜厚が厚くなると、液晶層
に印可される電界が低下していくという問題があった。
【００１３】本発明は、前記のような従来の問題を解決
するものであり、画素電極と共通電極とを同一層上に配
置することにより、ギャップの不均一による表示ムラを
防止し、かつ液晶層に印加される電界の低下を防止する
ことができる液晶表示素子を提供することを目的とす
る。
するものであり、画素電極と共通電極とを同一層上に配
置することにより、ギャップの不均一による表示ムラを
防止し、かつ液晶層に印加される電界の低下を防止する
ことができる液晶表示素子を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示素子は、第１のガラス基板と第２
のガラス基板との間に挟持された液晶層と、前記第１の
ガラス基板の主平面上に、マトリクス状に配置された走
査電極と信号電極と、前記走査電極と前記信号電極との
各交差部に対応して配置された画素電極と、前記画素電
極に咬合して配置された共通電極とを備え、前記画素電
極と前記共通電極との間に前記主平面にほぼ平行な電界
を発生させることによって光学特性を制御する液晶表示
素子であって、前記画素電極と前記画素電極に咬合して
配置された共通電極とは、同一層上に配置され、その上
に前記液晶層の下の平滑層として絶縁層が形成されてい
ることを特徴とする。
に、本発明の液晶表示素子は、第１のガラス基板と第２
のガラス基板との間に挟持された液晶層と、前記第１の
ガラス基板の主平面上に、マトリクス状に配置された走
査電極と信号電極と、前記走査電極と前記信号電極との
各交差部に対応して配置された画素電極と、前記画素電
極に咬合して配置された共通電極とを備え、前記画素電
極と前記共通電極との間に前記主平面にほぼ平行な電界
を発生させることによって光学特性を制御する液晶表示
素子であって、前記画素電極と前記画素電極に咬合して
配置された共通電極とは、同一層上に配置され、その上
に前記液晶層の下の平滑層として絶縁層が形成されてい
ることを特徴とする。
【００１５】前記のような液晶表示素子によれば、画素
電極と共通電極とが同一層に形成され、その上に平滑層
が形成されているので、ギャップの不均一による表示ム
ラを防止し、かつ液晶層に印加される電界の低下を防止
することができる。
電極と共通電極とが同一層に形成され、その上に平滑層
が形成されているので、ギャップの不均一による表示ム
ラを防止し、かつ液晶層に印加される電界の低下を防止
することができる。
【００１６】前記液晶表示素子においては、前記共通電
極は第１の共通電極と第２の共通電極とで形成され、前
記走査電極と前記第１の共通電極とが同一面上に配置さ
れ、その上に前記画素電極と前記第２の共通電極とが同
一層上に配置され、前記第１の共通電極と前記第２の共
通電極とは、電気的に短絡していることが好ましい。前
記のような液晶表示素子によれば、共通電極を画素電極
へ咬合して配置することが容易になる。
極は第１の共通電極と第２の共通電極とで形成され、前
記走査電極と前記第１の共通電極とが同一面上に配置さ
れ、その上に前記画素電極と前記第２の共通電極とが同
一層上に配置され、前記第１の共通電極と前記第２の共
通電極とは、電気的に短絡していることが好ましい。前
記のような液晶表示素子によれば、共通電極を画素電極
へ咬合して配置することが容易になる。
【００１７】また、前記画素電極と前記第２の共通電極
とが配置されている層が絶縁層で、前記絶縁層に形成さ
れた開口部を介して前記第１の共通電極と前記第２の共
通電極とが電気的に短絡していることが好ましい。
とが配置されている層が絶縁層で、前記絶縁層に形成さ
れた開口部を介して前記第１の共通電極と前記第２の共
通電極とが電気的に短絡していることが好ましい。
【００１８】また、前記第１の共通電極は、前記走査電
極の形成工程で形成され、前記第２の共通電極は、前記
画素電極の形成工程で形成されていることが好ましい。
また、前記画素電極に、前記走査電極と対向する付加容
量が形成されていることが好ましい。前記のような液晶
表示素子によれば、液晶セルの電位保持特性を改善する
ことができる。
極の形成工程で形成され、前記第２の共通電極は、前記
画素電極の形成工程で形成されていることが好ましい。
また、前記画素電極に、前記走査電極と対向する付加容
量が形成されていることが好ましい。前記のような液晶
表示素子によれば、液晶セルの電位保持特性を改善する
ことができる。
【００１９】
【発明の実施の形態】以下、本発明に係る液晶表示素子
の一実施形態について、図面を参照しながら説明する。
図１は、本発明の液晶表示素子の一実施形態の薄膜トラ
ンジスタアレイ基板の構成を示す平面図を示している。
図２は、本発明の液晶表示素子の一実施形態の断面図を
示している。図２では、薄膜トランジスタ１０５部、共
通電極１０３部、付加容量１０７部の断面を示してい
る。図１に示した液晶表示素子も、各部の断面構造は、
図２に示したものと同様である。
の一実施形態について、図面を参照しながら説明する。
図１は、本発明の液晶表示素子の一実施形態の薄膜トラ
ンジスタアレイ基板の構成を示す平面図を示している。
図２は、本発明の液晶表示素子の一実施形態の断面図を
示している。図２では、薄膜トランジスタ１０５部、共
通電極１０３部、付加容量１０７部の断面を示してい
る。図１に示した液晶表示素子も、各部の断面構造は、
図２に示したものと同様である。
【００２０】以下、図２に示した液晶表示素子を製造工
順に説明する。まず、第１のガラス基板１０９の同一平
面上に、走査電極１０１及び第１の共通電極１０３を形
成した。これら両配線は、アルミニウムを主成分とする
金属薄膜で、図に示したような形状をフォトリソグラフ
ィー法によって形成した。これら両電極に使用する金属
材料は、アルミニウム系金属に限らず、他の金属材料で
もよい。また、単層膜でも多層膜でもよい。
順に説明する。まず、第１のガラス基板１０９の同一平
面上に、走査電極１０１及び第１の共通電極１０３を形
成した。これら両配線は、アルミニウムを主成分とする
金属薄膜で、図に示したような形状をフォトリソグラフ
ィー法によって形成した。これら両電極に使用する金属
材料は、アルミニウム系金属に限らず、他の金属材料で
もよい。また、単層膜でも多層膜でもよい。
【００２１】次に、絶縁層１１０を、前記アルミニウム
膜の陽極酸化層と窒化シリコン（ＳｉＮｘ）とで形成し
た。絶縁層１１０上には、半導体層としてのアモルファ
スシリコンを積層した。さらに、第１の共通電極１０３
上の絶縁層１１０すなわち陽極酸化層と窒化シリコンの
層の一部分を取り除き、第１の共通電極１０３上の絶縁
層１１０に、絶縁層除去部分である開口部１１１を形成
した。その後スパッタリング法によって堆積させたアル
ミニウム／チタン（Ａｌ／Ｔｉ）の２層を絶縁層１１０
上に堆積させ、ドライエッチングによって信号電極１０
２及び画素電極１０４をパターン形成した。
膜の陽極酸化層と窒化シリコン（ＳｉＮｘ）とで形成し
た。絶縁層１１０上には、半導体層としてのアモルファ
スシリコンを積層した。さらに、第１の共通電極１０３
上の絶縁層１１０すなわち陽極酸化層と窒化シリコンの
層の一部分を取り除き、第１の共通電極１０３上の絶縁
層１１０に、絶縁層除去部分である開口部１１１を形成
した。その後スパッタリング法によって堆積させたアル
ミニウム／チタン（Ａｌ／Ｔｉ）の２層を絶縁層１１０
上に堆積させ、ドライエッチングによって信号電極１０
２及び画素電極１０４をパターン形成した。
【００２２】このような、信号電極１０２及び画素電極
１０４のパターン形成工程で、第２の共通電極１０６を
パターン形成した。すなわち、信号電極１０２、画素電
極１０４、及び第２の共通電極１０６は、同一の形成工
程で形成した。開口部１１１に第２の共通電極１０６の
層が形成されることにより、第２の共通電極１０６と第
１の共通電極１０３とは、電気的に短絡する。第２の共
通電極１０６のパターンは、第２の共通電極１０６と画
素電極１０４とが咬合するパターン（図１）とした。
１０４のパターン形成工程で、第２の共通電極１０６を
パターン形成した。すなわち、信号電極１０２、画素電
極１０４、及び第２の共通電極１０６は、同一の形成工
程で形成した。開口部１１１に第２の共通電極１０６の
層が形成されることにより、第２の共通電極１０６と第
１の共通電極１０３とは、電気的に短絡する。第２の共
通電極１０６のパターンは、第２の共通電極１０６と画
素電極１０４とが咬合するパターン（図１）とした。
【００２３】以上のような工程を経て、スイッチング素
子１０５である薄膜トランジスタも形成した。本実施形
態では、画素電極１０４及び第２の共通電極１０６の線
幅は５μｍとした。また、画素電極１０４には、走査電
極１０１と対向する付加容量１０７を形成した。付加容
量１０７は、それに対応する走電極査配線１０１の１ラ
イン前との間で形成したが、１ライン後の走査電極、ま
たは第１の共通電極との間で形成してもよく、特に限定
をするものではない。付加容量１０７により、液晶セル
の電位保持特性を改善することができる。
子１０５である薄膜トランジスタも形成した。本実施形
態では、画素電極１０４及び第２の共通電極１０６の線
幅は５μｍとした。また、画素電極１０４には、走査電
極１０１と対向する付加容量１０７を形成した。付加容
量１０７は、それに対応する走電極査配線１０１の１ラ
イン前との間で形成したが、１ライン後の走査電極、ま
たは第１の共通電極との間で形成してもよく、特に限定
をするものではない。付加容量１０７により、液晶セル
の電位保持特性を改善することができる。
【００２４】最後に、平坦化のための絶縁層１０８を形
成した。本実施形態では絶縁層１０８としてアクリル系
の材料を約０．５μｍの膜厚で形成した。これによっ
て、アレイ基板の段差を０．１μｍ以下に抑えることが
できた。
成した。本実施形態では絶縁層１０８としてアクリル系
の材料を約０．５μｍの膜厚で形成した。これによっ
て、アレイ基板の段差を０．１μｍ以下に抑えることが
できた。
【００２５】本実施形態の薄膜トランジスタアレイ基板
を用いて大型の液晶表示素子を作成したところ、ギャッ
プの面内分布を０．０２μｍ以下に抑えることができ、
表示の均一性も極めて良好であることが確認できた。さ
らに、画素電極と第２の共通電極とを薄膜トランジスタ
アレイ基板の上層の同一層上に形成したことによって、
第２の共通電極と液晶層との間の距離を抑えることがで
きたので、電圧ロスを発生させることなく液晶表示素子
を駆動できることも確認できた。
を用いて大型の液晶表示素子を作成したところ、ギャッ
プの面内分布を０．０２μｍ以下に抑えることができ、
表示の均一性も極めて良好であることが確認できた。さ
らに、画素電極と第２の共通電極とを薄膜トランジスタ
アレイ基板の上層の同一層上に形成したことによって、
第２の共通電極と液晶層との間の距離を抑えることがで
きたので、電圧ロスを発生させることなく液晶表示素子
を駆動できることも確認できた。
【００２６】
【発明の効果】以上のように、本発明の液晶表示素子に
よれば、画素電極と画素電極に咬合して配置された共通
電極とは、同一層上に配置し、その上に前記液晶層の下
の平滑層として絶縁層を形成することにより、ギャップ
の不均一による表示ムラを防止し、かつ液晶層に印加さ
れる電界の低下を防止することができ、画像品質を向上
させることができる。
よれば、画素電極と画素電極に咬合して配置された共通
電極とは、同一層上に配置し、その上に前記液晶層の下
の平滑層として絶縁層を形成することにより、ギャップ
の不均一による表示ムラを防止し、かつ液晶層に印加さ
れる電界の低下を防止することができ、画像品質を向上
させることができる。
【図１】本発明の液晶表示素子の一実施形態の薄膜トラ
ンジスタアレイ基板の構成を示す平面図
ンジスタアレイ基板の構成を示す平面図
【図２】本発明の液晶表示素子の一実施形態の断面図
【図３】従来の横電界方式（ＩＰＳ）の液晶表示素子の
一例の構成図。
一例の構成図。
１０１ 走査電極 １０２ 信号電極 １０３ 第１の共通電極 １０４ 画素電極 １０５ 薄膜トランジスタ素子 １０６ 第２の共通電極 １０７ 付加容量 １０８，１１０ 絶縁層 １０９ ガラス基板 １１１ 開口部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JB05 JB14 JB24 JB33 JB56 JB58 JB64 JB68 KA18 KB04 KB22 MA05 MA13 MA19 MA24 MA37 NA01 NA19 5C094 AA03 AA04 AA12 BA03 BA44 CA14 DA13 EA04 FA01
Claims (5)
- 【請求項１】 第１のガラス基板と第２のガラス基板と
の間に挟持された液晶層と、前記第１のガラス基板の主
平面上に、マトリクス状に配置された走査電極と信号電
極と、前記走査電極と前記信号電極との各交差部に対応
して配置された画素電極と、前記画素電極に咬合して配
置された共通電極とを備え、前記画素電極と前記共通電
極との間に前記主平面にほぼ平行な電界を発生させるこ
とによって光学特性を制御する液晶表示素子であって、
前記画素電極と前記画素電極に咬合して配置された共通
電極とは、同一層上に配置され、その上に前記液晶層の
下の平滑層として絶縁層が形成されていることを特徴と
する液晶表示素子。 - 【請求項２】 前記共通電極は第１の共通電極と第２の
共通電極とで形成され、前記走査電極と前記第１の共通
電極とが同一面上に配置され、その上に前記画素電極と
前記第２の共通電極とが同一層上に配置され、前記第１
の共通電極と前記第２の共通電極とは、電気的に短絡し
ている請求項１に記載の液晶表示素子。 - 【請求項３】 前記画素電極と前記第２の共通電極とが
配置されている層が絶縁層で、前記絶縁層に形成された
開口部を介して前記第１の共通電極と前記第２の共通電
極とが電気的に短絡している請求項２に記載の液晶表示
素子。 - 【請求項４】 前記第１の共通電極は、前記走査電極の
形成工程で形成され、前記第２の共通電極は、前記画素
電極の形成工程で形成されている請求項２または３に記
載の液晶表示素子。 - 【請求項５】 前記画素電極に、前記走査電極と対向す
る付加容量が形成されている請求項１から４のいずれか
に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263198A JP2000047256A (ja) | 1998-07-28 | 1998-07-28 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21263198A JP2000047256A (ja) | 1998-07-28 | 1998-07-28 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000047256A true JP2000047256A (ja) | 2000-02-18 |
Family
ID=16625869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21263198A Pending JP2000047256A (ja) | 1998-07-28 | 1998-07-28 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000047256A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
| JP2007183583A (ja) * | 2005-12-05 | 2007-07-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7773182B2 (en) | 2005-12-05 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
-
1998
- 1998-07-28 JP JP21263198A patent/JP2000047256A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169179A (ja) * | 2000-12-01 | 2002-06-14 | Hitachi Ltd | 液晶表示装置 |
| JP2007183583A (ja) * | 2005-12-05 | 2007-07-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7773182B2 (en) | 2005-12-05 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7880848B2 (en) | 2005-12-05 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8164729B2 (en) | 2005-12-05 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2013047857A (ja) * | 2005-12-05 | 2013-03-07 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| TWI402583B (zh) * | 2005-12-05 | 2013-07-21 | Semiconductor Energy Lab | 液晶顯示裝置及包括多個像素的液晶顯示裝置 |
| US8619227B2 (en) | 2005-12-05 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2014063193A (ja) * | 2005-12-05 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014232334A (ja) * | 2005-12-05 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9235090B2 (en) | 2005-12-05 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2016040637A (ja) * | 2005-12-05 | 2016-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9316881B2 (en) | 2005-12-05 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2017054152A (ja) * | 2005-12-05 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9823526B2 (en) | 2005-12-05 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9904127B2 (en) | 2005-12-05 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10054830B2 (en) | 2005-12-05 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI661254B (zh) * | 2005-12-05 | 2019-06-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及包括多個像素的液晶顯示裝置 |
| US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246980B1 (ko) | 액티브 매트릭스형 액정표시소자 | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| JPH0728063A (ja) | 液晶表示装置 | |
| JP3204912B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3795235B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US20100259469A1 (en) | Liquid crystal display panel and liquid crystal display device | |
| JP4036498B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US8064026B2 (en) | Liquid crystal display device with the pixel electrode being electrically coupled to the active element via a portion defining a clearance between the counter electrodes | |
| JP3481074B2 (ja) | 液晶表示素子 | |
| KR20020041776A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0954341A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2856188B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3522095B2 (ja) | 液晶表示素子 | |
| JP3730940B2 (ja) | 液晶表示装置及びその製造方法及びその駆動方法 | |
| US20060109408A1 (en) | Liquid crystal display apparatus | |
| JP2000047256A (ja) | 液晶表示素子 | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2008157997A (ja) | 液晶装置及び電子機器 | |
| JP2000035590A (ja) | 液晶表示素子およびその製造方法 | |
| JP3759426B2 (ja) | 液晶表示素子 | |
| JP3592704B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3429411B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2000056336A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP4215708B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2945893B1 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040206 |