KR100814049B1 - 질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법 - Google Patents

질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법 Download PDF

Info

Publication number
KR100814049B1
KR100814049B1 KR1020010047740A KR20010047740A KR100814049B1 KR 100814049 B1 KR100814049 B1 KR 100814049B1 KR 1020010047740 A KR1020010047740 A KR 1020010047740A KR 20010047740 A KR20010047740 A KR 20010047740A KR 100814049 B1 KR100814049 B1 KR 100814049B1
Authority
KR
South Korea
Prior art keywords
atmosphere
semiconductor layer
nitride compound
compound semiconductor
heat treatment
Prior art date
Application number
KR1020010047740A
Other languages
English (en)
Other versions
KR20020013728A (ko
Inventor
다케야모토노부
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020013728A publication Critical patent/KR20020013728A/ko
Application granted granted Critical
Publication of KR100814049B1 publication Critical patent/KR100814049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

질화물 화합물 반도체층의 열처리 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을 200℃ 이상 400℃ 미만의 온도로 100분 이상 가열한다.
p형 불순물, 질화물 화합물 반도체층, 반도체 소자, 산소 가스, 수증기.

Description

질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의 제조 방법 {METHOD OF HEAT-TREATING NITRIDE COMPOUND SEMICONDUCTOR LAYER AND METHOD OF PRODUCING SEMICONDUCTOR DEVICE}
도 1은 385℃, 415℃ 및 485℃인 가열 온도(T)의 홀(hole) 계수 측정 결과에 따른 캐리어 농도를 나타내는 그래프이다.
도 2는 385℃, 415℃ 및 485℃인 가열 온도(T)의 전기 저항률을 나타내는 그래프이다.
도 3은 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도(C)를 변경시켰을 때의 가열 온도(T)와 가열 시간(t) 간의 관계를 나타내는 그래프이다.
도 4는 반도체 레이저(레이저 다이오드, LD)의 모식적인 단면도이다.
본 발명은 질화물(窒化物) 화합물 반도체층의 열처리 방법 및 반도체 소자의 제조 방법에 관한 것이다.
최근, GaN, AlGaN 혼정(混晶) 및 AlInGaN 혼정 등의 질화 갈륨계 화합물 반도체가 가시 영역으로부터 자외선 영역까지 발광할 수 있는 반도체 소자의 구성 재 료로서 유망시되고 있다. 특히, 질화 갈륨계 화합물 반도체를 사용한 발광 다이오드(LED: Light Emitting Diode)가 실용화된 이래, 질화 갈륨계 화합물 반도체 소자가 크게 주목받고 있다. 또, 질화 갈륨계 화합물 반도체를 사용한 반도체 레이저(LD: Laser Diode)의 실현도 보고되어 있어, 광 디스크 장치의 광원을 비롯한 응용이 기대되고 있다.
그런데, p형 불순물이 첨가된 질화 갈륨계 화합물 반도체층을 기상(氣相) 성장법에 따라 형성했을 때, 그대로는 이러한 질화 갈륨계 화합물 반도체층은 p형으로 되지 않고, 저항률이 108Ω·cm 이상 고저항의 반절연성층, 즉 i형 화합물 반도체층으로 되어 버린다.
이와 같은 고저항의 i형 화합물 반도체층을 저(低)저항화하여, p형 화합물 반도체층으로 하기 위한 수단이, 예를 들면, 일본국 특개평 2(1990)-257679호 공보로부터 공지된다. 이 특허 공개 공보에 개시된 기술에서는, p형 불순물로서 Mg를 도핑하여 얻어진 i형 질화 갈륨계 화합물 반도체층의 표면에 전자선을 조사(照射)함으로써, 질화 갈륨계 화합물 반도체층의 표면을 저저항화한다. 그러나, 이와 같은 방법에서는, 질화 갈륨계 화합물 반도체층의 표면만 저저항화할 수 있고, 더욱이 전자선을 주사(走査)하기 위해 긴 처리 시간을 요하며, 나아가서는 웨이퍼면 내에서 질화 갈륨계 화합물 반도체층을 균일하게 저저항화하는 것이 곤란하다고 하는 문제를 가진다.
일본국 특허 공보 제2540791호에는, 기상 성장법에 의해 p형 불순물이 도프된 질화 갈륨계 화합물 반도체를 성장시킨 후, 400℃ 이상, 실용적인 캐리어 농도를 얻기 위해서는 600℃ 이상의 온도로 열처리하는 기술이 개시되어 있다. 그리고, 열처리 분위기는 NH3이나 H2라고 하는 수소 원자를 함유하지 않은 진공 또는 불활성 가스 분위기이며, 가열 시간은 10~20분 정도이다.
그런데, 반도체 레이저(LD)를 제조하는 경우, 가열 온도가 높을수록, 예를 들면, Mg 등 p형 불순물의 확산이 발생하기 쉬워지고, 또 In의 확산에 의한 초격자(超格子) 구조에서의 계면의 가파름이 붕괴되기 쉬워진다고 생각되어, 예를 들면, 임계 전압(Ith)의 증가, 수명의 단축이라고 하는 활성층의 열화(劣化)가 진행되기 쉬워진다.
또한, 고온으로 열처리하면, 질소 원자의 괴리(乖離)에 의해 질화 갈륨계 화합물 반도체층의 표면에 열화가 발생한다. 이와 같은 현상의 발생을 방지하기 위해, 질화 갈륨계 화합물 반도체층의 표면에 캡층을 형성하는 기술도 일본국 특허 공보 제2540791호에 개시되어 있다. 그러나, 캡층을 구성하는 재료는 GaXA11-XN(0 ≤X ≤1), A1N, Si3N4, SiO2이며, 이들 재료로 구성된 캡층을 최종적으로 질화 갈륨계 화합물 반도체층의 표면으로부터 제거해야 되어, 공정의 증가라고 하는 문제가 있다.
따라서, 본 발명의 목적은 p형 불순물이 첨가된 질화물 화합물 반도체층의 저저항화, 활성화를 종래 기술의 온도보다 한층 저온으로 행하는 것을 가능하게 하 는 질화물 화합물 반도체층의 열처리 방법, 및 이러한 질화물 화합물 반도체층의 열처리 방법을 적용한 반도체 소자의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위한 본 발명의 제1 양상에 관한 질화물 화합물 반도체층의 열처리 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을 200℃ 이상 400℃ 미만, 바람직하게는 225℃ 이상 400℃ 미만, 한층 바람직하게는 250℃ 이상 400℃ 미만, 더한층 바람직하게는 300℃ 이상 400℃ 미만의 온도로 100분 이상, 바람직하게는 200분 이상, 보다 바람직하게는 500분 이상, 한층 바람직하게는 20시간 이상, 더욱 바람직하게는 30시간 이상, 보다 한층 바람직하게는 3 ×103분(50시간) 이상, 더한층 바람직하게는 1 ×102시간 이상 가열하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 양상에 관한 반도체 소자의 제조 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을 200℃ 이상 400℃ 미만, 바람직하게는 225℃ 이상 400℃ 미만, 한층 바람직하게는 250℃ 이상 400℃ 미만, 더한층 바람직하게는 300℃ 이상 400℃ 미만의 온도로 100분 이상, 바람직하게는 200분 이상, 보다 바람직하게는 500분 이상, 한층 바람직하게는 20시간 이상, 더욱 바람직하게는 30시간 이상, 보다 한층 바람직하게는 3 ×103분(50시간) 이상, 더한층 바람직하게는 1 ×102시간 이상 가열하는 공정을 포함하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제2 양상에 관한 질화물 화합물 반도 체층의 열처리 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을 계수(α) = 1.04 ×104, 계수(1n(D0)) = 53, 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도를 C(단위: cm-3)로 했을 때, 가열 온도(T)(단위: K) 및 가열 시간(t)(단위: 분)이 t ≥100, 바람직하게는 t ≥200, 한층 바람직하게는 t ≥500, 보다 한층 바람직하게는 t ≥2 ×103이며, 또한 다음의 식 1의 조건을 만족시키는 상태에서 열처리하는 것이다.
T ≥α/[1n(√t) + 1n(D0) - 1n(C)] (1)
상기 목적을 달성하기 위한 본 발명의 제2 양상에 관한 반도체 소자의 제조 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을 가열 온도(T)(단위: K) 및 가열 시간(t)(단위: 분)이 t ≥100, 바람직하게는 t ≥200, 한층 바람직하게는 t ≥500, 보다 한층 바람직하게는 t ≥2 ×103이며, 또한 상기 식 1의 조건을 만족시키는 상태에서 열처리하는 공정을 포함한다.
본 발명의 제2 양상에 관한 질화물 화합물 반도체층의 열처리 방법 또는 반도체 소자의 제조 방법(이하, 이들을 총칭하여, "본 발명의 제2 양상에 관한 방법"이라고 부르는 경우가 있음)에서는, 또한 가열 온도(T(K))를 473(K) ≤T < 673(K), 바람직하게는 498(K) ≤T < 673(K), 한층 바람직하게는 523(K) ≤T < 673(K), 더한층 바람직하게는 573(K) ≤T <673(K)의 조건을 만족시키는 상태로 하는 것이 바람직하다. 그리고, 가열 온도(T)를 섭씨 온도로 표현하면, 가열 온도를 200℃ 이상 400℃ 미만, 바람직하게는 225℃ 이상 400℃ 미만, 한층 바람직하게는 250℃ 이상 400℃ 미만, 더한층 바람직하게는 300℃ 이상 400℃ 미만으로 하는 것이 바람직하다. 또, 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도(C)는 1.0 ×1017cm-3 이상, 바람직하게는 3.0 ×1017cm-3 이상, 한층 바람직하게는 5.0 ×1017cm -3 이상, 더한층 바람직하게는 1.0 ×1018cm-3 이상인 것이 바람직하다.
본 발명의 제1 양상에 관한 질화물 화합물 반도체층의 열처리 방법 또는 반도체 소자의 제조 방법(이하, 이들을 총칭하여 "본 발명의 제1 양상에 관한 방법"이라고 부르는 경우가 있음), 또는 본 발명의 제2 양상에 관한 방법에서는, 가열 분위기를 대기 분위기(압력은 대기압, 감압 상태, 가압 상태 중 어느 것이라도 됨)로 할 수 있다. 또한 가열 분위기를 적어도 산소 가스가 공급된 분위기로 할 수 있으며, 이 경우, 가열 분위기는 산소 가스만 공급된 분위기라도 되며, 산소 가스 및 수소 가스가 공급된 분위기라도 되며, 산소 가스 및 수증기가 공급된 분위기라도 되며, 산소 가스, 수소 가스 및 수증기가 공급된 분위기라도 되며, 이들에 다시 불활성 가스가 공급된 분위기라도 된다. 또한, 가열 분위기를 불활성 가스 분위기, 또는 대기압 미만 압력의 감압 분위기로 할 수 있고, 이 경우, 가열 분위기에는 수증기가 함유되어 있어도 된다. 여기에서, 불활성 가스로서 질소(N2) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 알곤(Ar) 가스, 또는 이들 가스의 혼합 가스를 들 수 있다. 그리고, 산소 가스와 수소 가스를 공급하는 경우, 또는 산소 가스와 수소 가스와 수증기를 공급하는 경우, 산소 가스와 수소 가스의 혼합 가스 중 수소 가스의 비율은 연소 범위의 하한치(4체적%) 미만으로 할 필요가 있다. 또, 산소 가스/수증기의 공급 비율, 불활성 가스 분위기 또는 감압 분위기 중의 수증기의 비율은 본질적으로는 임의이다.
상기 목적을 달성하기 위한 본 발명의 제3 양상에 관한 질화물 화합물 반도체층의 열처리 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을
(A) 대기,
(B) 산소 가스 및 수소 가스가 공급된 분위기,
(C) 산소 가스 및 수증기가 공급된 분위기,
(D) 산소 가스, 수소 가스, 및 수증기가 공급된 분위기,
(E) 수증기를 함유하는 불활성 가스 분위기, 및
(F) 수증기를 함유하는 대기압 미만 압력의 감압 분위기
중 어느 1종의 분위기 중에서 200℃ 이상 1200℃ 이하의 온도로 가열한다.
상기 목적을 달성하기 위한 본 발명의 제3 양상에 관한 반도체 소자의 제조 방법은 p형 불순물이 첨가된 질화물 화합물 반도체층을
(A) 대기,
(B) 산소 가스 및 수소 가스가 공급된 분위기,
(C) 산소 가스 및 수증기가 공급된 분위기,
(D) 산소 가스, 수소 가스, 및 수증기가 공급된 분위기,
(E) 수증기를 함유하는 불활성 가스 분위기, 및
(F) 수증기를 함유하는 대기압 미만 압력의 감압 분위기
중 어느 1종의 분위기 중에서 200℃ 이상 1200℃ 이하의 온도로 가열하는 공정을 포함한다.
그리고, 본 발명의 제3 양상에 관한 질화물 화합물 반도체층의 열처리 방법 또는 반도체 소자의 제조 방법(이하, 이들을 총칭하여 "본 발명의 제3 양상에 관한 방법"이라고 부르는 경우가 있음)에서는, 산소 가스 및 수소 가스가 공급된 분위기, 또는 산소 가스, 수소 가스 및 수증기가 공급된 분위기에서의 산소 가스와 수소 가스의 혼합 가스 중 수소 가스의 비율은 연소 범위의 하한치(4체적%) 미만으로 할 필요가 있다. 또, 산소 가스 및 수증기가 공급된 분위기에서의 산소 가스/수증기의 공급 비율, 불활성 가스 분위기 또는 감압 분위기 중 수증기의 비율은 본질적으로 임의이다. 또, (A)~(E)의 분위기는 대기압의 상태, 감압 상태, 가압 상태 중 어느 것이라도 된다. 또, 상기 (B), (C) 및 (D)의 분위기에는 다시 전술한 불활성 가스가 공급되어도 된다.
본 발명의 제3 양상에 관한 방법에서는, 가열 온도의 하한치를 200℃ 이상, 바람직하게는 225℃ 이상, 한층 바람직하게는 250℃ 이상, 더한층 바람직하게는 300℃ 이상으로 하는 것이 바람직하다. 한편, 가열 온도의 상한치를 1200℃ 이하, 바람직하게는 700℃ 이하, 한층 바람직하게는 600℃ 이하, 보다 바람직하게는 500℃ 이하, 더한층 바람직하게는 400℃ 미만으로 하는 것이 바람직하다. 가열 온도의 상한치를 700℃ 이하로 함으로써, 질화물 화합물 반도체층을 구성하는 원자(예를 들면, In)의 확산에 의한 초격자(超格子) 구조에서의 계면의 가파름의 붕괴가 발생 하기 어렵게 된다. 또, 가열 온도의 상한치를 600℃ 이하, 또한 500℃ 이하, 또한 400℃ 미만으로 함으로써, 질화물 화합물 반도체층으로부터 질소 원자가 괴리(乖離)되는 것을 한층 확실하게 방지할 수 있어, Mg 등 p형 불순물의 확산이 한층 발생하기 어렵게 된다. 또, 열처리 분위기에도 의하지만, 질화물 화합물 반도체층의 표면이 한층 산화되기 어렵게 된다.
본 발명의 제1 양상, 제2 양상 또는 제3 양상에 관한 방법에서는, 질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 구성으로 할 수도 있다. 이 경우, 수소 투과성 막을 구성하는 재료로서, 예를 들면 팔라듐(Pd)이라고 하는 이른바 수소 흡장(吸藏) 금속이나, 수소 흡장 합금을 들 수 있다. 그리고, 수소 투과성 막의 막 두께는 열처리에 의해 질화물 화합물 반도체층으로부터 질소 원자가 괴리되는 것을 방지할 수 있는 막 두께면 된다. 수소 투과성 막은 구성하는 재료에 의존하며, 예를 들면, 스퍼터법이나 진공 증착법 등의 물리적 기상 성장법(PVD법)이나, 화학적 기상 성장법(CVD법)으로 형성할 수 있다. 예를 들면, 팔라듐(Pd)으로 이루어지는 수소 투과성 막은 고온에서 수소 가스를 투과시키므로, 질화물 화합물 반도체층 중의 수소 원자를 열처리 분위기 중으로 방출시키고, 나아가 질화물 화합물 반도체층의 표면이 산화되는 것을 방지할 수 있다. 또한, 팔라듐은 질화물 화합물 반도체층으로부터 용이하게 박리시킬 수 있고, p측 전극으로서도 사용 가능하기 때문에, 일본국 특허 공보 제 2540791호에 개시되어 있는 캐리어층과 비교하여, 반도체 소자 등의 제조 프로세스에서의 공정 증가를 그다지 초래하지 않는다.
본 발명에서의 질화물 화합물 반도체층으로서, 구체적으로는, 예를 들면, GaN, AlGaN 혼정 또는 AlInGaN 혼정, BAlInGaN 혼정, InGaN 혼정, InN 및 AlN을 들 수 있고, 예를 들면, 유기 금속 화학적 기상 성장법(MOCVD법)이나 분자선 에피택시법(MBE법)에 의해 형성할 수 있다. p형 불순물로서, Mg, Zn, Cd, Be, Ca, Ba, O를 들 수 있다.
본 발명의 제1 양상, 제2 양상 또는 제3 양상에 관한 반도체 소자의 제조 방법에서의 반도체 소자로서, 반도체 레이저(레이저 다이오드, LD), 발광 다이오드(LED), HBT 등의 트랜지스터를 예시할 수 있다.
열처리는, 예를 들면, 전기로, 열풍 가열 장치 등 가열 기체를 사용한 가열 장치라고 하는 각종 가열 장치, 적외선, 자외선, 마이크로파 조사 등 광조사 장치나 전자파 조사 장치를 사용하여 행할 수 있다.
본 발명의 제1 양태에 관한 방법에서는, 가열 온도를 200℃ 이상 400℃ 미만이라고 하는 종래보다도 저온으로 하고, 나아가, 종래보다도 장시간 열처리함으로써, 질화물 화합물 반도체층의 저저항화, 활성화를 도모할 수 있다. 또, 본 발명의 제2 양상에 관한 방법에서는, 가열 온도(T) 및 가열 시간(t)이 t ≥100이며, 또한 식 1의 조건을 만족시키는 상태에서 열처리하므로, 질화물 화합물 반도체층의 저저항화, 활성화를 확실하게 도모할 수 있다. 또한, 본 발명의 제3 양태에 관한 방법에서는, 산소 가스가 함유되고, 또한 수증기가 함유된 분위기에서 열처리하므로, 가열 온도의 하한치를 종래의 기술과 비교하여 저하시키는 것이 가능하게 된다. 나아가, 본 발명의 제1 양상, 제2 양상, 또는 제3 양상에 관한 방법에서는, 특히 가 열 분위기를 대기 분위기로 하고, 또는 적어도 산소 가스가 공급된 분위기로 함으로써, 짧은 가열 시간으로 질화물 화합물 반도체층의 저저항화, 활성화를 도모할 수 있다. 이것은, 예를 들면, 대기 분위기 중에 함유되어 있는 수분이 열처리 시 질화물 화합물 반도체층의 표면에서 일종의 촉매로서 작용하고, 또한 산소가 일종의 촉매로서 작용하여, 질화물 화합물 반도체층 중 수소의 이탈을 촉진하고 있는 것으로 추정된다.
이하, 도면을 참조하여 실시예에 따라 본 발명을 설명한다.
실시예 1
실시예 1은 본 발명의 제1 양상, 제2 양상 및 제3 양상에 관한 질화물 화합물 반도체층의 열처리 방법에 관한 것이다. 실시예 1에서는, 가열 분위기를 대기 분위기(압력: 대기압)로 했다.
실시예 1에서는, 먼저, 사파이어 기판 상에 두께 40nm의 버퍼층을 형성하고, 그 위에 불순물을 함유하고 있지 않은 두께 1㎛인 논도프(non-doped)의 GaN층을 형성하고, 다시, GaN층 상에 p형 불순물로서 Mg가 첨가된 GaN으로 이루어지는 두께 1㎛의 질화물 화합물 반도체층을 형성했다. 이들 각층의 형성은 MOCVD법에 따라 행하였다. 이렇게 하여 얻어진 시료를 5mm ×5mm의 치수를 가지는 부분으로 절단하고, 4코너에 두께 0.3㎛의 팔라듐(Pd)으로 이루어지는 전극을 증착법에 의해 형성하여, 열처리 평가용 시료로 했다.
이 열처리 평가용 시료를 T℃(구체적으로는, 385℃, 415℃, 485℃)로 가열된 스테인레스 강제의 가열판 상에 놓고, 열처리 평가용 시료 상에 스테인레스 강제의 무게를 얹어, 열처리 평가용 시료와 가열판과의 밀착성을 높였다. 가열 분위기를 대기 분위기(평균 온도 28℃, 평균 상대 습도 68%)로 했다. 열처리 시, 가열판과 열처리 평가용 시료 사이의 미소한 간극을 통해 열처리 평가용 시료로부터 수소가 방출되었다.
소정의 시간 경과 후, 열처리 평가용 시료를 가열판으로부터 떼어내고, 반 데르 포법(van der Pauw method)에 따라 열처리 평가용 시료의 전기 저항률 및 홀(hole) 계수를 측정했다. 그 후, 재차 열처리 평가용 시료를 가열판 상에 얹고 열처리를 계속했다.
그리고, 두께 0.3㎛의 팔라듐(Pd)으로 이루어지는 수소 투과성 막을 p형 불순물로서 Mg가 첨가된 GaN으로 이루어지는 두께 1㎛의 질화물 화합물 반도체층 상에 형성한 열처리 평가용 시료의 전기 저항률 및 홀 계수의 측정을 아울러 행하였다. 그리고, 이 시료에서는, 전기 저항률 및 홀 계수의 측정 전에 전극에 상당하는 부분의 수소 투과성 막을 남기고, 다른 수소 투과성 막의 부분을 에칭에 의해 제거했다.
T = 385℃, 415℃ 및 485℃에서의 전기 저항률, 및 홀 계수 측정 결과에 따른 캐리어 농도를 각각 도 1 및 도 2에 나타냈다. 도 1의 그래프에서, 가로축은 시간 (t)(단위: 분)의 제곱근이며, 세로축은 캐리어 농도이다. 또, 도 2의 그래프에서, 가로축은 시간(t)(단위: 분)의 제곱근이며, 세로축은 전기 저항률 측정 결과이다. 여기에서, 도 1의 그래프에서, 흑4각 표시는 T = 385℃에서의 캐리어 농도, 백4각 표시는 T = 415℃에서의 캐리어 농도, 백동그라미 표시는 T = 485℃에서의 캐리어 농도를 나타낸다. 또한, 도 2의 그래프에서, 흑4각 표시는 T = 385℃에서의 전기 저항률, 백4각 표시는 T = 415℃에서의 전기 저항률, 백동그라미 표시는 T = 485℃에서의 전기 저항률을 나타낸다. 또, 도 1에서의 흑동그라미 표시 및 도 2에서의 흑동그라미 표시는 각각 수소 투과성 막이 형성된 열처리 평가용 시료에서의 T =385℃에서의 캐리어 농도 및 전기 저항률이다. 도 1 및 도 2로부터 가열 온도가 400℃ 미만이라도 가열 시간이 길어지는 데 따라, 캐리어 농도가 증가하고 전기 저항률이 저하되어 가는 것을 알 수 있다. 그리고, 수소 투과성 막을 형성한 열처리 평가용 시료에서의 측정 결과는 수소 투과성 막이 형성되어 있지 않은 열처리 평가용 시료에서의 측정 결과보다도 나쁘지만, 이것은 수소 투과성 막에 의해 수소의 확산 속도가 느려지고 있기 때문이라고 생각된다.
도 1에 나타낸 결과로부터 캐리어 농도(C)가 가열 시간(t)의 제곱근과 거의 비례하고 있는 것을 알 수 있다. 이 결과로부터 캐리어 농도의 증가, 즉, 활성화는 확산에 의해 진행되고 있는 것으로 추정되며, 이하의 식 2에 따른다고 가정할 수 있다. 여기에서, T는 가열 온도(단위: K)이다.
C = D0 ·(√t) ·exp[-α/T] (2)
여기에서, 가열 온도 385℃, 415℃ 및 485℃에서의 캐리어 농도(C1, C2 및 C3)가 가열 시간(t)의 제곱근과 비례하고 있다고 하고, 가열 온도 385℃, 415℃ 및 485℃에서의 계수 D1, D2 및 D3를 구했다.
C1 = D1√(t) (3-1)
C2 = D2√(t) (3-2)
C3 = D3√(t) (3-3)
그 결과,
D1 = 1.39 ×1016
D2 = 3.61 ×1016
D3 = 1.17 ×1017
라고 하는 결과가 얻어졌다.
이 결과를 기초로 이하의 식 4로부터 계수 D0, α를 구했다. 그리고, D의 값으로서, 상기 D1, D2 및 D3의 값을 사용했다. 그 결과, 계수 1n(D0 ) = 53, α= 1.04 ×103을 얻었다.
D = D0exp[-α/T] (4)
식 2를 변형하면, 이하의 식 5가 얻어진다. 따라서, 식 5의 우변보다도 좌변의 가열 온도(T)가 높으면, 열처리 후에 원하는 캐리어 농도를 얻을 수 있다.
T = α/[1n(√t) + 1n(D0) - 1n(C)] (5)
식 5에서, 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도(C)(단위: cm-3)를 변경시켰을 때의 그래프를 도 3에 나타냈다. 그리고, 도 3의 세로축은 가열 온도(T)(단위: ℃)이며, 가로축은 가열 시간(단위: 분)이다. 도 3 중 흑마름모꼴 표시는 C = 1 ×1016cm-3의 경우이며, 흑4각 표시는 C = 5 ×1016cm-3 의 경우이며, 흑3각 표시는 C = 1 ×1017cm-3의 경우이며, " ×" 표시는 C = 3 ×1017 cm-3의 경우이며, "*" 표시는 C = 5 ×1017cm-3의 경우이며, 흑동그라미 표시는 C = 1 ×10 18cm-3의 경우이다.
예를 들면, 가열 온도를 400℃, 385℃로 했을 때의 가열 시간(t)과 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도(C)와의 관계를 이하의 표 1 및 표 2에 나타낸다. 그리고, 41시간 또는 82시간이라고 하는 가열 시간은 반도체 소자의 제조 상 문제되지는 않는 시간이다.
표 1
가열 온도(T) = 400℃
캐리어 밀도(C)(cm-3) 가열 시간(t)(시간)
3 ×1017 3.7
5 ×1017 10
1 ×1018 41

표 2
가열 온도(T) = 385℃
캐리어 밀도(C)(cm-3) 가열 시간(t)(시간)
3 ×1017 7.4
5 ×1017 21
1 ×1018 82

그리고, 열처리 분위기를 대기 분위기로부터 산소 가스가 공급된 분위기, 산소 가스 및 수소 가스가 공급된 분위기, 산소 가스 및 수증기가 공급된 분위기, 산소 가스, 수소 가스 및 수증기가 공급된 분위기, 불활성 가스 분위기, 수증기가 함유된 불활성 가스 분위기, 감압 분위기, 및 수증기가 함유된 감압 분위기에서 동일한 시험을 했지만, 대기 분위기와 동일한 경향이 얻어졌다.
실시예 2
실시예 2는 반도체 레이저(LD)로 이루어지는 반도체 소자의 제조 방법에 관한 것이다. 이하, 기상 성장법의 일종인 가압 MOCVD법에 따른 제조 방법의 개요를 설명한다. 그리고, 가압 MOCVD법에서는, 각종 화합물 반도체층을 성막할 때의 MOCVD 장치 내의 압력을 1.1 기압 내지 2.0 기압, 바람직하게는 1.2 기압 내지 1.8 기압으로 하는 것이 바람직하다. 이와 같이, 가압 MOCVD법을 채용함으로써, 화합물 반도체층의 성장 중에 질소가 이탈하여, 화합물 반도체층이 질소 부족으로 되어 버린다고 하는 현상의 발생을 확실하게 방지할 수 있다. 이하의 설명에서는, 각종 화합물 반도체층을 성막할 때의 MOCVD 장치 내의 압력을 1.2 기압으로 설정했다. 그리고, MOCVD 장치 내의 압력을 상압으로 해도 된다. 또, 버퍼층 및 활성층 이외의 각종 화합물 반도체층의 성막 온도를 약 1000℃로 하고, 활성층의 성막 온도를 In의 분해를 억제하기 위해 700~800℃로 하고, 버퍼층의 성막 온도를 약 560℃로 했 다.
먼저, 예를 들면, 사파이어 기판(10)을 MOCVD 장치(도시하지 않음) 내에 반입하고, MOCVD 장치를 배기한 후, 수소 가스를 흐르게 하면서 사파이어 기판(10)을 가열하여, 사파이어 기판(10) 표면의 산화물을 제거한다. 다음에, MOCVD법에 따라, GaN으로 이루어지는 버퍼층(11)을 사파이어 기판(10) 상에 형성한다. 그리고, 각층의 형성에 있어서는, Ga원으로서 트리메틸 갈륨(TMG) 가스를 사용하고, N원으로서 암모니아 가스를 사용하면 된다.
그 후, 예를 들면, n형 불순물로서 규소(Si)를 첨가한 n형 GaN층으로 이루어지는 n측 콘택트층(12), n형 불순물로서 규소(Si)를 첨가한 n형 AlGaN 혼정층으로 이루어지는 n형 클래드층(13), n형 불순물로서 규소(Si)를 첨가한 n형 GaN층으로 이루어지는 n형 가이드층(14)을 차례로 성장시킨다. 그리고, Si원으로서 모노실란 가스(SiH4 가스)를 사용하고, Al원으로서 트리메틸 알루미늄(TMA) 가스를 사용하면 된다.
계속하여, n형 가이드층(14) 상에 조성이 상이한 GaXIn1-XN(단, X ≥0)의 혼정층을 적층한 다중 양자 우물 구조를 가지는 활성층을 형성한다. 그리고, In원으로서 트리메틸 인듐(TMI) 가스를 사용하면 된다.
활성층(15)을 성장시킨 후, 활성층(15) 상에 p형 불순물로서 마그네슘(Mg)을 첨가한 p형 GaN으로 이루어지는 p형 가이드층(16), p형 불순물로서 마그네슘(Mg)을 첨가한 p형 AlGaN 혼정층으로 이루어지는 p형 클래드층(17), p형 불순물로서 마그 네슘(Mg)을 첨가한 p형 GaN층으로 이루어지는 p측 콘택트층(18)을 차례로 성장시킨다. 그리고, Mg원으로서 시클로펜타디에닐 마그네슘 가스를 사용하면 된다.
그 후, 실시예 1에서 설명한 것과 실질적으로 동일한 방법으로, 예를 들면, 열풍 건조 장치를 사용하여 열처리한다. 열처리 분위기를 대기 중으로 하고, 가열 온도를 385℃, 가열 시간을 84시간(3.5일 간)으로 했다. 이에 따라, p형 가이드층(16), p형 클래드층(17), p측 콘택트층(18)에 함유되는 p형 불순물이 활성화되고, 또한 이들 각층의 전기 저항률의 저하를 도모할 수 있다.
다음에, n측 전극(20)을 형성해야 할 위치 상방의 p측 콘택트층(18)이 노출되도록 p측 콘택트층(18) 상에 레지스트층을 형성하고, 이러한 레지스트층을 에칭용 마스크로 하여, p측 콘택트층(18), p형 클래드층(17), p형 가이드층(16), 활성층(15), n형 가이드층(14), n형 클래드층(13)을 선택적으로 제거, n측 콘택트층(12)을 노출시킨다. 이어서, 레지스트층을 제거하고, 노출된 p측 콘택트층(18) 상에, 예를 들면, 백금(Pt)층 및 금(Au)층을 차례로 증착하여 p측 전극(19)을 형성한다. 또, 노출시킨 n측 콘택트층(12) 상에, 예를 들면, 티탄(Ti)층, 알루미늄(Al)층, 백금층, 금층을 차례로 증착하여 n측 전극(20)을 형성한다. 그 후, 가열 처리함으로써, n측 전극(20)을 합금화한다. 이렇게 하여, 도 4에 모식적인 단면도를 나타낸 반도체 레이저를 완성시킬 수 있다.
이상, 본 발명을 바람직한 실시예에 따라 설명했지만, 본 발명은 이들에 한정되지 않는다. 실시예에서 설명한 조건이나 각종 수치, 사용한 재료 등은 예시이며, 적당히 변경할 수 있다. 질화물 화합물 반도체로 이루어지는 각층의 형성은 MOCVD법에 한정되지 않고, MBE법, 할로겐이 수송 또는 반응에 기여하는 하이드라이드(hydride) 기상 성장법 등에 의해 행할 수도 있다. 또, 기판으로서 사파이어 기판 이외에도, GaN 기판, SiC 기판을 사용할 수 있다. 또, 실시예에서는, 반도체 소자로서 반도체 레이저를 들었지만, 발광 다이오드(LED)나 HBT 등의 트랜지스터도 본 발명의 반도체 소자의 제조 방법을 적용할 수 있다.
본 발명의 제1 양상에 관한 방법에서는, 가열 온도를 종래보다 저온으로 하고, 나아가, 종래보다 장시간 열처리함으로써, 질화물 화합물 반도체층의 저저항화, 활성화를 도모할 수 있다. 또, 본 발명의 제2 양상에 관한 방법에서는, 가열 온도(T) 및 가열 시간(t)을 규정함으로써, 질화물 화합물 반도체층의 저저항화, 활성화를 확실하게 도모할 수 있다. 또한, 본 발명의 제3 양상에 관한 방법에서는, 산소 가스가 함유되고, 또 수증기가 함유된 분위기에서 열처리하므로, 가열 온도의 하한치를 종래의 기술과 비교하여 저하시키는 것이 가능하게 된다. 나아가, 가열 온도를 400℃ 미만으로 함으로써, 질화물 화합물 반도체층의 분해압이 실질적으로 0으로 되므로, 질화물 화합물 반도체층으로부터 질소 원자가 괴리되는 것을 확실하게 방지할 수 있다. 또 가열 온도를 종래보다도 저온으로 할 수 있으므로, Mg 등의 p형 불순물의 확산이 발생하기 어렵고, 또 질화물 화합물 반도체층을 구성하는 원자(예를 들면, In)의 확산에 의한 초격자 구조에서의 계면의 가파름의 붕괴가 발생하기 어렵고, 예를 들면 반도체 레이저의 활성층을 열화시키는 것이 적어, 고품질의 반도체 레이저를 제조할 수 있다. 또한, 종래보다도 장시간 열처리할 필요가 있 지만, 가열 온도를 400℃ 미만으로 하면, 한번에 대량 처리가 가능하게 되어, 반도체 소자의 양산화에 충분히 대응 가능하다. 또한, 가열 온도를 400℃ 미만으로 함으로써, 열처리 분위기에도 따르지만, 질화물 화합물 반도체층의 표면이 산화되기 어렵게 된다. 질화물 화합물 반도체층을 열처리한 후, 질화물 화합물 반도체층의 표면에 p측 전극을 형성하는 경우에는, 질화물 화합물 반도체층 표면의 산화막을 제거할 필요가 있지만, 가열 온도를 400℃ 미만으로 함으로써, 질화물 화합물 반도체층의 표면에 형성된 산화막의 제거가 용이해 진다.

Claims (40)

  1. p형 불순물이 첨가된 질화물(窒化物) 화합물 반도체층을 200℃ 이상 400℃ 미만의 온도로 100분 이상 가열하는 질화물 화합물 반도체층의 열처리 방법.
  2. 제1항에 있어서,
    가열 분위기는 대기 분위기인 질화물 화합물 반도체층의 열처리 방법.
  3. 제1항에 있어서,
    가열 분위기는 적어도 산소 가스가 공급된 분위기인 질화물 화합물 반도체층의 열처리 방법.
  4. 제1항에 있어서,
    가열 분위기는 산소 가스 및 수소 가스가 공급된 분위기인 질화물 화합물 반도체층의 열처리 방법.
  5. 제1항에 있어서,
    가열 분위기는 불활성 가스 분위기, 또는 대기압 미만 압력의 감압 분위기인 질화물 화합물 반도체층의 열처리 방법.
  6. 제5항에 있어서,
    가열 분위기에는 수증기가 함유되어 있는 질화물 화합물 반도체층의 열처리 방법.
  7. 제1항에 있어서,
    질화물 화합물 반도체층을 200분 이상 가열하는 질화물 화합물 반도체층의 열처리 방법.
  8. 제1항에 있어서,
    질화물 화합물 반도체층을 500분 이상 가열하는 질화물 화합물 반도체층의 열처리 방법.
  9. 제1항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 질화물 화합물 반도체층의 열처리 방법.
  10. p형 불순물이 첨가된 질화물 화합물 반도체층을 계수(α) = 1.04 ×104, 계수(1n(D0)) = 53, 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도를 C(단위: cm-3)로 했을 때, 가열 온도(T)(단위: K) 및 가열 시간(t)(단위: 분)이 t ≥100이 며, 또한 다음의 식 1의 조건을 만족시키는 상태에서 열처리하는 질화물 화합물 반도체층의 열처리 방법.
    T ≥α/[1n(√t) + 1n(D0) - 1n(C)] (1)
  11. 제10항에 있어서,
    가열 온도(T(K))는 473(K) ≤T < 673(K)의 조건을 만족시키는 질화물 화합물 반도체층의 열처리 방법.
  12. 제10항에 있어서,
    가열 분위기는 대기 분위기인 질화물 화합물 반도체층의 열처리 방법.
  13. 제10항에 있어서,
    가열 분위기는 적어도 산소 가스가 공급된 분위기인 질화물 화합물 반도체층의 열처리 방법.
  14. 제13항에 있어서,
    가열 분위기는 산소 가스 및 수소 가스가 공급된 분위기인 질화물 화합물 반도체층의 열처리 방법.
  15. 제10항에 있어서,
    가열 분위기는 불활성 가스 분위기, 또는 대기압 미만 압력의 감압 분위기인 질화물 화합물 반도체층의 열처리 방법.
  16. 제15항에 있어서,
    가열 분위기에는 수증기가 함유되어 있는 질화물 화합물 반도체층의 열처리 방법.
  17. 제10항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 질화물 화합물 반도체층의 열처리 방법.
  18. p형 불순물이 첨가된 질화물 화합물 반도체층을
    (A) 산소 가스 및 수소 가스가 공급된 분위기,
    (B) 산소 가스 및 수증기가 공급된 분위기,
    (C) 산소 가스, 수소 가스, 및 수증기가 공급된 분위기,
    (D) 수증기를 함유하는 불활성 가스 분위기, 또는
    (E) 수증기를 함유하는 대기압 미만 압력의 감압 분위기
    중 어느 1종의 분위기 중에서 200℃ 이상 1200℃ 이하의 온도로 가열하는 질화물 화합물 반도체층의 열처리 방법.
  19. 제18항에 있어서,
    질화물 화합물 반도체층을 200℃ 이상 400℃ 미만의 온도로 가열하는 질화물 화합물 반도체층의 열처리 방법.
  20. 제18항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 질화물 화합물 반도체층의 열처리 방법.
  21. p형 불순물이 첨가된 질화물 화합물 반도체층을 200℃ 이상 400℃ 미만의 온도로 100분 이상 가열하는 공정을 포함하는 반도체 소자의 제조 방법.
  22. 제21항에 있어서,
    가열 분위기는 대기 분위기인 반도체 소자의 제조 방법.
  23. 제21항에 있어서,
    가열 분위기는 적어도 산소 가스가 공급된 분위기인 반도체 소자의 제조 방법.
  24. 제23항에 있어서,
    가열 분위기는 산소 가스 및 수소 가스가 공급된 분위기인 반도체 소자의 제조 방법.
  25. 제21항에 있어서,
    가열 분위기는 불활성 가스 분위기, 또는 대기압 미만 압력의 감압 분위기인 반도체 소자의 제조 방법.
  26. 제25항에 있어서,
    가열 분위기에는 수증기가 함유되어 있는 반도체 소자의 제조 방법.
  27. 제21항에 있어서,
    질화물 화합물 반도체층을 200분 이상 가열하는 반도체 소자의 제조 방법.
  28. 제21항에 있어서,
    질화물 화합물 반도체층을 500분 이상 가열하는 반도체 소자의 제조 방법.
  29. 제21항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 반도체 소자의 제조 방법.
  30. p형 불순물이 첨가된 질화물 화합물 반도체층을 계수(α) = 1.04 ×104, 계수(1n(D0)) = 53, 열처리 후의 질화물 화합물 반도체층의 캐리어 밀도를 C(단위: cm-3)로 했을 때, 가열 온도(T)(단위: K) 및 가열 시간(t)(단위: 분)이 t ≥100이며, 또한 다음의 식 1의 조건을 만족시키는 상태에서 열처리하는 공정을 포함하는 반도체 소자의 제조 방법.
    T ≥α/[1n(√t) + 1n(D0) - 1n(C)] (1)
  31. 제30항에 있어서,
    가열 온도(T(K))는 473(K) ≤T < 673(K)의 조건을 만족시키는 반도체 소자의 제조 방법.
  32. 제30항에 있어서,
    가열 분위기는 대기 분위기인 반도체 소자의 제조 방법.
  33. 제30항에 있어서,
    가열 분위기는 적어도 산소 가스가 공급된 분위기인 반도체 소자의 제조 방법.
  34. 제33항에 있어서,
    가열 분위기는 산소 가스 및 수소 가스가 공급된 분위기인 반도체 소자의 제조 방법.
  35. 제30항에 있어서,
    가열 분위기는 불활성 가스 분위기, 또는 대기압 미만 압력의 감압 분위기인 반도체 소자의 제조 방법.
  36. 제35항에 있어서,
    가열 분위기에는 수증기가 함유되어 있는 반도체 소자의 제조 방법.
  37. 제30항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 반도체 소자의 제조 방법.
  38. p형 불순물이 첨가된 질화물 화합물 반도체층을
    (A) 산소 가스 및 수소 가스가 공급된 분위기,
    (B) 산소 가스 및 수증기가 공급된 분위기,
    (C) 산소 가스, 수소 가스, 및 수증기가 공급된 분위기,
    (D) 수증기를 함유하는 불활성 가스 분위기, 또는
    (E) 수증기를 함유하는 대기압 미만 압력의 감압 분위기
    중 어느 1종의 분위기 중에서 200℃ 이상 1200℃ 이하의 온도로 가열하는 공정을 포함하는 반도체 소자의 제조 방법.
  39. 제38항에 있어서,
    질화물 화합물 반도체층을 200℃ 이상 400℃ 미만의 온도로 가열하는 반도체 소자의 제조 방법.
  40. 제38항에 있어서,
    질화물 화합물 반도체층의 표면에는 수소 투과성 막이 형성되어 있는 반도체 소자의 제조 방법.
KR1020010047740A 2000-08-10 2001-08-08 질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법 KR100814049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00241967 2000-08-10
JP2000241967A JP4581198B2 (ja) 2000-08-10 2000-08-10 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20020013728A KR20020013728A (ko) 2002-02-21
KR100814049B1 true KR100814049B1 (ko) 2008-03-18

Family

ID=18733064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010047740A KR100814049B1 (ko) 2000-08-10 2001-08-08 질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법

Country Status (5)

Country Link
US (3) US6524976B2 (ko)
EP (1) EP1179859A3 (ko)
JP (1) JP4581198B2 (ko)
KR (1) KR100814049B1 (ko)
TW (1) TW511301B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034059B1 (ko) * 2010-01-15 2011-05-12 엘지이노텍 주식회사 발광 소자 활성화 장치 및 이를 이용한 발광 소자 활성화 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
JP3622200B2 (ja) * 2001-07-02 2005-02-23 ソニー株式会社 窒化物半導体の製造方法および半導体素子の製造方法
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
TWI295483B (en) * 2002-01-31 2008-04-01 Sumitomo Chemical Co 3-5 group compound semiconductor, process for producing the same, and compound semiconductor element using the same
GB2407701A (en) * 2003-10-28 2005-05-04 Sharp Kk Manufacture of a semiconductor light-emitting device
US7655491B2 (en) 2004-05-12 2010-02-02 Showa Denko K.K. P-type Group III nitride semiconductor and production method thereof
KR101081158B1 (ko) 2004-07-08 2011-11-07 엘지이노텍 주식회사 발광 다이오드 제조방법
EP1794813B1 (en) * 2004-08-26 2015-05-20 LG Innotek Co., Ltd. Nitride semiconductor light emitting device and fabrication method thereof
JP2007151807A (ja) * 2005-12-05 2007-06-21 Univ Meijo 半導体発光素子による光線治療方法、及び半導体発光素子による光線治療システム
US7501295B2 (en) * 2006-05-25 2009-03-10 Philips Lumileds Lighting Company, Llc Method of fabricating a reflective electrode for a semiconductor light emitting device
GB2446611B (en) * 2007-02-14 2011-08-17 Bookham Technology Plc Low creep metallization for optoelectronic applications
WO2008140022A1 (ja) * 2007-05-08 2008-11-20 Tokyo Electron Limited 化合物半導体の熱処理方法及びその装置
US7897418B2 (en) * 2007-12-28 2011-03-01 Mitsubishi Electric Corporation Method for manufacturing semiconductor light emitting device
JP5554739B2 (ja) * 2011-03-23 2014-07-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP6330705B2 (ja) * 2015-03-24 2018-05-30 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP7166188B2 (ja) * 2019-02-13 2022-11-07 日機装株式会社 窒化物半導体の水素脱離方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298311A (ja) * 1996-12-18 1997-11-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
US5874320A (en) * 1997-03-20 1999-02-23 Industrial Technology Research Institute Method for forming P-type gallium nitride
JPH11186174A (ja) * 1997-12-24 1999-07-09 Toshiba Electronic Engineering Corp 半導体装置及びその製造方法
JPH11284227A (ja) * 1998-03-27 1999-10-15 Seiwa Electric Mfg Co Ltd 化合物半導体の製造方法
US6017807A (en) * 1997-04-17 2000-01-25 Kabushiki Kaisha Toshba P-type GaN compound semiconductor and method for manufacturing the same
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069258B2 (ja) 1989-03-30 1994-02-02 名古屋大学長 窒化ガリウム系化合物半導体発光素子の作製方法
US5240868A (en) * 1991-04-30 1993-08-31 Samsung Electronics Co., Ltd. Method of fabrication metal-electrode in semiconductor device
JP2540791B2 (ja) * 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2790235B2 (ja) * 1993-04-28 1998-08-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体のｐ型化方法
US5767533A (en) * 1996-05-08 1998-06-16 Vydyanath; Honnavalli R. High-conductivity semiconductor material having a dopant comprising coulombic pairs of elements
JP3393425B2 (ja) * 1996-06-21 2003-04-07 ソニー株式会社 窒化物系化合物半導体の熱処理方法
JPH10144960A (ja) * 1996-11-08 1998-05-29 Nichia Chem Ind Ltd ｐ型窒化物半導体の製造方法及び窒化物半導体素子
JP3658892B2 (ja) * 1996-11-25 2005-06-08 日亜化学工業株式会社 ｐ型窒化物半導体の成長方法及び窒化物半導体素子
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JPH11177134A (ja) * 1997-12-15 1999-07-02 Sharp Corp 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
KR19990052640A (ko) 1997-12-23 1999-07-15 김효근 오믹접촉 형성을 이용한 다이오드용 금속박막및 그의 제조방법
JPH11238692A (ja) * 1998-02-23 1999-08-31 Nichia Chem Ind Ltd 窒化物半導体の低抵抗化方法
JP3425357B2 (ja) * 1998-03-19 2003-07-14 株式会社東芝 ｐ型窒化ガリウム系化合物半導体層の製造方法
CN1284251C (zh) * 1998-05-08 2006-11-08 三星电子株式会社 使化合物半导体层激活成为p－型化合物半导体层的方法
JPH11354458A (ja) * 1998-06-11 1999-12-24 Matsushita Electron Corp ｐ型ＩＩＩ−Ｖ族窒化物半導体およびその製造方法
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP3675234B2 (ja) * 1999-06-28 2005-07-27 豊田合成株式会社 半導体発光素子の製造方法
JP2001298213A (ja) * 2000-04-12 2001-10-26 Showa Denko Kk ｐ型ＩＩＩ族窒化物半導体、その製造方法およびそれを用いた半導体発光素子の製造方法
US6326294B1 (en) * 2000-04-27 2001-12-04 Kwangju Institute Of Science And Technology Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
US20020004254A1 (en) 2000-07-10 2002-01-10 Showa Denko Kabushiki Kaisha Method for producing p-type gallium nitride-based compound semiconductor, method for producing gallium nitride-based compound semiconductor light-emitting device, and gallium nitride-based compound semiconductor light-emitting device
JP4652530B2 (ja) * 2000-07-10 2011-03-16 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298311A (ja) * 1996-12-18 1997-11-18 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
US5874320A (en) * 1997-03-20 1999-02-23 Industrial Technology Research Institute Method for forming P-type gallium nitride
US6017807A (en) * 1997-04-17 2000-01-25 Kabushiki Kaisha Toshba P-type GaN compound semiconductor and method for manufacturing the same
JPH11186174A (ja) * 1997-12-24 1999-07-09 Toshiba Electronic Engineering Corp 半導体装置及びその製造方法
JPH11284227A (ja) * 1998-03-27 1999-10-15 Seiwa Electric Mfg Co Ltd 化合物半導体の製造方法
JP2000195818A (ja) * 1998-10-26 2000-07-14 Ind Technol Res Inst 半導体のオ―ム・コンタクト及びその製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034059B1 (ko) * 2010-01-15 2011-05-12 엘지이노텍 주식회사 발광 소자 활성화 장치 및 이를 이용한 발광 소자 활성화 방법
US8173463B2 (en) 2010-01-15 2012-05-08 Lg Innotek Co., Ltd. Method of fabricating a light emitting device with a p-type dopant

Also Published As

Publication number Publication date
EP1179859A2 (en) 2002-02-13
US20020055274A1 (en) 2002-05-09
TW511301B (en) 2002-11-21
US6861340B2 (en) 2005-03-01
US20030124877A1 (en) 2003-07-03
US20030143770A1 (en) 2003-07-31
US6524976B2 (en) 2003-02-25
EP1179859A3 (en) 2009-09-30
KR20020013728A (ko) 2002-02-21
JP2002057161A (ja) 2002-02-22
JP4581198B2 (ja) 2010-11-17
US6797595B2 (en) 2004-09-28

Similar Documents

Publication Publication Date Title
KR100814049B1 (ko) 질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법
EP2568512A1 (en) Nitrogen compound semiconductor light emitting element and manufacturing method thereof
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
KR20080092253A (ko) Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
US20060183260A1 (en) P-type nitride semiconductor and method of manufacturing the same
JP2002057161A5 (ko)
US7537944B2 (en) Method for manufacturing p-type group III nitride semiconductor, and group III nitride semiconductor light-emitting device
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
JPH06326416A (ja) 化合物半導体素子
JP3244980B2 (ja) 半導体素子の製造方法
JPH08115880A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法
JPH0832113A (ja) ｐ型ＧａＮ系半導体の製造方法
US20070015306A1 (en) Manufacturing method of P type group III nitride semiconductor layer and light emitting device
JP4103309B2 (ja) ｐ型窒化物半導体の製造方法
KR101026952B1 (ko) 3-5족 화합물 반도체, 이의 제조방법 및 이를 사용하는화합물 반도체 소자
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006140530A (ja) ｐ型窒化物半導体の製造方法
JP2000022283A (ja) 半導体素子、半導体素子の製造方法及び半導体基板の製造方法
JP3340415B2 (ja) 化合物半導体素子およびその製造方法
JP4075685B2 (ja) 半導体装置の製造方法
JP3809825B2 (ja) 半導体の成長方法および半導体発光素子の製造方法
JP4900126B2 (ja) 半導体デバイスの作製方法
JP2007173854A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2007180564A (ja) 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee