KR100655036B1 - 양면점착시트 및 그 사용 방법 - Google Patents

양면점착시트 및 그 사용 방법 Download PDF

Info

Publication number
KR100655036B1
KR100655036B1 KR1019990035415A KR19990035415A KR100655036B1 KR 100655036 B1 KR100655036 B1 KR 100655036B1 KR 1019990035415 A KR1019990035415 A KR 1019990035415A KR 19990035415 A KR19990035415 A KR 19990035415A KR 100655036 B1 KR100655036 B1 KR 100655036B1
Authority
KR
South Korea
Prior art keywords
sensitive adhesive
double
wafer
adhesive layer
pressure
Prior art date
Application number
KR1019990035415A
Other languages
English (en)
Other versions
KR20000017531A (ko
Inventor
노구치하야토
미네우라요시히사
에베가즈요시
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20000017531A publication Critical patent/KR20000017531A/ko
Application granted granted Critical
Publication of KR100655036B1 publication Critical patent/KR100655036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/061—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y10T156/1184—Piercing layer during delaminating [e.g., cutting, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

본 발명은 수축성기재 및 그 기재의 양면에 설치된 점착제층을 포함하고, 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된 양면점착시트에 관한 것이다. 본 발명에 따른 양면점착시트는 높은 정밀도로 피가공물을 효율적으로 가공하는 것을 가능하게 한다. 특히, 양면점착시트는 매우 얇거나 큰 지름을 갖는 실리콘 웨이퍼의 연삭에서, 휘어짐을 줄이고 운반시 파손을 최소화함으로써, 높은 수율로 두께 정밀도가 높은 IC 칩을 생산하고, 이면 연삭과 다이싱을 동일한 형태로 수행하는 것이 가능한 공정에 적합하다. 또한, 본 발명은 상기 양면점착시트가 사용되는, 높은 재현성의 반도체를 생산하는 공정을 제공한다.

Description

양면점착시트 및 그 사용 방법 {PRESSURE SENSITIVE ADHESIVE DOUBLE COATED SHEET AND METHOD OF USE THEREOF}
도1은 본 발명에 따르는 양면점착시트의 단면도이다;
도2는 본 발명에 따르는 양면점착시트에 피가공물된 부착된 상태를 나타낸다;
도3은 피가공물이 부착된 양면점착시트를 경질판 위에 고정한 상태를 나타낸다;
도4는 가공된 피가공물을 나타낸다;
도5는 에너지선조사 및 기재수축 후의 상태를 나타낸다;
도6은 기재에 절삭자국(cuts)이 마련된 양면점착시트의 사용예를 나타낸다;
도7은 본 발명에 따르는 양면점착시트에 반도체 웨이퍼가 부착된 상태를 나타낸다;
도8은 반도체 웨이퍼가 부착된 양면점착시트가 경질판에 고정된 상태를 나타낸다;
도9는 반도체 웨이퍼의 이면 연삭 후의 상태를 나타낸다;
도10은 에너지선조사 및 기재수축 후의 상태를 나타낸다.
본 발명은 양면점착시트에 관한 것이다. 더욱 구체적으로, 본 발명은 경질판위에 일시적으로 지지된 깨어지기 쉬운 피가공물을 가공하거나 보호하기 위해서 사용하는 양면점착시트에 관한 것이다.
최근 들어, IC 카드의 보급이 진행됨에 따라, 그 두께의 감소가 요망되고 있다. 그러므로, 종래는 약 350㎛ 정도였던 반도체 칩의 두께를, 50∼100㎛ 또는 그 이하까지 얇게 할 필요성이 제기되고 있다.
웨이퍼 표면 위에 회로 패턴을 형성한 후, 웨이퍼 이면을 연삭하는 것은 종래 기술이다. 점착시트가 회로 표면에 부착되어 회로 표면을 보호하고 웨이퍼를 고정하는 동안 웨이퍼 이면 연삭이 수행된다. 이 용도에는 연질 기재상에 점착제가 도포된 점착시트가 흔히 사용된다. 그러나, 연질 기재상에 도포된 점착시트에는, 접착할 때 걸렸던 장력이 잔류 응력으로 축적된다. 웨이퍼가 큰 지름을 갖거나 매우 얇은 두께로 연삭되는 경우, 점착시트의 잔류 응력은 웨이퍼의 강도를 능가하게 되어, 웨이퍼가 잔류 응력을 상쇄하려는 힘에 의해 휘어져버리는 결과를 낳는다. 게다가, 연질 기재에 의해 지지된 웨이퍼는 연삭 후에 깨어지기 쉬워져서, 웨이퍼의 운반(carrying)동안 파손되는 경우가 있었다. 그러므로, 석영판 또는 아크릴판같은 경질 재료위에 웨이퍼를 고정하고 나서, 웨이퍼를 연삭하는 방법이 연구되고 있다.
프린트 헤드, 유리/에폭시기판, 유리 또는 세라믹 등의 딱딱해서 깨어지기 쉬운 재료를 작은 칩으로 절단하기 위해서, 이들을 단단한 지지체에 고정한 후 절단한다. 피절단물을 단단한 지지체에 고정하기 위해서, 양면점착시트가 사용된다. 그러나, 종래의 양면점착시트로 함께 부착된 2개의 단단한 재료들을 서로 분리하는 것이 매우 어려웠다. 웨이퍼같은 매우 깨어지기 쉬운 물질이 사용될 때에는, 항상 파손되는 일이 발생하였다.
그러므로, 반도체 웨이퍼 그리고 상기에 언급된 다양한 피절단물을 경질재료상에 고정하는데 적합한 양면점착시트의 개발이 요구되고 있다.
또한 반도체 웨이퍼의 공정에서, 이면 연삭동안에는 표면보호시트, 다이싱동안에는 웨이퍼를 고정하기 위한 점착시트를 각각 필요로 하였다. 이것은 공정 관리의 면에서 어려운 일이었다. 게다가, 웨이퍼가 깨지기 쉬우므로 상기 공정단계 사이에서 웨이퍼의 운반시 파손되는 경우가 있었다.
따라서, 동일한 형태에서 상기 웨이퍼의 이면 연삭, 다이싱 및 운반을 포함하는 일련의 공정을 수행가능하게 하고, 공정관리를 용이하게 할 뿐 아니라, 웨이퍼의 파손방지가 가능한 공정의 개발이 요망되고 있다.
본 발명은 상기와 같은 종래 기술을 감안한 것이다. 본 발명의 목적은, 높은 정밀도로 피가공물을 효율적으로 가공하는 것을 가능하게 하는 양면점착시트, 특히 매우 얇거나 큰 지름을 갖는 실리콘웨이퍼의 연삭에서, 휘어짐을 줄이고 운반시 파손을 최소화함으로써 높은 수율로 두께 정밀도가 높은 IC 칩을 생산하고, 이면 연삭과 다이싱을 동일한 형태로 수행하는 것이 가능한 공정에 적합한 양면점착시트에 관한 것이다. 본 발명의 또다른 목적은 상기 양면점착시트가 사용되는, 높은 재현성의 반도체의 제조방법을 제공하는 것이다.
본 발명의 양면점착시트는 수축성기재 및 그 기재의 양면에 설치된 점착제층을 포함하고, 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된 것이다.
본 발명에 있어서, 양쪽의 점착제층은 에너지선 경화형 점착제로 된 것이 바람직하다. 또한 수축성기재에는 다수의 미세한 절삭자국(cuts, notches)이 마련된 것이 바람직하다. 본 발명의 양면점착시트는 경질판위에 일시적으로 지지된 피가공물의 가공동안, 이것을 고정하거나 보호하기 위해서 바람직하게 사용된다.
즉, 본 발명의 양면점착시트는 하기의 일련의 단계를 포함하는 공정에서 바람직하게 사용된다:
가공될 피가공물을 상기 양면점착시트의 한쪽 에너지선 경화형 점착제층에 부착시키고, 다른 점착제층을 경질판 위에 부착시켜 피가공물을 경질판위에 지지시키고;
피가공물을 가공하고;
에너지선 경화형 점착제층에 에너지선을 조사하여 경화시키고, 동시에 수축성기재를 수축시키고; 그리고 가공된 피가공물을, 조사 및 경화된 에너지선 경화형 점착제층으로부터 박리한다.
상기의 사용 방법에서, 양쪽의 점착제층이 에너지선 경화형 점착제로 된 것이 바람직하다. 또한, 수축성기재에는 다수의 미세한 절삭자국(cuts)이 마련된 것 이 바람직하다.
상기의 사용 방법에서, 피가공물은 그 표면에 회로패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼의 이면 연삭인 것이 바람직하다.
피가공물은 그 표면에 회로 패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼를 소자 칩(element chips)으로 다이싱하는 과정이어도 좋다.
또한, 피가공물은 그 표면에 회로 패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼의 이면 연삭 및 웨이퍼를 소자 칩으로 다이싱하는 과정이 임의의 순으로 수행된 것이어도 좋다.
본 발명의 상기 양면점착시트는 다양한 피가공물을 경질판 위에 일시적으로 지지함으로써 그 가공동안 고정 및 보호를 할 수 있다. 또한 본 발명의 양면점착시트는 바람직한 가공 및 보호를 수행한 후, 간단한 조작에 의해 피가공물을 시트로부터 쉽게 박리할 수 있다. 그러므로 양면점착시트가 예를 들어, 매우 얇거나 큰 지름을 갖는 반도체 웨이퍼의 이면 연삭에 사용되더라도, 웨이퍼의 두께 정밀도는 향상되고, 그 휘어짐은 줄어들 수 있다. 또한 웨이퍼의 운반시 파손도 방지될 수 있다. 결과적으로 본 발명의 양면점착시트는 높은 수율로 다양한 전자 부품과 반도체 칩의 생산을 가능하게 한다.
더우기, 본 발명에서는 가공과 운반을 포함한 일련의 공정을 동일한 웨이퍼의 형태에서 수행할 수 있으므로 공정 관리가 용이하다.
이하, 첨부된 도면을 참조하면서 본 발명을 구체적으로 설명한다.
도 1에 나타난 것처럼, 본 발명의 양면점착시트 10은 수축성기재 1 및 그 기 재의 양면에 설치된 점착제층 2a 및 2b를 포함한다.
수축성기재 1은 특별히 한정되지는 않지만, 열수축성 필름이 바람직하다.
본 발명에 사용되는 수축성 필름의 수축율은 바람직하게는 10~90%, 더욱 바람직하게는 20~80%의 범위이다.
수축성 필름의 수축율(SR)은 수축 전의 치수(dimension)와 수축 후의 치수로부터 하기 수식에 의해 계산된다:
Figure 111999010120835-pat00001
열수축성 필름의 사용시, 상기의 수축율 치수는 120℃로 가열한 전후에 측정된 필름의 치수로부터 계산된 것이다.
다양한 수축성 필름이 알려져 있다. 본 발명에 있어서 피가공물에 이온오염같은 악영향이 미치지 않는 한, 일반적으로 다양한 수축성 필름이 사용될 수 있다. 적합한 수축성 필름의 예로는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 나일론, 폴레우레탄, 폴리염화비닐리덴, 폴리염화비닐 등의 일축 또는 이축 유래의 필름을 포함한다.
상기 수축성 필름의 두께는 보통 5~300㎛의 범위이고, 바람직하게는 10~200㎛이다.
특히 수축성 필름으로서, 바람직하게는 폴리에틸렌, 폴레프로필렌, 폴레에틸렌테레프탈레이트 등의 열수축성 필름이 사용된다.
수축성 필름은, 상기 다양한 수축성 필름의 단층품 또는 상기에 언급된 것 중에서 선택된 수축성 필름들의 적층품이어도 좋다. 수축성 필름이 적층품인 경우, 그 수축율이 서로 상이한 필름들로 구성된 적층품인 것이 바람직하다. 수축율이 서로 상이한 필름들로 구성된 적층품을 수축성기재1로 사용하는 경우, 도5와 10에 나타난 바와 같이, 수축율이 작은 쪽으로 튀어나오는 형상이 나타날 수 있으므로, 피가공물이 점접촉으로 부착됨으로써 피가공물을 매우 용이하게 박리할 수 있다.
수축성기재 1로 사용한 수축성 필름에는 다수의 미세한 절삭자국(cuts, notches)이 마련되어도 좋다.
절삭자국의 간격(cutting pitches)은 피가공물 각각의 크기에 의해 결정된다. 절삭자국은, 바람직하게는 피가공물 바닥 면의 최대 길이의 0.01~2배, 더욱 바람직하게는 0.1~1배의 간격으로 마련된다. 일반적으로 절삭자국의 간격은 0.1~20㎜, 특히 1~10㎜의 범위가 바람직하다.
절삭자국의 형태는 특별히 한정되지는 않는다. 예를 들어, 절삭자국의 패턴은 격자, 동심원, 방사상 형태 또는 이들을 조합한 것이어도 좋다. 또한 절삭자국의 형태는 어떠한 것이어도 좋다. 절삭자국은 수축성기재 1의 전체 표면에 걸쳐 마련된 것이어도 좋다.
본 발명의 양면점착시트 10를 사용하는 경우, 하기에서 설명하는 것처럼, 적절한 공정 후에 에너지선 경화형 점착제층에 에너지선을 조사한다. 에너지선으로 자외선을 사용한 경우에는, 수축성기재 1을 구성하는 모든 필름은 자외성 투과성이어야 한다.
본 발명의 양면점착시트 10은 상기 수축성기재 1, 그 기재의 양면에 마련된 점착제층 2a 및 2b을 포함하고, 적어도 한쪽(한쪽 또는 양쪽)의 점착제층이 에너지선 경화형 점착제층으로 된 것을 포함한다. 구체적으로는, 피가공물이 부착된 면에 마련된 점착제층 2a가 에너지선 경화형 점착제로 된 것이 바람직하다. 다른쪽의 점착제층 2b, 즉 경질판에 부착된 면에 마련된 점착제층은 특별히 한정되지는 않지만, 에너지선 경화형 점착제로 된 것이 바람직하다.
점착제층 2a 및 2b가 모두 에너지선 경화형 점착제인 경우, 경화된 점착제층 2a의 탄성계수(탄성계수 2a)가 경화된 점착제층 2b의 탄성계수(탄성계수 2b)보다 높아지도록, 에너지선 경화형 점착제를 선택하는 것이 바람직하다. 탄성계수 2a는 바람직하게는, 적어도 탄성계수 2b의 2배이고, 더욱 바람직하게는 탄성계수 2b의 5배이상이다.
상기와 같은 탄성계수를 갖는, 경화된 점착제 2a 및 2b를 선택하는 경우, 수축성기재 1의 수축으로 인한 양면점착시트10의 변형이 촉진되고, 점착제층 2a의 피가공물쪽에 있는 시트가 튀어나온 모양으로 쉽게 변형되어, 점점촉으로만 부착된 피가공물이 매우 용이하게 박리될 수 있다.
에너지선 경화형 점착제는 일반적으로 아크릴계 점착제와 에너지선 중합성 화합물을 주성분으로 한다.
에너지선 경화형 점착제에서 쓰이는 에너지선 중합성 화합물로서는, 예를 들어, 일본 특개공보 제60(1985)-196, 956 및 60(1985)-223, 139에 개시된 것처럼, 광조사에 의해서 3차 망상구조로 전환될 수 있는, 분자내에 탄소이중결합으로 연결된, 적어도 2개 이상의 광중합성탄소를 갖는 저분자량 화합물들이 널리 사용된다. 구체적인 예로는, 트리메틸롤프로판 트리아크릴레이트, 테트라메틸롤메탄 테트라아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리트리톨 모노히드록시펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 1,4-부틸렌글리콜 디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트 및 시판중인 올리고에스테르 아크릴레이트 등이다.
또한, 에너지선 중합성 화합물로서 상기 아크릴레이트계 화합물외에 우레탄아크릴레이트계 올리고머를 사용할 수도 있다. 우레탄아크릴레이트계 올리고머는,
폴리에스테르형 또는 폴리에테르 화합물 등의 폴리올 화합물을 폴리이소시아네이트 화합물, 예를 들면 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실릴렌디이소시아네이트 또는 디페닐메탄-4,4-디이소시아네이트 등과 반응시켜 말단이소시아네이트우레탄 예비중합체를 얻고, 이것을 히드록실기를 갖는 (메타)아크릴에스테르, 예를 들면 2-히드록시에틸 아크릴레이트, 2-히드록시에틸 메타크릴레이트, 2-히드록시프로필 아크릴레이트, 2-히드록시프로필 메타크릴레이트, 폴리에틸렌글리콜 아크릴레이트 또는 폴리에틸렌글리콜 메타크릴레이트 등과 반응시켜 얻을 수 있다.
에너지선 경화형 점착제에서 아크릴계 점착제에 대한 에너지선 중합성 화합물의 배합비는 아크릴계 점착제 100중량부에 대하여 에너지선 중합성 화합물은 50∼200중량부의 양이 사용되는 것이 바람직하다. 이 경우, 얻어진 점착시트의 초기 접착력은 크고, 에너지선조사 후에는 접착력이 크게 저하한다. 따라서 가공된 피가공물과 아크릴계 에너지선 경화형 점착제층의 경계면에서의 박리가 용이하게 되어, 가공된 피가공물을 선택할 수 있다.
에너지선 경화형 점착제층 2a는 측쇄에 에너지선 중합성기를 갖는 에너지선경화형 공중합체로 되어도 좋다. 이러한 에너지선 경화형 공중합체는 충분한 접착성과 에너지선 경화성을 갖는다. 측쇄에 에너지선 중합성기를 갖는 에너지선 경화형 공중합체는 예를 들면, 일본특개공보 5(1993)-32,946호, 8(1996)-27,239호에 상세히 기재되어 있다.
상기와 같은 아크릴계 에너지선 경화형 점착제는 에너지선 조사 이전에 피가공물에 대한 충분한 접착력을 갖고 있고, 에너지선 조사 후에는 접착력이 현저히 감소한다. 즉, 에너지선 조사 이전에는 피가공물이 충분한 접착력에 의해 지지될 수 있지만, 에너지선 조사 후에는 얻어진 가공물을 용이하게 박리할 수 있다.
다른쪽의 점착제층 2b, 즉 경질판에 부착되어 마련된 점착제층은 종래부터 공지의 여러가지 점착제에 의해 형성되어 얻어진다. 이러한 점착제들은 어떤 것도 한정되지 않는다. 예를 들어 고무, 아크릴, 실리콘, 폴리우레탄, 폴리비닐에테르 등의 재박리형(removable) 점착제가 사용될 수 있다. 그렇지만, 본 발명에 있어서 점착제층 2b 또한, 상기 에너지선 경화형 점착제로 된 것이 바람직하다.
점착제층 2a 및 2b 각각의 두께는 사용된 재질에 의해 달라지지만, 보통은 약 3∼100㎛, 바람직하게는 10∼50㎛의 범위이다.
본 발명에 따르는 상기의 양면점착시트 10은 반도체 웨이퍼의 이면 연삭동안 표면보호나 웨이퍼 고정을 위해 바람직하게 사용된다. 또한 예를 들어 유리/에폭시기재, 유리 또는 세라믹 등의 딱딱해서 깨어지기 쉬운 재료를 가공(예를 들어, 절 단)할 때, 이들 피가공물을 일시적으로 경질판위에 고정하기 위해서 양면점착시트 10이 사용될 수 있다. 적절한 경질판의 예로는, 유리판, 석영판 및 아크릴, 폴리염화비닐, 폴리에틸렌테레프탈레이트, 폴리프로필렌, 폴리카보네이트판같은 플라스틱판이 있다. ASTM D 883에 의해 정의되는 경질판의 경도는 바람직하게는 70MPa 이상이다. 경질판의 두께는 사용된 재질에 의해 달라지지만, 보통 O.1∼1O㎜ 정도이다. 에너지선으로서 자외선을 쓰는 경우, 경질판은 자외선 투과성의 재질로 이루어진다.
첨부된 도면을 참조로 하여, 본 발명의 양면점착시트의 사용방법을 더욱 구체적으로 설명한다.
도2에 나타난 것과 같이, 피가공물 3을 양면점착시트 10의 에너지선 경화형 점착제층 2a에 부착한다. 피가공물 3은, 예를 들어, 상기의 반도체 웨이퍼, 유리/에폭시기재, 유리, 세라믹같은 딱딱해서 깨어지기 쉬운 재료, 아직 가공되지 않은 다양한 전자부품, 광학부품 등이지만, 이들에 한정되지 않는다.
도3에 나타난 것과 같이, 다른쪽의 점착제층 2b를 경질판 4에 부착시켜, 피가공물 3을 경질판 4에 지지한다. 다른 방법으로는, 다른쪽의 점착제층 2b를 먼저 경질판에 부착한 뒤, 피가공물 3을 에너지선 경화형 점착제층 2a에 부착하여도 좋다. 이 때, 점착제층 2b와 경질판 4의 사이에 거품이 발생하는 것을 방지하기 위해서, 진공속에서 점착제층 2b를 경질판 4에 부착하는 것이 바람직하다.
이어서, 피가공물 3에 필요한 가공을 한다. 반도체 웨이퍼의 경우, 그 가공은 예를 들면, 이면 연삭 또는 소자 칩으로 다이싱하는 것이다. 유리/에폭시기재의 경우, 그 가공은 회로의 형성 또는 각 회로에 의한 소자 칩으로 다이싱하는 것이다. 유리 또는 세라믹의 경우, 그 가공은 예를 들면, 절단이나 에칭하는 것이다. 가공하는 동안, 점착제층 2a에 접하고 있는 피가공물 3의 면에서는 표면보호가 동시에 수행된다.
도4는 예를 들면, 피가공물 3으로서 반도체 웨이퍼 또는 유리/에폭시기재 위의 회로 형성과 각 회로에 의한 소자 칩으로 다이싱하는 것을 보여준다.
다이싱 조건은 특별히 한정되지는 않지만, 바람직하게는 열수축성기재 1이 완전히 절단, 분리되는 것이 바람직하다. 이렇게 절단함으로써 부착되는 면적이 줄어들어 박리시간이 단축된다. 절단깊이는 경질판 4면에 마련된 점착제층에서 멈추는 것이 바람직하다. 그 이유는 경질판 4가 절단되지 않는 한, 몇 번이라도 경질판4를 재사용할 수 있기 때문이다.
이어서, 경화하기 위해 경질판 4의 면에서부터 에너지선을 조사함으로써 에너지선 경화형 점착제층 2a의 접착력이 줄어들 뿐만 아니라, 적절한 수단에 의해 수축성기재 1이 수축된다. 예를 들어, 열수축성 기재가 사용된 경우, 적절히 가열함으로써 수축성기재 1를 수축시킨다. 그 결과, 도5에 나타난 것과 같이, 얻어진 가공물 3'과 수축성기재 1의 수축에 의해 경화된 에너지선 경화형 점착제층 2a와의 사이에 발생하는 전단력에 의해서 박리가 시작된다. 경화된 에너지선 경화형 점착제층 2a로부터 가공물 3'이 박리되는 것은, 접합부분의 말단에서부터 중심으로 퍼지게 된다. 결과적으로, 접합면 전부가 박리된다.
또한, 수축성기재 1의 수축과 함께 점착제층 2b도 변형되기 때문에, 양면점 착시트 10을 경질판 4로부터 용이하게 제거할 수 있다. 특히 점착제층 2b가 에너지선 경화형 점착제로 된 경우, 에너지선조사에 의해 경질판 4와의 접착력이 저하되기 때문에, 경질판 4로부터 양면점착시트 10을 보다 용이하게 제거할 수 있다.
상술한 것과 같이, 본 발명의 양면점착시트에 있어서, 수축성기재 1에 다수의 미세한 절삭자국이 마련된 것도 가능하다. 이 경우, 피가공물 3'에 필요한 가공을 한 후, 가열에 의해 수축성기재 1이 수축되면, 이와 함께 에너지선 경화형 점착제층 2a가 변형되고, 가공물 3'과의 접촉면적이 감소하여, 그 결과 접착력이 저하한다(도6 참조). 따라서, 가공물3'으로부터 양면점착시트 l0을 용이하게 제거할 수 있다.
본 발명의 양면점착시트 10은 하기의 단계를 포함하는 반도체 웨이퍼의 이면 연삭방법에 특히 바람직하게 사용된다.
도7에 나타난 것 같이, 표면에 회로 패턴이 형성된 반도체 웨이퍼 5의 회로 표면을 본 발명의 양면점착시트 10의 에너지선 경화형 점착제층 2a에 부착한다.
이어서, 그림 8에 나타난 것 같이, 다른쪽의 점착제층 2b를 경질판 4에 부착하여 반도체 웨이퍼 5를 경질판 4에 지지한다.
경질판 4에 지지된 상태에서, 반도체 웨이퍼 5의 이면을 바람직한 두께로 연삭한다(도9 참조).
이어서, 상기와 동일한 방법으로 에너지선조사 및 수축성기재의 수축을 수행함으로써, 조사 및 경화된 에너지선 경화형 점착제층 2a로부터 반도체 웨이퍼 5를 박리할 수 있다.(도 1O 참조).
다른 방법으로는, 도 4에 나타난 것 같이 반도체 웨이퍼 5의 이면 연삭 후 웨이퍼의 다이싱을 하고, 그 후에 에너지선조사를 하여 기재의 수축을 하여도 좋다. 따라서, 이면 연삭 및 다이싱을 동일형태로 할 수 있기 때문에 공정관리가 용이하게 된다. 또한 웨이퍼가 경질판 위에 지지된 상태에서 공정단계 사이의 운반을 할 수 있기 때문에, 웨이퍼의 파손도 방지할 수 있다.
또 다른 방법으로, 본 발명에 있어서 상기와는 반대로, 웨이퍼의 다이싱을 행한 후에, 소자 칩을 경질판 위에 지지한 상태에서 소자 칩 이면을 연삭할 수도 있다.
이상의 내용으로부터 명백하듯이, 본 발명의 상기 양면점착시트는 다양한 피가공물을 경질판 위에 일시적으로 지지하여, 그 가공시 고정 및 보호를 할 수 있다. 또한 필요한 가공 및 보호를 한 후, 간단한 조작에 의해 시트로부터 가공물을 용이하게 박리할 수 있다. 그러므로, 양면점착시트가, 예를 들어 매우 얇거나 큰지름을 갖는 반도체 웨이퍼의 이면 연삭에 사용되더라도, 웨이퍼의 두께 정밀도는 향상되고, 그 휘어짐은 줄어들 수 있다. 또한 웨이퍼의 운반시 파손도 방지될 수 있다. 결과적으로, 본 발명의 양면점착시트는 높은 수율로 다양한 전자 부품과 반도체 칩의 생산을 가능하게 한다. 더우기, 본 발명에서는 가공과 운반을 포함한 일련의 단계가 동일한 웨이퍼의 형태에서 수행될 수 있으므로 공정 관리가 용이하다.
실시예
본 발명은 다음의 실시예를 통하여 자세히 설명되지만, 이들 실시예로 본 발 명의 범위가 한정되는 것은 아니다.
실시예 1
1(1) 아크릴계 점착제 (n-부틸아크릴레이트와 아크릴산과의 공중합체) 100중량부, 분자량7000의 우레탄아크릴레이트올리고머 200중량부, 가교제 (이소시아네이트계) 10중량부 및 에너지선 경화반응 개시제 (벤조페논계) 10중량부를 혼합하여, 에너지선 경화형 점착제 조성물 (자외선조사 후의 탄성계수가 1.5×108Pa)을 얻었다.
1(2) 박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름상에 상기 1(1)단계에서 얻은 점착제 조성물을 1O㎛의 두께가 되도록 도포하고, 1OO℃에서 l분간 가열하여, 에너지선 경화형 점착제층을 형성시켰다. 이어서, 에너지선 경화형 점착제층을 열수축성 폴리에틸렌 필름(두께 35㎛, 120℃에서의 수축율이 65%)에 부착시켰다. 그래서, 한쪽에 점착제층을 갖는 시트를 얻었다.
1(3) 별도로, 박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름상에 상기 1(1)단계에서 얻은 점착제 조성물을 1O㎛의 두께가 되도록 도포하고, 10O℃에서 1분간 가열하여, 또다른 에너지선 경화형 점착제층을 형성시켰다.
1(4) 상기 1(2)단계에서 얻은 한쪽에 점착제층을 갖는 시트의 열수축성 폴리에틸렌 필름 면을, 상기1(3)단계에서 PET 필름상에 형성시킨 점착제층에 부착시켜, 양면점착시트를 얻었다.
실시예 2
시트의 한쪽에 적용된 점착제조성물을, 아크릴계점착제 (n-부틸아크릴레이트와 2-히드록시에틸 아크릴레이트와의 공중합체) 100중량부 및 가교제 (이소시아네이트계) 10중량부로 된 재박리형 점착제(removal pressure sensitive adhesive)로 한 것을 제외하고는, 실시예1와 동일한 방법으로 수행하였다.
실시예 3
수축성기재를, 열수축성 폴리에틸렌 테레프탈레이트 필름 (두께 30㎛, 120℃에서의 수축율이 40%)으로 바꾼 것을 제외하고는, 실시예 1과 동일한 방법으로 양면점착시트를 만들었다.
실시예 4
시트 한쪽의 점착제 조성물을, 아크릴계 점착제 (n-부틸아크릴레이트와 2-히드록시에틸아크릴레이트와의 공중합체) 100중량부, 가교제 (이소시아네이트계) 10중량부로 된 재박리형 점착제로 한 것을 제외하고는, 실시예 3과 동일한 방법으로 수행하였다.
실시예 5
실시예 1의 1(1) 및 1(2)단계와 동일한 방법으로, 한쪽에 점착제층을 갖는 시트를 만들었다. 롤러 절단 주형을 사용해서, 시트의 열수축성 필름면으로부터 점착제층의 다른 면에 도달되도록 종횡 2㎜ 간격의 격자형 절삭자국을 시트에 마련하였다. 이어서, 박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름상에 1(1)단계에서 사용한 것과 동일한 에너지선 경화형 점착제를 10㎛의 두께가 되도록 도포하고, 100℃에서 1분간 가열했다. 얻어진 에너지선 경화형 점착제층을 시트의 절 삭자국이 마련된 열수축성기재 필름면에 부착함으로써, 절삭자국이 마련된 수축성 필름을 포함하는 양면점착시트를 만들었다.
실시예 6
6(1) 아크릴계점착제 (n-부틸아크릴레이트와 메틸메타크릴레이트와 2-히드록시에틸아크릴레이트와의 공중합체) 100중량부, 분자량 1000의 우레탄아크릴레이트올리고머 150중량부, 가교제 (이소시아네이트계) 5중량부 및 에너지선 경화반응 개시제 (벤조페논계) 10중량부를 혼합하여, 에너지선 경화형 점착제 조성물(자외선조사 후의 탄성계수가 9.0×108Pa)을 얻었다.
6(2) 박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름에 상기 6(1)단계에서 얻은 점착제 조성물을 10㎛의 두께가 되도록 도포하고, 100℃에서 1분간 가열하여, 에너지선 경화형 점착제층을 형성시켰다. 이어서, 에너지선 경화형 점착제층을 열수축성 폴리에틸렌 필름 (두께 35㎛, 120℃에서의 수축율이 65%)에 부착시켰다. 그 결과, 한쪽의 점착제층을 갖는 시트를 얻었다.
6(3) 아크릴계 점착제 (n-부틸아크릴레이트와 아크릴산의 공중합체) 100중량부, 분자량 7000의 우레탄아크릴레이트올리고머 200중량부, 가교제 (이소시아네이트계) 10중량부 및 에너지선 경화반응 개시제 (벤조페논계) 10중량부를 혼합하여, 에너지선 경화형 점착제 조성물(자외선 조사후의 탄성율이 1.5×108Pa)을 얻었다.
6(4) 박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름상에 상기6(3)단계에서 얻은 점착제 조성물을 10㎛의 두께가 되도록 도포하고, 100℃에서 1분간 가열하여, 또다른 에너지선 경화형 점착제층을 형성시켰다.
6(5) 6(2)단계에서 얻은 한쪽의 점착제층을 갖는 시트의 열수축성 폴리에틸렌 필름면을, 상기 6(4)단계에서 폴리에틸렌 테레프탈라이트 필름위에 형성된 점착제층에 부착시켜 양면점착시트를 형성시켰다.
실시예 7
다음의 방법으로, 서로 상이한 수축율을 갖는 적층물 수축 필름을 제조했다.
아크릴계 점착제 (n-부틸아크릴레이트와 아크릴산과의 공중합체) 100중량부 및 가교제 (이소시아네이트계) 10중량부를 혼합하여 점착제 조성물을 얻었다.
박리처리된 25㎛ 두께의 폴리에틸렌 테레프탈레이트 필름상에, 상기에서 얻은 점착제 조성물을 5㎛의 두께가 되도록 도포하고 100℃에서 1분간 가열하여, 점착제층을 형성시켰다. 이어서, 점착제층을 열수축성 폴리에틸렌 필름 (두께 30㎛, 120℃에서의 수축율이 40%)에 부착시켰다. 이와 같이 하여, 한쪽에 점착제층을 갖는 시트를 얻었다.
상기에서 얻은 시트의 박리처리된 폴리에틸렌테레프탈레이트 필름을 박리하면서, 점착제층을 열수축성 폴레에틸렌 필름 (두께 35㎛, 120℃에서의 수축율이 65%)에 부착하여, 수축 필름 적층물을 형성시켰다.
실시예 1의 열수축성 폴리에틸렌 필름을, 상기에서 얻은, 서로 상이한 수축율을 갖는 적층물 필름 (두께 70㎛)으로 바꾼 것을 제외하고는, 실시예 1과 동일한 방법으로 양면점착시트를 제조했다.
비교예 1
에너지선 경화형 점착제 조성물을, 실시예 2의 재박리형 점착제로 바꾼 것 이외에는, 실시예 1과 동일한 방법으로 양면에 재박리형 점착제층을 장착한 양면점착시트를 제조했다.
비교예 2
수축성기재를, 비수축성 폴리에틸렌 테레프탈레이트 필름 (두께 25㎛, 120℃에서의 수축율이 1%)으로 바꾼 것을 제외하고는, 실시예 1과 동일한 방법으로 양면점착시트를 만들었다.
상기에서 얻은 양면점착시트를 다음의 방법으로 평가하였다. 그 결과를 표 1에 나타내었다.
평가 방법
(1) 연삭용 보호테이프의 사용:
실시예와 비교예에서 제조한 각각의 점착시트를, 한쪽만 박리필름을 벗기고, 지름 6인치(150mm), 두께 700㎛인 실리콘 웨이퍼의 회로면에 부착시켰다. 이 때, 각 양면점착시트의 에너지선 경화형 점착제층을 실리콘 웨이퍼에 부착시켰다. 그러나, 실시예 6의 경우는 자외선조사 후의 탄성율이 9.0 x 108Pa인 에너지선 경화형 점착제층을, 실시예 7의 경우는 120℃에서의 수축율이 40%인 면에 마련된 에너지선 경화형 점착제층을, 또한 비교예 1의 경우는 재박리형 점착제층을 각각 실리콘 웨이퍼에 부착시켰다.
이어서, 다른쪽의 박리 필름을 벗기고, 노출된 점착제층을 진공속에서 유리 판(200㎜×200㎜×l.15 ㎜ 두께)에 부착시켰다.
부착 후, 웨이퍼의 두께가 50㎛로 줄어들 때까지 웨이퍼 이면을 연삭했다. 연삭 후, 자외선으로 유리면을 조사하고(비교예 l은 제외), 표면온도 l20℃로 가열한 핫 플레이트(hot plate)상에 상기의 샘플 각각을 1분간 방치하였다. 에폭시계 접착제로 각 웨이퍼의 상부에 고리를 설치하고, 만능인장시험기(박리 속도:700㎜/분)를 사용하여 유리면으로부터의 박리강도를 측정하였다. 결과를 표 1에 나타내었다.
또한, 가열 후 시트의 상태를 눈으로 관찰하였다. 결과를 표 2에 나타내었다.
(2) 다이싱 테이프(dicing tape)의 사용:
실시예와 비교예에서 제조한 각각의 점착 시트를, 한쪽만 박리필름을 벗기고, 지름 6인치, 두께 350㎛인 실리콘 웨이퍼(# 2000 경면)의 경면에 부착시켰다. 이 때, 각 양면점착시트의 에너지선 경화형 점착제층을 실리콘 웨이퍼에 부착시켰다. 그러나 실시예 6, 7 및 비교예 1에서는, 실리콘 웨이퍼를 상기 (1)항에서와 동일한 점착제층면에 부착시켰다.
이어서, 다른쪽의 박리 필름을 벗기고, 노출된 점착제층을 진공속에서 유리판(200㎜×200㎜×l.15㎜ 두께)에 부착시켰다.
부착한 후, 절단되지 않은 부분이 유리의 바닥면으로부터 1.16㎜가 되도록, 다이싱 브레이드 27HECC를 사용하여 다이싱 기계 DAD2H/6T(Disco사 제품)로, 웨이 퍼를 10㎜?로 다이싱하였다. 다이싱 후, 자외선으로 유리면을 조사하고(비교예 1은 제외), 표면온도 120℃로 가열한 핫 플레이트상에 각각의 샘플을 1분간 방치하였다. 에폭시계 접착제로 각 칩의 상부에 고리를 설치하고, 만능인장시험기(박리속도:700㎜/분)를 사용하여 유리면으로부터의 박리강도를 측정하였다. 결과를 표 1에 나타내었다.
또한, 가열 후 시트의 상태를 눈으로 관찰했다. 결과를 표 2에 나타내었다.
(3) 일련의 연삭, 운반 및 다이싱 방법:
실시예와 비교예에서 제조한 각각의 점착 시트를, 한쪽만 박리필름을 벗기고, 지름 6인치, 두께 700㎛인 실리콘 웨이퍼의 회로면에 부착하였다. 이 때, 각 양면점착시트의 에너지선 경화형 점착제층을 실리콘 웨이퍼에 부착시켰다.
그러나 실시예 6, 7 및 비교예 1에서는, 실리콘 웨이퍼를 상기(1)항에서와 동일한 점착제층면에 부착시켰다.
이어서, 다른쪽의 박리 필름을 벗기고, 노출된 점착제층을 진공속에서 유리판(유리 200㎜×200㎜×1.15㎜두께)에 부착시켰다.
부착 후, 웨이퍼의 두께가 50㎛로 줄어들 때까지 웨이퍼를 연삭했다. 연삭된 웨이퍼를 그 상태를 유지하여 다이싱 단계로 운반했다.
절단되지 않은 부분이 유리의 바닥면으로부터 1.16㎜가 되도록, 다이싱 브레이드 27HECC를 사용하여 다이싱 기계 DAD2H/6T(Disco사 제품)로, 상기의 연삭된 웨이퍼를 10㎜?로 다이싱하였다. 다이싱 후, 자외선으로 유리면을 조사하고 (비교예 1 은 제외), 표면온도 120℃로 가열한 핫 플레이트상에 각각의 샘플을 1분간 방치하였다. 에폭시계 접착제로 각 칩의 상부에 고리를 설치하고, 만능인장시험기(박리속도:700㎜/분)를 사용하여 유리면으로부터의 박리강도를 측정하였다. 결과를 표 1에 나타내었다.
또한, 가열 후 시트의 상태를 눈으로 관찰했다. 결과를 표 2에 나타내었다.
(4) 일련의 다이싱, 운반 및 연삭 방법:
실시예와 비교예에서 제조한 각각의 점착 시트를, 한쪽만 박리필름을 벗기고, 지름 6인치, 두께 700㎛인 실리콘 웨이퍼의 회로면에 부착하였다. 이 때, 각 양면점착시트의 에너지선 경화형 점착제층을 실리콘 웨이퍼에 부착시켰다.
그러나 실시예 6, 7 및 비교예 1에서는, 실리콘 웨이퍼를 상기(1)항에서와 동일한 점착제층면에 부착시켰다.
이어서, 다른쪽의 박리 필름을 벗기고, 노출된 점착제층을 진공속에서 유리판(유리 200㎜×200㎜×1.15㎜두께)에 부착시켰다.
절단되지 않은 부분이 유리의 바닥면으로부터 1.16㎜가 되도록, 다이싱 브레이드 27HECC를 사용하여 다이싱 기계 DAD2H/6T(Disco사 제품)로, 웨이퍼를 10㎜?로 다이싱하였다. 다이싱 후, 다이싱된 웨이퍼를 그 상태를 유지하여 연삭 단계로 운반했다.
웨이퍼의 두께가 50㎛로 줄어들 때까지 웨이퍼를 연삭했다. 연삭 후, 자외선으로 유리면을 조사하고 (비교예 1은 제외), 표면온도 120℃로 가열한 핫 플레이트 상에 각각의 샘플을 1분간 방치하였다. 에폭시계 접착제로 각 칩의 상부에 고리를 설치하고, 만능인장시험기(박리속도:700㎜/분)를 사용하여 유리면으로부터의 박리강도를 측정하였다. 결과를 표 1에 나타내었다.
또한, 가열 후 시트의 상태를 눈으로 관찰했다. 결과를 표 2에 나타내었다.
평가 결과
평가 상태
(1) g/150㎜
Figure 111999010120835-pat00002
 (2) g/10㎜□ (3) g/10㎜□ (4) g/10㎜□
실시예 1 20 5 5 5
실시예 2 40 20 18 18
실시예 3 40 10 10 10
실시예 4 80 40 39 40
실시예 5 10 3 5 5
실시예 6 15 5 5 3
실시예 7 20 5 5 3
비교예 1 웨이퍼가 파손됨 웨이퍼가 파손됨 웨이퍼가 파손됨 웨이퍼가 파손됨
비교예 2 웨이퍼가 파손됨 웨이퍼가 파손됨 웨이퍼가 파손됨 웨이퍼가 파손됨

양면 점착 시트의 박리상태
평가 상태
(1) (2) (3) (4)
실시예 1 임의 - - -
실시예 2 유리면 - - -
실시예 3 임의 - - -
실시예 4 유리면 - - -
실시예 5 임의 - - -
실시예 6 유리면 - - -
실시예 7 유리면 - - -
비교예 1 웨이퍼가 파손됨 - - -
비교예 2 웨이퍼가 파손됨 - - -
유리면: 양면점착시트는 웨이퍼(칩)쪽으로 튀어나온 모양으로 변형되고, 양면점착시트는 유리면에 접착되어, 웨이퍼(칩)면에 남아있지 않았다.
임의(random): 양면점착시트의 변형이 임의로 발생하였다. 양면점착시트는 웨이퍼(칩)면과 유리면 둘다에 잔존했지만, 풍압에 의해 용이하게 박리되었다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 가공될 피가공물을, 120℃에 있어서의 수축율이 20%~80%인 수축성기재 및 그 기재의 양면에 설치된 점착제층을 포함하고 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된 양면점착시트의 한쪽 에너지선 경화형 점착제층에 부착시키고, 다른 점착제층을 경질판 위에 부착시켜 피가공물을 경질판 위에 지지하고;
    피가공물을 가공하고;
    에너지선 경화형 점착제층에 에너지선을 조사하여 경화시키고, 동시에 수축성기재를 수축시키고; 그리고
    가공된 피가공물을, 조사 및 경화된 에너지선 경화형 점착제층으로부터 박리하는 공정을 포함하는 양면점착시트의 사용 방법.
  10. 제9항에 있어서, 양쪽의 점착제층이 에너지선 경화형 점착제로 된 것을 특징으로 하는 양면점착시트의 사용방법.
  11. 제9항에 있어서, 수축성기재에 다수의 미세한 절삭자국이 마련된 것을 특징 으로 하는 양면점착시트의 사용방법.
  12. 제10항에 있어서, 수축성기재에 다수의 미세한 절삭자국이 마련된 것을 특징으로 하는 양면점착시트의 사용방법.
  13. 제9항에 있어서, 가공될 피가공물은 그 표면에 회로패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼의 이면 연삭인 것을 특징으로 하는 양면점착시트의 사용방법.
  14. 제9항에 있어서, 가공될 피가공물은 그 표면에 회로 패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼를 소자 칩으로 다이싱하는 과정인 것을 특징으로 하는 양면점착시트의 사용방법.
  15. 제9항에 있어서, 가공될 피가공물은 그 표면에 회로 패턴이 형성된 반도체 웨이퍼이고, 그 가공은 웨이퍼의 이면 연삭 및 웨이퍼를 소자 칩으로 다이싱하는 과정이 임의의 순으로 수행되는 것을 특징으로 하는 양면점착시트의 사용방법.
KR1019990035415A 1998-08-26 1999-08-25 양면점착시트 및 그 사용 방법 KR100655036B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1998-240170 1998-08-26
JP24017098 1998-08-26
JP10980699A JP3784202B2 (ja) 1998-08-26 1999-04-16 両面粘着シートおよびその使用方法
JP1999-109806 1999-04-16

Publications (2)

Publication Number Publication Date
KR20000017531A KR20000017531A (ko) 2000-03-25
KR100655036B1 true KR100655036B1 (ko) 2006-12-07

Family

ID=26449521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035415A KR100655036B1 (ko) 1998-08-26 1999-08-25 양면점착시트 및 그 사용 방법

Country Status (10)

Country Link
US (1) US6398892B1 (ko)
JP (1) JP3784202B2 (ko)
KR (1) KR100655036B1 (ko)
CN (1) CN1147555C (ko)
DE (1) DE19940390A1 (ko)
GB (1) GB2340772B (ko)
HK (1) HK1023786A1 (ko)
MY (1) MY123333A (ko)
SG (1) SG82017A1 (ko)
TW (1) TW513480B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105226B2 (en) * 1998-08-26 2006-09-12 Lintec Corporation Pressure sensitive adhesive double coated sheet and method of use thereof
US6783620B1 (en) * 1998-10-13 2004-08-31 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6114015A (en) * 1998-10-13 2000-09-05 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
JP4275254B2 (ja) 1999-06-17 2009-06-10 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
JP4137310B2 (ja) 1999-09-06 2008-08-20 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
JP4392732B2 (ja) 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
JP4230080B2 (ja) 2000-02-18 2009-02-25 リンテック株式会社 ウエハ貼着用粘着シート
JP2002033296A (ja) * 2000-04-26 2002-01-31 Lintec Corp シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2002075937A (ja) * 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法
WO2002026441A1 (en) * 2000-09-27 2002-04-04 Strasbaugh, Inc. Tool for applying resilient tape to chuck used for grinding or polishing wafers
DE10048881A1 (de) * 2000-09-29 2002-03-07 Infineon Technologies Ag Vorrichtung und Verfahren zum planen Verbinden zweier Wafer für ein Dünnschleifen und ein Trennen eines Produkt-Wafers
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
DE10052293A1 (de) * 2000-10-20 2002-04-25 B L E Lab Equipment Gmbh Verfahren zum Aufbringen eines Substrats
JP2002164414A (ja) * 2000-11-27 2002-06-07 Shinkawa Ltd 半導体ペレット処理方法及び装置
JP2002203822A (ja) * 2000-12-28 2002-07-19 Lintec Corp 脆性部材の加工方法および両面粘着シート
DE10065686C2 (de) * 2000-12-29 2002-11-14 Infineon Technologies Ag Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats
JP2002270560A (ja) * 2001-03-07 2002-09-20 Lintec Corp ウエハの加工方法
JP4482243B2 (ja) * 2001-03-13 2010-06-16 株式会社新川 ダイのピックアップ方法及びピックアップ装置
CN100353513C (zh) * 2001-11-07 2007-12-05 雅斯拓股份有限公司 制造多个组件的方法
DE10157153A1 (de) * 2001-11-22 2003-09-04 Tesa Ag Verfahren zur Herstellung haftklebriger Stanzprodukte
JP2003218063A (ja) * 2002-01-24 2003-07-31 Canon Inc ウエハ貼着用粘着シート及び該シートを利用する加工方法
JP3911174B2 (ja) * 2002-03-01 2007-05-09 シャープ株式会社 半導体素子の製造方法および半導体素子
TWI226084B (en) * 2002-03-28 2005-01-01 Mitsui Chemicals Inc Adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the adhesive film
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
JP2004083633A (ja) * 2002-08-23 2004-03-18 Nihon Micro Coating Co Ltd 研磨パッド及び研磨テープ用接着テープ
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
JP2004319045A (ja) * 2003-04-18 2004-11-11 Lintec Corp 光ディスク製造用シートおよび光ディスク
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JP4646508B2 (ja) * 2003-10-01 2011-03-09 日東電工株式会社 両面接着テープ又はシートおよびその製造方法
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
KR100590198B1 (ko) * 2004-03-25 2006-06-19 엘에스전선 주식회사 수축성 이형필름을 갖는 다이싱 필름 및 이를 이용한반도체 패키지 제조방법
JP4833519B2 (ja) * 2004-03-31 2011-12-07 古河電気工業株式会社 両面粘着シート
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7015064B1 (en) 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
EP1740667B1 (en) * 2004-04-30 2016-06-01 3M Innovative Properties Company Roll stabilized double-sided pressure sensitive adhesive tape assembly
DE102004036794A1 (de) * 2004-07-29 2006-03-23 Konarka Technologies, Inc., Lowell Aufbereitung eines Substrats
US7101620B1 (en) 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
DE102004058456A1 (de) * 2004-12-03 2006-06-08 Disco Hi-Tec Europe Gmbh Verfahren zur Formkorrektur eines mit einer Schicht und/oder einer Klebefolie versehenen, dünngeschliffenen Wafers
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
JP4754278B2 (ja) * 2005-06-23 2011-08-24 リンテック株式会社 チップ体の製造方法
JP5404992B2 (ja) * 2006-03-20 2014-02-05 電気化学工業株式会社 仮固定用組成物、部材の仮固定方法とそれに用いる基材
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
EP2063460A4 (en) * 2006-09-12 2011-08-03 Nitto Denko Corp Dicing / CHIP BOND FILM
DE102007010710A1 (de) * 2007-02-28 2008-09-04 Q-Cells Ag Carriersystem und Verfahren zum Prozessieren einer Mehrzahl von Substraten, die am Carriersystem fixiert sind
WO2008124581A1 (en) 2007-04-05 2008-10-16 Avery Dennison Corporation Pressure sensitive shrink label
US8282754B2 (en) 2007-04-05 2012-10-09 Avery Dennison Corporation Pressure sensitive shrink label
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
EP2752366A1 (en) 2010-01-28 2014-07-09 Avery Dennison Corporation Label applicator belt system
DE102010043871A1 (de) * 2010-11-12 2012-05-16 Tesa Se Klebmasse und Verfahren zur Kapselung einer elektronischen Anordnung
KR20120133890A (ko) * 2011-06-01 2012-12-11 동우 화인켐 주식회사 유리 접합용 접착제 조성물, 이를 이용한 유리 접합체 및 화상표시장치
JP6062938B2 (ja) * 2011-07-19 2017-01-18 スリーエム イノベイティブ プロパティズ カンパニー 熱剥離可能な接着剤物品並びにその製造方法及び使用方法
US20140191431A1 (en) * 2011-08-31 2014-07-10 Soken Chemical & Engineering Co., Ltd. Pressure-Sensitive Adhesive Sheet for Immobilization of Imprint Mold, Imprint Apparatus, and Imprint Method
JP2014011242A (ja) * 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
JP2014011243A (ja) * 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
WO2014018312A1 (en) 2012-07-26 2014-01-30 3M Innovative Properties Company Heat de-bondable adhesive articles
CN103035483B (zh) * 2012-08-28 2015-10-14 上海华虹宏力半导体制造有限公司 一种应用于薄硅片的临时键合和解离工艺方法
KR101527184B1 (ko) * 2013-10-14 2015-06-09 도레이첨단소재 주식회사 전자 부품 공정용 양면 점착 백 테이프 및 이를 이용한 전자 부품의 분리방법
DE112013007505B4 (de) * 2013-10-15 2023-06-07 Mitsubishi Electric Corporation Halbleiterelement-Fertigungsverfahren
US10336003B2 (en) 2014-07-22 2019-07-02 Blue Photon Technology & Workholding Systems LLC Method and devices to minimize work-piece distortion due to adhering stresses and changes in internal stresses
CN108611010A (zh) * 2018-03-30 2018-10-02 东莞市澳中电子材料有限公司 一种易清除的双面uv保护胶带及其制备方法
US11935865B2 (en) * 2018-11-21 2024-03-19 Mitsui Mining & Smelting Co., Ltd. Semiconductor package manufacturing method, and adhesive sheet used therein

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196956A (ja) * 1984-03-12 1985-10-05 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
US4965127A (en) * 1985-12-27 1990-10-23 Fsk Kabushiki Kaisha Adhesive sheets
JPH0762304A (ja) * 1993-08-31 1995-03-07 Sekisui Chem Co Ltd 粘着テープの製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
KR970003391A (ko) * 1995-06-02 1997-01-28 에어렌트 딘네 · 요헨 빌케 다이싱 테이프
KR970065676A (ko) * 1996-03-15 1997-10-13 쇼지 고메이 접착 테이프, 접착 테이프용 베이스 재료 및 그의 제조 방법
KR970070151A (ko) * 1996-04-19 1997-11-07 에너지선 경화형 감압접착제 조성물 및 그 이용방법
JPH10150007A (ja) * 1996-11-18 1998-06-02 Toyo Chem Co Ltd 半導体ウエハ固定用シート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714029A (en) 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
US4729971A (en) * 1987-03-31 1988-03-08 Microwave Semiconductor Corporation Semiconductor wafer dicing techniques
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
GB2263195B (en) * 1992-01-08 1996-03-20 Murata Manufacturing Co Component supply method
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196956A (ja) * 1984-03-12 1985-10-05 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
US4965127A (en) * 1985-12-27 1990-10-23 Fsk Kabushiki Kaisha Adhesive sheets
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0762304A (ja) * 1993-08-31 1995-03-07 Sekisui Chem Co Ltd 粘着テープの製造方法
KR970003391A (ko) * 1995-06-02 1997-01-28 에어렌트 딘네 · 요헨 빌케 다이싱 테이프
KR970065676A (ko) * 1996-03-15 1997-10-13 쇼지 고메이 접착 테이프, 접착 테이프용 베이스 재료 및 그의 제조 방법
KR970070151A (ko) * 1996-04-19 1997-11-07 에너지선 경화형 감압접착제 조성물 및 그 이용방법
KR100469758B1 (ko) * 1996-04-19 2005-12-28 린텍 가부시키가이샤 에너지선경화형감압접착제조성물및그이용방법
JPH10150007A (ja) * 1996-11-18 1998-06-02 Toyo Chem Co Ltd 半導体ウエハ固定用シート

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
07062304
10150007

Also Published As

Publication number Publication date
JP3784202B2 (ja) 2006-06-07
US6398892B1 (en) 2002-06-04
HK1023786A1 (en) 2000-09-22
KR20000017531A (ko) 2000-03-25
JP2000136362A (ja) 2000-05-16
MY123333A (en) 2006-05-31
GB2340772B (en) 2002-08-14
CN1147555C (zh) 2004-04-28
GB2340772A (en) 2000-03-01
DE19940390A1 (de) 2000-03-16
CN1245819A (zh) 2000-03-01
SG82017A1 (en) 2001-07-24
GB9920154D0 (en) 1999-10-27
TW513480B (en) 2002-12-11

Similar Documents

Publication Publication Date Title
KR100655036B1 (ko) 양면점착시트 및 그 사용 방법
KR100571352B1 (ko) 웨이퍼 이면연삭에 사용하기 위한 표면보호시트 및 그의 이용방법
KR100661207B1 (ko) 반도체 칩의 제조방법
KR100705149B1 (ko) 반도체 웨이퍼의 제조방법
KR100427023B1 (ko) 점착제조성물및이를이용하는점착시트
EP1883106A2 (en) Method for working object to be worked
US7105226B2 (en) Pressure sensitive adhesive double coated sheet and method of use thereof
JP4219605B2 (ja) 半導体ウエハ加工用粘着シートおよびその使用方法
KR102282587B1 (ko) 반도체 칩의 제조 방법
JP2000129227A (ja) 半導体ウエハ保護用粘着シートおよびその使用方法
TWI631608B (zh) Mask integrated surface protection tape
JP2015056446A (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
KR102306372B1 (ko) 박리 라이너 부착 마스크 일체형 표면 보호 테이프
WO2014175321A1 (ja) 半導体ウェハ保護用粘着テープ
JP2004331743A (ja) 粘着シートおよびその使用方法
KR102188284B1 (ko) 마스크 일체형 표면 보호 테이프
EP1542274B1 (en) Protective structure of semiconductor wafer, method for protecting semiconductor wafer and method for processing semiconductor wafer
KR101034438B1 (ko) 관통구조를 갖는 박막화 회로기판의 제조방법과 보호용점착테이프
KR100555995B1 (ko) 웨이퍼의 제조방법과 점착테이프
JP2004119992A (ja) チップ体製造用粘着シート
JP4180557B2 (ja) 両面粘着シート
JP2003301151A (ja) 両面粘着シートおよびその使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 13

EXPY Expiration of term