KR100661207B1 - 반도체 칩의 제조방법 - Google Patents

반도체 칩의 제조방법 Download PDF

Info

Publication number
KR100661207B1
KR100661207B1 KR1020010005522A KR20010005522A KR100661207B1 KR 100661207 B1 KR100661207 B1 KR 100661207B1 KR 1020010005522 A KR1020010005522 A KR 1020010005522A KR 20010005522 A KR20010005522 A KR 20010005522A KR 100661207 B1 KR100661207 B1 KR 100661207B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
sensitive adhesive
double
pressure
adhesive sheet
Prior art date
Application number
KR1020010005522A
Other languages
English (en)
Other versions
KR20010105152A (ko
Inventor
노구치하야토
에베가즈요시
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20010105152A publication Critical patent/KR20010105152A/ko
Application granted granted Critical
Publication of KR100661207B1 publication Critical patent/KR100661207B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 회로가 형성된 표면을 갖는 반도체 웨이퍼를 준비하는 단계; 반도체 웨이퍼의 이면이 다이싱테이프에 고정되고, 양면에 점착제층이 형성된 수축성 기재를 포함하며, 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된 양면 점착시트가 상기 반도체 웨이퍼의 회로 표면에 고정되는 배열을 형성하는 단계; 반도체 칩을 형성하기 위하여, 개개의 회로마다 상기 양면 점착시트와 함께 반도체 웨이퍼를 다이싱하는 단계; 상기 반도체 칩으로부터 멀리 떨어진 양면 점착시트의 점착제층의 접착에 의하여 반도체 칩을 투명 경질판상에 고정하는 단계; 상기 다이싱테이프를 반도체 칩으로부터 박리하는 단계; 상기 투명 경질판상측으로부터, 양면 점착시트에 에너지선을 조사하는 단계; 상기 양면 점착시트의 수축성 기재가 수축하는 단계; 상기 반도체 칩을 픽업하는 단계를 포함하는 반도체 칩의 제조방법에 관한 것이다.
본 발명에 따라, 반도체 웨이퍼를 극히 얇은 두께로 가공함에 있어, 갈라짐이나 칩균열 같은 반도체 칩의 손상 없이 고수율로 반도체 칩의 생산이 가능하다.
반도체 칩, 반도체 칩의 제조

Description

반도체 칩의 제조방법{Process for producing semiconductor chip}
도 1에서 6은 본 발명에 따라 반도체 칩을 픽업하기 위한 과정에서 수행되는 단계를 나타낸다.
본 발명은 반도체 칩의 제조방법에 관한 것이다. 더 상세하게는, 반도체 칩의 파손 없이, 생산성 좋게 반도체 칩을 제조하는 방법에 관한 것이다.
최근, IC 카드의 보급이 촉진되고, 그에 따라서 그의 박형화가 점점 더 요망되고 있다. 이 때문에, 종래의 약 350㎛ 정도로부터 약 50~100㎛ 또는 그 이하까지 반도체 칩의 두께를 얇게 할 필요가 생기고 있다.
상기의 반도체 칩의 제조에서, 먼저, 디이싱 테잎으로 알려진 점착시트에 반도체 칩을 고정하고, 계속하여 필요로하는 가공(다이싱 등)을 행하여 반도체 칩을 형성한 후에 다이싱 테이프의 이면(기재측)에 추력핀(thrust pin)을 사용하여 반도체 칩을 밀어 올리면서 반도체 칩을 픽업하는 것이 일반적으로 행해지고 있다.
그러나, 박형화한 반도체 칩은 매우 깨지기 쉽기 때문에, 밀어 올릴 때의 충격에 의해 파손되는 경우가 있다.
본 출원인은 일본 특허출원 평11(1999)-109806호에 있어서, 열수축성 기재를 구비한 양면 점착시트를 사용하는 기술을 제안하고 있다. 이 방법에서는, 경질판상에 양면 점착시트로 반도체 웨이퍼를 고정하고, 반도체 웨이퍼를 반도체 칩으로 형성하기 위하여 필요한 과정을 수행한다. 그 후에, 양면 점착시트의 점착제층이 변형되는 결과와 함께 양면 점착시트의 기재를 수축시키기 위해 양면 점착시트를 가열한다.
점착제 층의 변형은 반도체 칩과 점착제층의 접촉면적을 감소시켜 접착력을 감소를 초래한다. 이것은 반도체 칩의 픽업을 용이하게 한다. 그러나, 이 방법은, 반도체 웨이퍼 이면에서 반도체 웨이퍼를 다이싱하는 것이 필수불가결 하다. 칩균열이 발생하는 경우에는, 회로면에서 발생하기 쉬워 반도체 칩의 생산수율이 감소하는 위험을 초래할 수 있다..
본 발명은 종래의 기술에 대한 상기의 기술을 고려하여 이루어진 것이다. 그러므로, 반도체 웨이퍼를 극박으로 가공 하면서도, 칩깨짐이나 칩균열 같은 반도체 칩의 파손을 방지하여, 생산성 좋게 반도체 칩을 제조하는 방법을 제공하는 것을 목적으로 하고 있다.
본 발명에 따른 반도체칩의 제조방법은 회로가 형성된 표면을 갖는 반도체 웨이퍼를 준비하는 단계; 반도체 웨이퍼의 이면이 다이싱테이프에 고정되고, 양면에 점착제층이 형성된 수축성 기재를 포함하며, 적어도 한쪽의 점착제층이 에너지 선 경화형 점착제로 된 양면 점착시트가 상기 반도체 웨이퍼의 회로 표면에 고정되는 배열을 형성하는 단계; 반도체 칩을 형성하기 위하여, 개개의 회로마다 상기 양면 점착시트와 함께 반도체 웨이퍼를 다이싱하는 단계; 상기 반도체 칩으로부터 멀리 떨어진 양면 점착시트의 점착제층의 접착에 의하여 반도체 칩을 투명 경질판상에 고정하는 단계; 상기 다이싱테이프를 반도체 칩으로부터 박리하는 단계; 상기 투명 경질판상측으로부터, 양면 점착시트에 에너지선을 조사하는 단계; 상기 양면 점착시트의 수축성 기재가 수축하는 단계; 상기 반도체 칩을 픽업하는 단계를 포함한다.
본 발명에서, 상기 양면 점착시트의 점착제층이, 모두 에너지선 경화형 점착제로 이루어지는 것이 바람직하다. 더 나아가서, 상기 다이싱테이프를 반도체 칩으로부터 박리한 후, 투명 경질판상측으로부터 양면 점착시트에 에너지선을 조사하기 전에, 다이싱테이프의 박리에 의해 노출된 반도체 칩의 이면을 연삭하는 것이 바람직하다.
본 발명은 이상 설명한 바와 같이, 반도체 칩의 파손을 최소화하여 생산능률이 좋은 상태에서 극박의 반도체 칩을 생산하는 것을 가능하게 한다.
아래에 첨부된 도면을 참조하여, 본 발명에 대해 더욱 상세하게 설명한다.
본 발명에 있어서는, 먼저 도1에 나타내는 바와 같이, 표면에 회로가 형성된 반도체 웨이퍼(1)를 준비하고, 반도체 웨이퍼의 이면을 다이싱테이프(2)에 고정한다. 상기 회로면을 보호하기 위하여 반도체 웨이퍼의 회로면에 양면 점착시트(10) 를 부착한다.
반도체 웨이퍼 표면 상에 회로의 형성은, 에칭법(etching process), 리프트오프법(lift off technique)처럼 일반적으로 사용되는 수단에 의해 행해진다. 상기 회로의 형성 후에, 소정의 두께로 반도체 웨이퍼의 두께를 조정하기 위해 반도체 웨이퍼 이면을 연삭하여도 좋다.
다이싱테이프(2)로서는, 종래부터 반도체 웨이퍼의 다이싱에 사용되어 온 각종 점착테이프가 특별한 제한 없이 사용될 수 있다. 특히 본 발명에 있어서는, 기재(2a)와, 이 위에 형성된 에너지선(energy rays 또는 energy beam)에 노출되어 경화되는 점착제층(2b)으로 된 다이싱테이프가 바람직하게 사용된다.
다이싱테이프(2)의 주변부는, 원형 또는 직사각형의 링프레임(3)으로 고정된다.
본 발명에서 사용하는 양면 점착시트(10)는, 뒤에 기술하는 바와 같이, 점착제층(12a, 12b)이 설치된 양면을 가진 수축성 기재(11)를 포함하고 있다. 점착제층 (12a, 12b)의 적어도 하나는 에너지선 경화형 점착제로 된다. 에너지선 경화형 점착제는, 반도체 웨이퍼(1)가 부착되어 있는 점착제층(12a)측에 사용하는 것이 바람직하다. 에너지선 경화형 점착제층은 에너지선 조사에 의해 경화되어 반도체 칩에 대한 접착력이 감소되는 성질을 갖는다.
또한, 반도체 웨이퍼(1)에 부착되어 있지 않은 점착제층(12b)의 표면에는, 이 점착제층을 보호하기 위해, 박리재(13)가 부착되어 있어도 좋다.
도1에 나타내는 바와 같은 상태는, 반도체 가공에서 수행되는 여러 전처리공 정을 포함하는 다양한 경로에 의해 실현된다. 따라서, 본 발명에서는 이러한 상태의 실현에 어떠한 공정을 거쳐왔는가에 대해서는 특별히 제한되지는 않는다.
예를 들면, 도1에 나타내는 구조는 한 장의 반도체 웨이퍼(1)의 이면에 다이싱 테이프(2)를 부착하고, 다이싱 테이프(2)의 주변부를 링프레임(3)으로 고정한 후, 상기 반도체 웨이퍼(1)의 회로면에 양면 점착시트(10)를 부착시킴으로써 실현된다.
또한, 도 1에 나타나는 구조는 상기의 반도체 웨이퍼(1) 회로면에 먼저, 양면 점착시트(10)를 부착한 후, 한 장의 반도체 웨이퍼(1)의 이면측을 다이싱 테이프(2)에 고정하고, 다이싱 테이프 2 주변부를 링프레임(3)에 고정하여 실현될 수 있다.
다음의 본 발명에서는, 도2에 나타내는 바와 같이, 양면 점착시트(10)가 부착된 상태에서, 반도체 웨이퍼(1)를 개개의 회로마다 다이싱하여 반도체 칩(4)를 형성한다. 따라서, 다이싱 시의 회로패턴의 인식을 용이하게 하기 위해, 상기 양면 점착시트(10)를 구성하는 기재(11), 점착제층(12a, 12b) 및 박리재(13)는, 모두 투명한 것이 바람직하다. 종래부터 일반적으로 사용되고 있는 각종 다이싱 장치를 특별히 제한하지 않고 다이싱에서 사용할 수 있다.
다이싱 후, 도4에 나타내는 바와 같이, 양면 점착시트(10)의 점착제층(12b)의 점착에 의해 반도체 칩(4)을 투명 경질판(5)상에 고정한다. 또한, 점착제층(12b)상에 박리재(13)가 부착되어 있는 경우에는, 미리 박리재(13)를 제거하여 점착제층(12b)을 노출시킨 후에, 점착제층(12b)을 사용하여 반도체 칩(4)을 투명 경질판(5)상에 고정한다. 박리재(13)는, 예를 들어, 도3에 나타내는 바와 같이, 반도체 웨이퍼(1)의 지름 보다도 폭이 넓은 점착시트(6)를 박리재(13)의 전면에 부착한 후에 점착시트(6)에 박리력을 적용하는 방법 등에 의해 점착제층(12b)으로부터 박리할 수 있다.
투명 경질판(5)상에 대한 반도체 칩(4)의 상기의 고정은, 상기의 반도체 칩(4)가 다이싱테이프(2)상에 부착된 상태에서 행해진다. 이 때문에, 칩의 정렬상태는 유지된다. 또한, 반도체 칩(4)을 투명 경질판(5)상에 고정하기 전 또는 후에, 다이싱테이프(2)의 주변부를 다이싱 테이프(2)의 지름이 반도체 웨이퍼 지름에 일치하도록하기 위해 재단하는 것이 바람직하다. 이것이 여분의 다이싱테이프(2)를 제거하여, 조작능률의 향상을 가능하게 한다.
반도체 칩(4)을 투명 경질판(5)상에 고정한 후, 다이싱테이프(2)를 반도체 칩 이면으로부터 박리 제거한다. 상기 다이싱테이프(2)의 박리는, 사용한 테이프의 특성에 따라 적절히 행해진다. 상기 박리재(13)의 박리와 마찬가지로, 점착시트를 다이싱테이프(2)의 전면에 부착하고, 다이싱테이프로부터 점착시트를 박리하는 것도 좋다. 특히, 상기의 다이싱테이프(2)가, 에너지선 경화형 점착제층(2b)을 포함하고 있을 경우에는, 다이싱테이프(2)의 기재(2a)측으로부터 에너지선을 조사함으로써, 에너지선 경화형 점착제층(2b)의 접착력을 줄일 수 있기 때문에, 다이싱테이프(2)의 박리 제거를 용이하게 행할 수 있다.
다이싱테이프(2)를 박리 제거하면, 도5에 나타내는 바와 같이, 칩(4)의 이면이 노출된다. 따라서, 이 단계에서 필요에 따라 반도체 칩(4)의 가공을 더 행하더 라도 좋다. 예를 들어, 반도체 칩(4)의 두께를 얇게 하기 위하여 개개의 반도체 칩(4)의 이면을 연삭 해도 좋다.
다음에, 투명 경질판(5)측으로부터 양면 점착시트(10)에 에너지선을 조사한다. 에너지선의 조사는, 양면 점착시트(10)의 전면에 행하더라도 좋고, 또 픽업해야 할 칩이 고정되어 있는 부분에 부분적으로 행하더라도 좋다.
에너지선은, 투명 경질판(5), 점착제층(12b) 및 기재(11)를 투과하여, 에너지선 경화형 점착제층(12a)에 이른다. 따라서 에너지선으로서 자외선을 사용하는 경우에는, 점착제층(12b) 및 기재(11)는 모두 투명한 것을 사용한다. 에너지선의 조사에 의해, 에너지선 경화형 점착제층(12a)은 경화되어, 그 점착이 감소 또는 소실되어, 반도체 칩(4)의 박리가 가능해진다.
에너지선의 조사는, 자외선램프, 고압수은등 등의 일반적으로 사용되고 있는 수단에 의해 행해진다. 에너지선으로 양면 점착시트(10)의 일부를 조사하는 경우에는, 집광렌즈나 반사경 등을 사용할 수 있다.
본 발명에서는, 상기 에너지선 조사 후 또는 이것과 동시에, 상기 양면 점착시트(10)를 가열한다. 가열은, 전열기(hot plate), 히터 등으로 행해진다. 또한, 열선을 사용하여 부분적으로 가열을 행하더라도 좋다. 열선조사는, 픽업시키기 위해 반도체 칩을 고정하는 부분과 에너지선이 조사되었거나 조사되는 부분에 부분적으로 행해진다.
열선의 조사는, 할로겐램프, 크세논램프 또는 고압수은등에 의해 행해진다. 부분조사를 위해서는 집광렌즈나 반사경이 사용된다. 열선의 조사는, 투명 경질판(5)측이나, 또는 반도체 칩(4)측에서 행해지더라도 좋다.
상기 어떤 수단을 채택하든지, 양면 점착시트(10)의 온도를, 바람직하게는 100~300℃, 더욱 바람직하게는 150~200℃ 정도까지 승온할 수 있도록, 가열하는 것이 바람직하다.
고압수은등은, 에너지선원 및 열광원으로서의 기능을 동시에 할 수 있다. 따라서, 고압수은등의 사용에 의하여, 에너지선 및 열선의 부분조사를 동시에 행할 수 있다. 고압수은등을 사용하는 경우에는, 투명 경질판(5)측에서 조사를 행한다.
상기의 가열은, 도6에 나타내는 바와 같이, 양면 점착시트(10)의 변형을 일으켜, 그것에 의해 반도체 칩(4)과 양면 점착시트(10)의 접착제층(12a)과의 접촉면적이 감소한다. 따라서, 반도체 칩의 픽업이 용이하게 된다. 수축성 기재(11)의 사용은 양면 점착시트(10)의 변형을 촉진한다.
상기에서 언급한 것 처럼, 이러한 가열은, 양면 점착시트(10)의 변형을 일으켜, 그것에 의해 반도체 칩(4)과 접착제층(12a)과의 접촉면적이 감소한다. 더나아가서 접착층(12a)의 접착력은 에너지선 조사에 의해 저하된다. 이에 따라, 흡인 콜릿(collet) 같은 일반적인 수단에 의해 용이하게 반도체 칩(4)을 픽업할 수 있다. 따라서, 반도체 칩의 선택적인 픽업이 가능지고 작업효율이 향상될 수 있다.
다음에 본 발명에서 사용하는 양면 점착시트(10)에 대해서 설명한다. 양면 점착시트(10)는 양측면에 점착제층(12a 및 12b)이 형성된 수축성 기재(11)로 이루어져 있다.
상기 기재(11)는, 수축성능이 있으면 특별히 한정되지는 않지만, 예를 들면, 폴리에틸렌필름, 폴리프로필렌필름, 폴리부텐필름, 폴리부탄디엔필름, 폴리메틸펜텐필름, 폴리염화비닐필름, 염화비닐공중합체필름, 폴리에틸렌테레프탈레이트필름, 폴리부틸렌테레프탈레이트필름, 폴리우레탄필름, 에틸렌/비닐아세테이트공중합체필름, 아이오노머수지필름, 에틸렌 /(메타)아크릴산공중합체필름, 에틸렌/(메타)아크릴산에스테르공중합체필름, 폴리스티렌필름, 폴리카보네이트필름 및 플루오로수지필름, 이들의 가교에 의해서 제조된 필름 및 이들의 적층물로 이루어진 필름들 중에서 선택될 수 있다. 더욱이 필요에 따라, 상기 필름을 착색하는 것에 의해 제조된 필름이 사용될 수 있다. 이들의 필름은 압출제막 또는 캐스트제막에 의한 것이더라도 좋다. 기재의 두께는 통상 5~300㎛이고, 바람직하게는 10~200㎛이다.
상기의 필름들 중에서도, 본 발명에 기재로서, 열수축성 필름이 바람직하게 사용된다.
본 발명에서 바람직하게 사용되는 수축성 필름의 수축률은 10~90%가 바람직하고, 더욱 바람직하게는 20~80%이다.
수축성 필름의 수축률(SF)은, 수축 전의 치수와 수축 후의 치수로부터, 식에의해 산출된다.
Figure 112001002473472-pat00008

상기 수축률의 값은 필름을 120℃로 가열한 전후에 측정된 필름의 치수를 토 대로 산출된다.
특히, 열수축성 필름으로서 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 또는 비슷한 것의 1축 또는 2축연신필름을 사용하는 것이 바람직하다.
수축성 필름은, 수축률이 서로 다른 필름들의 적층품이더라도 좋다. 상기 적층품이 수축률이 서로 다른 필름들로 이루어진 경우에는 기재(11)로서 사용되며, 볼록상으로의 변형은 수축률이 작은 측에서 일어나기 쉬우며, 그결과 반도체 칩(4)의 고정은 점접촉으로만 되어, 반도체 칩(4)의 박리가 극도로 용이해진다.
상기 양면 접착시트(10)를 사용하는 경우에, 상술한 바와 같이, 소요 공정이 종료된 후, 에너지선 경화형 점착제층을 에너지선으로 조사한다. 에너지선으로서 자외선을 사용하는 경우에는, 수축성 기재(11)를 구성하는 전체 필름은 자외선 투과성이어야 한다.
양면 점착시트(10)는, 점착제층(12a, 12b)이 형성된 양면을 가진 수축성 기재(11)로 이루어져 있고, 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된다. 반도체 웨이퍼(1)(또는 반도체 칩(4))에 부착된 점착제층(12a)이 에너지선 경화형 점착제로 이루어진 것이 바람직하다. 투명 경질판(5)에 부착된 상기의 다른 점착제층(12b)도 에너지선 경화형 점착제로 이루어진 것이 바람직하지만, 접착제층(12a)이 에너지선 경화형 점착제로 이루어진 것인한 필수불가결한 것은 아니다.
양쪽 점착제층(12a 및 12b)가 모두 에너지선 경화형 점착제로 이루어진 경우 경우, 점착제층(12a)의 경화 후의 탄성률(탄성률12a)이, 점착제층(12b)의 경화 후 의 탄성률(12b) 보다도 높아지도록, 각각의 점착제를 선택하는 것이 바람직하다. 탄성률(12a)은 탄성률(12b)의 바람직하게는 적어도 2배 이상, 더욱 바람직하게는 적어도 5배 이상이다.
상기의 점착제층(12a,12b) 경화 후의 탄성률의 선택은, 가열에 의한 양면 점착시트(10)의 변형을 촉진하고, 반도체 칩(4)의 박리를 용이하게 한다.
에너지선 경화형 점착제는, 일반적으로는 아크릴계 점착제와 에너지선 중합성 화합물을 주성분으로 이루어진다.
본 발명에 사용하기 위한 아크릴계 점착제는, 주로 아크릴산알킬에스테르 또는 메타크릴산알킬에스테르로 구성되는 단량체의 공중합체로 이루어지며, 에너지선 경화형 점착제의 경화 전에 있어서의 접착력 및 응집력을 향상시킨다.
에너지선 경화형 점착제에 사용되는 에너지선 중합성 화합물로서는, 예를들어, 일본 특개소60(1985)-196,956호 공보 및 일본 특개소60(1985)-223,139호 공보에 개시되어 있는 바와 같은 광조사에 의해서 3차원망상화 할 수 있는 분자내에 광중합성 탄소-탄소 2중결합을 적어도 2개 이상 갖는 저분자량화합물이 널리 사용된다. 구체적으로는 트리메틸올프로판 트리아크릴레이트, 펜타에리스리톨 트리아크릴레이트, 펜타에리스리톨 테트라아크릴레이트, 디펜타에리스리톨 모노히드록시펜타아크릴레이트, 디펜타에리스리톨 헥사아크릴레이트 또는 1,4-부틸렌글리콜 디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트, 상업적으로 이용할 수 있는 올리고에스테르 아크릴레이트를 포함한다.
더나아가서, 에너지선 중합성 화합물로서, 상기와 같은 아크릴레이트계 화합 물 외에, 우레탄아크릴레이트계 올리고머를 사용할 수도 있다. 우레탄아크릴레이트계 올리고머는, 먼저, 폴리에스테르형 또는 폴리에테르형 폴리올화합물과, 2,4-톨릴렌(tolylene)디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4-디이소시아네이트 같은 다가이소시아네이트화합물을 반응시키는 것에 의해 말단이소시아네이트우레탄 예비중합체를 얻으며, 나중에 말단이소시아네이트우레탄 예비중합체와 히드록실기를 갖는 아크릴레이트 또는 메타크릴레이트 예를 들면 2-히드록시에틸아크릴레이트 또는 2-히드록시에틸메타크릴레이트, 2-히드록시프로필아크릴레이트, 2-히드록시프로필메타크릴레이트, 폴리에틸렌글리콜아크릴레이트, 폴리에틸렌글리콜메타크릴레이트 등을 반응시켜 얻어진다.
에너지선 경화형 점착제중의 아크릴계 점착제와 에너지선 중합성 화합물과의 배합비는, 아크릴계 점착제 100중량부에 대해 에너지선 중합성 화합물은 50~200중량부의 양으로 사용되는 것이 바람직하다. 이 경우에는, 얻어지는 점착시트는 초기의 접착력이 크고, 또한 에너지선 조사 후에는 접착력은 크게 저하된다. 따라서, 반도체 칩(4)과 아크릴계 에너지선 경화형 점착제층(12a)과의 계면에서의 박리가 용이해져, 반도체 칩(4)을 픽업할 수 있다.
에너지선 경화형 점착제층은, 측쇄에 에너지선 중합성기를 갖는 에너지선 경화형 공중합체로 구성되어 있더라도 좋다. 이러한 에너지선 경화형 공중합체는, 만족할 만한 점착성과 에너지선 경화성을 겸비하는 성질을 갖는다. 측쇄에 에너지선 중합성기를 갖는 에너지선 경화형 공중합체는, 예를 들면 일본 특개평5(1993)- 32946호 공보, 일본 특개평8(1996)-27239호 공보 등에 그 상세한 사항이 기재되어 있다.
상기와 같은 아크릴계 에너지선 경화형 점착제는, 에너지선 조사 전에는 반도체 칩(4)에 대해 충분한 접착력을 갖고, 에너지선 조사 후에는 접착력이 현저하게 감소된다. 즉, 에너지선 조사 전에는, 반도체 칩(4)을 충분한 접착력으로 고정할 수 있지만, 에너지선 조사 후에는, 반도체 칩(4)을 아크릴계 에너지선 경화형 점착제로부터 용이하게 박리할 수 있다.
다른 쪽 점착제층(12b)은, 다양한 공지의 여러 점착제에 의해 형성될 수 있다. 이러한 점착제는 전혀 한정되지 않는다. 그것들의 예를 들면, 고무계, 아크릴계, 실리콘계, 폴리우레탄계, 폴리비닐에테르계를 주성분으로한 박리 가능한 점착제가 언급될 수 있다. 그러나, 본 발명에 있어서는, 점착제층(12b)도, 상술한 에너지선 경화형 점착제로 이루어진 것이 바람직하다.
점착제층(12a 및 12b)의 두께는, 그 점착제층을 구성하는 재질의 타입에 의존하지만, 통상은 각각 3∼100㎛ 정도이고, 바람직하게는 10∼50㎛ 정도이다.
임의적으로 사용되는 박리재(13)로서는, 폴리에틸렌이나 폴리프로필렌 등의 폴리올레핀계 필름과 폴리에틸렌테레프탈레이트필름 등의 투명 수지필름들이 사용된다.
투명 경질판(5)으로서는, 예를 들면 유리판, 석영판이나 아크릴판, 폴리염화비닐판, 폴리에틸렌테레프탈레이트판, 폴리프로필렌판, 폴리카보네이트판 같은 플라스틱판이 사용될 수 있다. 투명 경질판(5)의 ASTM D 883에 의해 정의되는 경도는 70MPa 이상이 바람직하다. 투명 경질판(5)의 두께는, 그것에 사용된 재질에 의존하지만, 통상은 0.1∼10㎜ 정도이다. 본 발명에서의 사용을 위해 에너지선 및 열선에 대해 투과성을 갖는 것들이 투명 경질판(5)으로서 사용된다.
본 발명을 아래의 실시예를 들어 더욱 상세하게 설명하지만, 실시예가 발명의 범위를 한정하는 것은 아니다.
실시예 1.
「양면 점착시트의 제조」
1-(1). 아크릴계 점착제(n-부틸아크릴레이트 91중량부와 아크릴산 9중량부와의 공중합체) 100중량부와, 우레탄아크릴레이트 올리고머(다이니치정화공업(주)사제, 중량 평균분자량 약 1만) 120중량부, 이소시아네이트계 가교제(일본폴리우레탄(주)사제, 상품명: 콜로네이트 L) 2중량부와, 에너지선 경화반응 개시제(α-히드록시시클로헥실페닐케톤) 2중량부를 혼합하여, 에너지선 경화형 점착제 조성물(자외선조사 후의 탄성률이 1.5×108Pa)을 얻었다.
1-(2). 상기 1-(1)에서 얻어진 점착제 조성물로, 실리콘계 박리제에 의해 박리처리된 두께 38㎛의 폴리에틸렌테레프탈레이트필름상을 두께 15㎛가 되도록 도포하고, 100℃에서 1분간 가열하여 에너지선 경화형 점착제층을 형성했다. 이어서, 에너지선 경화형 점착제를 열수축성 폴리에틸렌테레프탈레이트필름(두께 25㎛, 120℃에서의 수축률이 65%)에 고정하여 한쪽면에 점착제층이 설치된 점착시트를 얻었다.
1-(3). 별도로, 실리콘계 박리제에 의해 박리처리된 두께 38㎛의 폴리에틸렌테레프탈레이트필름상을 우레탄아크릴레이트계 올리고머(중량 평균분자량 약 1000)를 50중량부로 변경한 것 이외에는, 1-(1)단계와 동일한 방식으로 제조된 점착제조성물(자외선조사 후의 탄성률이 9.0×108Pa)로 두께 15㎛가 되도록 도포하고, 100℃에서 1분간 가열하여, 다른 한쪽의 에너지선 경화형 점착제층을 형성했다.
1-(4). 상기 1-(2)에서 얻어진 한쪽면에 점착제층이 형성된 점착시트의 열수축성 폴리에틸렌테레프탈레이트필름 측면을, 상기 1-(3)단계에서 형성한 PET필름상에 형성된 점착제층에 고정하여, 양면 점착시트를 얻는다.
「반도체 칩의 제조」
직경 6인치, 두께 750㎛의 실리콘 웨이퍼의 미연마면에, 다이싱테이프(린텍사제, Adwill D-218)를 부착하였다. 실리콘 웨이퍼의 경면에 상기에서 제조된 양면 점착시트(1-(3)단계의 점착제층)를 부착했다. 실리콘 웨이퍼에 부착되지 않은 양면 점착시트의 상기 점착제층에는 박리제로서의 폴리에틸렌테레프탈레이트 필름(38㎛)이 부착되어 있다. 이 상태에서, 다이싱장치(동경정밀(주)사제, AWD-4000B)를 사용하여, 웨이퍼와 함께 양면 점착시트를 10 평방 ㎜로 다이싱 했다. 폴리에틸렌테레프탈레이트 필름을 박리용 점착시트(린텍사제, Adwill S-6)로 박리하였다. 이렇게하여 노출된 점착제층(1-(1)단계의 점착제층)을 투명 경질판(유리:700㎛ 두께)에 부착했다. 다이싱테이프를 절단하여 다이싱테이프의 지름을 웨이퍼의 지름에 맞췄다. 다이싱테이프의 기재측에서 자외선 조사장치(린텍사제, RAD-2000/m8)를 사용하여 자외선 조사하고, 다이싱테이프를 박리했다. 이렇게하여 노출된 반도체 칩의 미 연마면을, 이면연삭장치((주)디스코사제, DFG-840)를 사용하여, 두께 30㎛가 되었다.
이어서 유리면측을 자외선으로 조사하고, 전체를 160℃의 전열기상에 5분간 방치하였다. 반도체 칩을 양면 점착시트로부터 박리하였다. 박리는 칩을 파손시키지 않고 용이하게 수행되었다.
실시예 2.
전열기를 사용하지 않고, 크세논램프를 사용하고, 열선을 5㎜의 지름으로 집광하는 것에 의해 개개의 칩마다 부분 조사한(출력: 300W, 거리: 10㎝, 조사시간: 5초) 것을 제외하고, 실시예 1과 동일한 조작을 반복하였다. 상기 반도체 칩 열선조사부를 박리했다. 박리는 칩을 파손시키지 않고 용이하게 수행되었다.
이상 설명한 바와 같이, 본 발명은, 극박화된 칩이더라도 반도체 칩의 파손을 최소화하고 반도체 칩의 회로면측에 칩균열을 피하여, 생산성 좋게 반도체 칩을 제조하는 방법을 제공한다.

Claims (3)

  1. 회로가 형성된 표면을 갖는 반도체 웨이퍼를 준비하는 단계; 반도체 웨이퍼의 이면이 다이싱테이프에 고정되고, 양면에 점착제층이 형성된 수축성 기재를 포함하며, 적어도 한쪽의 점착제층이 에너지선 경화형 점착제로 된 양면 점착시트가 상기 반도체 웨이퍼의 회로 표면에 고정되는 배열을 형성하는 단계; 반도체 칩을 형성하기 위하여, 개개의 회로마다 상기 양면 점착시트와 함께 반도체 웨이퍼를 다이싱하는 단계; 상기 반도체 칩으로부터 멀리 떨어진 양면 점착시트의 점착제층의 접착에 의하여 반도체 칩을 투명 경질판상에 고정하는 단계; 상기 다이싱테이프를 반도체 칩으로부터 박리하는 단계; 상기 투명 경질판상측으로부터, 양면 점착시트에 에너지선을 조사하는 단계; 상기 양면 점착시트의 수축성 기재가 수축하는 단계; 상기 반도체 칩을 픽업하는 단계를 포함하는 반도체 칩의 제조방법.
  2. 제1항에 있어서, 양면 점착시트의 점착제층이, 모두 에너지선 경화형 점착제로 이루어진 반도체 칩의 제조방법.
  3. 제1항 또는 제2항에 있어서, 다이싱테이프를 반도체 칩으로부터 박리한 후, 투명 경질판상측으로부터 양면 점착시트에 에너지선을 조사하기 전에, 다이싱테이프의 박리에 의해 노출된 반도체 칩의 이면을 연삭하는 반도체 칩의 제조방법.
KR1020010005522A 2000-02-07 2001-02-06 반도체 칩의 제조방법 KR100661207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-28702 2000-02-07
JP2000028702A JP4392732B2 (ja) 2000-02-07 2000-02-07 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
KR20010105152A KR20010105152A (ko) 2001-11-28
KR100661207B1 true KR100661207B1 (ko) 2006-12-22

Family

ID=18554067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005522A KR100661207B1 (ko) 2000-02-07 2001-02-06 반도체 칩의 제조방법

Country Status (9)

Country Link
US (1) US6436795B2 (ko)
EP (1) EP1122776B8 (ko)
JP (1) JP4392732B2 (ko)
KR (1) KR100661207B1 (ko)
DE (1) DE60127602T2 (ko)
MY (1) MY117437A (ko)
PT (1) PT1122776E (ko)
SG (1) SG90232A1 (ko)
TW (1) TW483115B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218063A (ja) * 2002-01-24 2003-07-31 Canon Inc ウエハ貼着用粘着シート及び該シートを利用する加工方法
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
US7238421B2 (en) * 2002-03-28 2007-07-03 Mitsui Chemicals, Inc. Pressure sensitive adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the pressure sensitive adhesive film
JP4307825B2 (ja) * 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
TWI387631B (zh) * 2004-05-18 2013-03-01 Hitachi Chemical Co Ltd 黏著片與使用此黏著片之半導體裝置以及其製造方法
KR100539271B1 (ko) * 2004-07-26 2005-12-27 삼성전자주식회사 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
KR100716304B1 (ko) * 2005-06-30 2007-05-08 엘지.필립스 엘시디 주식회사 액정 표시 장치용 인쇄판 및 그의 제조 방법
JPWO2007057954A1 (ja) * 2005-11-17 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100873286B1 (ko) * 2006-12-29 2008-12-11 주식회사 실트론 실리콘 잉곳의 마운팅 장치 및 그 방법
JP5135824B2 (ja) * 2007-02-21 2013-02-06 パナソニック株式会社 慣性力センサ素子の製造方法
US8282754B2 (en) 2007-04-05 2012-10-09 Avery Dennison Corporation Pressure sensitive shrink label
CN106564668A (zh) 2007-04-05 2017-04-19 艾利丹尼森公司 压敏收缩标签
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
WO2010147363A2 (ko) * 2009-06-15 2010-12-23 (주)Lg화학 웨이퍼 가공용 시트
JP5914360B2 (ja) 2010-01-28 2016-05-11 エーブリー デニソン コーポレイションＡｖｅｒｙ Ｄｅｎｎｉｓｏｎ Ｃｏｒｐｏｒａｔｉｏｎ ラベル貼付機ベルトシステム
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
JP2012104778A (ja) * 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
KR20150038203A (ko) 2012-07-26 2015-04-08 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열 접합해제성 접착제 물품
JP5982248B2 (ja) * 2012-09-28 2016-08-31 富士フイルム株式会社 半導体装置製造用仮接合層、積層体、及び、半導体装置の製造方法。
JP5589045B2 (ja) * 2012-10-23 2014-09-10 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
JP2017066485A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 シートおよび複合シート
JP6704322B2 (ja) 2015-09-30 2020-06-03 日東電工株式会社 シートおよび複合シート
JP7041341B2 (ja) * 2017-09-29 2022-03-24 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
US5714029A (en) 1984-03-12 1998-02-03 Nitto Electric Industrial Co., Ltd. Process for working a semiconductor wafer
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
DE4230784A1 (de) * 1992-09-15 1994-03-17 Beiersdorf Ag Durch Strahlung partiell entklebendes Selbstklebeband (Dicing Tape)
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JPH11109806A (ja) 1997-10-06 1999-04-23 Canon Inc 画像形成装置
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
JP3784202B2 (ja) 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法

Also Published As

Publication number Publication date
EP1122776B8 (en) 2007-06-06
US6436795B2 (en) 2002-08-20
DE60127602T2 (de) 2007-12-20
EP1122776A3 (en) 2004-01-28
SG90232A1 (en) 2002-07-23
TW483115B (en) 2002-04-11
KR20010105152A (ko) 2001-11-28
EP1122776A2 (en) 2001-08-08
DE60127602D1 (de) 2007-05-16
JP4392732B2 (ja) 2010-01-06
PT1122776E (pt) 2007-04-30
EP1122776B1 (en) 2007-04-04
US20010014492A1 (en) 2001-08-16
MY117437A (en) 2004-06-30
JP2001217212A (ja) 2001-08-10

Similar Documents

Publication Publication Date Title
KR100661207B1 (ko) 반도체 칩의 제조방법
JP3784202B2 (ja) 両面粘着シートおよびその使用方法
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
JP4762671B2 (ja) ダイシングテープ、および半導体ウェハダイシング方法
US7105226B2 (en) Pressure sensitive adhesive double coated sheet and method of use thereof
KR19980071222A (ko) 칩의 제조방법 및 칩 제조를 위한 점착시트
JP2004256595A (ja) 粘着シートおよびその使用方法
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
JP2002141309A (ja) ダイシングシートおよびその使用方法
EP1542274B1 (en) Protective structure of semiconductor wafer, method for protecting semiconductor wafer and method for processing semiconductor wafer
JP2006286900A (ja) チップの製造方法
JP2002203822A (ja) 脆性部材の加工方法および両面粘着シート
KR100555995B1 (ko) 웨이퍼의 제조방법과 점착테이프
JP4364368B2 (ja) 半導体チップの製造方法
JP3979772B2 (ja) チップ状部品の剥離方法
JP4180557B2 (ja) 両面粘着シート
JP2003301151A (ja) 両面粘着シートおよびその使用方法
TW202239036A (zh) 工件處理片及裝置製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14