KR100655023B1

KR100655023B1 - 진폭 조정 회로 및 진폭 조정 방법과, 모터 구동 제어장치 및 모터 구동 제어 방법

Info

Publication number: KR100655023B1
Application number: KR1020040044831A
Authority: KR
Inventors: 기누가와히로키; 오카모토다츠오
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 2003-06-20
Filing date: 2004-06-17
Publication date: 2006-12-06
Also published as: CN1574597A; TW200503401A; JP2006320199A; US7002308B2; US20050007045A1; JP3878625B2; TWI261411B; JP2005033990A; US7154238B2; US20060038518A1; KR20040111098A

Abstract

진폭 조정 회로에서, 최대값 검출 회로는 최고 레벨 신호가 신호 V1, V2 및 V3 사이에서 전환하는 시간동안 및 그 시간 부근에서 및 그 시간 부근에서 일정 범위까지 왜곡되는 최대값 신호 MAX를 출력한다. 한편, 최소값 검출 회로는 최저 레벨 신호가 신호 V1, V2 및 V3 사이에서 전환하는 시간동안 및 그 시간 부근에서 및 그 시간 부근에서 일정 범위까지 왜곡되는 최소값 신호 MIN을 출력한다. 그러한 왜곡은 MAX와 MIN 사이의 차이를 나타내는 진폭 검출 신호 AMP의 변화를 감소시키도록 작용한다. 진폭 조정 회로는 AGC에 따라 진폭 검출 신호 AMP에 기초하여 회전자 위치 신호 H1 내지 H3을 증폭시킴으로써, 정현파 파형을 유지하면서 신호 V1 내지 V3의 진폭을 일정하게 유지한다. 모터 구동 제어 장치는 신호 V1 내지 V3에 기초하여 모터를 구동시킨다. 이러한 회로는 평활 커패시터를 포함하지 않기 때문에, 높은 AGC 응답성이 달성된다.

진폭 조정 회로, 최대값 검출 회로, 최소값 검출 회로, 모터 구동 제어 장치, 저역 통과 필터

Description

진폭 조정 회로 및 진폭 조정 방법과, 모터 구동 제어 장치 및 모터 구동 제어 방법{AMPLITUDE REGULATION CIRCUIT AND METHOD, AND MOTOR DRIVING CONTROL APPARATUS AND METHOD}

도 1은 본 발명의 제 1 실시예에서의 구동 제어 장치를 나타내는 기능적인 블록도.

도 2는 제 1 실시예에서의 진폭 검출 회로를 나타내는 등가 회로도.

도 3은 도 2에 나타내는 진폭 검출 회로의 메인 신호의 파형을 나타내는 도면.

도 4는 진폭 검출 회로내의 최대값 검출 회로에 제공되는 저항의 영향을 나타내는 신호의 파형도.

도 5는 제 2 실시예에서의 진폭 검출 회로를 나타내는 등가 회로도.

도 6은 도 5에 나타내는 진폭 검출 회로의 메인 신호의 파형을 나타내는 도면.

도 7은 본 발명의 제 3 실시예에서의 구동 제어 장치를 나타내는 기능적인 블록도.

도 8은 도 7에 나타내는 구동 제어 장치내의 진폭 검출 회로에서의 메인 신호의 파형도.

도 9는 본 발명의 제 4 실시예에서의 구동 제어 장치를 나타내는 기능적인 블록도.

도 10은 도 9에 나타내는 구동 제어 장치에서의 메인 신호의 파형도.

도 11은 본 발명의 제 5 실시예에서의 구동 제어 장치를 나타내는 기능적인 블록도.

도 12는 종래의 구동 제어 장치를 나타내는 기능적인 블록도.

도 13은 도 12에 나타내는 종래의 구동 제어 장치에서의 메인 신호의 파형도.

<도면의 주요부분에 대한 부호의 설명>

1, 3, 9 : 구동 제어 장치 10, 15, 19 : 진폭 검출 회로

11, 16 : 최대값 검출 회로 12, 17 : 최소값 검출 회로

13 : 감산기 14 : 레벨 시프트 회로

본 발명은 다상 교류 신호의 진폭을 조정하는 진폭 조정 회로와, 진폭 조정 회로를 이용하는 모터 구동 제어 장치에 관한 것이다.

종래, 브러시레스 직류(DC) 모터가 테이프 레코더의 헤드 드럼 및 디스크 레코더의 기억 매체를 회전시키는데 널리 이용되고 있다.

일반적인 브러시레스 DC 모터는 120°의 회전각을 두고 회전자에 배치되는, 쌍을 이루는 3개의 코일 및 3개의 홀 소자를 포함한다. 회전자가 회전할 때, 3개의 홀 소자는 서로 120°의 위상차가 있는 3개의 회전자 위치 신호를 출력한다.

그러한 브러시레스 DC 모터는 회전자 위치 신호에 적절한 위상 지연(예컨대, 30°)을 부가하여 생성되는 기준 신호에 따라 코일에 전류를 공급하는 구동 제어 장치에 의해 구동된다.

이러한 구동 제어 장치의 일례는 일본 특허공개 H02-188183호 공보에 개시되어 있다.

도 12는 본 발명에 관련된 상기 문헌의 개시 내용의 일부를 나타내는 구동 제어 장치(9)를 나타내는 기능적인 블록도이다. 도 12에서, 홀 소자(91∼93) 및 코일(94∼96)은 구동 제어 장치(9)에 의해 구동되는 모터의 일부이다.

홀 소자(91∼93)는 전원(90)으로부터 전력을 수신하여, 각각 회전자 위치 신호 H1∼H3을 출력한다. 가변 이득 증폭기(21∼23)는 각각 회전자 위치 신호 H1∼H3을 증폭시켜 신호 X1∼X3을 출력한다. 감산 회로(31∼33)는 신호 X1∼X3 중에서 인접하는 위상의 2개의 신호 사이의 차를 각각 나타내는 차 신호 P1∼P3을 각각 산출한다. 전류 구동 회로(41∼43)는 차 신호 P1∼P3에 따라 전류를 코일(94∼96)에 각각 공급한다.

이러한 구동 제어 장치(9)에서, 가변 이득 증폭기(21∼23)의 이득은 신호 X1∼X3의 진폭이 홀 소자 특성, 온도, 전원 등의 인자의 변화에 무관하게 일정하게 유지되도록 자동으로 제어(자동 이득 제어(AGC))된다. AGC는 이들 인자의 변화에도 불구하고 모터를 안정적으로 구동시킬 수 있게 한다.

이를 위해, 절대값 가산 회로(19)는 신호 X1∼X3의 절대값을 가산하여 진폭 검출 신호 Y를 출력한다. 비교기(25)는 진폭 검출 신호 Y와 기준 전압 생성기(26)에 의해 생성된 기준 전압 사이의 비교에 기초하여, 이득 제어 신호를 각각의 가변 이득 증폭기(21∼23)에 출력한다. 그 결과, 신호 X1∼X3의 진폭은 기준 전압에 따라 일정하게 유지된다.

도 13은 구동 제어 장치(9)에서의 메인 신호의 파형을 나타낸다. 도 13의 (a)는 회전자 위치 신호 H1∼H3을 나타낸다. 홀 소자에 의해 검출되는 회전자 위치 신호는 회전 자계에 따라 변화하는 정현파와 유사한 파형을 갖는다. 도 13의 (b)는 회전자 위치 신호 H1∼H3을 가산하여 얻어진 신호를 나타낸다. 이 신호는 맥동 파형을 갖는다(실제의 회로에서는 관측되지 않는다). 회전자 위치 신호 H1∼H3의 진폭은 이러한 맥동 파형의 피크 부분에 (AGC에 의해) 각각 제한되며, 그 결과 왜곡된 사다리꼴 신호 X1∼X3이 생성된다(도시 생략).

도 13의 (c)는 하나의 왜곡된 사다리꼴 파형을 다른 왜곡된 사다리꼴 파형으로부터 감산하여 생성되는 복잡한 파형을 각각 갖는 차 신호 P1∼P3을 나타낸다.

따라서, 종래 기술에 따르는 구동 제어 장치(9)는 일정한 진폭으로 회전자 위치 신호 H1∼H3을 조정하여 모터를 안정적으로 구동시킨다. 그러나, 구동 제어 장치(9)는 저잡음 및 저진동으로 모터를 구동할 수 없다. 모터 잡음 및 진동은 AV(오디오/비디오) 기기 등에 사용되는 디스크 장치와 같은 장치에 특히 중요한 문제가 된다.

모터를 저잡음 및 저진동으로 구동시키기 위해, 코일 전류가 불필요한 토크 변동을 억제하도록 바람직하게는 순수한 정현파 파형에 따라 원활하게 증가 및 감소될 필요가 있다. 그러나, 구동 제어 장치(9)는 진폭 조정 결과 왜곡된 사다리꼴 파형을 갖는 신호 X1∼X3으로부터 생성되는 차 신호 P1∼P3을 이용한다. 이로 인해, 불필요한 토크 변동이 생긴다.

예를 들어, 신호 X1∼X3의 진폭은 진폭 검출 신호 Y가 리플을 제거하기 위해 평활 커패시터를 통과한 경우, 회전자 위치 신호 H1∼H3의 정현파 파형을 왜곡시키지 않고 일정하게 유지될 수 있다.

그러나, 모터의 회전 속도가 모터를 시동한 직후 또는 모터를 정지시키기 직전과 같이 낮은 경우, 리플 주파수는 10㎐ 이하로 된다. 그러한 리플을 제거하기에 충분히 낮은 컷오프 주파수를 얻기 위해, 10㎌ 내지 100㎌의 대용량 평활 커패시터가 필요하게 된다. 그러한 대용량 커패시터를 충전시키는데 필요한 시간으로 인해, AGC 응답성이 저하된다.

공지되어 있는 AGC 회로는 가변 이득 증폭기의 출력 신호를 검출하고, 평활 커패시터를 이용하여 검출된 신호를 평활시켜 얻어진 제어 전압에 따라 가변 이득 증폭기의 이득을 제어한다. 이러한 경우에도, 모터 회전 속도가 모터를 시동한 직후 또는 모터를 정지시키기 직전과 같이 낮은 경우의 제어 신호에서의 리플로 인해, 가변 이득 증폭기의 출력에 왜곡이 생기게 되어, 모터를 안정적으로 구동시킬 수 없게 된다. 낮은 모터 회전 속도에서 그러한 리플을 제거하기 위해, 10㎌ 내지 100㎌의 대용량 평활 커패시터가 필요하게 된다. 그러나, 대용량 평활 커패시터를 이용하면 모터 회전 속도가 변화할 때 또는 검출된 신호가 변화할 때 응답성이 저하된다. 따라서, 모터 회전 속도가 낮을 때 높은 AGC 응답성을 유지하면서 신호 왜곡을 감소시키는 것은 불가능하다.

상기 문제점을 감안하여, 본 발명은 모터 회전 속도가 낮을 때 높은 AGC 응답성을 유지하면서 신호 왜곡을 방지하는 진폭 조정 회로 및 진폭 조정 방법과, 이러한 진폭 조정 회로 및 진폭 조정 방법을 이용하는 모터 구동 제어 장치 및 모터 구동 제어 방법을 제공하는 것이다.

상술한 목적은 다상 교류 신호에서의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여, 조정된 신호를 출력하는 진폭 조정 회로에 의해 달성될 수 있으며, 상기 진폭 조정 회로는 복수의 위상과 일대일 대응하고, 각각 제어 신호에 의해 제어되는 이득을 이용하여 대응하는 위상의 신호를 증폭시켜, 증폭된 신호를 출력하는 가변 이득 증폭기와, 상기 가변 이득 증폭기로부터 출력되는 증폭된 신호 중에서 최고 레벨을 갖는 증폭된 신호에 기초하여 최대값 신호를 출력하는 최대값 검출부와, 상기 증폭된 신호 중에서 최저 레벨을 갖는 증폭된 신호에 기초하여 최소값 신호를 출력하는 최소값 검출부와, 상기 각 가변 이득 증폭기에 상기 최대값 신호 및 최소값 신호 사이의 차가 소정의 기준값보다 클 때는 이득을 감소시키기 위한 제어 신호를 출력하고, 상기 차가 상기 소정의 기준값 이하일 때 상기 이득을 증가시키기 위한 제어 신호를 출력하는 제어 신호 생성부를 포함한다.

이러한 구성에 따르면, 최대값 신호와 최소값 신호 사이의 차가 복수의 위상의 각각의 신호의 진폭에 비례하는 DC 제어 신호로서 검출되고, 각 가변 이득 증폭기의 이득은 상기 제어 신호의 레벨을 일정하게 유지하도록 제어된다. 실제의 회로에서는, 최대값 신호는 최고 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 일정 범위까지 왜곡하고, 최소값 신호는 최저 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 일정 범위까지 왜곡한다. 그러한 왜곡은 최대값 신호와 최소값 신호 사이의 차의 변화를 감소시키는 작용을 한다. 그 결과, 가변 이득 증폭기에 출력되는 제어 신호의 변화가 감소된다. 이로 인해, 가변 이득 증폭기가 왜곡이 적은 증폭 신호를 생성할 수 있게 된다. 이러한 진폭 조정 회로가 평활 커패시터를 포함하지 않기 때문에, 높은 AGC 응답성이 유지된다.

여기에서, 최대값 검출부는 정전류원과, 복수의 위상과 일대일 대응하고, 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호가 입력되는 베이스 및 개별 저항을 통해 정전류원에 접속되는 이미터를 각각 구비하는 NPN 트랜지스터를 포함할 수 있으며, 상기 최대값 검출부는 정전류원과 NPN 트랜지스터에 대응하는 저항 사이의 접속점으로부터 최대값 신호를 출력하고, 상기 최소값 검출부는 정전류원과, 복수의 위상과 일대일 대응하며, 대응하는 위상의 가변 이득 증폭기로부터 출력되는 증폭 신호가 입력되는 베이스 및 개별 저항을 통해 정전류원에 접속되는 이미터를 각각 구비하는 PNP 트랜지스터를 포함할 수 있고, 상기 최소값 검출부는 정전류원과 PNP 트랜지스터에 대응하는 저항 사이의 접속점으로부터 최소값 신호를 출력한다.

이러한 구성에 따르면, 최대값 신호 및 최소값 신호의 왜곡이 저항을 이용하여 제어될 수 있다. 따라서, 가변 이득 증폭기의 증폭 신호에 기초하여 최적 저항을 갖는 저항을 채용함으로써, 가변 이득 증폭기의 증폭 신호에서의 왜곡이 최소화될 수 있다.

여기에서, 상기 최대값 검출부는 정전류원과, 복수의 위상과 일대일 대응하고, 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호가 입력되는 게이트 및 정전류원에 접속되는 소스를 각각 구비하는 N채널 MOSFET를 포함할 수 있으며, 상기 최대값 검출부는 정전류원과 N채널 MOSFET의 소스 사이의 접속점으로부터 최대값 신호를 출력하고, 상기 최소값 검출부는 정전류원과, 복수의 위상과 일대일 대응하며, 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호가 입력되는 게이트 및 정전류원에 접속되는 소스를 각각 구비하는 P채널 MOSFET를 포함할 수 있고, 상기 최소값 검출부는 정전류원과 P채널 MOSFET의 소스 사이의 접속점으로부터 최소값 신호를 출력한다.

이러한 구성에 따르면, 최대값 신호와 최소값 신호의 왜곡이 MOSFET의 특성을 이용하여 제어될 수 있다. 따라서, 가변 이득 증폭기의 증폭 신호에 기초하여 최적의 게이트 길이 및 게이트 폭을 갖는 MOSFET를 채용함으로써, 가변 이득 증폭기의 증폭 신호에서의 왜곡이 최소화될 수 있다.

상술한 목적은 또한 다상 교류 신호에서의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여, 조정된 신호를 출력하는 진폭 조정 회로에 의해 달성될 수 있으며, 상기 진폭 조정 회로는 복수의 위상과 일대일 대응하고, 각각 제어 신호에 의해 제어되는 이득을 이용하여 대응하는 위상의 신호를 증폭시켜, 증폭된 신호를 출력하는 가변 이득 증폭기와, 복수의 위상과 일대일 대응하고, 각각 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호를 2승하여 2승된 신호를 출력하는 2승부(square unit)와, 상기 2승부로부터 출력되는 2승된 신호의 합을 산출하여 합을 2승 합 신호로서 출력하는 가산부와, 각각의 가변 이득 증폭기에 상기 2승 합 신호가 소정의 기준값보다 클 때 이득을 감소시키기 위한 제어 신호를 출력하고 상기 2승 합 신호가 상기 소정의 기준값 이하일 대 이득을 증가시키기 위한 제어 신호를 출력하는 제어 신호 생성부를 포함한다.

이러한 구성에 따르면, 가변 이득 증폭기로부터 출력된 증폭 신호의 2승의 합은 복수의 위상의 각각의 신호의 진폭에 비례하는 DC 제어 신호로서 검출되고, 각각의 가변 이득 증폭기의 이득은 상기 제어 신호의 레벨을 일정하게 유지시키도록 제어된다. 복수의 위상의 순수한 사인파의 2승의 합이 진폭에 비례하는 상수이기 때문에, 이론적으로는 이득은 리플을 함유하지 않는 이상적인 제어 신호에 의해 제어된다. 이로 인해, 가변 이득 증폭기가 왜곡되지 않은 출력을 생성할 수 있게 된다. 이러한 진폭 조정 회로는 평활 커패시터를 사용하지 않고 AGC용 DC 제어 신호를 생성할 수 있으므로, 높은 AGC 응답성이 유지된다.

상술한 목적은 또한 회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터(brushless motor)를 구동시키는 모터 구동 제어 장치에 의해 달성될 수 있으며, 상기 모터 구동 제어 장치는 각각 의 홀 신호를 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 회로와, 상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성부를 포함한다.

여기에서, 모터 구동 제어 장치는 복수의 위상의 각각에 대응하는 코일에 기준 신호로 나타내는 전압 또는 전류를 공급하는 구동부를 추가로 포함할 수 있다.

상술한 목적은 또한 회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터를 구동시키는 모터 구동 제어 장치에 의해 달성될 수 있으며, 상기 모터 구동 제어 장치는 (a) 상기 홀 신호를 일대일 대응으로 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭기를 포함하고, (b) 상기 증폭된 신호 중에서 최고 레벨을 갖는 증폭 신호 및 최저 레벨을 갖는 증폭 신호 사이의 레벨 차에 기초하여 상기 가변 이득 증폭기의 각각의 이득을 제어 함으로써, 상기 홀 신호를 각각 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 회로와, 상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성부와, 상기 기준 신호에 기초하여 복수의 위상의 각각에 대응하는 코일을 구동시키는 구동 회로를 포함한다.

여기에서, 상기 구동 회로는 기준 신호의 파형에 따라 변조되는 펄스 폭을 갖는 PWM 신호를 코일에 출력함으로써, 복수의 위상의 각각에 대응하는 코일을 구동시킬 수 있다.

상술한 목적은 또한 상기 모터 구동 제어 장치를 포함하는 반도체 집적 회로 장치에 의해 달성될 수도 있다.

이들 구성에 따르면, 상기 진폭 조정 회로는 일정한 진폭으로 조정되는 홀 신호를 출력한다. 그러한 조정된 홀 신호 자체 또는 상기 조정된 홀 신호를 동상으로 간단하게 시프트함으로써 구동 전류를 평활하게 변화시키는 기준 신호로서 얻어지는 신호가 생성될 수 있다. 이러한 모터 구동 제어 장치는 간단한 구성으로 실현될 수 있고, 브러시레스 모터를 저진동으로 구동시킬 수 있다. AGC용 제어 신호를 평활화할 필요가 없으므로, 높은 AGC 응답성이 광범위한 모터 회전 속도에서 유지된다.

또한, PWM에 따라 각 코일을 구동시킴으로써, 높은 전원 효율성이 얻어진다.

더욱이, 상기 기준 신호가 조정된 홀 신호로부터 얻어진 위상 정보에 기초하여 생성되는 경우, 아래의 효과가 생길 수 있다. 일반적으로, 홀 소자에 의해 검출되는 홀 신호는 제조상의 편차 및 주위 온도와 같은 인자로 인해 진폭이 변화한다. 이로 인해, 진폭 조정 회로가 없는 경우, 홀 신호의 진폭이 감소할 때 위상 검출 정확도가 비교적 낮아진다. 종래의 AGC 회로가 이러한 사항을 교정하는데 이용될지라도, AGC 제어 신호내의 리플은 모터 회전 속도가 낮을 때 증가하여, AGC의 결과로 얻어지는 위치 신호를 왜곡시킨다. 따라서, 모터 회전 속도가 낮을 때의 위상 검출 정확도는 개선될 수 없다. 그러나, 상기 구성에 따르면, 진폭 조정 회로로부터 출력되는 상기 위치 신호는 홀 신호의 진폭이 변화할 때에도 거의 왜곡되지 않고 일정한 진폭으로 유지된다. 따라서, 높은 위상 검출 정확도가 유지된다. 그 결과, 모터 회전 속도가 낮을 때에도 정확한 기준 신호가 생성되는 동시에, 모터를 순조롭게 구동할 수 있게 된다.

상술한 목적은 또한 다상 교류 신호의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여, 조정된 신호를 출력하는 진폭 조정 방법에 의해 달성될 수 있으며, 상기 진폭 조정 방법은 가변 이득을 이용하여 복수의 위상의 각각의 신호를 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭 단계와, 상기 가변 이득 증폭 단계에서 출력되는 증폭된 신호 중에서 최고 레벨을 갖는 증폭 신호에 기초하여 최대값 신호를 출력하는 최대값 검출 단계와, 상기 증폭된 신호 중에서 최저 레벨을 갖는 증폭 신호에 기초하여 최소값 신호를 출력하는 최소값 검출 단계와, 최대값 신호 및 최소값 신호 사이의 차가 소정의 기준값보다 클 때 이득을 감소시키고, 상기 차가 소정의 기준값이하일 때 상기 이득을 증가시키는 이득 제어 단계를 포함한다.

이 방법에 따르면, 최대값 신호 및 최소값 신호 사이의 차가 복수의 위상의 각각의 신호의 진폭에 비례하는 DC 제어 신호로서 검출되고, 가변 이득 증폭 단계에서의 이득은 상기 제어 신호의 레벨을 일정하게 유지시키도록 제어된다. 이 방법을 실제로 실시하는 경우, 최대값 신호는 최고 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 일정 범위까지 왜곡하고, 최소값 신호는 최저 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 일정 범위까지 왜곡한다. 그러한 왜곡은 최대값 신호와 최소값 신호 사이의 차의 변화를 감소시키는 작용을 한다. 그 결과, 이득 제어 단계에서 출력되는 제어 신호의 변화가 감소된다. 이로 인해, 왜곡이 적은 증폭 신호를 생성할 수 있게 된다.

여기에서, 증폭된 신호 중에서 최고 레벨 증폭 신호와 제 2 최고 레벨을 갖는 증폭 신호 사이의 레벨의 차가 소정의 임계값보다 작은 경우, 최대값 검출 단계는 상기 차에 따라 최고 레벨 증폭 신호 및 제 2 최고 레벨 증폭 신호의 레벨을 각각 가중하여, 가중된 레벨의 합을 최대값 신호로서 출력할 수 있으며, 증폭된 신호 중에서 최저 레벨 증폭 신호와 제 2 최저 레벨을 갖는 증폭 신호 사이의 레벨의 차가 소정의 임계값보다 작은 경우, 최소값 검출 단계는 상기 차에 따라 최저 레벨 증폭 신호 및 제 2 최저 레벨 증폭 신호의 레벨을 각각 가중하여, 가중된 레벨의 합을 최소값 신호로서 출력할 수 있다.

이 방법에 따르면, 최대값 신호는 최고 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 왜곡되고, 최소값 신호는 최저 레벨 신호가 상기 증폭된 신호 사이에서 전환하는 시간동안 및 그 시간 부근에서 왜곡된다. 이러한 방식으로, 증폭된 신호의 왜곡이 최소화될 수 있다.

상술한 목적은 다상 교류 신호의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 방법에 의해 달성될 수도 있으며, 상기 진폭 조정 방법은 가변 이득을 이용하여 복수의 위상의 각각의 신호를 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭 단계와, 상기 가변 이득 증폭 단계에서 출력된 증폭 신호를 각각 2승하여 2승된 신호를 출력하는 2승 단계와, 상기 2승 단계에서 출력하는 2승된 신호의 합을 산출하여 2승 합 신호를 출력하는 가산 단계와, 상기 2승 합 신호가 소정의 기준값보다 클 때 이득을 감소시키고, 상기 2승 합 신호가 상기 소정의 기준값 이하일 때 상기 이득을 증가시키는 이득 제어 단 계를 포함한다.

이 방법에 따르면, 가변 이득 증폭 단계에서 출력되는 증폭된 신호의 2승의 합은 복수의 위상의 각각의 신호의 진폭에 비례하는 DC 제어 신호로서 검출되고, 이득은 상기 제어 신호의 레벨을 일정하게 유지시키도록 제어된다. 복수의 위상의 순수한 정현파 파형의 2승의 합은 진폭에 비례하기 때문에, 이론적으로는 상기 이득은 리플을 함유하지 않는 이상적인 제어 신호에 의해 제어된다. 이로 인해, 왜곡되지 않은 출력을 생성할 수 있게 된다.

상술한 목적은 또한 회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터를 구동시키는 모터 구동 제어 방법에 의해 달성될 수 있으며, 상기 모터 구동 제어 방법은 상기 진폭 조정 방법을 이용하여 홀 신호를 각각 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 단계와, 상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성 단계를 포함한다.

여기에서, 상기 모터 구동 제어 방법은 복수의 위상의 각각에 대응하는 코일에 기준 신호에 의해 나타내는 전압 또는 전류를 공급하는 구동 단계를 추가로 포함할 수 있다.

이들 방법에 따르는 모터를 구동시킴으로써, 상기 모터 구동 제어 장치와 동일한 효과를 얻을 수 있다.

본 발명의 이들 및 다른 목적, 이점 및 특징은 본 발명의 특정 실시예를 예 시하는 첨부하는 도면과 관련하여 행해지는 이하의 설명으로부터 명백해질 것이다.

( 제 1 실시예 )

이하 도면을 참조하여 본 발명의 제 1 실시예의 3상 브러시레스 DC 모터용 구동 제어 장치를 설명한다. 이러한 구동 제어 장치는 모터의 회전자 위치를 나타내는 홀 신호(이하, "회전자 위치 신호"라고 한다)를 일정한 진폭으로 조정하는 진폭 조정 회로를 포함하고, 조정된 회전자 위치 신호에 기초하여 모터로의 전력을 제어한다. 여기에서 언급되는 일정한 진폭은 진폭 조정에 이용될 수 있는 순간의 변화를 포함하지만, 모터를 구동시킬 때 실제로 일정하다고 생각될 수 있는 진폭이다. 또한, 홀 소자를 이용하여 얻어지는 회전자 위치 신호는 종래 기술 부분에서 앞서 설명한 바와 같이 회전 자계에 따라 변화하는 정현파형 파형을 갖는다.

(전체 구성)

도 1은 3상 브러시레스 DV 모터용 구동 제어 장치(1)와 이러한 구동 제어 장치(1)에 의해 구동되는 모터를 함께 나타내는 기능적인 블록도이다. 도 1에서는, 종래 기술 부분에서 설명한 구동 제어 장치(9)의 구성요소와 동일한 구성요소에는 동일한 참조번호를 부여하고 있다. 도 1에서 알 수 있는 바와 같이, 구동 제어 장치(1)는 회전자 제어 신호 H1 내지 H3의 진폭을 조정하는 제어 신호를 생성하는 구성에서 구동 제어 장치(9)와 상이하다.

구동 제어 장치(1)에서는, 가변 이득 증폭기(21∼23), 진폭 검출 회로(10), 비교기(25), 기준 전압 생성기(26) 및 위상 보상 커패시터(27)가 진폭 조정 회로(20)를 구성하고 있다. 진폭 조정 회로(20)는 출력 신호의 진폭을 일정하게 유 지시키기 위해 제어되는 이득을 이용하여 회전자 위치 신호 H1 내지 H3을 증폭시킨다.

이하에서는, 설명을 용이하게 하기 위해, 감산 회로(31∼33)는 집합적으로 기준 신호 생성 회로(30)라고 칭하고, 전류 구동 회로(41∼43)는 집합적으로 구동 회로(40)라고 칭한다. 전원(90), 홀 소자(91∼93) 및 코일(94∼96)은 모터의 일부이지만, 구동 제어 장치(1)에 포함되지는 않는다.

(진폭 검출 회로(10))

진폭 검출 회로(10)는 평활 커패시터 없이 실현된다. 진폭 검출 회로(10)는 높은 AGC 응답성을 유지하면서, 종래 기술에서보다 현저히 적은 양의 리플을 갖는 이득 제어용 제어 신호(진폭 검출 신호 AMP)를 출력한다. 이것은 아래의 구성에 의해 달성된다.

도 2는 진폭 검출 회로(10)의 상세한 구성을 나타내는 등가 회로도이다.

진폭 검출 회로(10)는 최대값 검출 회로(11), 최소값 검출 회로(12), 레벨 시프트 회로(14) 및 감산기(13)를 포함한다.

최대값 검출 회로(11)는 정전류원(117), NPN 트랜지스터(111∼113) 및 저항(114∼116)을 포함한다. 가변 이득 증폭기(21∼23)으로부터 출력되는 신호 V1 내지 V3은 각각 NPN 트랜지스터(111∼113)의 베이스에 입력된다. 한편, NPN 트랜지스터(111∼113)의 이미터는 각각 저항(114∼116)을 통해 정전류원(117)에 접속되어 있다. 최대값 검출 회로(11)는 각각의 저항(114∼116)과 정전류원(117) 사이의 접속점으로부터 최대값 신호 MAX를 출력한다.

레벨 시프트 회로(14)는 PNP 트랜지스터(118) 및 정전류원(119)을 포함한다. PNP 트랜지스터(118) 및 정전류원(119)은 최대값 신호 MAX의 레벨을 시프트 업시킨다.

최소값 검출 회로(12)는 정전류원(121), PNP 트랜지스터(125∼127) 및 저항(122∼124)을 포함한다. 가변 이득 증폭기(21∼23)로부터 출력되는 신호 V1 내지 V3은 각각 PNP 트랜지스터(125∼127)의 베이스에 입력된다. 한편, PNP 트랜지스터(125∼127)의 이미터는 각각 저항(122∼124)을 통해 정전류원(121)에 접속되어 있다. 최소값 검출 회로(12)는 각각의 저항(122∼124)과 정전류원(121) 사이의 접속점으로부터 최소값 신호 MIN을 출력한다.

감산기(13)는 레벨 시프트된 최대값 신호 MAX와 최소값 신호 MIN 사이의 차를 산출하고, 상기 차를 진폭 검출 신호 AMP로서 출력한다. 진폭 검출 신호 AMP는 이득 제어용 제어 신호로서 가변 이득 증폭기(21∼23)에 공급된다.

도 3은 진폭 검출 회로(10)의 메인 신호의 파형을 나타낸다. 이들 파형은 아하의 조건, 즉, 저항(114∼116 및 122∼124)이 각각 5.2㏀의 저항을 갖고, 정전류원(117 및 121)이 각각 25㎂의 전류를 가지며, 신호 V1 내지 V3이 800㎷p-p 및 200㎐의 주파수를 각각 갖는 조건 하에서 행해진 시뮬레이션의 결과에 기초하고 있다.

도 3은 레벨 시프트된 각 신호를 나타낸다. 그러한 레벨 시프트는 필요한 경우 양호한 결과를 얻도록 설계된다. 도 2에 나타내는 레벨 시프트 회로(14)와 같은 회로는 신호를 실제로 레벨 시프트하는데 사용될 수 있다.

도 3에 나타내는 바와 같이, 최대값 신호 MAX는 저항(114∼116)의 영향으로 인해, 최고 레벨 신호가 신호 V1, V2 및 B3 사이에서 전환하는 시간동안 및 그 시간 부근에서 변화율이 완화되는 파형을 갖는다. 다시 말하면, 최대값 신호 MAX는 최고 레벨 신호가 신호 V1, V2 및 B3 사이에서 전환하는 시간동안 및 그 시간 부근에서 왜곡되는 파형을 갖는다. 유사하게, 최소값 신호 MIN은 최저 레벨 신호가 신호 V1, V2 및 B3 사이에서 전환하는 시간동안 및 그 시간 부근에서 왜곡되는 파형을 갖는다. 도 3으로부터 알 수 있는 바와 같이, 이들 왜곡은 최대값 신호 MAX와 최소값 신호 MIN 사이의 차를 나타내는 진폭 검출 신호 AMP의 변화를 감소시키는 작용을 한다.

상기 시뮬레이션의 결과는 진폭 검출 신호 AMP가 439㎷의 최대 전압 및 430㎷의 최소 전압을 갖는 것을 나타낸다. 신호에 포함되는 리플이 (진폭 변화)/(평균 전압)으로 평가되는 것으로 가정한다. 그러면, (439㎷-430㎷)/((439㎷+430㎷)/2)의 결과, 진폭 검출 신호 AMP는 약 2%의 리플을 포함한다.

(최대값 검출 회로(11)에서의 저항의 작용)

최고 레벨 신호가 신호 V1 및 V2 사이에서 전환하는 시간동안 및 그 시간 부근에서 최대값 신호 MAX의 변화율은 아래의 방법으로 저항(114 및 115)에 의해 완화된다.

도 4는 저항(114 및 115)가 존재하는 최대값 신호 MAX_R의 파형을 나타낸다. 비교를 위해, 도 4는 또한 저항(114 및 115)이 존재하지 않는(즉, 저항이 0Ω인) 최대값 신호 MAX₀을 나타낸다.

(1) V2가 V1보다 충분히 낮은 경우, NPN 트랜지스터(111)(이하 "Tr(111)"이라 한다)는 온(ON)으로 되는 반면, NPN 트랜지스터(112)(이하 "Tr(112)"라 한다)는 오프(OFF)로 된다. 따라서, 최대값 신호 MAX_R는 V1-(V_BE+I_E·R) 즉, Tr(111)의 베이스 및 이미터 사이의 전압 V_BE과 저항(114)에서의 전압 I_E·R을 V1로부터 감산하여 얻어지는 전압이 된다.

(2) V2가 V1-I_E·R보다 높아지는 경우, Tr(112)의 이미터 전류가 흐르기 시작하는 반면, 동일한 정전류원(117)로부터 공급되는 Tr(111)의 이미터 전류는 강하하기 시작한다. V2가 증가함에 따라, Tr(111)에 관련된 (V_BE+I_E·R)은 감소하고, Tr(112)에 관련된 (V_BE+I_E·R)은 증가한다. 따라서, 최대값 신호 MAX_R는 V1 및 V2 사이의 차에 따라 V1 및 V2를 각각 가중하여 가중된 V1 및 V2를 가산함으로써 얻어지는 전압이다.

(3) 이후에, V1이 V2-(I_E·R)보다 낮아지는 경우, Tr(111)는 완전히 오프로 된다. 따라서, 최대값 신호 MAX_R는 V2-(V_BE+I_E·R)로 된다.

그러므로, V1 및 V2 사이의 레벨의 차가 저항에 의존하는 임계값(이 예에서는 I_E·R) 이상인 경우, V1 및 V2 중에서 최고 레벨을 갖는 신호에 대응하는 트랜지스터만이 온으로 된다. 따라서, 최대값 신호 MAX_R는 그 신호에 따라 변환한다. V1 및 V2 사이의 차가 임계값보다 작을 경우, V1 및 V2에 대응하는 양 트랜지스터가 모두 온으로 된다. 이 기간동안, 최대값 신호 MAX_R는 V1 및 V2 사이의 차에 따라 V1 및 V2를 각각 가중하여 가중된 V1 및 V2를 가산함으로써 얻어지는 전압이다. 따라서, 최대값 신호 MAX_R는 V1에 따라 변화하는 파형으로부터 V2에 따라 변화하는 파형으로 원활하게 시프트한다.

반면에, 저항(114 및 115)이 존재하지 않는 경우(MAX₀), 임계값은 V_BE가 된다.

2개의 트랜지스터가 모두 온으로 되는 기간을 이하 이행 기간이라고 한다. 도 4에서, t_R은 저항(114 및 115)이 존재하는 경우의 이행 기간을 나타내는 반면에, t₀은 저항(114 및 115)이 존재하지 않는 경우의 이행 기간을 나타낸다. 도 4에 나타내는 바와 같이, t₀<t_R이다. 저항이 큰 경우, 임계값이 높아지고, 그 결과 이행 기간은 연장된다. 따라서, 최대값 신호 MAX_R의 변화율은 더욱 완화될 수 있다.

이상 설명한 것과 동일한 내용은 최고 레벨 신호가 V2에서 V3으로 또는 V3에서 V1로 전환할 때의 최대값 신호 MAX와, 최소값 신호 MIN에 적용한다.

(제 1 실시예의 결론)

상술한 바와 같이, 진폭 검출 신호 AMP내의 리플은 진폭 검출 회로(10)의 이용을 통해 약 2%로 감소될 수 있다.

3개의 위상의 순수한 정현파 파형의 절대값을 모두 가산하여 생성되는 종래의 진폭 검출 신호내의 리플은 (진폭 변화)/(평균 전압)에 의해 평가될 때 약 14% 이다. 따라서, 진폭 검출 회로(10)는 종래의 기술과 비교할 때 리플의 현저한 감소를 달성하고 있다.

진폭 조정 회로(20)는 그러한 진폭 검출 신호 AMP를 이득 제어용 제어 신호로서 이용하여 회전자 위치 신호 H1 내지 H3의 진폭을 조정한다. 이로 인해, 정현파 파형을 유지하면서 리플이 거의 없는 일정한 진폭의 신호 V1 내지 V3을 생성할 수 있게 된다. 진폭 검출 신호 AMP는 평활 커패시터를 이용하지 않고 생성되기 때문에, 높은 AGC 응답성이 유지될 수 있다.

기준 신호 생성 회로(30)내의 감산 회로(31∼33)는 위상 시프터로서 기능을 한다. 감산 회로(31∼33)는 각각 신호 V1 내지 V3 중에서 2개의 신호에 대해서만 간단한 감산을 실행함으로써, 코일(94∼96)에 공급되는 전류를 나타내는 바람직한 위상의 기준 신호를 생성한다. 감산 회로(31∼33)는 코일(94∼96) 및 홀 소자(91∼93)가 적절하게 배치되어 있는 경우 생략될 수 있다. 그러한 경우에, 진폭 조정 회로(20)로부터 출력되는 신호 V1 내지 V3은 기준 신호로서 이용될 수 있다.

구동 회로(40)는 기준 신호로 나타나는 전류를 코일(94∼96)에 공급한다. 이러한 구성은 기준 신호가 코일(94∼96)에 공급되는 전압을 나타내고, 구동 회로(40)가 코일(94∼96)을 전압에 의해 구동하도록 변형될 수 있다.

( 제 2 실시예 )

본 발명의 제 2 실시예의 구동 제어 장치는 제 1 실시예의 구성과 전체 구성이 동일하지만(도 1 참조), 진폭 검출 회로의 구성에 차이가 있다. 이하 제 2 실시 예의 진폭 검출 회로를 상세히 설명한다.

(진폭 검출 회로(15))

도 5는 제 2 실시예의 진폭 검출 회로(15)의 상세한 구성을 나타내는 등가 회로도이다. 여기에서, 제 1 실시예의 진폭 검출 회로(10)내의 구성요소와 동일한 구성요소에는 동일한 참조번호를 부여하고 있다.

진폭 검출 회로(10)와 유사하게, 진폭 검출 회로(15)는 최대값 신호 MAX와 최소값 신호 MIN 사이의 차에 기초하여 진폭 검출 신호 AMP를 생성한다. 진폭 검출 회로(10)에는 NPN 트랜지스터와 PNP 트랜지스터가 제공되어 있지만, 진폭 검출 회로(15)에는 MOSFET(metal oxide semiconductor field effect transistor)이 제공되어 있다.

진폭 검출 회로(15)는 최대값 검출 회로(16), 최소값 검출 회로(17) 및 감산기(13)를 포함한다.

최대값 검출 회로(16)는 정전류원(164) 및 N채널 MOSFET(161∼163)을 포함한다. 가변 이득 증폭기(21∼23)로부터 출력되는 신호 V1 내지 V3은 각각 N채널 MOSFET(161∼163)의 게이트에 입력된다. 한편, N채널 MOSFET(161∼163)의 소스는 정전류원(164)에 접속되어 있다. 최대값 검출 회로(16)는 N채널 MOSFET(161∼163)의 각각의 소스와 정전류원(164) 사이의 접속점으로부터 최대값 신호 MAX를 출력한다.

최소값 검출 회로(17)는 정전류원(171) 및 P채널 MOSFET(172∼174)을 포함한다. 가변 이득 증폭기(21∼23)로부터 출력되는 신호 V1 내지 V3은 각각 P채널 MOSFET(172∼174)의 게이트에 입력된다. 한편, P채널 MOSFET(172∼174)의 소스는 정전류원(171)에 접속되어 있다. 최소값 검출 회로(17)는 P채널 MOSFET(172∼174)의 각각의 소스와 정전류원(171) 사이의 접속점으로부터 최소값 신호 MIN을 출력한다.

감산기(13)는 최대값 신호 MAX 및 최소값 신호 MIN 사이의 차를 산출하여 그 차를 진폭 검출 신호 AMP로서 출력한다.

도 6은 진폭 검출 회로(15)의 메인 신호의 파형을 나타낸다. 이들 파형은 아래의 조건, 즉, 정전류원(164 및 171)이 각각 25㎂의 전류를 갖고, 신호 V1 내지 V3이 각각 800㎷p-p의 진폭 및 200㎐의 주파수를 가지며, N채널 MOSFET(161∼163)가 각각 3㎛의 게이트 길이 및 1.5㎛의 게이트 폭을 갖고, P채널 MOSFET(172∼174)가 각각 3㎛의 게이트 길이 및 4.5㎛의 게이트 폭을 갖는 조건 하에서 행해진 시뮬레이션의 결과에 기초하고 있다.

도 6은 제 1 실시예에서와 같이, 필요한 경우 레벨 시프트된 신호를 각각 나타낸다.

도 6에 나타내는 바와 같이, 최대값 신호 MAX는 MOSFET의 비선형(2승) 특성으로 인해, 최고 레벨 신호가 신호 V1, V2 및 V3 사이에서 전환하는 시간동안 및 그 시간 부근에서 변화율이 완화되는 파형을 갖는다. 유사하게, 최소값 신호 MIN은 최저 레벨 신호가 신호 V1, V2 및 V3 사이에서 전환하는 시간동안 및 그 시간 부근에서 변화율이 완화되는 파형을 갖는다. 상기 시뮬레이션의 결과는 진폭 검출 신호 AMP가 105㎷의 평균 전압과 약 0.8%의 리플을 포함하는 것을 나타낸다.

(제 2 실시예의 결론)

상술한 바와 같이, 진폭 검출 신호 AMP내의 리플이 진폭 검출 회로(15)의 사용을 통해 약 0.8%로 감소될 수 있다.

진폭 검출 회로(15)내의 최대값 검출 회로(16)와 최소값 검출 회로(17)는 모두 저항을 포함하지 않고, 유사한 종류의 회로에 일반적인 구성을 갖는다. 그럼에도 불구하고, 리플 감소는 N채널 MOSFET 및 P채널 MOSFET의 비선형 특성을 이용함으로써 달성된다.

그러한 진폭 검출 신호 AMP를 이용하여 회전자 위치 신호 H1 내지 H3의 진폭을 조정함으로써, 제 1 실시예에서와 같이, 정현파 파형을 유지하면서, 거의 리플이 없는 일정한 진폭의 신호 V1 내지 V3이 생성된다. 진폭 검출 신호 AMP가 평활 커패시터를 사용하지 않고 생성되기 때문에, 높은 AGC 응답성이 제 1 실시예에서와 같이 유지될 수 있다.

( 제 3 실시예 )

본 발명의 제 3 실시예의 구동 제어 장치는 진폭 검출 회로의 구성에서 제 1 실시예의 구동 제어 장치와 상이하다.

도 7은 제 3 실시예의 구동 제어 장치(2)를 구동 제어 장치(2)에 의해 구동되는 모터의 일부와 함께 나타내는 기능적인 블록도이다. 도 7에서, 제 1 실시예의 구동 제어 장치(1)의 구성요소와 동일한 구성요소에는 동일한 참조번호를 부여하여 그 설명을 생략하였다.

(진폭 검출 회로(18))

진폭 검출 회로(18)는 2승 회로(181∼183) 및 가산 회로(184)를 포함한다. 진폭 검추 회로(18)는 가변 이득 증폭기(21∼23)으로부터 출력되는 신호 V1 내지 V3의 2승의 합을 진폭 검출 신호 AMP로서 출력한다.

3개의 위상의 순수한 정현파 파형의 2승의 합은 순수한 정현파 파형의 진폭에 비례하여 일정하고, 회전자 위치 신호 H1 내지 H3은 3개의 위상의 정현파 파형이 된다. 따라서, 회전자 위치 신호 H1 내지 H3의 진폭에 비례하고 리플을 거의 포함하지 않는 이상적인 신호가 진폭 검출 신호 AMP로서 얻어질 수 있다.

도 8은 진폭 검출 회로(18)의 메인 신호의 파형을 나타낸다. 진폭 검출 신호 AMP가 리플을 거의 포함하지 않으므로, 회전자 위치 신호 H1 내지 H3은 왜곡없이 증폭되어, 일정한 진폭의 신호 V1 내지 V3을 생성한다.

(제 3 실시예의 결론)

진폭 검출 회로(18)에 의해 생성되는 진폭 검출 신호 AMP를 이용하여 회전자 위치 신호 H1 내지 H3의 진폭을 조정함으로써, 제 1 및 제 2 실시예에서와 같이, 준 정현파 파형을 유지하면서 리플이 거의 없는 일정한 진폭의 신호 V1 내지 V3이 생성된다. 진폭 검출 신호 AMP는 평활 커패시터 없이 생성되기 때문에, 높은 AGC 응답성이 제 1 및 제 2 실시예에서와 같이 유지될 수 있다.

( 제 4 실시예 )

본 발명의 제 4 실시예의 구동 제어 장치는 회전자 위치 신호의 위상에 기초하여 기준 신호를 생성하고, 이 기준 신호를 이용하여 PWM(pulse width modulation: 펄스폭 변조)에 의해 각 코일을 구동시킨다. 이러한 구동 제어 장치를 이하 상세히 설명한다.

(전체 구성)

도 9는 제 4 실시예의 구동 제어 장치(3)의 전체 구성을 나타내는 기능적인 블록도이다. 제 1 실시예의 구동 제어 장치(1)의 구성요소와 동일한 구성요소에는 동일한 참조번호를 부여하고 그 설명을 생략하였다.

도 10은 구동 제어 장치(3)의 메인 신호의 파형을 나타낸다.

진폭 조정 회로(29)는 진폭 조정 후의 신호 V1 내지 V3이 차동 모드에서 출력되는 점에서 진폭 조정 회로(20)와 다르다. 가변 이득 증폭기(21∼23)는 차동 모드에서 일정한 진폭으로 회전자 위치 신호 H1 내지 H3을 조정함으로써 얻어지는 신호 V1 내지 V3을 각각 출력한다. 신호 V1 내지 V3은 각각 차동 증폭기(101∼103)를 통해 진폭 검출 회로(10)에 입력된다. 신호 V1 내지 V3은 또한 각각의 신호 V1 내지 V3의 극성을 판정하기 위해 기준 신호 생성 회로(50)내의 비교기(51∼53)에 각각 입력된다. 신호 V1 및 V2에 대응하는 극성 판정 신호 A 및 B를 일례로서 도 10에 나타내고 있다. 각각의 신호 V1 내지 V3의 위상 정보는 이러한 극성 판정의 결과 얻어진다.

경사 생성 회로(54∼56)는 비교기(51∼53) 중 대응하는 하나로부터 출력되는 극성 판정 신호가 양의 극성을 나타낼 때 증가하고, 상기 극성 판정 신호가 음의 극성을 나타낼 때 감소하는 경사파를 각각 생성한다. 극성 판정 신호 A 및 B에 대응하는 경사파 C 및 D를 일례로서 도 10에 나타내고 있다.

감산 회로(57)는 상기 경사 생성 회로(54∼56)에 의해 생성된 3개의 경사파 중 2개의 차를 계산함으로써 각각의 코일(94∼96)에 대한 기준 신호를 생성한다. 경사파가 삼각형인 경우, 기준 신호는 사다리꼴이다. 경사파 D를 경사파 C로부터 감산하여 얻어지는 기준 신호 E를 일례로서 도 10에 나타내고 있다.

구동 회로(60)에서, PWM 기준 신호 생성 회로(64)는 PWM 기준 신호 F를 생성한다. 예를 들어, PWM 기준 신호 F는 삼각파형 또는 톱니파형을 갖는다. 전력 트랜지스터(74∼79)는 비교기(61∼63)로부터 출력되는 비교 신호와 인버터(71∼73)로부터 출력되는 비교 신호의 역신호에 따라 전환되어 전력을 코일(94∼96)에 공급한다. 비교기(61)로부터 출력되는 비교 신호 G를 일례로서 도 10에 나타내고 있다. 비교 신호 G는 기준 신호 E가 PWM 기준 신호 F보다 높을 때 HIGH이다. 비교기(62 및 63)는 상기 비교기(61)와 동일한 방식으로 상이한 위상의 유사한 비교 신호를 출력한다.

(제 4 실시예의 결론)

진폭 조정 회로(92)는 광범위한 모터 회전 속도에서 일정한 진폭으로 회전자 위치 신호 H1 내지 H3을 조정한다. 특히, 모터 회전 속도가 낮을 때 일정한 진폭으로 회전자 위치 신호 H1 내지 H3을 조정하면 아래의 효과를 얻는다. 구동 제어 장치(3)는 모터 회전 속도가 낮은 경우에도, 자신의 정현파 파형을 왜곡시키지 않고 회전자 위치 신호 H1 내지 H3의 진폭을 일정하게 유지시키도록 진폭 조정 회로(29)를 사용한다. 따라서, 극성 판정은 정확하게 이루어질 수 있다. 이로 인해, 기준 신호 생성 회로(50)가 정확한 기준 신호를 생성할 수 있게 함과 동시에, 모터를 양호하게 구동시킬 수 있게 된다.

( 제 5 실시예 )

본 발명의 제 5 실시예의 구동 제어 장치는 진폭 조정 후에 회전자 위치 신호를 기준 신호로서 이용하여 PWM에 의해 각 코일을 구동한다. 이러한 구동 제어 장치를 이하 설명한다.

(전체 구성)

도 11은 제 5 실시예의 구동 제어 장치(4)의 전체 구성을 나타내는 기능적인 블록도이다. 제 1 및 제 4 실시예의 구동 제어 장치(1 및 3)의 구성요소와 동일한 구성요소에는 동일한 참조번호를 부여학고, 그 설명을 생략한다.

진폭 조정 회로(20)에서, 비교기(25)는 앞서 설명한 바와 같이, 교류 성분을 거의 포함하지 않는 제어 전압을 출력한다. 가변 이득 증폭기(21∼23)는 그러한 제어 전압을 이용하여 AGC에 의해 제어되며, 그 결과 정현파 파형을 유지하면서 일정한 진폭의 신호 V1 내지 V3을 출력한다.

기준 신호 생성 회로(58)는 신호 V1 내지 V3을 동상으로 시프트함으로써 얻어지는 정현파 파형의 기준 신호 Y1 내지 Y3을 출력한다. 기준 신호 생성 회로(58)는 도 1에 나타내는 기준 신호 생성 회로(30)와 실질적으로 등가일 수 있다.

구동 회로(80)에서, PWM 비교기(81∼83)는 PWM 기준 신호 생성 회로(64)로부터 출력되는 삼각형 신호와 기준 신호 Y1 내지 Y3 중 대응하는 하나를 각각 비교하여, 상기 기준 신호에 따라 변조되는 펄스폭을 갖는 PWM 신호를 출력한다. CMOS 인버터(84∼86)는 PWM 비교기(81∼83)의 출력과 각각 접속되어, PWM에 의해 코일(94∼96)을 구동시킨다.

(제 5 실시예의 결론)

구동 제어 장치(4)에서, 회전자 위치 신호는 모터 회전 속도가 낮은 경우에도 평활 커패시터를 사용할 필요없이 왜곡이 거의 없는 일정한 진폭으로 유지될 수 있다. 이로 인해, 정확한 PWM 신호에 따라 코일이 구동될 수 있는 동시에, 모터 회전 속도가 낮은 경우 불규칙한 회전없이 모터를 안정적으로 구동시킬 수 있게 된다.

( 변형예 )

본 발명은 상기 실시예에 의해 설명하였지만, 본 발명은 그들 실시예로 한정되는 것은 아니다. 이하 변형예를 제공한다.

(1) 본 발명은 또한 컴퓨터 시스템을 이용하여 상기 실시예의 각각에서 설명한 방법을 실현하는 컴퓨터 프로그램에 적용한다. 그러한 컴퓨터 프로그램은 디지털 신호로서 배송될 수 있다.

본 발명은 또한 상술한 컴퓨터 프로그램 또는 디지털 신호가 기록되는, 플렉시블 디스크(flexible disk), 하드 디스크, CD, MO, DVD, BD 또는 반도체 메모리와 같은 컴퓨터 판독 가능 기록 매체에 의해 실현될 수도 있다.

본 발명을 달성하는 컴퓨터 프로그램 또는 디지털 신호는 또한 전자 통신 네트워크, 유선 또는 무선 통신 네트워크, 또는 인터넷과 같은 네트워크를 통해 송신될 도수 있다.

본 발명은 또한 디지털 신호 프로세서 및 메모리를 포함하는 컴퓨터 시스템에 의해 실현될 수도 있다. 이 경우에, 상술한 컴퓨터 프로그램은 디지털 신호 프 로세서가 이러한 컴퓨터 프로그램에 따라 작동하는 상태로 메모리에 저장될 수 있다.

본 발명을 달성하는 컴퓨터 프로그램 또는 디지털 신호는 컴퓨터 프로그램 또는 디지털 신호가 기록되어 있는 기록 매체를 배송하거나, 컴퓨터 프로그램 또는 디지털 신호를 네트워크를 통해 송신함으로써 독립적인 컴퓨터 시스템에 제공될 수도 있다. 상기 독립적인 컴퓨터 시스템은 컴퓨터 프로그램 또는 디지털 신호를 본 발명과 같이 기능하도록 실행할 수 있다.

(2) 상기 실시예의 각각의 진폭 조정 회로는 모터 구동 제어 장치와 관련한 다른 기술과 결합해도 된다.

예를 들어, 진폭 조정 회로는 모터 토크를 조정하는 기술과 결합해도 된다. 이 경우에, 전류 구동 회로(41∼43)는 외부로부터 제공되는 토크 신호에 따라 감산 회로(31∼33)로부터 출력되는 차 신호의 진폭을 조정하고, 조정된 차 신호에 비례하는 코일 전류를 공급한다.

회전자 위치 신호는 진폭 조정 회로에 의한 진폭 조정의 결과 왜곡이 거의 없는 일정한 진폭으로 증폭되기 때문에, 정확한 토크 조정이 간단한 구성으로 실행될 수 있다.

(3) 상기 실시예의 각각의 구동 제어 장치는 IC(반도체 집적 회로)에 실현되어도 된다. 일례로서, 도 9에서 점선의 박스로 둘러싸인 구동 제어 장치(3)가 IC에 실현되어도 된다. 그러한 경우에, 상기 점선의 박스 상의 속이 빈 원은 IC의 입/출력 단자를 나타낸다.

위상 보상 커패시터(27)가 도 9에 나타내는 바와 같이 IC의 외부에 제공되어도 되고, IC의 내부에 제공되어도 된다. 또한, 전력 트랜지스터(74∼79)가 도 9에 나타내는 바와 같이 IC의 내부에 제공되어도 되고, IC의 외부에 제공되어도 된다.

(4) 상기 실시예들은 진폭 조정 회로가 3상 브러시레스 DC 모터의 회전자 위치 신호의 진폭을 조정하는데 사용되는 예를 설명하고 있다. 그러나, 진폭 조정 회로는 그러한 실시예로 한정되지 않는다는 것은 명백하다.

예를 들어, 전압 및 전류의 검출 신호가 모두 정현파인 경우, 3상 교류 전원 장치의 전압 및 전류 사이의 위상차로부터 역률(power factor)을 계산할 때, 진폭 조정 회로는 정현파 파형을 왜곡시키지 않고 일정한 진폭으로 이들 검출 신호를 조정하는데 이용될 수 있다.

본 발명은 첨부한 도면을 참조하여 실시예에 의해 설명하였지만, 당업자에게는 여러 가지 변형 및 수정이 가능하다는 것은 명백하다.

따라서, 그러한 변형 및 수정이 본 발명의 범위로부터 벗어나지 않는다면, 모두 본 발명에 포함되는 것으로 간주되어야 한다.

이상 설명한 바와 같이, 본 발명에 의하면, 모터 회전 속도가 낮을 때 높은 AGC 응답성을 유지하면서 신호 왜곡을 방지하는 진폭 조정 회로 및 진폭 조정 방법과, 이러한 진폭 조정 회로 및 진폭 조정 방법을 이용하는 모터 구동 제어 장치 및 모터 구동 제어 방법을 얻을 수 있다.

Claims

다상 교류 신호에서의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여, 조정된 신호를 출력하는 진폭 조정 회로로서,

상기 복수의 위상과 일대일 대응하고, 각각 제어 신호에 의해 제어되는 이득을 이용하여 대응하는 위상의 신호를 증폭시켜, 증폭된 신호를 출력하는 가변 이득 증폭기와,

상기 가변 이득 증폭기로부터 출력되는 증폭된 신호 중에서 최고 레벨을 갖는 증폭된 신호에 기초하여 최대값 신호를 출력하는 최대값 검출부와,

상기 증폭된 신호 중에서 최저 레벨을 갖는 증폭된 신호에 기초하여 최소값 신호를 출력하는 최소값 검출부와,

상기 각 가변 이득 증폭기에 상기 최대값 신호 및 최소값 신호 사이의 차가 소정의 기준값보다 클 때는 이득을 감소시키기 위한 제어 신호를 출력하고, 상기 차가 상기 소정의 기준값 이하일 때 상기 이득을 증가시키기 위한 제어 신호를 출력하는 제어 신호 생성부를 포함하는 것을 특징으로 하는 진폭 조정 회로.
제 1 항에 있어서,

상기 최대값 검출부는,

정전류원과,

상기 복수의 위상과 일대일 대응하고, 대응하는 위상의 가변 이득 증폭기로 부터 출력된 증폭 신호가 입력되는 베이스 및 개별 저항을 통해 정전류원에 접속되는 이미터를 각각 구비하는 NPN 트랜지스터를 포함하며,

상기 최대값 검출부는 정전류원과 NPN 트랜지스터에 대응하는 저항 사이의 접속점으로부터 최대값 신호를 출력하고,

상기 최소값 검출부는,

정전류원과,

상기 복수의 위상과 일대일 대응하며, 대응하는 위상의 가변 이득 증폭기로부터 출력되는 증폭 신호가 입력되는 베이스 및 개별 저항을 통해 정전류원에 접속되는 이미터를 각각 구비하는 PNP 트랜지스터를 포함하며,

상기 최소값 검출부는 정전류원과 PNP 트랜지스터에 대응하는 저항 사이의 접속점으로부터 최소값 신호를 출력하는 것을 특징으로 하는 진폭 조정 회로.
제 1 항에 있어서,

상기 최대값 검출부는,

정전류원과,

상기 복수의 위상과 일대일 대응하고, 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호가 입력되는 게이트 및 정전류원에 접속되는 소스를 각각 구비하는 N채널 MOSFET를 포함하며,

상기 최대값 검출부는 정전류원과 N채널 MOSFET의 소스 사이의 접속점으로부터 최대값 신호를 출력하고,

상기 최소값 검출부는,

정전류원과,

상기 복수의 위상과 일대일 대응하며, 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호가 입력되는 게이트 및 정전류원에 접속되는 소스를 각각 구비하는 P채널 MOSFET를 포함하며,

상기 최소값 검출부는 정전류원과 P채널 MOSFET의 소스 사이의 접속점으로부터 최소값 신호를 출력하는 것을 특징으로 하는 진폭 조정 회로.
다상 교류 신호에서의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 회로로서,

상기 복수의 위상과 일대일 대응하고, 각각 제어 신호에 의해 제어되는 이득을 이용하여 대응하는 위상의 신호를 증폭시켜, 증폭된 신호를 출력하는 가변 이득 증폭기와,

상기 복수의 위상과 일대일 대응하고, 각각 대응하는 위상의 가변 이득 증폭기로부터 출력된 증폭 신호를 2승하여 2승된 신호를 출력하는 2승부(square unit)와,

상기 2승부로부터 출력되는 2승된 신호의 합을 산출하여 합을 2승 합 신호로서 출력하는 가산부와,

각각의 가변 이득 증폭기에 상기 2승 합 신호가 소정의 기준값보다 클 때 이득을 감소시키기 위한 제어 신호를 출력하고 상기 2승 합 신호가 상기 소정의 기준 값 이하일 대 이득을 증가시키기 위한 제어 신호를 출력하는 제어 신호 생성부를 포함하는 것을 특징으로 하는 진폭 조정 회로.
회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터를 구동시키는 모터 구동 제어 장치로서,

각각의 홀 신호를 일정한 진폭으로 조정하여 조정된 신호를 출력하는 제 1 항 내지 제 4 항 중 어느 한 항의 진폭 조정 회로와,

상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성부를 포함하는 것을 특징으로 하는 모터 구동 제어 장치.
제 5 항에 있어서,

상기 복수의 위상의 각각에 대응하는 코일에 기준 신호로 나타내는 전압 또는 전류를 공급하는 구동부를 추가로 포함하는 것을 특징으로 하는 모터 구동 제어 장치.
회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터를 구동시키는 모터 구동 제어 장치로서,

(a) 상기 홀 신호를 일대일 대응으로 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭기를 포함하고, (b) 상기 증폭된 신호 중에서 최고 레벨을 갖는 증폭 신 호 및 최저 레벨을 갖는 증폭 신호 사이의 레벨 차에 기초하여 상기 가변 이득 증폭기의 각각의 이득을 제어 함으로써, 상기 홀 신호를 각각 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 회로와,

상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성부와,

상기 기준 신호에 기초하여 복수의 위상의 각각에 대응하는 코일을 구동시키는 구동 회로를 포함하는 것을 특징으로 하는 모터 구동 제어 장치.
제 7 항에 있어서,

상기 구동 회로는 기준 신호의 파형에 따라 변조되는 펄스 폭을 갖는 PWM 신호를 코일에 출력함으로써, 복수의 위상의 각각에 대응하는 코일을 구동시키는 것을 특징으로 하는 모터 구동 제어 장치.
제 5 항 내지 제 8 항 중 어느 한 항의 모터 구동 제어 장치를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
다상 교류 신호의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여, 조정된 신호를 출력하는 진폭 조정 방법으로서,

가변 이득을 이용하여 복수의 위상의 각각의 신호를 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭 단계와,

상기 가변 이득 증폭 단계에서 출력되는 증폭된 신호 중에서 최고 레벨을 갖는 증폭 신호에 기초하여 최대값 신호를 출력하는 최대값 검출 단계와,

상기 증폭된 신호 중에서 최저 레벨을 갖는 증폭 신호에 기초하여 최소값 신호를 출력하는 최소값 검출 단계와,

최대값 신호 및 최소값 신호 사이의 차가 소정의 기준값보다 클 때 이득을 감소시키고, 상기 차가 소정의 기준값이하일 때 상기 이득을 증가시키는 이득 제어 단계를 포함하는 것을 특징으로 하는 진폭 조정 방법.
제 10 항에 있어서,

상기 증폭된 신호 중에서 최고 레벨 증폭 신호와 제 2 최고 레벨을 갖는 증폭 신호 사이의 레벨의 차가 소정의 임계값보다 작은 경우, 최대값 검출 단계는 상기 차에 따라 최고 레벨 증폭 신호 및 제 2 최고 레벨 증폭 신호의 레벨을 각각 가중하여, 가중된 레벨의 합을 최대값 신호로서 출력하며,

상기 증폭된 신호 중에서 최저 레벨 증폭 신호와 제 2 최저 레벨을 갖는 증폭 신호 사이의 레벨의 차가 소정의 임계값보다 작은 경우, 최소값 검출 단계는 상기 차에 따라 최저 레벨 증폭 신호 및 제 2 최저 레벨 증폭 신호의 레벨을 각각 가중하여, 가중된 레벨의 합을 최소값 신호로서 출력하는 것을 특징으로 하는 진폭 조정 방법.
다상 교류 신호의 복수의 위상의 각각의 신호를 일정한 진폭으로 조정하여 조정된 신호를 출력하는 진폭 조정 방법으로서,

가변 이득을 이용하여 복수의 위상의 각각의 신호를 증폭시켜 증폭된 신호를 출력하는 가변 이득 증폭 단계와,

상기 가변 이득 증폭 단계에서 출력된 증폭 신호를 각각 2승하여 2승된 신호를 출력하는 2승 단계와,

상기 2승 단계에서 출력하는 2승된 신호의 합을 산출하여 2승 합 신호를 출력하는 가산 단계와,

상기 2승 합 신호가 소정의 기준값보다 클 때 이득을 감소시키고, 상기 2승 합 신호가 상기 소정의 기준값 이하일 때 상기 이득을 증가시키는 이득 제어 단계를 포함하는 것을 특징으로 하는 진폭 조정 방법.
회전자 위치를 나타내는 홀 신호에 기초하여 복수의 위상에 대응하는 코일을 포함하는 브러시레스 모터를 구동시키는 모터 구동 제어 방법으로서,

제 10 항 내지 제 12 항 중 어느 한 항의 진폭 조정 방법을 이용하여 홀 신호를 일정한 진폭으로 각각 조정하여 조정된 신호를 출력하는 진폭 조정 단계와,

상기 조정된 신호로부터 복수의 위상의 각각에 대응하는 코일에 공급되는 전압 또는 전류를 나타내는 기준 신호를 생성하는 기준 신호 생성 단계를 포함하는 것을 특징으로 하는 모터 구동 제어 방법.
제 13 항에 있어서,

상기 복수의 위상의 각각에 대응하는 코일에 기준 신호에 의해 나타내는 전압 또는 전류를 공급하는 구동 단계를 추가로 포함하는 것을 특징으로 하는 모터 구동 제어 방법.