JP4896568B2 - モータ駆動回路、方法およびそれらを用いたディスク装置 - Google Patents

モータ駆動回路、方法およびそれらを用いたディスク装置 Download PDF

Info

Publication number
JP4896568B2
JP4896568B2 JP2006103466A JP2006103466A JP4896568B2 JP 4896568 B2 JP4896568 B2 JP 4896568B2 JP 2006103466 A JP2006103466 A JP 2006103466A JP 2006103466 A JP2006103466 A JP 2006103466A JP 4896568 B2 JP4896568 B2 JP 4896568B2
Authority
JP
Japan
Prior art keywords
signal
pulse
back electromotive
generation circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006103466A
Other languages
English (en)
Other versions
JP2007282338A (ja
Inventor
義人 大田黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006103466A priority Critical patent/JP4896568B2/ja
Priority to PCT/JP2007/000245 priority patent/WO2007122784A1/ja
Priority to US12/295,215 priority patent/US8093847B2/en
Priority to CN2007800113277A priority patent/CN101411054B/zh
Priority to KR1020087025392A priority patent/KR101322985B1/ko
Priority to EP07736902A priority patent/EP2003772A2/en
Publication of JP2007282338A publication Critical patent/JP2007282338A/ja
Application granted granted Critical
Publication of JP4896568B2 publication Critical patent/JP4896568B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rotational Drive Of Disk (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、回転子の回転を制御する技術に関し、特に、複数のコイルを有するステータと磁性を有するロータとを含むモータの回転を制御するモータ駆動回路に関する。
ポータブルCD(Compact Disc)装置や、DVD(Digital Versatile Disc)など、ディスク型メディアを使用した電子機器において、そのディスクを回転させるためにブラシレス直流モータが用いられる。ブラシレス直流(DC)モータは、一般に、永久磁石を備えたロータと、スター結線された複数の相のコイルを備えたステータとを備えており、コイルに供給する電流を制御することによりコイルを励磁し、ロータをステータに対して相対回転させて駆動する。ブラシレスDCモータは、ロータの回転位置を検出するために、一般に、ホール素子や光学エンコーダなどのセンサを備えており、センサにより検出された位置に応じて、各相のコイルに供給する電流を切り換えて、ロータに適切なトルクを与える。
モータをより小型化するために、ホール素子などのセンサを利用せずにロータの回転位置を検出するセンサレスモータも提案されている(たとえば、特許文献1、2参照)。センサレスモータは、たとえばモータの中点配線の電位(以下、中点電圧という)を計測することにより、コイルに発生する逆起電圧(誘導電圧)をモニタし、中点電圧と等しくなるゼロクロス点を検出することにより位置情報を得る。
こうしたセンサレスモータの駆動において、パルス幅変調(Pulse Width Modulation:以下、PWMともいう)方式によって、相コイルに流れる電流を、正弦波状やアーチ状となるように緩やかに制御する技術が知られている(たとえば特許文献3、4参照等)。
特開平3−207250号公報 特開平10−243685号公報 特開平11−75388号公報 特開平11−341870号公報 特開2001−190085号公報
PWM方式によって相コイルに流れる電流を制御するためには、モータの回転状態、すなわち、ロータとステータの位置関係と同期して、正弦波状の駆動電流を制御する必要がある。もし、駆動電流の制御が、モータの回転状態と同期しない場合、騒音が発生したり、モータの回転が停止するという問題が発生する。
本発明はこうした状況に鑑みてなされたものであり、その目的は、モータの回転状態に応じて、適切に正弦波駆動することが可能なモータ駆動回路の提供にある。
本発明のある態様は、多相モータに駆動電流を供給して駆動するモータ駆動回路に関する。このモータ駆動回路は、多相モータのコイルごとに設けられ、接続されたコイルの一端に、ハイレベルまたはローレベルの電圧を印加する複数のスイッチング回路と、多相モータの少なくとも1つのコイルに発生する逆起電圧を、コイルの中点電圧と比較してゼロクロス点を検出し、所定レベルの逆起検出信号を出力する逆起検出回路と、逆起検出信号を受け、当該逆起検出信号と同期し、かつ周波数が逆起検出信号のn倍(nは2以上の整数)となるパルス信号を生成するパルス信号生成回路と、パルス信号生成回路からのパルス信号を受け、当該パルス信号に応じて正弦波状の制御信号を出力する正弦波信号生成回路と、正弦波信号生成回路からの制御信号を、多相モータの目標トルクを指示するトルク信号と合成し、パルス変調したパルス変調信号を生成するパルス変調信号生成回路と、逆起検出回路からの逆起検出信号と、パルス変調信号生成回路からのパルス変調信号と、を受け、逆起検出信号にもとづいて、複数のスイッチング回路のオンオフ状態のシーケンスを制御するとともに、パルス変調信号にもとづいて、複数のスイッチング回路に含まれるハイサイドスイッチおよびローサイドスイッチの少なくとも一方をスイッチング制御するスイッチング制御回路と、を備える。
この態様によると、逆起検出信号と同期したパルス信号を生成し、このパルス信号に応じて、正弦波状の制御信号を生成してパルス変調を実行するため、回転状態に応じた適切な正弦波駆動が実現できる。「パルス変調」とは、パルス幅変調、パルス周波数変調、パルス位置変調など、パルスのハイレベルとローレベルの期間の比率、すなわちデューティ比が変化する信号を利用した変調をいう。また、本明細書において、「正弦波状」とは、正弦波の他、台形状の波形等の、コイル電流を緩やかに変化させることが可能な波形も含む概念である。
正弦波信号生成回路は、正弦波状の制御信号を保持する記憶部を含み、正弦波状の制御信号をパルス信号に応じて順次読み出して出力してもよい。この場合、正弦波状の制御信号の周波数を、パルス信号の周波数に正確に比例させることができる。
パルス変調信号生成回路は、制御信号と、トルク信号と、を乗算により合成した合成信号を出力する合成部と、合成部からの合成信号を所定の周期信号と比較し、大小関係に応じてデューティ比が変化するパルス変調信号を生成するパルス変調器と、を含んでもよい。
パルス信号生成回路は、逆起検出信号の周波数を測定する周波数カウンタと、周波数カウンタにより測定された周波数のn倍(nは2以上の整数)の周波数のパルス信号を生成するクロック信号生成回路と、を含んでもよい。
クロック信号生成回路は、周波数カウンタにより測定された過去K回分(Kは1以上の整数)の周波数値を演算し、演算の結果に応じて、生成すべきパルス信号の周波数を設定してもよい。
クロック信号生成回路は、整数Kの調節手段を備えてもよい。この場合、Kを小さくするほど、帰還ループの利得が上がるため、モータの回転数の変動に対する追従性を高く設定することができ、Kを大きくするほど、帰還ループの利得が下がるため、ループの安定度を高めることができる。したがって、モータの種類や、回転数、駆動方式に応じて、Kの値を設定することにより、最適なモータ駆動を実現することができる。
パルス信号生成回路は、過去L回(Lは、L≧Kを満たす整数)分の周波数値を保持する記憶部と、記憶部に保持された周波数値にもとづき、所定の演算を実行する演算部と、をさらに含んでもよい。クロック信号生成回路は、演算部の演算結果に応じた周波数のパルス信号を生成してもよい。記憶部は、L段のシフトレジスタであってもよい。
演算部は、記憶部に保持されたL回分の周波数値のうち、最新のK回の周波数値を演算して、パルス信号の周波数を決定してもよい。
ある態様のモータ駆動回路は、逆起検出回路からの逆起検出信号と、パルス信号生成回路からのパルス信号と、を受け、ある逆起検出信号を検出した後、パルス信号をm個(mは、m<nを満たす整数)検出すると、所定レベルとなり、その後、次の逆起検出信号を検出すると、所定レベルと異なるレベルとなるウィンドウ信号を出力するウィンドウ信号生成回路を、さらに備えてもよい。スイッチング制御回路は、ウィンドウ信号生成回路からのウィンドウ信号を受け、当該ウィンドウ信号が所定レベルである期間、逆起検出回路により逆起電圧がモニタされるコイルに接続されるスイッチング回路のスイッチングを停止し、ハイインピーダンス状態に設定してもよい。
この場合、ゼロクロス点の検出のために、逆起電圧の検出対象となるコイルに接続されるスイッチング回路をハイインピーダンスとする非駆動期間を、正弦波駆動のために生成されるパルス信号を用いて設定するため、正弦波駆動と、非駆動期間の設定を同期させることができる。
ウィンドウ信号生成回路は、整数mの調節手段を備えてもよい。この場合、整数mを、本モータ駆動回路に接続されるモータの種類などに応じて変更することができるため、安定したモータ駆動が実現される。
ウィンドウ信号生成回路は、逆起検出回路からの逆起検出信号と、パルス信号生成回路からのパルス信号と、を受け、ある逆起検出信号を検出した後、パルス信号をm個カウントすると、所定レベルとなるオープンエッジ信号を出力するカウンタと、カウンタから所定レベルのオープンエッジ信号が出力されると所定レベルとなり、その後、次の逆起検出信号を検出すると、所定レベルと異なるレベルとなるウィンドウ信号を出力するウィンドウ信号出力部と、を含んでもよい。
モータ駆動回路は、1つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、1つのLSIとして集積化することにより、回路面積を削減することができる。
本発明の別の態様は、ディスク装置である。この装置は、ディスクを回転させるスピンドルモータと、スピンドルモータを駆動する上述のモータ駆動回路と、を備える。
この態様のディスク装置によれば、コイルに流れる電流を、スピンドルモータの回転と同期して制御することができる。
本発明のさらに別の態様は、多相モータに駆動電流を供給して駆動するモータ駆動方法に関する。このモータ駆動方法は、多相モータの少なくとも1つのコイルに発生する逆起電圧を、コイルの中点電圧と比較してゼロクロス点を検出し、所定レベルの逆起検出信号を生成するステップと、逆起検出信号と同期し、かつ周波数が逆起検出信号のn倍(nは2以上の整数)となるパルス信号を生成するステップと、パルス信号に応じて正弦波状の制御信号を生成するステップと、制御信号を、多相モータの目標トルクを指示するトルク信号と合成し、パルス変調したパルス変調信号を生成するステップと、逆起検出信号にもとづいて、駆動対象となるコイルのシーケンスを制御するとともに、パルス変調信号にもとづいて、駆動対象となるコイルにハイレベルまたはローレベルのスイッチング信号を印加するステップと、を備える。
この態様の駆動方法によれば、回転状態に応じた適切な正弦波駆動が実現できる。
ある態様のモータ駆動方法は、ある逆起検出信号を検出した後、パルス信号をm個(mは、m<nを満たす整数)検出すると、所定レベルとなり、その後、次の逆起検出信号を検出すると、所定レベルと異なるレベルとなるウィンドウ信号を生成するステップと、ウィンドウ信号が所定レベルである期間、ゼロクロス点の検出のために逆起電圧がモニタされるコイルに接続されるスイッチング回路をハイインピーダンス状態に設定するステップと、をさらに備えてもよい。
この駆動方法によれば、ゼロクロス点の検出のために、逆起電圧の検出対象となるコイルに接続されるスイッチング回路をハイインピーダンスとする非駆動期間を、正弦波駆動のために生成されるパルス信号を用いて設定するため、正弦波駆動と、非駆動期間の設定を同期させることができる。
本発明によれば、モータの回転状態に応じて、適切に正弦波駆動することができる。
図1は、実施の形態に係るモータ駆動回路100の構成を示すブロック図である。モータ駆動回路100は、センサレスブラシレスDCモータ(以下、単に「モータ110」という)に駆動電流を供給して回転を制御する。本実施の形態において、駆動対象となるモータ110は、U相、V相、W相のコイルLu、Lv、Lwを含む3相DCモータである。
モータ駆動回路100は、スイッチング回路10と総称されるスイッチング回路10u、10v、10w、と、逆起検出回路20と、スイッチング制御回路30と、ウィンドウ信号生成回路40と、パルス信号生成回路42と、正弦波信号生成回路70と、PWM信号生成回路80と、を備える。モータ駆動回路100は、1つの半導体基板上に機能ICとして一体集積化される。たとえば、モータ駆動回路100は、180度通電方式により、各相のコイルに流れる電流が、アーチ状あるいは正弦波状となるように、PWM(Pulse Width Modulation)駆動する。
スイッチング回路10u、10v、10wは、モータ110のコイルLu、Lv、Lwごとに設けられる。スイッチング回路10u、10v、10wは、たとえば電源電圧と接地電位間に直列に接続されたハイサイドスイッチおよびローサイドスイッチを含んで構成され、2つのスイッチの接続点が、コイルに接続される。ハイサイドスイッチおよびローサイドスイッチの制御端子には、駆動信号DRV_H(U、V、W)および駆動信号DRV_L(U、V、W)がそれぞれ入力される。スイッチング回路10u、10v、10wは、接続されたコイルの一端に、ハイサイドスイッチがオンの状態でハイレベルの電圧を印加し、ローサイドスイッチがオンの状態でローレベルの電圧を印加する。また、ハイサイドスイッチおよびローサイドスイッチが同時にオフすることで、ハイインピーダンス状態に設定される。
逆起検出回路20は、モータ110の少なくとも1つのコイルに発生する逆起電圧を、コイルの中点電圧と比較してゼロクロス点を検出し、逆起検出信号BEMF_EDGEを出力する。逆起検出回路20は、通常、コンパレータを含んで構成される。本実施の形態において、逆起検出回路20は、U相のコイルLuに発生する逆起電圧Vu(以下、相電圧Vuともいう)および中点電圧Vcomをモニタし、Vu>Vcomのときハイレベルとなる逆起検出信号BEMF_EDGEを生成する。生成された逆起検出信号BEMF_EDGEは、スイッチング制御回路30、ウィンドウ信号生成回路40、パルス信号生成回路42へと出力される。
パルス信号生成回路42は、逆起検出回路20から出力される逆起検出信号BEMF_EDGEを受け、当該逆起検出信号BEMF_EDGEと同期し、かつ周波数がn倍(nは2以上の整数)のパルス信号PULSEを生成する。パルス信号PULSEは、正弦波信号生成回路70およびウィンドウ信号生成回路40へと出力される。
正弦波信号生成回路70は、パルス信号生成回路42からのパルス信号PULSEを受け、当該パルス信号PULSEに応じて正弦波状の制御信号CNTを出力する。PWM信号生成回路80は、正弦波信号生成回路70からの制御信号CNTを、モータ110の目標トルクを指示するトルク信号Strqと合成し、パルス幅変調したパルス幅変調信号(以下、PWM信号Spwmという)を生成する。
スイッチング制御回路30は、逆起検出回路20から出力される逆起検出信号BEMF_EDGEと、PWM信号生成回路80から出力されるPWM信号Spwmと、を受ける。スイッチング制御回路30は、逆起検出信号BEMF_EDGEにもとづいて、複数のスイッチング回路10u、10v、10wのオンオフ状態のシーケンスを制御し、モータ110のコイルLu、Lv、Lwに流れる電流を調節する。また、スイッチング制御回路30は、PWM信号Spwmにもとづいて、複数のスイッチング回路10u、10v、10wに含まれるハイサイドスイッチおよびローサイドスイッチの少なくとも一方をスイッチング制御する。スイッチング制御回路30は、駆動タイミング生成回路32および駆動信号合成回路34を含む。
駆動タイミング生成回路32には、逆起検出信号BEMF_EDGEが入力される。駆動タイミング生成回路32は、逆起検出信号BEMF_EDGEの周期Tp1の1/6の周期を有する駆動信号DRVを生成する。
駆動信号合成回路34は、駆動信号DRVと、PWM信号生成回路80から出力されるPWM信号Spwmとを合成して、スイッチング回路10u,10v,10wへと出力する。
ウィンドウ信号生成回路40は、逆起検出回路20によるゼロクロス点の検出に先立ち、ハイレベルとなるウィンドウ信号WINDOWを出力する。ウィンドウ信号生成回路40には、逆起検出回路20からの逆起検出信号BEMF_EDGEと、パルス信号生成回路42からのパルス信号PULSEと、が入力される。ウィンドウ信号生成回路40は、ある逆起検出信号BEMF_EDGEを検出した後、パルス信号PULSEをm個(mは、m<nを満たす整数)検出すると、ハイレベルとなり、その後、次の逆起検出信号BEMF_EDGEを検出すると、ローレベルとなるウィンドウ信号WINDOWを出力する。
整数mは、調節可能であることが望ましい。たとえば、モータ駆動回路100は、整数mを保持するためのレジスタを備えてもよく、外部から整数mを設定できるように構成する。
スイッチング制御回路30は、ウィンドウ信号生成回路40からのウィンドウ信号WINDOWを受ける。スイッチング制御回路30は、ウィンドウ信号WINDOWがハイレベルである期間、逆起検出回路20により逆起電圧がモニタされるコイルLuに接続されるスイッチング回路10uのスイッチングを停止し、ハイインピーダンス状態に設定する。すなわち、ウィンドウ信号WINDOWがハイレベルとなる期間は、ゼロクロス点の検出のために、故意に駆動しない相が設定される。本実施の形態では、非駆動期間Tp3において、U相が駆動しない相に設定される。
図2は、正弦波信号生成回路70およびPWM信号生成回路80の構成を示す回路図である。正弦波信号生成回路70は、正弦波パターンメモリ72を含む。正弦波パターンメモリ72には、正弦波状の制御信号CNTをデジタル値として保持されている。正弦波信号生成回路70は、正弦波状の制御信号CNTをパルス信号PULSEに応じて順次読み出して出力する。なお、正弦波信号生成回路70は、制御信号CNTを、アナログ値として保持してもよい。
PWM信号生成回路80は、合成部82と、パルス幅変調器84を含む。合成部82は、正弦波信号生成回路70から出力される制御信号CNTと、外部からのトルク信号Strqと、を乗算して合成する。乗算結果は、合成信号Scmbとして合成部82からパルス幅変調器84へと出力される。パルス幅変調器84は、合成部82からの合成信号Scmbを所定の周期信号Soscと比較し、PWM信号Spwmを生成する。周期信号Soscは、信号レベルが三角波あるいはのこぎり波状に変化する周期的な信号である。このように生成されるPWM信号Spwmのパルス幅は、合成信号Scmbと周期信号Soscの大小関係に応じて変化する。
図3は、パルス信号生成回路42の構成を示すブロック図である。パルス信号生成回路42は、周波数カウンタ50、クロック信号生成回路56を備える。
周波数カウンタ50は、逆起検出信号BEMF_EDGEの周波数、すなわち周期Tp1を測定する。たとえば、周波数カウンタ50には、所定の周波数のクロック信号(図示せず)が入力される。周波数カウンタ50は、ある逆起検出信号BEMF_EDGEが入力されてから、次の逆起検出信号BEMF_EDGEが入力されるまでの期間に入力されたクロック信号をカウントし、逆起検出信号BEMF_EDGEの周期Tp1を測定する。周波数カウンタ50は、測定したカウント値COUNTを、周波数値として、順次、出力する。
クロック信号生成回路56は、周波数カウンタ50により測定された周波数のn倍(nは2以上の整数)の周波数のパルス信号PULSEを生成する。すなわち、パルス信号PULSEの周期Tp2は、逆起検出信号BEMF_EDGEの周期Tp1の、1/nに設定される。
クロック信号生成回路56は、周波数カウンタ50により測定された過去K回分(Kは1以上の整数)の周波数値COUNTを演算し、演算の結果に応じて、生成すべきパルス信号の周波数を設定する。演算対象とする周波数値の個数に対応する整数Kは、調節可能であることが好ましい。
この機能を実現するために、パルス信号生成回路42は、クロック信号生成回路56の前段に、記憶部52、演算部54を備える。記憶部52は、過去L回(Lは、L≧Kを満たす整数)分の周波数値COUNTを保持する。記憶部52は、たとえば、L段のシフトレジスタであってもよい。演算部54は、記憶部52に保持された周波数値にもとづき、所定の演算を実行する。演算処理は、単純平均であってもよいし、重みづけ平均であってもよい。
クロック信号生成回路56は、演算部54の演算結果に応じた周波数のパルス信号PULSEを生成する。たとえば、演算部54は、記憶部52に保持されたL回分の周波数値のうち、最新のK回の周波数値を演算して、パルス信号PULSEの周波数を決定する。演算処理は、K個のカウント値を単純平均してもよいし、重みづけ平均してもよい。整数Kは、上述のように、可変であって、外部から設定可能に構成されるのが望ましい。K=1の場合は、直前の逆起検出信号BEMF_EDGEの周期Tp1に応じて、パルス信号PULSEの周期Tp2が設定される。
図4は、ウィンドウ信号生成回路40の構成を示す回路図である。ウィンドウ信号生成回路40は、カウンタ60、ウィンドウ信号出力部62を含み、逆起検出回路20から出力される逆起検出信号BEMF_EDGEと、パルス信号生成回路42から出力されるパルス信号PULSEと、が入力される。
カウンタ60は、ある逆起検出信号BEMF_EDGEを検出した後、パルス信号PULSEをm個カウントすると、ハイレベルとなるオープンエッジ信号OPEN_EDGEを出力する。ウィンドウ信号出力部62は、カウンタ60からハイレベルのオープンエッジ信号OPEN_EDGEが出力されるとハイレベルとなり、その後、次の逆起検出信号BEMF_EDGEを検出すると、ローレベルとなるウィンドウ信号WINDOWを出力する。
以上のように構成されたモータ駆動回路100の動作を説明する。図5(a)〜(l)は、実施の形態に係るモータ駆動回路100の動作を示すタイムチャートである。同図(a)〜(l)の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。同図(a)〜(c)は、スイッチング回路10u、10v、10wにより、U相、V相、W相のコイルLu、Lv、Lwの駆動状態を示す波形である。同図(d)は、逆起検出回路20により検出される逆起検出信号BEMF_EDGEを、同図(e)は、駆動タイミング生成回路32により生成される駆動信号DRVを、同図(f)は、ウィンドウ信号生成回路40により生成されるウィンドウ信号WINDOWを、示す。さらに、同図(g)〜(l)は、スイッチング回路10u〜10wの、ハイサイドスイッチおよびローサイドスイッチの駆動信号DRV_H、DRV_Lを示す。
図5(a)〜(c)に示すように、本実施の形態では、正弦波状の制御信号CNTを利用して、駆動電流が互いに120度シフトした正弦波となるように駆動される。もっとも本発明はこれに限定されるものではなく、制御信号CNTを利用して、駆動電流がアーチ状の波形となるように駆動してもよい。本実施の形態において、逆起検出信号BEMF_EDGEは、同図(d)に示すように逆起電圧Vuが中点電圧Vcomと交差するゼロクロス点ごとに生成される。
駆動タイミング生成回路32は、逆起検出信号BEMF_EDGEの周期Tp1を1/6倍した同図(e)に示す駆動信号DRVを生成する。また、パルス信号生成回路42は、逆起検出信号BEMF_EDGEと同期して、周波数を逓倍したパルス信号PULSEを生成する。正弦波信号生成回路70は、パルス信号PULSEに応じて、正弦波状の制御信号CNTを生成する。したがって、同図(a)〜(c)に示すように、各コイルLu、Lv、Lwに流れる電流は、逆起検出信号BEMF_EDGEと同期して制御されることになる。
なお、駆動信号DRVには、図示のごとく、逆起検出信号BEMF_EDGEに対してある遅延Tdが与えられてもよい。この遅延Tdを調節することにより、モータ駆動が最適化される。この場合、逆起検出回路20の後段に、遅延回路を設ければよい。
駆動信号合成回路34は、駆動タイミング生成回路32により生成された駆動信号DRVにもとづき、スイッチング回路10u〜10wのオンオフを制御するための駆動信号DRV_H(U、V、W)、DRV_L(U、V、W)を生成する。この駆動シーケンスは、通電角などに応じて適宜設定される。
図5(g)に示す駆動信号DRV_HUは、ハイレベルがスイッチング回路10uのハイサイドスイッチのオン状態に、ローレベルがオフ状態に対応する。同図(g)〜(l)に示す駆動信号DRV_H(V、W)、DRV_L(U、V、W)についても同様である。さらに、ハイサイドスイッチ、あるいはローサイドスイッチの少なくとも一方のオン状態は、同図(a)〜(c)に示す駆動波形が得られるように、PWM信号Spwmにもとづいて制御される。
同図(f)に示すウィンドウ信号WINDOWは、ゼロクロス点が発生する時刻に先立ち、ウィンドウ信号生成回路40によりハイレベルとされる。駆動信号合成回路34は、ウィンドウ信号生成回路40がハイレベルの期間、スイッチング回路10uに出力する駆動信号DRV_HU、DRV_LUをローレベルとし、ハイサイドスイッチおよびローサイドスイッチをオフして、ハイインピーダンス状態とする。同図(g)、(j)に、ゼロクロス点の検出のために、ハイインピーダンス状態に設定される期間を斜線で示す。ウィンドウ信号WINDOWがハイレベルとなり、コイルLuの一端がハイインピーダンス状態に設定されると、ゼロクロス点の検出が可能となり、逆起検出信号BEMF_EDGEが生成される。逆起検出信号BEMF_EDGEがハイレベルとなると、ウィンドウ信号生成回路40は、ウィンドウ信号WINDOWをローレベルとする。同図(a)に示すように、スイッチング回路10がハイインピーダンスに設定されると、コイル電流は不連続となる。
図6(a)〜(e)は、ウィンドウ信号WINDOWおよび正弦波状の制御信号CNTが生成される様子を示すタイムチャートである。同図(a)は、逆起検出信号BEMF_EDGEを、同図(b)は、パルス信号生成回路42により生成されるパルス信号PULSEを、同図(c)は、カウンタ60により生成されるオープンエッジ信号OPEN_EDGEを、同図(d)は、ウィンドウ信号WINDOWを、同図(e)は、正弦波信号生成回路70により生成される制御信号CNTを示す。
逆起検出信号BEMF_EDGEがハイレベルとなると、図3の周波数カウンタ50は、カウントを開始し、次に逆起検出信号BEMF_EDGEがハイレベルとなる時刻までにカウントしたカウント値COUNTを、記憶部52へと出力する。記憶部52には、少なくとも過去1回分のカウント値COUNTが保持される。周波数カウンタ50のカウントに用いたクロックの周期をTckとすると、逆起検出信号BEMF_EDGEの周期Tp1は、Tck×COUNTとなる。演算部54は、過去K回分のカウント値を用いて、パルス信号PULSEの周期Tp2をTp2=Tp1/nとなるように決定する。その結果、図5(b)に示すように、パルス信号生成回路42から出力されるパルス信号PULSEの周期Tp2は、逆起検出信号BEMF_EDGEの周期Tp1の1/nとなる。
図4のカウンタ60は、時刻t0に、ある逆起検出信号BEMF_EDGEがハイレベルとなると、パルス信号生成回路42からのパルス信号PULSEのカウントを開始する。時刻t1に、カウンタ60は、m個のパルス信号PULSEをカウントすると、図6(c)に示すように、ハイレベルのオープンエッジ信号OPEN_EDGEを出力する。
ウィンドウ信号出力部62は、時刻t1にオープンエッジ信号OPEN_EDGEがハイレベルとなってから、次に逆起検出信号BEMF_EDGEがハイレベルとなる時刻t2までの期間、ウィンドウ信号WINDOWをハイレベルとする。
また、図6(e)に示すように、正弦波信号生成回路70は、パルス信号PULSEに応じて、正弦波状の制御信号CNTを出力する。こうして生成された制御信号CNTが、PWM信号生成回路80においてパルス幅変調され、スイッチング回路10u、10v、10wを介してコイルLu、Lv、Lwへと供給される。
このように、本実施の形態に係るモータ駆動回路100では、逆起検出信号BEMF_EDGEと同期したパルス信号PULSEを生成し、このパルス信号PULSEにもとづいて、コイルLu、Lv、Lwに供給する電力をPWM制御する。正弦波信号生成回路70は、パルス信号PULSEに応じて、正弦波状の制御信号CNTを生成するため、制御信号CNTの周波数を、モータの回転数に比例させることができる。その結果、モータ110のロータの位置に応じて、正弦波状の電力をコイルに供給することができるため、安定した正弦波駆動が実現され、モータ110を安定して所望のトルクで回転させることができる。
このように、本実施の形態に係るモータ駆動回路100では、ゼロクロス点の検出に先立ち、逆起検出回路20から出力される逆起検出信号BEMF_EDGEの周期Tp1に所定の係数(1−m/n)を乗じた期間、ハイレベルとなるウィンドウ信号WINDOWを生成し、このウィンドウ信号WINDOWがハイレベルとなる期間を、ゼロクロス点検出用の非駆動期間Tp3に設定する。その結果、非駆動期間Tp3を、モータの回転数に応じて適応的に設定することができる。さらに、従来のように非駆動期間を固定した場合では、予め長い非駆動時間を設定する必要があったが、本実施の形態によれば、必要以上に長く設定する必要がなくなるため、モータの駆動電流を滑らかにすることができ、モータから発生する騒音を低減することができる。
本実施の形態において、ウィンドウ信号WINDOWは、制御信号CNTの生成に使用されるパルス信号PULSEと共通の信号となっている。したがって、ウィンドウ信号WINDOWがハイレベルとなるタイミングと、正弦波状の制御信号CNTのレベルが0となるタイミングを揃えることができるため、ゼロクロス点をより正確に検出できることになる。
さらに、ウィンドウ信号生成回路40は、ある逆起検出信号BEMF_EDGEが出力されてから、逆起検出信号BEMF_EDGEの周期Tp1に係数(1−m/n)を乗じた期間(Tp2×m)の経過後に、ウィンドウ信号WINDOWをハイレベルとし、その後、逆起検出回路20から、次の逆起検出信号BEMF_EDGEが出力されたことを契機として、ウィンドウ信号WINDOWを、ローレベルとした。その結果、スイッチング回路10uをハイインピーダンス状態とするタイミングを、ゼロクロス点の検出に先立ち、確実に設定することができる。
さらに、実施の形態では、ウィンドウ信号生成回路40において、カウントするパルス信号PULSEの個数mを調節可能とした。その結果、非駆動期間Tp3の長さを、駆動対象のモータの種類などに応じて変更することができ、安定したモータ駆動が実現される。
さらに、実施の形態では、パルス信号生成回路42において、整数Kを調節可能とした。その結果、整数Kを小さく設定した場合には、帰還ループの利得が上がるため、モータの回転数の変動に対する追従性を高く設定することができ、逆に、Kを大きく設定した場合には、帰還ループの利得が下がるため、ループの安定度を高めることができる。したがって、モータの種類や、回転数、駆動方式に応じて、Kの値を設定することにより、最適なモータ駆動を実現することができる。
つぎに、本実施の形態に係るモータ駆動回路100のアプリケーションの例について説明する。図7は、図1のモータ駆動回路100を搭載したディスク装置200の構成を示すブロック図である。ディスク装置200は、CDやDVDなどの光ディスクに対して記録、再生処理を行うユニットであり、CDプレイヤやDVDプレイヤ、パーソナルコンピュータなどの電子機器に搭載される。ディスク装置200は、ピックアップ210、信号処理部212、ディスク214、モータ110、モータ駆動回路100を含む。
ピックアップ210は、ディスク214にレーザを照射して所望のデータを書き込み、あるいは、反射した光を読み込むことによりディスク214に書き込まれたデータを読み出す。信号処理部212は、ピックアップ210により読み書きするデータに対して増幅処理、A/D変換あるいはD/A変換など必要な信号処理を行う。モータ110は、ディスク214を回転させるために設けられたスピンドルモータである。図7に示すようなディスク装置200は、特に小型化が要求されるため、モータ110としてホール素子などを用いないセンサレスタイプが用いられる。本実施の形態に係るモータ駆動回路100は、このようなセンサレスのスピンドルモータを安定に駆動するために好適に用いることができる。
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
実施の形態では、3相モータを駆動する場合について説明したが、本発明は3相以外のセンサレスモータの駆動にも好適に用いることができる。たとえば、5相モータであってもよい。また、実施の形態では、U相の逆起電圧Vuを中点電圧Vcomと比較してゼロクロス点の検出を行い、さらに非駆動期間において、U相のスイッチング回路10uをハイインピーダンスとする場合について説明したが、本発明はこれに限定されるものではない。たとえば、U相、V相、W相のそれぞれに逆起検出回路20を設け、逆起検出信号BEMF_EDGEを生成し、それぞれのゼロクロス点の検出に先立って、非駆動期間を設定してもよい。この場合でも、逆起検出信号BEMF_EDGEと同期し、さらに逓倍したパルス信号PULSEを生成することにより、本発明の効果を得ることができる。
実施の形態で説明した信号のハイレベル、ローレベルのロジックの設定は一例であって、論理回路ブロックの構成には様々な変形例が考えられ、こうした変形例も本発明の範囲に含まれる。
実施の形態に係るモータ駆動回路の構成を示すブロック図である。 正弦波信号生成回路およびPWM信号生成回路の構成を示す回路図である。 パルス信号生成回路の構成を示すブロック図である。 ウィンドウ信号生成回路の構成を示す回路図である。 図5(a)〜(l)は、実施の形態に係るモータ駆動回路の動作を示すタイムチャートである。 図6(a)〜(e)は、ウィンドウ信号WINDOWおよび正弦波状の制御信号CNTが生成される様子を示すタイムチャートである。 図1のモータ駆動回路を搭載したディスク装置の構成を示すブロック図である。
符号の説明
100 モータ駆動回路、 10 スイッチング回路、 20 逆起検出回路、 30 スイッチング制御回路、 32 駆動タイミング生成回路、 34 駆動信号合成回路、 40 ウィンドウ信号生成回路、 42 パルス信号生成回路、 44 タイミング設定部、 50 周波数カウンタ、 52 記憶部、 54 演算部、 56 クロック信号生成回路、 60 カウンタ、 62 ウィンドウ信号出力部、 70 正弦波信号生成回路、 72 正弦波パターンメモリ、 80 PWM信号生成回路、 82 合成部、 84 パルス幅変調器、 110 モータ、 210 ピックアップ、 212 信号処理部、 214 ディスク。

Claims (14)

  1. 多相モータに駆動電流を供給して駆動するモータ駆動回路であって、
    前記多相モータのコイルごとに設けられ、接続されたコイルの一端に、ハイレベルまたはローレベルの電圧を印加する複数のスイッチング回路と、
    前記多相モータの少なくとも1つのコイルに発生する逆起電圧を、コイルの中点電圧と比較してゼロクロス点を検出し、所定レベルの逆起検出信号を出力する逆起検出回路と、
    前記逆起検出信号を受け、当該逆起検出信号と同期し、かつ周波数が前記逆起検出信号のn倍(nは2以上の整数)となるパルス信号を生成するパルス信号生成回路と、
    前記パルス信号生成回路からの前記パルス信号を受け、当該パルス信号に応じて正弦波状の制御信号を出力する正弦波信号生成回路と、
    前記正弦波信号生成回路からの前記制御信号を、前記多相モータの目標トルクを指示するトルク信号と合成し、パルス変調したパルス変調信号を生成するパルス変調信号生成回路と、
    前記逆起検出回路からの前記逆起検出信号と、前記パルス変調信号生成回路からの前記パルス変調信号と、を受け、前記逆起検出信号にもとづいて、前記複数のスイッチング回路のオンオフ状態のシーケンスを制御するとともに、前記パルス変調信号にもとづいて、前記複数のスイッチング回路に含まれるハイサイドスイッチおよびローサイドスイッチの少なくとも一方をスイッチング制御するスイッチング制御回路と、
    前記逆起検出回路からの前記逆起検出信号と、前記パルス信号生成回路からの前記パルス信号と、を受け、前記逆起検出信号を検出した後、前記パルス信号をm個(mは、m<nを満たす整数)検出すると、所定レベルとなり、その後、次の逆起検出信号を検出すると、前記所定レベルと異なるレベルとなるウィンドウ信号を出力するウィンドウ信号生成回路と、
    を備え、
    前記スイッチング制御回路は、前記ウィンドウ信号生成回路からの前記ウィンドウ信号を受け、当該ウィンドウ信号が前記所定レベルである期間、前記逆起検出回路により逆起電圧がモニタされるコイルに接続される前記スイッチング回路のスイッチングを停止し、ハイインピーダンス状態に設定することを特徴とするモータ駆動回路。
  2. 前記正弦波信号生成回路は、前記正弦波状の制御信号を保持する記憶部を含み、前記正弦波状の制御信号を前記パルス信号に応じて順次読み出して出力することを特徴とする請求項1に記載のモータ駆動回路。
  3. 前記パルス変調信号生成回路は、
    前記制御信号と、前記トルク信号と、を乗算により合成した合成信号を出力する合成部と、
    前記合成部からの前記合成信号を所定の周期信号と比較し、大小関係に応じてデューティ比が変化する前記パルス変調信号を生成するパルス変調器と、
    を含むことを特徴とする請求項1または2に記載のモータ駆動回路。
  4. 前記パルス信号生成回路は、
    前記逆起検出信号の周波数を測定する周波数カウンタと、
    前記周波数カウンタにより測定された周波数のn倍(nは2以上の整数)の周波数のパルス信号を生成するクロック信号生成回路と、
    を含むことを特徴とする請求項1から3のいずれかに記載のモータ駆動回路。
  5. 前記クロック信号生成回路は、
    前記周波数カウンタにより測定された過去K回分(Kは1以上の整数)の周波数値を演算し、演算の結果に応じて、生成すべきパルス信号の周波数を設定することを特徴とする請求項4に記載のモータ駆動回路。
  6. 前記クロック信号生成回路は、前記整数Kの調節手段を備えることを特徴とする請求項5に記載のモータ駆動回路。
  7. 前記パルス信号生成回路は、
    過去L回(Lは、L≧Kを満たす整数)分の周波数値を保持する記憶部と、
    前記記憶部に保持された周波数値を単純平均あるいは重みづけ平均することにより、前記パルス信号の周波数を演算する演算部と、
    をさらに含み、
    前記クロック信号生成回路は、前記演算部の演算結果に応じた周波数のパルス信号を生成することを特徴とする請求項5に記載のモータ駆動回路。
  8. 前記記憶部は、L段のシフトレジスタであることを特徴とする請求項7に記載のモータ駆動回路。
  9. 前記演算部は、前記記憶部に保持されたL回分の周波数値のうち、最新のK回の周波数値を演算して、前記パルス信号の周波数を決定することを特徴とする請求項7に記載のモータ駆動回路。
  10. 前記ウィンドウ信号生成回路は、前記整数mの調節手段を備えることを特徴とする請求項に記載のモータ駆動回路。
  11. 前記ウィンドウ信号生成回路は、
    前記逆起検出回路からの前記逆起検出信号と、前記パルス信号生成回路からの前記パルス信号と、を受け、前記逆起検出信号を検出すると前記パルス信号のカウントを開始し、前記パルス信号をm個カウントすると、所定レベルとなるオープンエッジ信号を出力するカウンタと、
    前記カウンタから前記所定レベルのオープンエッジ信号が出力されると前記所定レベルとなり、その後、次の逆起検出信号を検出すると、前記所定レベルと異なるレベルとなる前記ウィンドウ信号を出力するウィンドウ信号出力部と、
    を含むことを特徴とする請求項1から10のいずれかに記載のモータ駆動回路。
  12. 1つの半導体基板上に一体集積化されたことを特徴とする請求項1から11のいずれかに記載のモータ駆動回路。
  13. ディスクを回転させるスピンドルモータと、
    前記スピンドルモータを駆動する請求項1から12のいずれかに記載のモータ駆動回路と、
    を備えることを特徴とするディスク装置。
  14. 多相モータに駆動電流を供給して駆動するモータ駆動方法であって、
    前記多相モータの少なくとも1つのコイルに発生する逆起電圧を、コイルの中点電圧と比較してゼロクロス点を検出し、所定レベルの逆起検出信号を生成するステップと、
    前記逆起検出信号と同期し、かつ周波数が前記逆起検出信号のn倍(nは2以上の整数)となるパルス信号を生成するステップと、
    前記パルス信号に応じて正弦波状の制御信号を生成するステップと、
    前記制御信号を、前記多相モータの目標トルクを指示するトルク信号と合成し、パルス変調したパルス変調信号を生成するステップと、
    前記逆起検出信号にもとづいて、駆動対象となるコイルのシーケンスを制御するとともに、前記パルス変調信号にもとづいて、前記駆動対象となるコイルにハイレベルまたはローレベルのスイッチング信号を印加するステップと、
    前記逆起検出信号を検出した後、前記パルス信号をm個(mは、m<nを満たす整数)検出すると、所定レベルとなり、その後、次の逆起検出信号を検出すると、前記所定レベルと異なるレベルとなるウィンドウ信号を生成するステップと、
    前記ウィンドウ信号が前記所定レベルである期間、ゼロクロス点の検出のために逆起電圧がモニタされるコイルに接続されるスイッチング回路をハイインピーダンス状態に設定するステップと、
    を備えることを特徴とする方法。
JP2006103466A 2006-03-29 2006-04-04 モータ駆動回路、方法およびそれらを用いたディスク装置 Expired - Fee Related JP4896568B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006103466A JP4896568B2 (ja) 2006-04-04 2006-04-04 モータ駆動回路、方法およびそれらを用いたディスク装置
PCT/JP2007/000245 WO2007122784A1 (ja) 2006-03-29 2007-03-16 モータ駆動回路および方法ならびにそれを用いたディスク装置
US12/295,215 US8093847B2 (en) 2006-03-29 2007-03-16 Motor drive circuit, method, and disc device using the same
CN2007800113277A CN101411054B (zh) 2006-03-29 2007-03-16 电机驱动电路和方法、以及使用了它的盘装置
KR1020087025392A KR101322985B1 (ko) 2006-03-29 2007-03-16 모터 구동 회로, 방법 및 이를 이용한 디스크 장치
EP07736902A EP2003772A2 (en) 2006-03-29 2007-03-16 Motor drive circuit, method, and disc device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006103466A JP4896568B2 (ja) 2006-04-04 2006-04-04 モータ駆動回路、方法およびそれらを用いたディスク装置

Publications (2)

Publication Number Publication Date
JP2007282338A JP2007282338A (ja) 2007-10-25
JP4896568B2 true JP4896568B2 (ja) 2012-03-14

Family

ID=38683213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006103466A Expired - Fee Related JP4896568B2 (ja) 2006-03-29 2006-04-04 モータ駆動回路、方法およびそれらを用いたディスク装置

Country Status (1)

Country Link
JP (1) JP4896568B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601879B2 (ja) 2010-01-28 2014-10-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー リニア振動モータの駆動制御回路
US8853985B2 (en) * 2010-09-17 2014-10-07 Marvell World Trade Ltd. Back-EMF detection for motor control
CN105450106B (zh) * 2015-12-25 2018-10-09 国电南瑞科技股份有限公司 永磁同步发电机转子位置估算方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07322679A (ja) * 1994-05-26 1995-12-08 Fujitsu General Ltd ブラシレスモータの回転子位置検出方法
US6252362B1 (en) * 1999-11-23 2001-06-26 Texas Instruments Incorporated Method and apparatus for synchronizing PWM sinusoidal drive to a DC motor
JP4144018B2 (ja) * 2000-01-07 2008-09-03 株式会社安川電機 トルクリップル低減装置

Also Published As

Publication number Publication date
JP2007282338A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
KR101322985B1 (ko) 모터 구동 회로, 방법 및 이를 이용한 디스크 장치
JP4877764B2 (ja) モータ駆動回路、方法およびそれらを用いたディスク装置
JP3993502B2 (ja) 多相直流モータの回転駆動制御装置および起動方法
JP5566044B2 (ja) モータ駆動回路および駆動方法、および波形データの生成方法、それらを利用したハードディスク装置
JP4963246B2 (ja) モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置
US7855521B2 (en) Motor drive circuit
JP4880339B2 (ja) モータ駆動回路および方法ならびにそれを用いたディスク装置
JPH11341870A (ja) 多相ブラシレスdcモ―タを駆動する方法と装置
JP4647136B2 (ja) 磁気ディスク記憶装置
JP4860980B2 (ja) モータ駆動回路およびそれを用いたディスク装置
US7855523B2 (en) Motor driving circuit and disc apparatus using the same
JP4890796B2 (ja) モータ駆動回路およびそれを用いたディスク装置
JP4896568B2 (ja) モータ駆動回路、方法およびそれらを用いたディスク装置
JP4880340B2 (ja) モータ駆動回路および方法ならびにそれを用いたディスク装置
JP2006081396A (ja) 3相モータ用の回転駆動制御装置
JP4864416B2 (ja) モータ駆動回路およびそれを用いたディスク装置
JP5171079B2 (ja) モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置
JP2007282314A (ja) モータ駆動装置およびモータ駆動方法
JP2002010673A (ja) 無音スピンサイン波発生器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4896568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees