KR101322985B1 - 모터 구동 회로, 방법 및 이를 이용한 디스크 장치 - Google Patents

모터 구동 회로, 방법 및 이를 이용한 디스크 장치 Download PDF

Info

Publication number
KR101322985B1
KR101322985B1 KR20087025392A KR20087025392A KR101322985B1 KR 101322985 B1 KR101322985 B1 KR 101322985B1 KR 20087025392 A KR20087025392 A KR 20087025392A KR 20087025392 A KR20087025392 A KR 20087025392A KR 101322985 B1 KR101322985 B1 KR 101322985B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
pulse
counterweight
motor
Prior art date
Application number
KR20087025392A
Other languages
English (en)
Other versions
KR20080110627A (ko
Inventor
요시토 오타구로
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006092322A priority Critical patent/JP4880339B2/ja
Priority to JPJP-P-2006-092322 priority
Priority to JP2006092326A priority patent/JP4880340B2/ja
Priority to JPJP-P-2006-092326 priority
Priority to JPJP-P-2006-103466 priority
Priority to JP2006103466A priority patent/JP4896568B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Priority to PCT/JP2007/000245 priority patent/WO2007122784A1/ja
Publication of KR20080110627A publication Critical patent/KR20080110627A/ko
Application granted granted Critical
Publication of KR101322985B1 publication Critical patent/KR101322985B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20Driving; Starting; Stopping; Control thereof
    • G11B19/28Speed controlling, regulating, or indicating
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14Electronic commutators
    • H02P6/16Circuit arrangements for detecting position
    • H02P6/18Circuit arrangements for detecting position without separate position detecting elements

Abstract

본 모터 구동 회로는 모터의 코일에 발생하는 역기전압을 코일의 중점 전압과 비교하여 제로 크로스점을 검출하여 역기 검출 신호를 출력하고, 상기 역기 검출 신호에 의거하여 복수의 스위칭 소자의 온 오프를 제어하여 모터의 코일에 흐르는 전류를 조절하고, 상기 제로 크로스점의 검출에 앞서, 상기 역기 검출 신호의 주기에 소정의 계수를 곱한 기간 출력되는 윈도우 신호가 상기 스위칭 회로를 하이임피던스 상태로 설정하는 것이다. 이러한 구성에 의해 스위칭 회로의 비구동 기간의 길이나 타이밍을 모터의 회전 상태에 따라 적응적으로 설정할 수 있도록 했다.

Description

모터 구동 회로, 방법 및 이를 이용한 디스크 장치{MOTOR DRIVE CIRCUIT, METHOD, AND DISC DEVICE USING THE SAME}

본 발명은, 회전자의 회전을 제어하는 기술에 관한 것으로, 특히, 복수의 코일을 가지는 스테이터와 자성(磁性)을 가지는 로터를 포함하는 모터의 회전을 제어하는 모터 구동 회로에 관한 것이다.

휴대용 CD(Compact Disc) 장치나, DVD(Digital Versatile Disc) 등, 디스크형 미디어를 사용한 전자 기기에 있어서, 그 디스크를 회전시키기 위해서 브러시리스 직류 모터가 이용된다. 브러시리스 직류(DC) 모터는, 일반적으로, 영구 자석을 구비한 로터와, 스타 결선된 복수의 상의 코일을 구비한 스테이터를 구비하고, 코일에 공급하는 전류를 제어함으로써 코일을 여자(勵磁)하고, 로터를 스테이터에 대해서 상대 회전시켜 구동한다. 브러시리스 DC 모터는, 로터의 회전 위치를 검출하기 위해서, 일반적으로, 홀 소자나 광학 인코더 등의 센서를 구비하고, 센서에 의해 검출된 위치에 따라, 각 상의 코일에 공급하는 전류를 전환하여, 로터에 적절한 토크를 부여한다.

모터를 보다 소형화하기 위해서, 홀 소자 등의 센서를 이용하지 않고 로터의 회전 위치를 검출하는 센서리스 모터도 제안되어 있다(예를 들어, 특허 문헌 1, 2 참조). 센서리스 모터는, 예를 들어 모터의 중점 배선의 전위(이하, 중점 전압이라고 한다)를 계측함으로써, 코일에 발생하는 역기전압(유도 전압)을 모니터하고, 중점 전압과 같아지는 제로 크로스점을 검출함으로써 위치 정보를 얻는다.

이러한 센서리스 모터의 구동에 있어서, 어느 상 코일의 역기전압을 모니터하기 위해서는, 제로 크로스점이 발생하는 타이밍에 맞추어, 비구동 상태를 설정할 필요가 있다. 이 비구동 상태에 있어서는, 상 코일에 접속되는 드라이버는, 스위칭 구동이 정지되고, 하이임피던스 상태로 설정된다. 특히, 180도 통전 방식 등에 의한 구동에서는, 상 코일에는 항상 전류가 흐르고 있으므로, 제로 크로스점이 발생하는 타이밍을 예측하고, 이 예측 결과에 따라, 하이임피던스 상태를 설정할 필요가 있다.

1. 예를 들어, 특허 문헌 5에는, 하이임피던스 상태로 설정하는 타이밍을, PLL(Phase Locked Loop) 방식에 의해 실현하는 방법이 개시된다.

2. 또, 특허 문헌 3에도, 관련되는 기술이 기재되어 있다.

3. 또, 센서리스 모터의 구동에 있어서, 펄스폭 변조(Pulse Width Modulation : 이하, PWM이라고도 한다) 방식에 의해서, 상 코일에 흐르는 전류를, 정현파 형상이나 아치 형상이 되도록 완만하게 제어하는 기술이 알려져 있다(예를 들어 특허 문헌 3, 4 참조 등).

특허 문헌 1:일본국 특개평 3-207250호 공보

특허 문헌 2:일본국 특개평 10-243685호 공보

특허 문헌 3:일본국 특개평 11-75388호 공보

특허 문헌 4 : 일본국 특개평 11-341870호 공보

특허 문헌 5:일본국 특개 2001-190085호 공보

1. 여기서 비구동 상태를 설정하는 경우, 하이임피던스 상태로 설정하는 비구동 기간을 길게 설정하면, 제로 크로스를 확실히 검출할 수 있는 반면, 모터의 코일에 흐르는 전류가 불연속으로 되므로, 모터로부터 발생하는 소음의 증대로 연결된다. 따라서, 비구동 기간은 매우 짧은 것이 바람직하지만, 너무 짧게 하면, 제로 크로스점과 비구동 기간의 타이밍이 맞지 않는 상황이 발생할 수 있다. 이러한 상황이 발생하면, 모터의 회전 편차나, 최악의 경우에는 모터의 정지 등의 문제를 일으킨다. 따라서, 비구동 기간의 설정은, 모터의 회전수나, 부하의 변동에 추종시켜, 적응적으로 실행할 필요가 있다.

2. 또, 모터의 코일에 흐르는 전류를, 정현파 형상, 혹은 아치 형상으로 연속적으로 변화시킬 목적으로, 모터의 코일에 인가하는 전압을, 펄스 변조에 의해 제어하는 경우가 있다. 도 7의 (a)∼(c)는, 펄스 변조 구동하는 경우의 제로 크로스점의 검출의 모습을 나타내는 타임 차트이다. 도 7의 (a)는, 펄스 변조된 신호 PWM를, 동 도면의 (b)는, 제로 크로스점의 검출 대상이 되는 코일에 발생하는 상 전압(이하, 역기전압(Vu)이라고도 한다) 및 중점 전압(Vcom)을, 동 도면의 (c)는, 역기 검출 신호(BEMF_EDGE)의 파형도를 나타낸다.

도 7의 (b)에 도시하는 바와 같이, 제로 크로스점의 검출 대상이 되는 코일에 발생하는 역기전압(Vu)에는, 동 도면의 (a)에 도시하는 펄스 변조된 신호의 오프로부터 온으로의 천이의 타이밍, 혹은 온으로부터 오프의 타이밍에 노이즈 성분이 나타난다. 이 노이즈 성분에 의해서, 상 전압(Vu)과 중점 전압(Vcom)을 비교하여 얻어지는 역기 검출 신호가 하이 레벨과 로우 레벨을 반복하여, 제로 크로스점이 오검출되어 버린다. 제로 크로스점의 오검출은, 로터의 위치의 오검출과 다름없기 때문에, 회전 정도의 악화나, 회전 불량 등의 문제를 일으킨다.

3. 또, PWM 방식에 의해서 상 코일에 흐르는 전류를 제어하기 위해서는, 모터의 회전 상태, 즉, 로터와 스테이터의 위치 관계와 동기하여, 정현파 형상의 구동 전류를 제어할 필요가 있다. 만약, 구동 전류의 제어가, 모터의 회전 상태와 동기 하지 않는 경우, 소음이 발생하거나, 모터의 회전이 정지한다는 문제가 발생한다.

1. 본 발명은 이러한 상황을 감안하여 이루어진 것으로, 그 목적의 하나는, 비구동 기간의 길이나 타이밍을, 모터의 회전 상태에 따라 적응적으로 설정 가능한 모터 구동 회로의 제공에 있다.

2. 또, 본 발명의 다른 목적의 하나는, 모터를 펄스 변조하여 구동할 때의, 제로 크로스점의 오검출을 방지하는 기술의 제공에 있다.

3. 본 발명의 또 다른 목적의 하나는, 모터의 회전 상태에 따라, 적절히 정현파 구동하는 것이 가능한 모터 구동 회로의 제공에 있다.

<과제를 해결하기 위한 수단>

1. 본 발명의 어느 양태는, 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로에 관한 것이다. 이 구동 회로는, 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호를 출력하는 역기 검출 회로와, 역기 검출 회로로부터 출력되는 역기 검출 신호에 의거해, 복수의 스위칭 회로의 스위칭 상태를 제어하고, 다상 모터의 코일에 흐르는 전류를 조절하는 스위칭 제어 회로와, 역기 검출 회로에 의한 제로 크로스점의 검출에 앞서, 역기 검출 회로로부터 출력되는 역기 검출 신호의 주기에 소정의 계수를 곱한 기간, 소정 레벨이 되는 윈도우 신호를 출력하는 윈도우 생성 회로를 구비한다. 스위칭 제어 회로는, 윈도우 생성 회로로부터의 윈도우 신호가, 소정 레벨인 기간, 스위칭 회로의 스위칭을 정지하여, 하이임피던스 상태로 설정한다.

역기 검출 신호는, 모터의 회전수에 비례한 빈도로 생성된다. 따라서, 제로 크로스점의 검출을 위해서, 스위칭 회로를 하이임피던스 상태로 하는 비구동 기간을, 역기 검출 신호의 주기에 거의 비례하게, 즉, 모터의 회전수에 반비례하게, 적응적으로 설정할 수 있다.

윈도우 생성 회로는, 소정의 계수를 α(α는, 0<α<1을 만족하는 실수)로 할 때, 역기 검출 회로로부터, 어느 역기 검출 신호가 출력되고 나서, 역기 검출 신호의 주기에 계수(1-α)를 곱한 기간의 경과 후에, 윈도우 신호를 소정 레벨로 하고, 그 후, 역기 검출 회로로부터, 다음의 역기 검출 신호가 출력된 것을 계기로 하여, 윈도우 신호를, 소정 레벨과 다른 레벨로 해도 된다.

이 경우, 역기 검출 신호의 주기에 비례한 기간, 스위칭 회로를 하이임피던스 상태로 설정할 수 있고, 또한, 하이임피던스 상태로 하는 타이밍을, 제로 크로스점의 검출에 앞서, 확실히 설정할 수 있다.

윈도우 생성 회로는, 역기 검출 회로로부터 출력되는 역기 검출 신호를 받아, 당해 역기 검출 신호의 n배(n은 2 이상의 정수)의 주파수의 펄스 신호를 생성하는 펄스 신호 생성 회로와, 역기 검출 회로로부터의 역기 검출 신호와, 펄스 신호 생성 회로로부터의 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 펄스 신호를 m개(m은 m<n을 만족하는 정수) 검출하면, 윈도우 신호를 소정 레벨로 하고, 그 후, 다음의 역기 검출 신호를 검출하면, 윈도우 신호를 소정 레벨과 다른 레벨로 하는 타이밍 설정부를 포함해도 된다.

타이밍 설정부는, 정수 m의 조절 수단을 구비해도 된다. 이 경우, 정수 m을, 본 모터 구동 회로에 접속되는 모터의 종류 등에 따라 변경할 수 있으므로, 안정된 모터 구동이 실현된다.

펄스 신호 생성 회로는, 역기 검출 신호의 주파수를 측정하는 주파수 카운터와, 주파수 카운터에 의해 측정된 주파수의 n배(n은 2 이상의 정수)의 주파수의 펄스 신호를 생성하는 클록 신호 생성부를 포함해도 된다. 주파수 카운터는, 어느 역기 검출 신호가 입력되고 나서, 다음의 역기 검출 신호가 입력될 때까지의 기간에, 소정의 주파수의 클록 신호를 카운트하여, 역기 검출 신호의 주기를 측정해도 된다.

클록 신호 생성부는, 주파수 카운터에 의해 측정된 과거 K회분(K는 1 이상의 정수)의 주파수 값을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정해도 된다.

클록 신호 생성부는, 정수 K의 조절 수단을 구비해도 된다. 이 경우, K를 작게 할수록, 귀환 루프의 이득이 올라가기 때문에, 모터의 회전수의 변동에 대한 추종성을 높게 설정할 수 있고, K를 크게 할수록, 귀환 루프의 이득이 내려가기 때문에, 루프의 안정도를 높일 수 있다. 따라서, 모터의 종류나, 회전수, 구동 방식에 따라, K의 값을 설정함으로써, 최적의 모터 구동을 실현할 수 있다.

펄스 신호 생성 회로는, 과거 L회(L은 L≥K를 만족하는 정수) 분의 주파수 값을 보유하는 기억부와, 기억부에 보유된 주파수 값에 의거해, 소정의 연산을 실행하는 연산부를 더 포함해도 된다. 클록 신호 생성부는, 연산부의 연산 결과에 따른 주파수의 펄스 신호를 생성해도 된다. 기억부는, L단의 시프트 레지스터여도 된다.

연산부는, 기억부에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하고, 펄스 신호의 주파수를 결정해도 된다.

타이밍 설정부는, 역기 검출 회로로부터 출력되는 역기 검출 신호와, 펄스 신호 생성 회로로부터 출력되는 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 펄스 신호를 m개 카운트하면, 소정 레벨로 되는 오픈 에지 신호를 출력하는 카운터와, 카운터로부터 소정 레벨의 오픈 에지 신호가 출력되면 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 소정 레벨과 다른 레벨이 되는 윈도우 신호를 출력하는 윈도우 신호 출력부를 포함해도 된다.

모터 구동 회로는, 1개의 반도체 기판상에 일체 집적화되어도 된다. 「일체 집적화」란, 회로의 구성 요소의 전체가 반도체 기판상에 형성되는 경우나, 회로의 주요 구성 요소가 일체 집적화되는 경우가 포함되고, 회로 정수의 조절용으로 일부 저항이나 캐패시터 등이 반도체 기판의 외부에 설치되어도 된다. 모터 구동 회로를, 1개의 LSI로서 집적화함으로써, 회로 면적을 삭감할 수 있다.

본 발명의 다른 양태는 디스크 장치이다. 이 장치는, 디스크를 회전시키는 스핀들 모터와, 스핀들 모터를 구동하는 상술한 모터 구동 회로를 구비한다.

이 양태에 의하면, 모터의 코일에 접속되는 스위칭 회로가 하이임피던스로 되는 기간을, 매우 짧게 설정할 수 있으므로, 모터의 코일에 흐르는 전류가 불연속으로 되는 기간을 단축시킬 수 있어, 스핀들 모터로부터 발생하는 소음을 저감시킬 수 있다.

본 발명의 또 다른 양태는 방법이다. 이 방법은, 다상 모터에 구동 전류를 공급하는 모터 구동 방법으로서, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호를 출력하는 역기 검출 단계와, 역기 검출 신호에 따라서, 다상 모터의 각 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하고, 다상 모터의 코일에 흐르는 전류를 조절하는 단계와, 역기 검출 단계에 있어서의 제로 크로스점의 검출에 앞서, 역기 검출 신호의 주기에 소정의 계수를 곱한 기간, 코일에 접속되는 회로를 하이임피던스 상태로 설정하는 단계를 구비한다.

2. 본 발명의 어느 양태는, 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로에 관한 것이다. 이 모터 구동 회로는, 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와, 적어도 다상 모터의 목표 토크에 따라, 듀티비가 변화하는 펄스 변조 신호를 생성하는 펄스 변조 신호 생성 회로와, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호를 출력하는 역기 검출 회로와, 펄스 변조 신호 생성 회로로부터의 펄스 변조 신호와, 역기 검출 회로로부터의 역기 검출 신호를 받아, 역기 검출 신호에 의거하여, 복수의 스위칭 회로의 온 오프 상태의 시퀀스를 제어함과 더불어, 펄스 변조 신호에 의거하여, 복수의 스위칭 회로에 포함되는 하이사이드 스위치 및 로우 사이드 스위치 중 적어도 한쪽을 스위칭 제어하는 스위칭 제어 회로를 구비한다. 역기 검출 회로는, 펄스 변조 신호 생성 회로로부터의 펄스 변조 신호에 의거하여 검출 타이밍을 설정하고, 설정한 검출 타이밍에 있어서, 역기전압과 중점 전압의 비교 결과가 소정의 조건을 만족할 때, 소정 레벨의 역기 검출 신호를 출력한다.

이 양태에 의하면, 제로 크로스점의 검출 타이밍을, 역기전압에 노이즈 성분을 초래하는 요인이 되는 펄스 변조 신호 자체와 동기하여, 노이즈의 영향이 적은 타이밍으로 설정할 수 있어, 제로 크로스점의 오검출을 방지할 수 있다. 「펄스 변조」란, 펄스폭 변조, 펄스 주파수 변조, 펄스 위치 변조 등, 펄스의 하이 레벨과 로우 레벨의 기간의 비율, 즉 듀티비가 변화하는 신호를 이용한 변조를 말한다.

역기 검출 회로는, 펄스 변조 신호의 레벨 천이의 타이밍에 의거하여, 검출 타이밍을 설정해도 된다. 이 경우, 펄스 변조 신호의 에지의 타이밍이나, 에지를 소정 시간만큼 지연시킨 타이밍을, 검출 타이밍으로 설정할 수 있다.

역기 검출 회로는, 펄스 변조 신호의 레벨이, 복수의 스위칭 회로에 포함되는 스위치의 온에 대응한 레벨로부터 오프에 대응한 레벨로 천이하는 타이밍을, 검출 타이밍으로 설정해도 된다. 펄스 변조에 의해서 역기전압에 발생하는 노이즈 성분은, 검출 대상이 되는 역기전압이 나타나는 코일과는 다른 코일에 접속되는 스위치의 온 오프 상태가 천이한 직후에 거의 최대로 되고, 그 후, 감쇠하는 경우가 많다. 여기서, 스위치의 온 오프가 천이하기 직전의 타이밍을, 검출 타이밍으로 설정함으로써, 노이즈 성분이 작은 상태에서의 제로 크로스 검출이 가능해진다.

역기 검출 회로는, 검출 타이밍에 있어서, 상기 역기전압이 상기 중점 전압의 대소 관계가 소정의 조건을 만족할 때, 역기 검출 신호를 출력해도 된다. 소정의 조건은, 모터의 구동 상태에 따라, 역기전압이 중점 전압보다 높을 때, 혹은 역기전압이 중점 전압보다 낮을 때에 설정하면 된다.

역기 검출 회로는, 역기전압을 중점 전압과 비교하는 콤퍼레이터와, 콤퍼레이터의 출력 신호를 받아 검출 타이밍에 있어서의 값을 출력하는 비교치 출력부를 포함해도 된다. 비교치 출력부는, 펄스 변조 신호에 따라 콤퍼레이터의 출력 신호를 래치하는 래치 회로여도 된다.

모터 구동 회로는, 1개의 반도체 기판상에 일체 집적화되어도 된다. 모터 구동 회로를, 1개의 LSI로서 집적화함으로써, 회로 면적을 삭감할 수 있다.

본 발명의 다른 양태는 디스크 장치이다. 이 장치는, 디스크를 회전시키는 스핀들 모터와, 스핀들 모터를 구동하는 상술의 모터 구동 회로를 구비한다.

이 양태에 의하면, 모터 구동 회로에 의한 제로 크로스점의 오검출을 적합하게 방지할 수 있어 스핀들 모터를 안정되게 회전시킬 수 있다.

본 발명의 또 다른 양태는, 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 방법이다. 이 구동 방법은, 적어도 다상 모터의 목표 토크에 따라, 듀티비가 변화하는 펄스 변조 신호를 생성하는 단계와, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 생성하는 역기 검출 단계와, 역기 검출 신호에 의거하여, 구동 대상이 되는 코일의 시퀀스를 제어함과 더불어, 펄스 변조 신호에 의거해, 구동 대상이 되는 코일에 하이 레벨 또는 로우 레벨의 스위칭 신호를 인가하는 단계를 구비한다. 역기 검출 단계는, 펄스 변조 신호에 의거하여 검출 타이밍을 설정하고, 설정한 검출 타이밍에 있어서, 역기전압과 중점 전압의 비교 결과가 소정의 조건을 만족할 때, 역기 검출 신호를 소정 레벨로 한다.

이 양태에 의하면, 제로 크로스점의 검출 타이밍을, 역기전압에 노이즈 성분을 초래하는 요인이 되는 펄스 변조 신호 자체와 동기하여, 노이즈의 영향이 적은 타이밍으로 설정할 수 있어, 제로 크로스점의 오검출을 방지할 수 있다.

3. 본 발명의 어느 양태는, 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로에 관한 것이다. 이 모터 구동 회로는, 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 출력하는 역기 검출 회로와, 역기 검출 신호를 받아, 당해 역기 검출 신호와 동기하고, 또한 주파수가 역기 검출 신호의 n배(n은 2이상의 정수)로 되는 펄스 신호를 생성하는 펄스 신호 생성 회로와, 펄스 신호 생성 회로로부터의 펄스 신호를 받아, 당해 펄스 신호에 따라 정현파 형상의 제어 신호를 출력하는 정현파 신호 생성 회로와, 정현파 신호 생성 회로로부터의 제어 신호를, 다상 모터의 목표 토크를 지시하는 토크 신호와 합성하여, 펄스 변조한 펄스 변조 신호를 생성하는 펄스 변조 신호 생성 회로와, 역기 검출 회로로부터의 역기 검출 신호와, 펄스 변조 신호 생성 회로로부터의 펄스 변조 신호를 받아, 역기 검출 신호에 의거하여, 복수의 스위칭 회로의 온 오프 상태의 시퀀스를 제어함과 더불어, 펄스 변조 신호에 의거해, 복수의 스위칭 회로에 포함되는 하이사이드 스위치 및 로우사이드 스위치 중 적어도 한쪽을 스위칭 제어하는 스위칭 제어 회로를 구비한다.

이 양태에 의하면, 역기 검출 신호와 동기한 펄스 신호를 생성하고, 이 펄스 신호에 따라, 정현파 형상의 제어 신호를 생성하여 펄스 변조를 실행하기 때문에, 회전 상태에 따른 적절한 정현파 구동을 실현할 수 있다. 「펄스 변조」는, 펄스폭 변조, 펄스 주파수 변조, 펄스 위치 변조 등, 펄스의 하이 레벨과 로우 레벨의 기간의 비율, 즉 듀티비가 변화하는 신호를 이용한 변조를 말한다. 또, 본 명세서에 있어서, 「정현파 형상」은, 정현파 외, 사다리꼴 형상의 파형 등의, 코일 전류를 완만하게 변화시키는 것이 가능한 파형도 포함하는 개념이다.

정현파 신호 생성 회로는, 정현파 형상의 제어 신호를 보유하는 기억부를 포함하고, 정현파 형상의 제어 신호를 펄스 신호에 따라 순차적으로 읽어내 출력해도 된다. 이 경우, 정현파 형상의 제어 신호의 주파수를, 펄스 신호의 주파수에 정확하게 비례시킬 수 있다.

펄스 변조 신호 생성 회로는, 제어 신호와, 토크 신호를 곱셈에 의해 합성한 합성 신호를 출력하는 합성부와, 합성부로부터의 합성 신호를 소정의 주기 신호와 비교하여, 대소 관계에 따라 듀티비가 변화하는 펄스 변조 신호를 생성하는 펄스 변조기를 포함해도 된다.

펄스 신호 생성 회로는, 역기 검출 신호의 주파수를 측정하는 주파수 카운터와, 주파수 카운터에 의해 측정된 주파수의 n배(n은 2 이상의 정수)의 주파수의 펄스 신호를 생성하는 클록 신호 생성 회로를 포함해도 된다.

클록 신호 생성 회로는, 주파수 카운터에 의해 측정된 과거 K회분(K는 1 이상의 정수)의 주파수 값을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정해도 된다.

클록 신호 생성 회로는, 정수 K의 조절 수단을 구비해도 된다. 이 경우, K를 작게 할수록, 귀환 루프의 이득이 올라가기 때문에, 모터의 회전수의 변동에 대한 추종성을 높게 설정할 수 있고, K를 크게 할수록, 귀환 루프의 이득이 내려가기 때문에, 루프의 안정도를 높일 수 있다. 따라서, 모터의 종류나, 회전수, 구동 방식에 따라, K의 값을 설정함으로써, 최적의 모터 구동을 실현할 수 있다.

펄스 신호 생성 회로는, 과거 L회(L은, L≥K를 만족하는 정수) 분의 주파수 값을 보유하는 기억부와, 기억부에 보유된 주파수 값에 의거해, 소정의 연산을 실행하는 연산부를 더 포함해도 된다. 클록 신호 생성 회로는, 연산부의 연산 결과에 따른 주파수의 펄스 신호를 생성해도 된다. 기억부는, L단의 시프트 레지스터여도 된다.

연산부는, 기억부에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하여, 펄스 신호의 주파수를 결정해도 된다.

어느 양태의 모터 구동 회로는, 역기 검출 회로로부터의 역기 검출 신호와, 펄스 신호 생성 회로로부터의 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 펄스 신호를 m개(m은, m<n를 만족하는 정수) 검출하면, 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 소정 레벨과 다른 레벨로 되는 윈도우 신호를 출력하는 윈도우 신호 생성 회로를, 더 구비해도 된다. 스위칭 제어 회로는, 윈도우 신호 생성 회로로부터의 윈도우 신호를 받아, 당해 윈도우 신호가 소정 레벨인 기간, 역기 검출 회로에 의해 역기전압이 모니터되는 코일에 접속되는 스위칭 회로의 스위칭을 정지하고, 하이임피던스 상태로 설정해도 된다.

이 경우, 제로 크로스점의 검출을 위해서, 역기전압의 검출 대상이 되는 코일에 접속되는 스위칭 회로를 하이임피던스로 하는 비구동 기간을, 정현파 구동을 위해서 생성되는 펄스 신호를 이용해 설정하기 때문에, 정현파 구동과 비구동 기간의 설정을 동기시킬 수 있다.

윈도우 신호 생성 회로는, 정수 m의 조절 수단을 구비해도 된다. 이 경우, 정수 m을, 본 모터 구동 회로에 접속되는 모터의 종류 등에 따라 변경할 수 있으므로, 안정된 모터 구동이 실현된다.

윈도우 신호 생성 회로는, 역기 검출 회로로부터의 역기 검출 신호와, 펄스 신호 생성 회로로부터의 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 펄스 신호를 m개 카운트하면, 소정 레벨로 되는 오픈 에지 신호를 출력하는 카운터와, 카운터로부터 소정 레벨의 오픈 에지 신호가 출력되면 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 소정 레벨과 다른 레벨로 되는 윈도우 신호를 출력하는 윈도우 신호 출력부를 포함해도 된다.

모터 구동 회로는, 1개의 반도체 기판상에 일체 집적화되어도 된다. 모터 구동 회로를, 1개의 LSI로서 집적화함으로써, 회로 면적을 삭감할 수 있다.

본 발명의 다른 양태는 디스크 장치이다. 이 장치는, 디스크를 회전시키는 스핀들 모터와, 스핀들 모터를 구동하는 상술한 모터 구동 회로를 구비한다.

이 양태의 디스크 장치에 의하면, 코일에 흐르는 전류를, 스핀들 모터의 회전과 동기하여 제어할 수 있다.

본 발명의 또 다른 양태는, 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 방법에 관한 것이다. 이 모터 구동 방법은, 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 생성하는 단계와, 역기 검출 신호와 동기하고, 또한, 주파수가 역기 검출 신호의 n배(n은 2이상의 정수)로 되는 펄스 신호를 생성하는 단계와, 펄스 신호에 따라 정현파 형상의 제어 신호를 생성하는 단계와, 제어 신호를, 다상 모터의 목표 토크를 지시하는 토크 신호와 합성하여, 펄스 변조한 펄스 변조 신호를 생성하는 단계와, 역기 검출 신호에 의거하여, 구동 대상이 되는 코일의 시퀀스를 제어함과 더불어, 펄스 변조 신호에 의거하여, 구동 대상이 되는 코일에 하이 레벨 또는 로우 레벨의 스위칭 신호를 인가하는 단계를 구비한다.

이 양태의 구동 방법에 의하면, 회전 상태에 따른 적절한 정현파 구동을 실현할 수 있다.

하나의 양태의 모터 구동 방법은, 어느 역기 검출 신호를 검출한 후, 펄스 신호를 m개(m은 m<n을 만족하는 정수) 검출하면, 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 소정 레벨과 다른 레벨이 되는 윈도우 신호를 생성하는 단계와, 윈도우 신호가 소정 레벨인 기간, 제로 크로스점의 검출을 위해서 역기전압이 모니터되는 코일에 접속되는 스위칭 회로를 하이임피던스 상태로 설정하는 단계를 더 구비해도 된다.

이 구동 방법에 의하면, 제로 크로스점의 검출을 위해서, 역기전압의 검출 대상이 되는 코일에 접속되는 스위칭 회로를 하이임피던스로 하는 비구동 기간을, 정현파 구동을 위해서 생성되는 펄스 신호를 이용해 설정하므로, 정현파 구동과, 비구동 기간의 설정을 동기시킬 수 있다.

<발명의 효과>

1. 본 발명의 어느 양태에 의하면, 비구동 기간의 길이나 타이밍을, 모터의 회전 상태에 따라 적응적으로 설정할 수 있다.

2. 본 발명의 다른 양태에 의하면, 모터를 펄스 변조하여 구동할 때, 제로 크로스점을 정확하게 검출할 수 있다.

3. 본 발명의 또 다른 양태에 의하면, 모터의 회전 상태에 따라, 적절히 정현파 구동할 수 있다.

도 1은 제1의 실시의 형태에 관한 모터 구동 회로의 구성을 도시하는 블록도이다.

도 2는 모터 구동 회로의 일부의 구성예를 도시하는 블록도이다.

도 3은 펄스 신호 생성 회로 및 타이밍 설정부의 구성예를 도시하는 블록도이다.

도 4의 (a)∼(l)은 실시의 형태에 관한 모터 구동 회로의 동작을 도시하는 타임 차트이다.

도 5의 (a)∼(d)는 윈도우 신호(WINDOW)가 생성되는 모습을 나타내는 타임 차트이다.

도 6은 도 1, 도 8, 도 12의 모터 구동 회로를 탑재한 디스크 장치의 구성을 나타내는 블록도이다.

도 7의 (a)∼(c)는, 펄스 변조 구동하는 경우의 제로 크로스점의 검출의 모습을 나타내는 타임 차트이다.

도 8은 제2의 실시의 형태에 관한 모터 구동 회로의 구성을 나타내는 블록도이다.

도 9는 도 8의 역기 검출 회로의 구성예를 나타내는 회로도이다.

도 10의 (a)∼(l)은 제2의 실시의 형태에 관한 모터 구동 회로의 동작을 나타내는 타임 차트이다.

도 11의 (a)∼(e)는 제2의 실시의 형태에 관한 모터 구동 회로의 제로 크로 스점의 검출의 모습을 나타내는 파형도이다.

도 12는 제3의 실시의 형태에 관한 모터 구동 회로의 구성을 나타내는 블록도이다.

도 13은 도 12의 정현파 신호 생성 회로 및 PWM 신호 생성 회로의 구성을 나타내는 회로도이다.

도 14는 도 12의 펄스 신호 생성 회로의 구성을 나타내는 블록도이다.

도 15는 도 12의 윈도우 신호 생성 회로의 구성을 나타내는 회로도이다.

도 16의 (a)∼(l)은 제3의 실시의 형태에 관한 모터 구동 회로의 동작을 나타내는 타임 차트이다.

도 17의 (a)∼(e)는, 윈도우 신호(WINDOW) 및 정현파 형상의 제어 신호(CNT)가 생성되는 모습을 나타내는 타임 차트이다.

이하, 본 발명을 적합한 실시의 형태를 기초로 도면을 참조하면서 설명한다. 각 도면에 도시하는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적절히 중복된 설명은 생략한다. 또, 실시의 형태는, 발명을 한정하는 것은 아니고 예시이며, 실시의 형태에 기술되는 모든 특징이나 그 조합은 반드시 발명의 본질적인 것이라고는 한정되지 않는다.

(제1의 실시의 형태)

도 1은, 본 발명의 제1의 실시의 형태에 관한 모터 구동 회로(100)의 구성을 나타내는 블록도이다. 모터 구동 회로(100)는 센서리스 브러시리스 DC 모터(이하, 간단히 「모터(110)」라고 한다)에 구동 전류를 공급하여 회전을 제어한다. 본 실시의 형태에 있어서, 구동 대상이 되는 모터(110)는 U상, V상, W상의 코일(Lu, Lv, Lw)을 포함하는 3상 DC 모터이다.

모터 구동 회로(100)는, 스위칭 회로(10)로 총칭되는 스위칭 회로(10u, 10v, 10w)와, 역기 검출 회로(20)와, 스위칭 제어 회로(30)와, 윈도우 생성 회로(40)를 구비한다. 모터 구동 회로(100)는, 1개의 반도체 기판상에 기능 IC로서 일체 집적화된다. 예를 들어, 모터 구동 회로(100)는, 180도 통전 방식에 의해, 각 상의 코일에 흐르는 전류가, 아치 형상 혹은 정현파 형상이 되도록, PWM(Pulse Width Modulation) 구동한다.

스위칭 회로(10u, 10v, 10w)는, 모터(110)의 코일(Lu, Lv, Lw)마다 설치된다. 스위칭 회로(10u, 10v, 10w)는, 예를 들어 전원 전압과 접지 전위 간에 직렬로 접속된 하이사이드 스위치 및 로우사이드 스위치를 포함하여 구성되고, 2개의 스위치의 접속점이, 코일에 접속된다. 하이사이드 스위치 및 로우사이드 스위치의 제어 단자에는, 구동 신호(DRV_H(U, V, W)) 및 구동 신호(DRV_L(U, V, W))가 각각 입력된다. 스위칭 회로(10u, 10v, 10w)는, 접속된 코일의 일단에, 하이사이드 스위치가 온인 상태에서 하이 레벨의 전압을 인가하고, 로우 사이드 스위치가 온인 상태에서 로우 레벨의 전압을 인가한다. 또, 하이사이드 스위치 및 로우사이드 스위치가 동시에 오프됨으로써, 하이임피던스 상태로 설정된다.

역기 검출 회로(20)는 모터(110)의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호(BEMF _EDGE)를 출력한다. 본 실시의 형태에 있어서, 역기 검출 회로(20)는, U상의 코일(Lu)에 발생하는 역기전압(Vu) 및 중점 전압(Vcom)을 모니터하고, Vu>Vcom일 때 하이 레벨로 되는 역기 검출 신호(BEMF_EDGE)를 생성한다. 생성된 역기 검출 신호(BEMF_EDGE)는, 스위칭 제어 회로(30) 및 윈도우 생성 회로(40)로 출력된다.

스위칭 제어 회로(30)는, 역기 검출 회로(20)로부터 출력되는 역기 검출 신호(BEMF_EDGE)에 의거해, 복수의 스위칭 회로(10u, 10v, 10w)의 온 오프 상태의 시퀀스, 즉 스위칭 상태를 제어하고, 모터(110)의 코일에 흐르는 전류를 조절한다. 스위칭 제어 회로(30)는, 구동 타이밍 생성 회로(32) 및 구동 신호 합성 회로(34)를 포함한다.

구동 타이밍 생성 회로(32)에는, 역기 검출 신호(BEMF_EDGE)가 입력된다. 구동 타이밍 생성 회로(32)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/6의 주기를 가지는 구동 신호(DRV)를 생성한다. 구동 신호 합성 회로(34)는, 구동 신호(DRV)에 따라, 스위칭 회로(10u, 10v, 10w)의 구동 상태를 제어한다. 예를 들어, 구동 신호 합성 회로(34)는, 정현파를 펄스폭 변조하여 얻어지는 펄스 신호를, 구동 신호(DRV)와 합성하여, 스위칭 회로(10u, 10v, 10w)에 출력한다.

윈도우 생성 회로(40)는, 역기 검출 회로(20)에 의한 제로 크로스점의 검출에 앞서, 역기 검출 회로(20)로부터 출력되는 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 소정의 계수(α)(α는, 0<α<1을 만족하는 실수)를 곱한 기간(Tp3=Tp1×α), 소정 레벨이 되는 윈도우 신호(WINDOW)를 출력한다. 본 실시의 형태에 있어서, 소정 레벨은 하이 레벨이다.

윈도우 생성 회로(40)에는, 역기 검출 회로(20)로부터의 역기 검출 신호(BEMF_EDGE)가 입력된다. 윈도우 생성 회로(40)는, 역기 검출 회로(20)로부터, 어느 역기 검출 신호(BEMF_EDGE)가 출력되고 나서, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 계수(1-α)를 곱한 기간의 경과 후에, 윈도우 신호(WINDOW)를 하이 레벨로 한다. 윈도우 생성 회로(40)는, 그 후, 역기 검출 회로(20)로부터, 다음의 역기 검출 신호(BEMF_EDGE)가 출력된 것을 계기로 하여, 윈도우 신호(WINDOW)를, 소정 레벨과 다른 레벨, 즉 로우 레벨로 한다.

윈도우 신호(WINDOW)는, 스위칭 제어 회로(30)의 구동 신호 합성 회로(34)로 출력된다. 구동 신호 합성 회로(34)는, 윈도우 신호(WINDOW)가 하이 레벨인 기간, 제로 크로스점의 검출을 위해서 모니터해야 할 역기전압(Vu)이 발생하는 단자에 접속된 스위칭 회로(10u)의 스위칭을 정지하고, 하이임피던스 상태로 설정한다. 즉, 윈도우 신호(WINDOW)가 하이 레벨로 되는 기간은, 제로 크로스점의 검출을 위해서, 고의로 구동하지 않는 상이 설정된다. 본 실시의 형태에서는, 비구동 기간(Tp3)에 있어서, U상이 구동하지 않는 상으로 설정된다.

도 2는, 모터 구동 회로(100)의 일부의 구성예를 나타내는 블록도이다. 역기 검출 회로(20)는 콤퍼레이터로서, 코일(Lu)에 나타나는 역기전압(Vu)과, 중점 전압(Vcom)을 비교하여, Vu>Vcom일 때 하이 레벨, Vu<Vcom일 때 로우 레벨로 되는 역기 검출 신호(BEMF_EDGE)를 출력한다.

윈도우 생성 회로(40)는 펄스 신호 생성 회로(42), 타이밍 설정부(44)를 포함한다. 펄스 신호 생성 회로(42)는, 역기 검출 회로(20)로부터 출력되는 역기 검 출 신호(BEMF_EDGE)를 받아, 당해 역기 검출 신호(BEMF_EDGE)의 n배(n은 2이상의 정수)의 주파수의 펄스 신호(PULSE)를 생성한다.

타이밍 설정부(44)는, 역기 검출 회로(20)로부터의 역기 검출 신호(BEMF_EDGE)와, 펄스 신호 생성 회로(42)로부터의 펄스 신호(PULSE)를 받는다. 타이밍 설정부(44)는, 어느 역기 검출 신호(BEMF_EDGE)를 검출한 후, 펄스 신호(PULSE)를 m개(m은 m<n을 만족하는 정수) 카운트하면, 윈도우 신호(WINDOW)를 하이 레벨로 한다. 그 후, 다음의 역기 검출 신호(BEMF_EDGE)를 검출하면, 윈도우 신호(WINDOW)를 로우 레벨로 한다.

정수 m은 조절 가능한 것이 바람직하다. 예를 들어, 모터 구동 회로(100)는, 정수 m을 유지하기 위한 레지스터를 구비해도 되고, 외부로부터 정수 m을 설정할 수 있도록 구성한다.

도 3은, 펄스 신호 생성 회로(42) 및 타이밍 설정부(44)의 구성예를 나타내는 블록도이다. 펄스 신호 생성 회로(42)는, 주파수 카운터(50), 클록 신호 생성부(56)를 구비한다.

주파수 카운터(50)는, 역기 검출 신호(BEMF_EDGE)의 주파수, 즉 주기(Tp1)를 측정한다. 예를 들어, 주파수 카운터(50)에는, 소정 주파수의 클록 신호(도시하지 않음)가 입력된다. 주파수 카운터(50)는, 어느 역기 검출 신호(BEMF_EDGE)가 입력되고 나서, 다음의 역기 검출 신호(BEMF_EDGE)가 입력될 때까지의 기간의, 클록 신호를 카운트하고, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)를 측정한다. 주파수 카운터(50)는, 측정한 카운트 값(COUNT)을, 주파수 값으로서 순차적으로 출 력한다.

클록 신호 생성부(56)는, 주파수 카운터(50)에 의해 측정된 주파수의 n배(n은 2이상의 정수)의 주파수의 펄스 신호(PULSE)를 생성한다. 즉, 펄스 신호(PULSE)의 주기(Tp2)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/n로 설정된다.

클록 신호 생성부(56)는, 주파수 카운터(50)에 의해 측정된 과거 K회분(K는 1이상의 정수)의 주파수 값(COUNT)을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정한다. 연산 대상으로 하는 주파수 값의 개수에 대응하는 정수(K)는, 조절 가능한 것이 바람직하다.

이 기능을 실현하기 위해서, 펄스 신호 생성 회로(42)는, 클록 신호 생성부(56)의 전단에, 기억부(52), 연산부(54)를 구비한다. 기억부(52)는, 과거 L회(L은 L≥K를 만족하는 정수)분의 주파수 값(COUNT)을 보유한다. 기억부(52)는, 예를 들어, L단의 시프트 레지스터여도 된다. 연산부(54)는, 기억부(52)에 보유된 주파수 값에 의거하여, 소정의 연산을 실행한다. 연산 처리는, 단순 평균이어도 되고, 가중 평균이어도 된다.

클록 신호 생성부(56)는, 연산부(54)의 연산 결과에 따른 주파수의 펄스 신호(PULSE)를 생성한다. 예를 들어, 연산부(54)는, 기억부(52)에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하여, 펄스 신호(PULSE)의 주파수를 결정한다. 연산 처리는, K개의 카운트 값을 단순 평균해도 되고, 가중 평균해도 된다. 정수 K는, 상술과 같이, 가변으로서, 외부로부터 설정 가능하게 구성되는 것이 바람직하다. K=1인 경우는, 직전의 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 따라, 펄스 신호(PULSE)의 주기(Tp2)가 설정된다.

타이밍 설정부(44)는, 역기 검출 회로(20)로부터 출력되는 역기 검출 신호(BEMF_EDGE)와, 펄스 신호 생성 회로(42)로부터 출력되는 펄스 신호(PULSE)를 받는다. 타이밍 설정부(44)는, 카운터(60), 윈도우 신호 출력부(62)를 포함한다. 카운터(60)는, 어느 역기 검출 신호(BEMF_EDGE)를 검출한 후, 펄스 신호(PULSE)를 m개 카운트하면, 하이 레벨로 되는 오픈 에지 신호(OPEN_EDGE)를 출력한다. 윈도우 신호 출력부(62)는, 카운터(60)로부터 하이 레벨의 오픈 에지 신호(OPEN_EDGE)가 출력되면 하이 레벨로 되고, 그 후, 다음의 역기 검출 신호(BEMF_EDGE)를 검출하면, 로우 레벨로 되는 윈도우 신호(WINDOW)를 출력한다.

이상과 같이 구성된 모터 구동 회로(100)의 동작을 설명한다. 도 4의 (a)∼(l)는, 실시의 형태에 관한 모터 구동 회로(100)의 동작을 나타내는 타임 차트이다. 동 도면의 (a)∼(l)의 세로축 및 가로축은, 이해를 용이하게 하기 위해서 적절히 확대, 축소한 것이며, 또한 나타나는 각 파형도, 이해의 용이를 위해서 간략화되어 있다. 동 도면의 (a)∼(c)는, 스위칭 회로(10u, 10v, 10w)에 의해, U상, V상, W상의 코일(Lu, Lv, Lw)의 구동 상태를 나타내는 파형이다. 동 도면의 (d)는, 역기 검출 회로(20)에 의해 검출되는 역기 검출 신호(BEMF_EDGE)를, 동 도면의 (e)는, 구동 타이밍 생성 회로(32)에 의해 생성되는 구동 신호(DRV)를, 동 도면의 (f)는, 윈도우 생성 회로(40)에 의해 생성되는 윈도우 신호(WINDOW)를 나타낸다. 또한, 동 도면의 (g)∼(l)은, 스위칭 회로(10u∼10w)의, 하이사이드 스위치 및 로 우 사이드 스위치의 구동 신호(DRV_H, DRV_L)를 나타낸다.

도 4의 (a)∼(c)에 나타내는 바와 같이, 본 실시의 형태에서는, 구동 전류가 아치 파형이 되도록 구동된다. 무엇보다 본 발명은 이에 한정되는 것이 아니라, 정현파여도 된다. 본 실시의 형태에 있어서, 역기 검출 신호(BEMF_EDGE)는, 동 도면의 (d)에 나타내는 바와 같이 역기전압(Vu)이 중점 전압(Vcom)과 교차하는 제로 크로스점마다 생성된다. 구동 타이밍 생성 회로(32)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)를 1/6배한 동 도면의 (e)에 나타내는 구동 신호(DRV)를 생성한다. 구동 신호(DRV)는, 도시와 같이, 역기 검출 신호(BEMF_EDGE)에 대해서 어느 지연(Td)이 주어져도 된다. 이 지연(Td)을 조절함으로써, 모터 구동이 최적화된다.

구동 신호 합성 회로(34)는, 구동 타이밍 생성 회로(32)에 의해 생성된 구동 신호(DRV)에 의거해, 스위칭 회로(10u∼10w)의 온 오프를 제어하기 위한 구동 신호(DRV_H(U, V, W), DRV_L(U, V, W))를 생성한다. 이 구동 시퀀스는, 통전각 등에 따라 적절히 설정된다.

도 4의 (g)에 나타내는 구동 신호(DRV_HU)는, 하이 레벨이 스위칭 회로(10u)의 하이사이드 스위치의 온 상태에, 로우 레벨이 오프 상태에 대응한다. 동 도면의 (h)∼(l)에 나타내는 구동 신호(DRV_H(V, W), DRV_L(U, V, W))에 대해서도 동일하다. 또한, 하이사이드 스위치, 혹은 로우 사이드 스위치 중 적어도 한쪽의 온 상태는, 동 도면의 (a)∼(c)에 나타내는 구동 파형이 얻어지도록, 펄스폭 변조되어 있고, 스위칭 회로(10u∼10w)의 하이사이드 스위치 혹은 로우 사이드 스 위치는, 높은 주파수로 온 오프를 교대로 반복한다.

구동 신호 합성 회로(34)는, 역기 검출 신호(BEMF_EDGE)가 출력될 때마다, 소정의 구동 시퀀스에 따라서, 스위칭 회로(10u∼10w)의 구동 신호(DRV_H, DRV_L)의 온 오프 상태를 천이시킨다.

동 도면의 (f)에 나타내는 윈도우 신호(W1NDOW)는, 제로 크로스점이 발생하는 시각에 앞서, 윈도우 생성 회로(40)에 의해 하이 레벨로 된다. 구동 신호 합성 회로(34)는, 윈도우 생성 회로(40)가 하이 레벨인 기간, 스위칭 회로(10u)에 출력하는 구동 신호(DRV_HU, DRV_LU)를 로우 레벨로 하고, 하이사이드 스위치 및 로우 사이드 스위치를 오프하여, 하이임피던스 상태로 한다. 동 도면의 (g), (j)에, 제로 크로스점의 검출을 위해서, 하이임피던스 상태로 설정되는 기간을 사선으로 표시한다. 윈도우 신호(WINDOW)가 하이 레벨로 되고, 코일(Lu)의 일단이 하이임피던스 상태로 설정되면, 제로 크로스점의 검출이 가능해지고, 역기 검출 신호(BEMF_EDGE)가 생성된다. 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 윈도우 생성 회로(40)는, 윈도우 신호(WINDOW)를 로우 레벨로 한다.

도 5의 (a)∼(d)는, 윈도우 신호(WINDOW)가 생성되는 모습을 나타내는 타임 차트이다. 동 도면의 (a)는, 역기 검출 신호(BEMF_EDGE)를, 동 도면의 (b)는, 펄스 신호 생성 회로(42)에 의해 생성되는 펄스 신호(PULSE)를, 동 도면의 (c)는, 카운터(60)에 의해 생성되는 오픈 에지 신호(OPEN_EDGE)를, 동 도면의 (d)는, 윈도우 신호(WINDOW)를 나타낸다.

역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 도 3의 주파수 카운터(50) 는, 카운트를 개시하고, 다음에 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되는 시각까지 카운트한 카운트 값(COUNT)을, 기억부(52)에 출력한다. 기억부(52)에는, 적어도 과거 1회분의 카운트치(COUNT)가 보유된다. 주파수 카운터(50)의 카운트에 이용한 클록의 주기를 Tck로 하면, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)는, Tck×COUNT로 된다. 연산부(54)는, 과거 K회분의 카운트 값을 이용하여, 펄스 신호(PULSE)의 주기(Tp2)를 Tp2=Tp1/n이 되도록 결정한다. 그 결과, 도 5의 (b)에 나타내는 바와 같이, 펄스 신호 생성 회로(42)로부터 출력되는 펄스 신호(PULSE)의 주기(Tp2)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/n로 된다.

도 3의 카운터(60)는, 시각(tO)에, 어느 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 펄스 신호 생성 회로(42)로부터의 펄스 신호(PULSE)의 카운트를 개시한다. 시각(t1)에, 카운터(60)는, m개의 펄스 신호(PULSE)를 카운트하면, 하이 레벨의 오픈 에지 신호(OPEN_EDGE)를 출력한다.

윈도우 신호 출력부(62)는, 시각(t1)에 오픈 에지 신호(OPEN_EDGE)가 하이 레벨로 되고 나서, 다음에 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되는 시각(t2)까지의 기간, 윈도우 신호(WINDOW)를 하이 레벨로 한다.

이와 같이, 본 실시의 형태에 관한 모터 구동 회로(100)에서는, 제로 크로스점의 검출에 앞서, 역기 검출 회로(20)로부터 출력되는 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 소정의 계수(1-m/n)를 곱한 기간, 하이 레벨로 되는 윈도우 신호(WINDOW)를 생성하고, 이 윈도우 신호(WINDOW)가 하이 레벨로 되는 기간을, 제로 크로스점 검출용의 비구동 기간(Tp3)으로 설정한다. 그 결과, 비구동 기 간(Tp3)을, 모터의 회전수에 따라 적응적으로 설정할 수 있다. 또한, 종래와 같이 비구동 기간을 고정한 경우에는, 미리 긴 비구동 시간을 설정할 필요가 있는데, 본 실시의 형태에 의하면, 필요 이상으로 길게 설정할 필요가 없어지므로, 모터의 구동 전류를 원활하게 할 수 있어, 모터로부터 발생하는 소음을 저감시킬 수 있다.

또한, 윈도우 생성 회로(40)는, 어느 역기 검출 신호(BEMF_EDGE)가 출력되고 나서, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 계수(1-m/n)를 곱한 기간(Tp2×m)의 경과 후에, 윈도우 신호(WINDOW)를 하이 레벨로 하고, 그 후, 역기 검출 회로(20)로부터, 다음의 역기 검출 신호(BEMF_EDGE)가 출력된 것을 계기로 하여, 윈도우 신호(WINDOW)를 로우 레벨로 했다. 그 결과, 스위칭 회로(10u)를 하이임피던스 상태로 하는 타이밍을, 제로 크로스점의 검출에 앞서, 확실하게 설정할 수 있다.

또한, 실시의 형태에서는, 타이밍 설정부(44)에 있어서, 카운트하는 펄스 신호(PULSE)의 개수(m)를 조절 가능하게 했다. 그 결과, 비구동 기간(Tp3)의 길이를, 구동 대상의 모터의 종류 등에 따라 변경할 수 있어, 안정된 모터 구동이 실현된다.

또한, 실시의 형태에서는, 펄스 신호 생성 회로(42)에 있어서, 정수 K를 조절 가능하게 했다. 그 결과, 정수(K)를 작게 설정한 경우에는, 귀환 루프의 이득이 올라가기 때문에, 모터의 회전수의 변동에 대한 추종성을 높게 설정할 수 있고, 반대로, K를 크게 설정한 경우에는, 귀환 루프의 이득이 내려가기 때문에, 루프의 안정도를 높일 수 있다. 따라서, 모터의 종류나, 회전수, 구동 방식에 따라, K의 값을 설정함으로써, 최적의 모터 구동을 실현할 수 있다.

다음에, 본 실시의 형태에 관한 모터 구동 회로(100)의 어플리케이션의 예에 대해 설명한다. 도 6은, 도 1의 모터 구동 회로(100)를 탑재한 디스크 장치(200)의 구성을 나타내는 블록도이다. 디스크 장치(200)는 CD나 DVD 등의 광 디스크에 대해서 기록, 재생 처리를 행하는 유닛이며, CD 플레이어나 DVD 플레이어, 퍼스널 컴퓨터 등의 전자 기기에 탑재된다. 디스크 장치(200)는 픽업(210), 신호 처리부(212), 디스크(214), 모터(110), 모터 구동 회로(100)를 포함한다.

픽업(210)은, 디스크(214)에 레이저를 조사하여 원하는 데이터를 기입, 혹은, 반사된 광을 읽어들임으로써 디스크(214)에 기입된 데이터를 읽어낸다. 신호 처리부(212)는, 픽업(210)에 의해 읽고 쓰는 데이터에 대해서 증폭 처리, A/D 변환 혹은 D/A 변환 등 필요한 신호 처리를 행한다. 모터(110)는 디스크(214)를 회전시키기 위해서 설치된 스핀들 모터이다. 도 6에 도시하는 디스크 장치(200)는, 특히 소형화가 요구되므로, 모터(110)로서 홀 소자 등을 이용하지 않는 센서리스 타입이 이용된다. 본 실시의 형태에 관한 모터 구동 회로(100)는 이러한 센서리스의 스핀들 모터를 안정되게 구동하기 때문에 적합하게 이용할 수 있다.

(제2의 실시의 형태)

도 8은, 제2의 실시의 형태에 관한 모터 구동 회로(100a)의 구성을 나타내는 블록도이다. 모터 구동 회로(100a)는, 센서리스 브러시리스 DC 모터(이하, 간단히 「모터(110)」라고 한다)에 구동 전류를 공급하여 회전을 제어한다. 본 실시의 형태에 있어서, 구동 대상이 되는 모터(110)는, U상, V상, W상의 코일(Lu, Lv, Lw)을 포함하는 3상 DC 모터이다.

모터 구동 회로(100a)는, 스위칭 회로(10)로 총칭되는 스위칭 회로(10u, 10v, 10w)와, 역기 검출 회로(20a)와, 스위칭 제어 회로(30a)와, 윈도우 생성 회로(40a)와, 펄스폭 변조 신호 생성 회로(90)를 구비한다. 모터 구동 회로(100a)는, 1개의 반도체 기판상에 기능 IC로서 일체 집적화된다. 예를 들어, 모터 구동 회로(100a)는, 원하는 토크가 얻어지도록, 다상의 모터(110)를 PWM(Pulse Width Modulation) 구동한다. 또한, 180도 통전 방식에 의해, 각 상의 코일에 흐르는 전류가, 아치 형상 혹은 정현파 형상이 되도록 PWM 구동의 듀티비를 변화시켜도 된다.

스위칭 회로(10u, 10v, 10w)는, 모터(110)의 코일(Lu, Lv, Lw)마다 설치된다. 스위칭 회로(10u, 10v, 10w)는, 예를 들어 전원 전압과 접지 전위 간에 직렬로 접속된 하이사이드 스위치 및 로우 사이드 스위치를 포함해 구성되고, 2개의 스위치의 접속점이 코일에 접속된다. 하이사이드 스위치 및 로우 사이드 스위치의 제어 단자에는, 구동 신호(DRV_H(U, V, W)) 및 구동 신호(DRV_L(U, V, W))가 각각 입력된다. 스위칭 회로(10u, 10v, 10w)는, 접속된 코일의 일단에, 하이사이드 스위치가 온인 상태에서 하이 레벨의 전압을 인가하고, 로우 사이드 스위치가 온인 상태에서 로우 레벨의 전압을 인가한다. 또, 하이사이드 스위치 및 로우 사이드 스위치가 동시에 오프됨으로써, 하이임피던스 상태로 설정된다.

역기 검출 회로(20a)는, 모터(110)의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신 호(BEMF_EDGE)를 출력한다. 본 실시의 형태에 있어서, 역기 검출 회로(20a)는, U상의 코일(Lu)에 발생하는 역기전압(Vu) 및 중점 전압(Vcom)을 모니터하여, 역기 검출 신호(BEMF_EDGE)를 생성한다. 생성된 역기 검출 신호(BEMF_EDGE)는, 스위칭 제어 회로(30a), 윈도우 생성 회로(40a)로 출력된다. 역기 검출 회로(20a)의 상세한 것에 대해서는 후술한다.

펄스폭 변조 신호 생성 회로(90)는, 적어도 모터(110)의 목표 토크에 따라, 듀티비가 변화하는 펄스폭 변조 신호(이하, PWM 신호(Spwm)라고 한다)를 생성한다. 펄스폭 변조 신호 생성 회로(90)는, 삼각파나 톱니파상의 주기 신호(Sosc)와, 토크를 지시하는 신호(Strq)의 레벨을 비교하여, 대소 관계에 따라 PWM 신호(Spwm)의 하이 레벨과 로우 레벨의 기간을 변화시킨다. 또한, 펄스폭 변조 신호 생성 회로(90)는 아날로그 회로, 디지털 회로 중 어느 하나로 구성되어도 된다.

펄스폭 변조 신호 생성 회로(90)는, 코일(Lu, Lv, Lw)에 흐르는 코일 전류를, 천천히 변화시키기 위해서, 목표 토크와, 정현파 형상 혹은 아치 형상의 제어 파형을 합성하여, PWM 신호(Spwm)를 생성해도 된다.

스위칭 제어 회로(30a)는, 펄스폭 변조 신호 생성 회로(90)로부터의 PWM 신호(Spwm)와, 역기 검출 회로(20a)로부터의 역기 검출 신호(BEMF_EDGE)를 받는다. 스위칭 제어 회로(30a)는, 역기 검출 신호(BEMF_EDGE)에 의거해, 복수의 스위칭 회로(10u, 10v, 10w)의 온 오프 상태의 시퀀스를 제어한다. 또한, 스위칭 제어 회로(30a)는, PWM 신호(Spwm)에 의거하여, 복수의 스위칭 회로(10u, 10v, 10w)에 포함되는 하이사이드 스위치 및 로우 사이드 스위치 중 적어도 하나를 스위칭 제어한 다.

스위칭 제어 회로(30a)는, 구동 타이밍 생성 회로(32a), 구동 신호 합성 회로(34a)를 포함한다. 구동 타이밍 생성 회로(32a)에는, 역기 검출 신호(BEMF_EDGE)가 입력된다. 구동 타이밍 생성 회로(32a)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/6의 주기를 가지는 구동 신호(DRV)를 생성한다.

구동 신호 합성 회로(34a)는, 구동 신호(DRV)와, PWM 신호(Spwm)를 합성하여, 구동 신호(DRV_H(u, v, w), DRV_L(u, v, w))를 출력하고, 스위칭 회로(10u, 10v, 10w)의 상태를 제어한다.

윈도우 생성 회로(40a)는, 역기 검출 회로(20a)에 의한 제로 크로스점의 검출에 앞서, 역기 검출의 대상이 되는 코일(Lu)에 접속되는 스위칭 회로(10u)의 스위칭을 정지하여 하이임피던스로 설정하기 위한 윈도우 신호(WINDOW)를 생성한다. 본 실시의 형태에 있어서, 소정 레벨은 하이 레벨이다. 120도 통전을 행하는 경우 등에 있어서, 역기 검출의 대상이 되는 코일(Lu)에, 전류가 흐르지 않는 기간이 존재하는 경우에는, 윈도우 생성 회로(40a)는 생략할 수 있다.

윈도우 신호(WINDOW)는, 스위칭 제어 회로(30a)의 구동 신호 합성 회로(34a)에 출력된다. 구동 신호 합성 회로(34a)는, 윈도우 신호(WINDOW)가 하이 레벨인 기간, 제로 크로스점의 검출을 위해서 모니터해야 할 역기전압(Vu)이 발생하는 단자에 접속된 스위칭 회로(10u)의 스위칭을 정지하고, 하이임피던스 상태로 설정한다. 즉, 윈도우 신호(WINDOW)가 하이 레벨로 되는 기간은, 제로 크로스점의 검출을 위해서, 고의로 구동하지 않는 상이 설정된다. 본 실시의 형태에서는, 비구동 기간(Tp3)에 있어서, U상이 구동하지 않는 상으로 설정된다.

다음에, 역기 검출 회로(20a)에 대해 상세하게 설명한다. 본 실시의 형태에 관한 역기 검출 회로(20a)에는, 역기전압(Vu), 중점 전압(Vcom)에 추가하여, 펄스폭 변조 신호 생성 회로(90)로부터의 PWM 신호(Spwm)가 입력된다. 역기 검출 회로(20a)는, PWM 신호(Spwm)에 의거하여 제로 크로스점의 검출 타이밍을 설정한다. 역기 검출 회로(20a)는, 설정된 검출 타이밍에 있어서, 역기전압(Vu)과 중점 전압(Vcom)의 비교 결과가 소정의 조건을 만족할 때, 하이 레벨로 되는 역기 검출 신호(BEMF_EDGE)를 출력한다.

역기 검출 회로(20a)는, PWM 신호(Spwm)의 레벨 천이의 타이밍에 의거해, 검출 타이밍을 설정한다. 검출 타이밍의 설정 방법으로는, PWM 신호(Spwm)의 포지티브 에지나 네거티브 에지를 검출 타이밍으로 설정하는 방법, 포지티브 에지나 네거티브 에지를 소정 시간 지연시켜 검출 타이밍을 설정하는 방법 등이 유효하다.

본 실시의 형태에서는, 역기 검출 회로(20a)는, PWM 신호(Spwm)의 레벨이, 복수의 스위칭 회로(10u, 10v, 10w)에 포함되는 스위치의 온에 대응한 레벨로부터 오프에 대응한 레벨로 천이하는 타이밍을, 검출 타이밍으로 설정한다. 예를 들어, PWM 신호(Spwm)의 로우 레벨이 스위치의 오프에, 하이 레벨이 스위치의 온에 대응하는 경우, PWM 신호(Spwm)의 네거티브 에지를 검출 타이밍으로 설정한다. 역기 검출 회로(20a)는, 이와 같이하여 설정한 검출 타이밍에 있어서, Vu>Vcom의 조건을 만족할 때, 하이 레벨의 역기 검출 신호(BEMF_EDGE)를 출력한다.

도 9는, 역기 검출 회로(20a)의 구성예를 나타내는 회로도이다. 역기 검출 회로(20a)는, 콤퍼레이터(22), 비교치 출력부(24)를 포함한다. 역기 검출 회로(20a)는, U상 코일(Lu)의 상 전압(Vu)과, 중점 전압(Vcom)을 비교하여, Vu>Vcom일 때 하이 레벨로 되는 비교 신호(Scmp)를 출력한다.

비교치 출력부(24)는, 콤퍼레이터(22)의 출력인 비교 신호(Scmp)를 받아, 검출 타이밍에 있어서의 값을 역기 검출 신호(BEMF_EDGE)로서 출력한다. 비교치 출력부(24)는, PWM 신호(Spwm)의 네거티브 에지에 따라 콤퍼레이터(22)의 출력 신호를 래치하는 래치 회로로 구성할 수 있다. 비교치 출력부(24)인 D 래치 회로의 입력 단자(D)에는, 비교 신호(Scmp)가 입력된다.

네거티브 에지 검출 회로(26)는, PWM 신호(Spwm)의 네거티브 에지를 검출하고, 검출마다 하이 레벨이 되는 네거티브 에지 신호(NEDGE)를 출력한다. 네거티브 에지 신호(NEDGE)는, 비교치 출력부(24)의 클록 단자에 입력된다.

이상과 같이 구성된 모터 구동 회로(100a)의 동작을 설명한다. 도 10의 (a)∼(l)는, 실시의 형태에 관한 모터 구동 회로(100a)의 동작을 나타내는 타임 차트이다. 동 도면의 (a)∼(l)의 세로축 및 가로축은, 이해를 용이하게 하기 위해서 적절히 확대, 축소한 것이며, 또한 나타나는 각 파형도, 이해의 용이를 위해서 간략화되어 있다. 동 도면의 (a)∼(c)는, 스위칭 회로(10u, 10v, 10w)에 의해, U상, V상, W상의 코일(Lu, Lv, Lw)의 구동 상태를 나타내는 파형이다. 동 도면의 (d)는, 역기 검출 회로(20a)에 의해 검출되는 역기 검출 신호(BEMF_EDGE)를, 동 도면의 (e)는, 구동 타이밍 생성 회로(32a)에 의해 생성되는 구동 신호(DRV)를, 동 도면의 (f)는, 윈도우 생성 회로(40a)에 의해 생성되는 윈도우 신호(WINDOW)를 나타 낸다. 또한, 동 도면의 (g)∼(l)은, 스위칭 회로(10u∼10w)의, 하이사이드 스위치 및 로우 사이드 스위치의 구동 신호(DRV_H, DRV_L)를 나타낸다.

도 10의 (a)∼(c)에 나타내는 바와 같이, 본 실시의 형태에서는, 구동 전류가 아치 파형이 되도록 구동된다. 무엇보다, 본 발명은 이에 한정되는 것이 아니라, 정현파여도 되는 것은 상술한 대로이다. 본 실시의 형태에 있어서, 역기 검출 신호(BEMF_EDGE)는, 동 도면의 (d)에 나타내는 바와 같이 역기전압(Vu)이 중점 전압(Vcom)과 교차하는 제로 크로스점마다 생성된다. 구동 타이밍 생성 회로(32a)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)를 1/6배한 동 도면의 (e)에 나타내는 구동 신호(DRV)를 생성한다. 구동 신호(DRV)는, 도시와 같이, 역기 검출 신호(BEMF_EDGE)에 대해서 어느 지연(Td)이 주어져도 된다. 이 지연(Td)을 조절함으로써, 모터 구동이 최적화된다.

구동 신호 합성 회로(34a)는, 구동 타이밍 생성 회로(32a)에 의해 생성된 구동 신호(DRV)에 의거하여, 스위칭 회로(10u∼10w)의 온 오프를 제어하기 위한 구동 신호(DRV_H(U, V, W), DRV_L(U, V, W))를 생성한다. 이 구동 시퀀스는, 통전각 등에 따라 적절히 설정된다.

도 10의 (g)에 나타내는 구동 신호(DRV_HU)는, 하이 레벨이 스위칭 회로(10u)의 하이사이드 스위치의 온 상태에, 로우 레벨이 오프 상태에 대응한다. 동 도면의 (f)∼(l)에 나타내는 구동 신호(DRV_H(V, W), DRV_L(U, V, W))에 대해서도 동일하다. 또한, 하이사이드 스위치, 혹은 로우 사이드 스위치 중 적어도 한쪽의 온 상태는, 동 도면의 (a)∼(c)에 나타내는 구동 파형이 얻어지도록, 펄스폭 변조되어 있고, 스위칭 회로(10u∼10w)의 하이사이드 스위치 혹은 로우사이드 스위치는, 높은 주파수로 온 오프를 교대로 반복한다.

구동 신호 합성 회로(34a)는, 역기 검출 신호(BEMF_EDGE)가 출력될 때마다, 소정의 구동 시퀀스에 따라서, 스위칭 회로(10u∼10w)의 구동 신호(DRV_H, DRV_L)의 온 오프 상태를 천이시킨다.

동 도면의 (f)에 나타내는 윈도우 신호(WINDOW)는, 제로 크로스점이 발생하는 시각에 앞서, 윈도우 생성 회로(40a)에 의해 하이 레벨로 된다. 구동 신호 합성 회로(34a)는, 윈도우 생성 회로(40a)가 하이 레벨인 기간, 스위칭 회로(10u)에 출력하는 구동 신호(DRV_HU, DRV_LU)를 로우 레벨로 하고, 하이사이드 스위치 및 로우 사이드 스위치를 오프하고, 하이임피던스 상태로 한다. 동 도면의 (g), (j)에, 제로크로스점의 검출을 위해서, 하이임피던스 상태로 설정되는 기간을 사선으로 표시한다. 윈도우 신호(WlNDOW)가 하이 레벨로 되고, 코일(Lu)의 일단이 하이임피던스 상태로 설정되면, 제로 크로스점의 검출이 가능해지고, 역기 검출 신호(BEMF_EDGE)가 생성된다.

도 11의 (a)∼(e)는, 실시의 형태에 관한 모터 구동 회로(100a)의 제로 크로스점의 검출의 모습을 나타내는 파형도이다. 도 11의 (a)는, PWM 신호(Spwm)를, 동 도면의 (b)는, 상 전압(Vu) 및 중점 전압(Vcom)을, 동 도면의 (c)는, 비교 신호(Scmp)를, 동 도면의 (d)는 네거티브 에지 신호(NEDGE)를, 동 도면의 (e)는, 역기 검출 신호(BEMF_EDGE)를 나타낸다.

PWM 신호(Spwm)는, 하이 레벨과 로우 레벨을, 토크에 따른 듀티비로 교대로 반복한다. 비구동 상태로 설정된 U상의 상 전압(Vu)에는 , PWM 신호(Spwm)에 의거하는 다른 상 코일(Lv, Lw)의 스위칭 제어에 따라, 펄스 형상의 역기전압이 발생한다. 동 도면의 (b)에 나타내는 바와 같이, 상 전압(Vu)은, PWM 신호(Spwm)가 하이 레벨일 때, 역기전압이 나타나고, PWM 신호(Spwm)가 로우 레벨일 때, OV 부근의 전압이 된다. 여기서, PWM 신호(Spwm)의 신호의 천이와, 상 전압(Vu)의 변화에는, 신호의 전반 시간 등에 기인하는 지연이 존재한다. 따라서, 상 전압(Vu)은, PWM 신호(Spwm)의 네거티브 에지가 발생하는 타이밍보다 지연되어, OV 부근까지 저하한다. 또한, 동 도면의 (b)에 나타내는 중점 전압(Vcom)은, 실제로는 도시한 전압 레벨과, 로우 레벨을 교대로 반복하는 신호인데, 여기에서는 간략화를 위해 직선으로 표시한다.

동 도면의 (b)에 도시하는 상 전압(Vu)은, PWM 신호(Spwm)가 하이 레벨로 되고, 다른 상 코일(Lv, Lw)에 펄스 전압이 인가된 타이밍에 있어서, 노이즈 성분이 나타난다. 이 노이즈 성분에 의해서, 상 전압(Vu)과 중점 전압(Vcom)을 비교하여 얻어지는 비교 신호(Scmp)는, 동 도면의 (c)에 나타내는 바와 같이 하이 레벨과 로우 레벨을 반복한다. 이 비교 신호(Scmp)는, 네거티브 에지 신호(NEDGE)가 나타나는 검출 타이밍에 있어서 래치되고, 동 도면의 (e)에 나타내는 역기 검출 신호(BEMF_EDGE)로서 출력된다. 이와 같이 생성된 역기 검출 신호(BEMF_EDGE)는, 도 7의 (c)에 나타내는 역기 검출 신호(BEMF_EDGE)에 비해 안정된 신호로 된다.

본 실시의 형태에 관한 모터 구동 회로(100a)에서는, 역기전압(Vu)에 노이즈 성분을 초래하는 요인이 되는 PWM 신호(Spwm)와 동기하여, 제로 크로스점의 검출 타이밍을 설정한다. 그 결과, 제로 크로스점의 검출 타이밍을, 노이즈의 영향이 적은 시각으로 적절히 설정할 수 있어, 제로 크로스점의 오검출을 방지할 수 있다.

또, 펄스 변조에 의해서 역기전압에 발생하는 노이즈 성분은, 도 11의 (c)에 나타내는 바와 같이, 검출 대상이 되는 역기전압이 나타나는 코일과는 다른 코일에 접속되는 스위치를 온으로 한 직후에 거의 최대로 되고, 그 후, 감쇠하는 경우가 많다. 본 실시의 형태에 있어서, 역기 검출 회로(20a)는, PWM 신호(Spwm)의 레벨이, 복수의 스위칭 회로(10u, 10v, 10w)에 포함되는 스위치의 온에 대응한 레벨로부터 오프에 대응한 레벨로 천이하는 타이밍을, 검출 타이밍으로 설정하기 때문에, 노이즈 성분이 작은 상태에서의 제로 크로스 검출이 가능해진다.

다음에, 본 실시의 형태에 관한 모터 구동 회로(100a)의 어플리케이션의 예에 대해서 설명한다. 도 6은, 도 8의 모터 구동 회로(100a)를 탑재한 디스크 장치(200)의 구성을 나타내는 블록도이다. 디스크 장치(200)는, CD나 DVD 등의 광 디스크에 대해서 기록, 재생 처리를 행하는 유닛이며, CD 플레이어나 DVD 플레이어, 퍼스널 컴퓨터 등의 전자 기기에 탑재된다. 디스크 장치(200)는, 픽업(210), 신호 처리부(212), 디스크(214), 모터(110), 모터 구동 회로(100a)를 포함한다.

픽업(210)은, 디스크(214)에 레이저를 조사하여 원하는 데이터를 기입, 혹은, 반사한 광을 읽어들임으로써 디스크(214)에 기입된 데이터를 읽어낸다. 신호 처리부(212)는, 픽업(210)에 의해 읽고 쓰는 데이터에 대해서 증폭 처리, A/D 변환 혹은 D/A 변환 등 필요한 신호 처리를 행한다. 모터(110)는, 디스크(214)를 회전시키기 위해서 설치된 스핀들 모터이다. 도 6에 나타내는 디스크 장치(200)는 특히 소형화가 요구되므로, 모터(110)로서 홀 소자 등을 이용하지 않는 센서리스 타입이 이용된다. 본 실시의 형태에 관한 모터 구동 회로(100a)는, 이러한 센서리스의 스핀들 모터를 안정되게 구동시키기 위해서 적합하게 이용할 수 있다.

(제3의 실시의 형태)

도 12는, 제3의 실시의 형태에 관한 모터 구동 회로(100b)의 구성을 나타내는 블록도이다. 모터 구동 회로(100b)는, 센서리스 브러시리스 DC 모터(이하, 간단히 「모터(110)」라고 한다)에 구동 전류를 공급하여 회전을 제어한다. 본 실시의 형태에 있어서, 구동 대상이 되는 모터(110)는 U상, V상, W상의 코일(Lu, Lv, Lw)을 포함하는 3상 DC 모터이다.

모터 구동 회로(100b)는, 스위칭 회로(10)로 총칭되는 스위칭 회로(10u, 10v, 10w)와, 역기 검출 회로(20b)와, 스위칭 제어 회로(30b)와, 윈도우 신호 생성 회로(40b)와, 펄스 신호 생성 회로(42b)와, 정현파 신호 생성 회로(70)와, PWM 신호 생성 회로(80)를 구비한다. 모터 구동 회로(100b)는, 1개의 반도체 기판상에 기능 IC로서 일체 집적화된다. 예를 들어, 모터 구동 회로(100b)는, 180도 통전 방식에 의해, 각 상의 코일에 흐르는 전류가, 아치 형상 혹은 정현파 형상이 되도록, PWM(Pulse Width Modulation) 구동한다.

스위칭 회로(10u, 10v, 10w)는, 모터(110)의 코일(Lu, Lv, Lw)마다 설치된다. 스위칭 회로(10u, 10v, 10w)는, 예를 들어 전원 전압과 접지 전위 간에 직렬로 접속된 하이사이드 스위치 및 로우 사이드 스위치를 포함하여 구성되고, 2개의 스위치의 접속점이, 코일에 접속된다. 하이사이드 스위치 및 로우 사이드 스위치 의 제어 단자에는, 구동 신호(DRV_H(U, V, W)) 및 구동 신호(DRV_L(U, V, W))가 각각 입력된다. 스위칭 회로(10u, 10v, 10w)는, 접속된 코일의 일단에, 하이사이드 스위치가 온인 상태에서 하이 레벨의 전압을 인가하고, 로우 사이드 스위치가 온인 상태에서 로우 레벨의 전압을 인가한다. 또, 하이사이드 스위치 및 로우 사이드 스위치가 동시에 오프함으로써, 하이임피던스 상태로 설정된다.

역기 검출 회로(20b)는, 모터(110)의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호(BEMF_EDGE)를 출력한다. 역기 검출 회로(20b)는, 통상, 콤퍼레이터를 포함하여 구성된다. 본 실시의 형태에 있어서, 역기 검출 회로(20b)는, U상의 코일(Lu)에 발생하는 역기전압(Vu)(이하, 상 전압(Vu)이라고도 한다) 및 중점 전압(Vcom)을 모니터하고, Vu>Vcom일 때 하이 레벨로 되는 역기 검출 신호(BEMF_EDGE)를 생성한다. 생성된 역기 검출 신호(BEMF_EDGE)는, 스위칭 제어 회로(30b), 윈도우 신호 생성 회로(40b), 펄스 신호 생성 회로(42b)로 출력된다.

펄스 신호 생성 회로(42b)는, 역기 검출 회로(20b)로부터 출력되는 역기 검출 신호(BEMF_EDGE)를 받아, 당해 역기 검출 신호(BEMF_EDGE)와 동기하고, 또한 주파수가 n배(n은 2이상의 정수)인 펄스 신호(PULSE)를 생성한다. 펄스 신호(PULSE)는, 정현파 신호 생성 회로(70) 및 윈도우 신호 생성 회로(40b)로 출력된다.

정현파 신호 생성 회로(70)는, 펄스 신호 생성 회로(42b)로부터의 펄스 신호(PULSE)를 받아, 당해 펄스 신호(PULSE)에 따라 정현파 형상의 제어 신호(CNT)를 출력한다. PWM 신호 생성 회로(80)는, 정현파 신호 생성 회로(70)로부터의 제어 신호(CNT)를, 모터(110)의 목표 토크를 지시하는 토크 신호(Strq)와 합성하여, 펄스폭 변조한 펄스폭 변조 신호(이하, PWM 신호(Spwm)라고 한다)를 생성한다.

스위칭 제어 회로(30b)는, 역기 검출 회로(20b)로부터 출력되는 역기 검출 신호(BEMF_EDGE)와, PWM 신호 생성 회로(80)로부터 출력되는 PWM 신호(Spwm)를 받는다. 스위칭 제어 회로(30b)는, 역기 검출 신호(BEMF_EDGE)에 의거하여, 복수의 스위칭 회로(10u, 10v, 10w)의 온 오프 상태의 시퀀스를 제어하여, 모터(110)의 코일(Lu, Lv, Lw)에 흐르는 전류를 조절한다. 또, 스위칭 제어 회로(30b)는, PWM 신호(Spwm)에 의거하여, 복수의 스위칭 회로(10u, 10v, 10w)에 포함되는 하이사이드 스위치 및 로우 사이드 스위치 중 적어도 하나를 스위칭 제어한다. 스위칭 제어 회로(30b)는, 구동 타이밍 생성 회로(32b) 및 구동 신호 합성 회로(34b)를 포함한다.

구동 타이밍 생성 회로(32b)에는, 역기 검출 신호(BEMF_EDGE)가 입력된다. 구동 타이밍 생성 회로(32b)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/6의 주기를 가지는 구동 신호(DRV)를 생성한다.

구동 신호 합성 회로(34b)는, 구동 신호(DRV)와, PWM 신호 생성 회로(80)로부터 출력되는 PWM 신호(Spwm)를 합성하여, 스위칭 회로(10u, 10v, 10w)로 출력한다.

윈도우 신호 생성 회로(40b)는, 역기 검출 회로(20b)에 의한 제로 크로스점의 검출에 앞서, 하이 레벨로 되는 윈도우 신호(WINDOW)를 출력한다. 윈도우 신호 생성 회로(40b)에는, 역기 검출 회로(20b)로부터의 역기 검출 신호(BEMF_EDGE)와, 펄스 신호 생성 회로(42b)로부터의 펄스 신호(PULSE)가 입력된다. 윈도우 신호 생성 회로(40b)는, 어느 역기 검출 신호(BEMF_EDGE)를 검출한 후, 펄스 신호(PULSE)를 m개(m은 m<n을 만족하는 정수) 검출하면, 하이 레벨로 되고, 그 후, 다음의 역기 검출 신호(BEMF_EDGE)를 검출하면, 로우 레벨로 되는 윈도우 신호(WINDOW)를 출력한다.

정수(m)는, 조절 가능한 것이 바람직하다. 예를 들어, 모터 구동 회로(100b)는, 정수(m)를 유지하기 위한 레지스터를 구비해도 되고, 외부로부터 정수(m)를 설정할 수 있도록 구성한다.

스위칭 제어 회로(30b)는, 윈도우 신호 생성 회로(40b)로부터의 윈도우 신호(WINDOW)를 받는다. 스위칭 제어 회로(30b)는, 윈도우 신호(WINDOW)가 하이 레벨인 기간, 역기 검출 회로(20b)에 의해 역기전압이 모니터되는 코일(Lu)에 접속되는 스위칭 회로(10u)의 스위칭을 정지하여, 하이임피던스 상태로 설정한다. 즉, 윈도우 신호(WINDOW)가 하이 레벨로 되는 기간은, 제로 크로스점의 검출을 위해서, 고의로 구동하지 않는 상이 설정된다. 본 실시의 형태에서는, 비구동 기간(Tp3)에 있어서, U상이 구동하지 않는 상으로 설정된다.

도 13은, 정현파 신호 생성 회로(70) 및 PWM 신호 생성 회로(80)의 구성을 나타내는 회로도이다. 정현파 신호 생성 회로(70)는, 정현파 패턴 메모리(72)를 포함한다. 정현파 패턴 메모리(72)에는, 정현파 형상의 제어 신호(CNT)가 디지털 값으로서 유지되어 있다. 정현파 신호 생성 회로(70)는, 정현파 형상의 제어 신 호(CNT)를 펄스 신호(PULSE)에 따라 순차적으로 읽어내 출력한다. 또한, 정현파 신호 생성 회로(70)는 제어 신호(CNT)를, 아날로그 값으로서 유지해도 된다.

PWM 신호 생성 회로(80)는, 합성부(82)와, 펄스폭 변조기(84)를 포함한다. 합성부(82)는, 정현파 신호 생성 회로(70)로부터 출력되는 제어 신호(CNT)와, 외부로부터의 토크 신호(Strq)를 곱하여 합성한다. 곱셈 결과는, 합성 신호(Scmb)로서 합성부(82)로부터 펄스폭 변조기(84)로 출력된다. 펄스폭 변조기(84)는, 합성부(82)로부터의 합성 신호(Scmb)를 소정의 주기 신호(Sosc)와 비교하여, PWM 신호(Spwm)를 생성한다. 주기 신호(Sosc)는, 신호 레벨이 삼각파 혹은 톱니파상으로 변화하는 주기적인 신호이다. 이와 같이 생성되는 PWM 신호(Spwm)의 펄스폭은, 합성 신호(Scmb)와 주기 신호(Sosc)의 대소 관계에 따라 변화한다.

도 14는, 펄스 신호 생성 회로(42b)의 구성을 나타내는 블록도이다. 펄스 신호 생성 회로(42b)는, 주파수 카운터(50b), 클록 신호 생성 회로(56b)를 구비한다.

주파수 카운터(50b)는, 역기 검출 신호(BEMF_EDGE)의 주파수, 즉 주기(Tp1)를 측정한다. 예를 들어, 주파수 카운터(50b)에는, 소정 주파수의 클록 신호(도시하지 않음)가 입력된다. 주파수 카운터(50b)는, 어느 역기 검출 신호(BEMF_EDGE)가 입력되고 나서, 다음의 역기 검출 신호(BEMF_EDGE)가 입력될 때까지의 기간에 입력된 클록 신호를 카운트하고, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)를 측정한다. 주파수 카운터(50b)는, 측정한 카운트 값(COUNT)을, 주파수 값으로서 순차적으로 출력한다.

클록 신호 생성 회로(56b)는, 주파수 카운터(50b)에 의해 측정된 주파수의 n배(n은 2이상의 정수)의 주파수의 펄스 신호(PULSE)를 생성한다. 즉, 펄스 신호(PULSE)의 주기(Tp2)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/n로 설정된다.

클록 신호 생성 회로(56b)는, 주파수 카운터(50b)에 의해 측정된 과거 K회분(K는 1이상의 정수)의 주파수 값(COUNT)을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정한다. 연산 대상으로 하는 주파수 값의 개수에 대응하는 정수(K)는, 조절 가능한 것이 바람직하다.

이 기능을 실현하기 위해서, 펄스 신호 생성 회로(42b)는, 클록 신호 생성 회로(56b)의 전단에, 기억부(52b), 연산부(54b)를 구비한다. 기억부(52b)는, 과거 L회(L은 L≥K를 만족하는 정수) 분의 주파수 값(COUNT)을 보유한다. 기억부(52b)는, 예를 들어, L단의 시프트 레지스터여도 된다. 연산부(54b)는, 기억부(52b)에 보유된 주파수 값에 의거해, 소정의 연산을 실행한다. 연산 처리는, 단순 평균이어도 되고, 가중 평균이어도 된다.

클록 신호 생성 회로(56b)는, 연산부(54b)의 연산 결과에 따른 주파수의 펄스 신호(PULSE)를 생성한다. 예를 들어, 연산부(54b)는, 기억부(52b)에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하고, 펄스 신호(PULSE)의 주파수를 결정한다. 연산 처리는, K개의 카운트 값을 단순 평균해도 되고, 가중 평균해도 된다. 정수(K)는, 상술과 같이, 가변이며, 외부로부터 설정 가능하게 구성되는 것이 바람직하다. K=1의 경우는, 직전의 역기 검출 신호(BEMF_EDGE)의 주 기(Tp1)에 따라, 펄스 신호(PULSE)의 주기(Tp2)가 설정된다.

도 15는, 윈도우 신호 생성 회로(40b)의 구성을 나타내는 회로도이다. 윈도우 신호 생성 회로(40b)는, 카운터(60b), 윈도우 신호 출력부(62b)를 포함하고, 역기 검출 회로(20b)로부터 출력되는 역기 검출 신호(BEMF_EDGE)와, 펄스 신호 생성 회로(42b)로부터 출력되는 펄스 신호(PULSE)가 입력된다.

카운터(60b)는, 어느 역기 검출 신호(BEMF_EDGE)를 검출한 후, 펄스 신호(PULSE)를 m개 카운트하면, 하이 레벨로 되는 오픈 에지 신호(OPEN_EDGE)를 출력한다. 윈도우 신호 출력부(62b)는, 카운터(60b)로부터 하이 레벨의 오픈 에지 신호(OPEN_EDGE)가 출력되면 하이 레벨로 되고, 그 후, 다음의 역기 검출 신호(BEMF_EDGE)를 검출하면, 로우 레벨로 되는 윈도우 신호(WINDOW)를 출력한다.

이상과 같이 구성된 모터 구동 회로(100b)의 동작을 설명한다. 도 16의 (a)∼(l)은, 실시의 형태에 관한 모터 구동 회로(100b)의 동작을 나타내는 타임 차트이다. 동 도면의 (a)∼(l)의 세로축 및 가로축은, 이해를 용이하게 하기 위해서 적절히 확대, 축소한 것이며, 또한 나타내는 각 파형도, 이해의 용이를 위해서 간략화되어 있다. 동 도면의 (a)∼(c)는, 스위칭 회로(10u, 10v, 1Ow)에 의해, U상, V상, W상의 코일(Lu, Lv, Lw)의 구동 상태를 나타내는 파형이다. 동 도면의 (d)는 역기 검출 회로(20b)에 의해 검출되는 역기 검출 신호(BEMF_EDGE)를, 동 도면의 (e)는 구동 타이밍 생성 회로(32b)에 의해 생성되는 구동 신호(DRV)를, 동 도면의 (f)는, 윈도우 신호 생성 회로(40b)에 의해 생성되는 윈도우 신호(WINDOW)를 나타낸다. 또한, 동 도면의 (g)∼(l)은, 스위칭 회로(10u∼10w)의, 하이사이드 스위치 및 로우사이드 스위치의 구동 신호(DRV_H, DRV_L)를 나타낸다.

도 16의 (a)∼(c)에 나타내는 바와 같이, 본 실시의 형태에서는, 정현파 형상의 제어 신호(CNT)를 이용하여, 구동 전류가 서로 120도 시프트된 정현파로 되도록 구동된다. 무엇보다 본 발명은 이에 한정되는 것이 아니라, 제어 신호(CNT)를 이용하여, 구동 전류가 아치 형상의 파형이 되도록 구동해도 된다. 본 실시의 형태에 있어서, 역기 검출 신호(BEMF_EDGE)는, 동 도면의 (d)에 나타내는 바와 같이 역기전압(Vu)이 중점 전압(Vcom)과 교차하는 제로 크로스점마다 생성된다.

구동 타이밍 생성 회로(32b)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)를 1/6배한 동 도면의 (e)에 나타내는 구동 신호(DRV)를 생성한다. 또, 펄스 신호 생성 회로(42b)는, 역기 검출 신호(BEMF_EDGE)와 동기하고, 주파수를 체배(遞倍)한 펄스 신호(PULSE)를 생성한다. 정현파 신호 생성 회로(70)는 펄스 신호(PULSE)에 따라, 정현파 형상의 제어 신호(CNT)를 생성한다. 따라서, 동 도면의 (a)∼(c)에 도시하는 바와 같이, 각 코일(Lu, Lv, Lw)에 흐르는 전류는, 역기 검출 신호(BEMF_EDGE)와 동기하여 제어되게 된다.

또한, 구동 신호(DRV)에는, 도시와 같이, 역기 검출 신호(BEMF_EDGE)에 대해 어느 지연(Td)이 주어져도 된다. 이 지연(Td)을 조절함으로써, 모터 구동이 최적화된다. 이 경우, 역기 검출 회로(20b)의 후단에, 지연 회로를 설치하면 된다.

구동 신호 합성 회로(34b)는, 구동 타이밍 생성 회로(32b)에 의해 생성된 구동 신호(DRV)에 의거해, 스위칭 회로(10u∼10w)의 온 오프를 제어하기 위한 구동 신호(DRV_H(U, V, W), DRV_L(U, V, W))를 생성한다. 이 구동 시퀀스는, 통전각 등에 따라 적절하게 설정된다.

도 16의 (g)에 나타내는 구동 신호(DRV_HU)는, 하이 레벨이 스위칭 회로(10u)의 하이사이드 스위치의 온 상태에, 로우 레벨이 오프 상태에 대응한다. 동 도면의 (g)∼(l)에 나타내는 구동 신호(DRV_H(V, W), DRV_L(U, V, W))에 대해서도 동일하다. 또한, 하이사이드 스위치, 혹은 로우사이드 스위치 중 적어도 한쪽의 온 상태는, 동 도면의 (a)∼(c)에 나타내는 구동 파형이 얻어지도록, PWM 신호(Spwm)에 의거해 제어된다.

동 도면의 (f)에 나타내는 윈도우 신호(WINDOW)는, 제로 크로스점이 발생하는 시각에 앞서, 윈도우 신호 생성 회로(40b)에 의해 하이 레벨로 된다. 구동 신호 합성 회로(34b)는, 윈도우 신호 생성 회로(40b)가 하이 레벨인 기간, 스위칭 회로(10u)에 출력하는 구동 신호(DRV_HU, DRV_LU)를 로우 레벨로 하고, 하이사이드 스위치 및 로우 사이드 스위치를 오프하여, 하이임피던스 상태로 한다. 동 도면의 (g), (j)에, 제로 크로스점의 검출을 위해서, 하이임피던스 상태로 설정되는 기간을 사선으로 표시한다. 윈도우 신호(WINDOW)가 하이 레벨로 되고, 코일(Lu)의 일단이 하이임피던스 상태로 설정되면, 제로 크로스점의 검출이 가능해지고, 역기 검출 신호(BEMF_EDGE)가 생성된다. 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 윈도우 신호 생성 회로(40b)는, 윈도우 신호(WINDOW)를 로우 레벨로 한다. 동 도면의 (a)에 나타내는 바와 같이, 스위칭 회로(10)가 하이임피던스로 설정되면, 코일 전류는 불연속으로 된다.

도 17의 (a)∼(e)는, 윈도우 신호(WlNDOW) 및 정현파 형상의 제어 신호(CNT) 가 생성되는 모습을 나타내는 타임 차트이다. 동 도면의 (a)는, 역기 검출 신호(BEMF_EDGE)를, 동 도면의 (b)는, 펄스 신호 생성 회로(42b)에 의해 생성되는 펄스 신호(PULSE)를, 동 도면의 (c)는, 카운터(60b)에 의해 생성되는 오픈 에지 신호(OPEN_EDGE)를, 동 도면의 (d)는, 윈도우 신호(WINDOW)를, 동 도면의 (e)는 정현파 신호 생성 회로(70)에 의해 생성되는 제어 신호(CNT)를 나타낸다.

역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 도 14의 주파수 카운터(50b)는, 카운트를 개시하고, 다음에 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되는 시각까지 카운트한 카운트 값(COUNT)을, 기억부(52b)에 출력한다. 기억부(52b)에는, 적어도 과거 1회분의 카운트 값(COUNT)이 보유된다. 주파수 카운터(50b)의 카운트에 이용한 클록의 주기를 Tck로 하면, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)는, Tck×COUNT로 된다. 연산부(54b)는, 과거 K회분의 카운트 값을 이용하여, 펄스 신호(PULSE)의 주기(Tp2)를 Tp2=Tp1/n으로 되도록 결정한다. 그 결과, 도 16의 (b)에 나타내는 바와 같이, 펄스 신호 생성 회로(42b)로부터 출력되는 펄스 신호(PULSE)의 주기(Tp2)는, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)의 1/n로 된다.

도 15의 카운터(60b)는, 시각(tO)에, 어느 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되면, 펄스 신호 생성 회로(42b)로부터의 펄스 신호(PULSE)의 카운트를 개시한다. 시각(t1)에, 카운터(60b)는, m개의 펄스 신호(PULSE)를 카운트하면, 도 17의 (c)에 나타내는 바와 같이, 하이 레벨의 오픈 에지 신호(OPEN_EDGE)를 출력한다.

윈도우 신호 출력부(62b)는, 시각(t1)에 오픈 에지 신호(OPEN_EDGE)가 하이 레벨로 되고 나서, 다음에 역기 검출 신호(BEMF_EDGE)가 하이 레벨로 되는 시각(t2)까지의 기간, 윈도우 신호(WINDOW)를 하이 레벨로 한다.

또, 도 17의 (e)에 도시하는 바와 같이, 정현파 신호 생성 회로(70)는 펄스 신호(PULSE)에 따라, 정현파 형상의 제어 신호(CNT)를 출력한다. 이렇게 하여 생성된 제어 신호(CNT)가, PWM 신호 생성 회로(80)에 있어서 펄스폭 변조되어, 스위칭 회로(10u, 10v, 10w)를 통해 코일(Lu, Lv, Lw)로 공급된다.

이와 같이, 본 실시의 형태에 관한 모터 구동 회로(100b)에서는, 역기 검출 신호(BEMF_EDGE)와 동기한 펄스 신호(PULSE)를 생성하고, 이 펄스 신호(PULSE)에 의거해, 코일(Lu, Lv, Lw)에 공급하는 전력을 PWM 제어한다. 정현파 신호 생성 회로(70)는, 펄스 신호(PULSE)에 따라, 정현파 형상의 제어 신호(CNT)를 생성하기 때문에, 제어 신호(CNT)의 주파수를, 모터의 회전수에 비례시킬 수 있다. 그 결과, 모터(110)의 로터의 위치에 따라, 정현파 형상의 전력을 코일에 공급할 수 있으므로, 안정된 정현파 구동이 실현되어, 모터(110)를 안정되게 원하는 토크로 회전시킬 수 있다.

이와 같이, 본 실시의 형태에 관한 모터 구동 회로(100b)에서는, 제로 크로스점의 검출에 앞서, 역기 검출 회로(20b)로부터 출력되는 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 소정의 계수(1-m/n)를 곱한 기간, 하이 레벨로 되는 윈도우 신호(WINDOW)를 생성하고, 이 윈도우 신호(WINDOW)가 하이 레벨로 되는 기간을, 제로 크로스점 검출용의 비구동 기간(Tp3)으로 설정한다. 그 결과, 비구동 기 간(Tp3)을, 모터의 회전수에 따라 적응적으로 설정할 수 있다. 또한, 종래와 같이 비구동 기간을 고정한 경우에는, 미리 긴 비구동 시간을 설정할 필요가 있는데, 본 실시의 형태에 의하면, 필요 이상으로 길게 설정할 필요가 없어지므로, 모터의 구동 전류를 원활하게 할 수 있어, 모터로부터 발생하는 소음을 저감시킬 수 있다.

본 실시의 형태에 있어서, 윈도우 신호(WINDOW)는, 제어 신호(CNT)의 생성에 사용되는 펄스 신호(PULSE)와 공통의 신호로 되어 있다. 따라서, 윈도우 신호(WlNDOW)가 하이 레벨로 되는 타이밍과, 정현파 형상의 제어 신호(CNT)의 레벨이 0이 되는 타이밍을 일치시킬 수 있으므로, 제로 크로스점을 보다 정확하게 검출할 수 있게 된다.

또한, 윈도우 신호 생성 회로(40b)는, 어느 역기 검출 신호(BEMF_EDGE)가 출력되고 나서, 역기 검출 신호(BEMF_EDGE)의 주기(Tp1)에 계수(1-m/n)를 곱한 기간(Tp2×m)의 경과 후에, 윈도우 신호(WINDOW)를 하이 레벨로 하고, 그 후, 역기 검출 회로(20b)로부터, 다음의 역기 검출 신호(BEMF_EDGE)가 출력된 것을 계기로 하여, 윈도우 신호(WINDOW)를 로우 레벨로 했다. 그 결과, 스위칭 회로(10u)를 하이임피던스 상태로 하는 타이밍을, 제로 크로스점의 검출에 앞서, 확실히 설정할 수 있다.

또한, 실시의 형태에서는, 윈도우 신호 생성 회로(40b)에 있어서, 카운트할 펄스 신호(PULSE)의 개수(m)를 조절 가능하게 했다. 그 결과, 비구동 기간(Tp3)의 길이를, 구동 대상의 모터의 종류 등에 따라 변경할 수 있어서 안정된 모터 구동이 실현된다.

또한, 실시의 형태에서는, 펄스 신호 생성 회로(42b)에 있어서, 정수(K)를 조절 가능하게 했다. 그 결과, 정수(K)를 작게 설정한 경우에는, 귀환 루프의 이득이 올라가기 때문에, 모터의 회전수의 변동에 대한 추종성을 높게 설정할 수 있고, 반대로, K를 크게 설정한 경우에는, 귀환 루프의 이득이 내려가기 때문에, 루프의 안정도를 높일 수 있다. 따라서, 모터의 종류나, 회전수, 구동 방식에 따라, K의 값을 설정함으로써, 최적의 모터 구동을 실현할 수 있다.

다음에, 본 실시의 형태에 관한 모터 구동 회로(100b)의 어플리케이션의 예에 대해서 설명한다. 도 6은, 도 12의 모터 구동 회로(100b)를 탑재한 디스크 장치(200)의 구성을 도시하는 블록도이다. 디스크 장치(200)는, CD나 DVD 등의 광 디스크에 대해서 기록, 재생 처리를 행하는 유닛이며, CD 플레이어나 DVD 플레이어, 퍼스널 컴퓨터 등의 전자 기기에 탑재된다. 디스크 장치(200)는 픽업(210), 신호 처리부(212), 디스크(214), 모터(110), 모터 구동 회로(100b)를 포함한다.

픽업(210)은, 디스크(214)에 레이저를 조사하여 원하는 데이터를 기입, 혹은, 반사한 광을 읽어들임으로써 디스크(214)에 기입된 데이터를 읽어낸다. 신호 처리부(212)는, 픽업(210)에 의해 읽고 쓰는 데이터에 대해서 증폭 처리, A/D 변환 혹은 D/A 변환 등 필요한 신호 처리를 행한다. 모터(110)는 디스크(214)를 회전시키기 위해 설치된 스핀들 모터이다. 도 6에 나타내는 디스크 장치(200)는, 특히 소형화가 요구되므로, 모터(110)로서 홀 소자 등을 이용하지 않는 센서리스 타입이 이용된다. 본 실시의 형태에 관한 모터 구동 회로(100b)는, 이러한 센서리스의 스핀들 모터를 안정되게 구동시키기 때문에 적합하게 이용할 수 있다.

이상, 본 발명을 실시의 형태를 기초로 설명했다. 이 실시의 형태는 예시이며, 이들 각 구성 요소나 각 처리 공정의 조합에 다양한 변형예가 가능한 것, 또 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다.

제1의 실시의 형태에서는, 3상 모터를 구동하는 경우에 대해 설명했는데, 본 발명은 3상 이외의 센서리스 모터의 구동에도 적합하게 이용할 수 있다. 예를 들어, 5상 모터여도 된다. 또, 제1의 실시의 형태에서는, U상의 역기전압(Vu)을 중점 전압(Vcom)과 비교해 제로 크로스점의 검출을 행하는 경우에 대해서 설명했는데, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, U상, V상, W상의 각각에 역기 검출 회로(20a)를 설치하고, 역기 검출 신호(BEMF_EDGE)를 생성해도 된다.

또, 제1의 실시의 형태에서는, 상 전압(Vu)이 상승하는 과정에 있어서, Vu>Vcom으로 되는 상태를 검출함으로써 제로 크로스점을 검출했는데, 본 발명은 이에 한정되지 않고, 역기 검출 회로(20a)는, 상 전압(Vu)이 하강하는 과정에 있어서, Vu<Vcom로 되는 상태를 검출함으로써, 제로 크로스점을 검출해도 된다.

제1의 실시의 형태에서는, PWM 신호(Spwm)의 네거티브 에지를 제로 크로스점의 검출 타이밍으로 설정했는데, 본 발명은 이에 한정되지 않고, 역기 검출 회로(20a)는, 펄스 변조 신호와 동기하여 규정한 시각을, 검출 타이밍으로 설정하면 된다. 예를 들어, 역기 검출 회로(20a)는, 포지티브 에지로부터 소정의 시간 경과 후의 시각을, 검출 타이밍으로서 설정해도 된다. 이 경우, 소정의 시간을 조절함으로써, 적절한 제로 크로스점의 검출이 가능해진다.

또, 제1의 실시의 형태에서는, 180도 통전의 PWM 방식에 의해 모터를 구동하 는 경우에 대해서 설명했는데, 본 발명은 이에 한정되는 것이 아니라, 폭넓게 펄스 변조 방식을 채용하는 모터 구동 회로에 사용할 수 있다.

제2의 실시의 형태에서는, 3상 모터를 구동하는 경우에 대해 설명했는데, 본 발명은 3상 이외의 센서리스 모터의 구동에도 적합하게 이용할 수 있다. 예를 들어, 5상 모터여도 된다. 또, 제2의 실시의 형태에서는, U상의 역기전압(Vu)을 중점 전압(Vcom)과 비교하여 제로 크로스점의 검출을 행하는 경우에 대해서 설명했는데, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, U상, V상, W상의 각각에 역기 검출 회로(20a)를 설치하고, 역기 검출 신호(BEMF_EDGE)를 생성해도 된다.

또, 제2의 실시의 형태에서는, 상 전압(Vu)이 상승하는 과정에 있어서, Vu>Vcom로 되는 상태를 검출함으로써 제로 크로스점을 검출했는데, 본 발명은 이에 한정되는 것이 아니며, 역기 검출 회로(20a)는, 상 전압(Vu)이 하강하는 과정에 있어서, Vu<Vcom로 되는 상태를 검출함으로써, 제로 크로스점을 검출해도 된다.

제2의 실시의 형태에서는, PWM 신호(Spwm)의 네거티브 에지를 제로 크로스점의 검출 타이밍으로 설정했는데, 본 발명은 이에 한정되지 않고, 역기 검출 회로(20a)는, 펄스 변조 신호와 동기하여 규정한 시각을, 검출 타이밍으로 설정하면 된다. 예를 들어, 역기 검출 회로(20a)는, 포지티브 에지로부터 소정의 시간 경과후의 시각을, 검출 타이밍으로서 설정해도 된다. 이 경우, 소정의 시간을 조절함으로써, 적절한 제로 크로스점의 검출이 가능해진다.

또, 제2의 실시의 형태에서는, 180도 통전의 PWM 방식에 의해 모터를 구동하는 경우에 대해 설명했는데, 본 발명은 이에 한정되는 것이 아니라, 폭넓게 펄스 변조 방식을 채용하는 모터 구동 회로에 사용할 수 있다.

제3의 실시의 형태에서는, 3상 모터를 구동하는 경우에 대해 설명했는데, 본 발명은 3상 이외의 센서리스 모터의 구동에도 적합하게 이용할 수 있다. 예를 들어, 5상 모터여도 된다. 또, 실시의 형태에서는, U상의 역기전압(Vu)을 중점 전압(Vcom)과 비교하여 제로 크로스점의 검출을 행하고, 또한 비구동 기간에 있어서, U상의 스위칭 회로(10u)를 하이임피던스로 하는 경우에 대해 설명했는데, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, U상, V상, W상의 각각에 역기 검출 회로(20b)를 설치하고, 역기 검출 신호(BEMF_EDGE)를 생성하여, 각각의 제로 크로스점의 검출에 앞서, 비구동 기간을 설정해도 된다. 이 경우에도, 역기 검출 신호(BEMF_EDGE)와 동기하고, 또한 체배된 펄스 신호(PULSE)를 생성함으로써, 본 발명의 효과를 얻을 수 있다.

각 실시의 형태에서 설명한 신호의 하이 레벨, 로우 레벨의 논리 설정은 일례이며, 논리 회로 블록의 구성에는 다양한 변형예를 생각할 수 있고, 이러한 변형예도 본 발명의 범위에 포함된다.

실시의 형태에 의거해, 본 발명을 설명했는데, 실시의 형태는, 본 발명의 원리, 응용을 나타내는데 불구하고, 실시의 형태에는, 청구의 범위에 규정된 본 발명의 사상을 이탈하지 않는 범위에 있어서, 많은 변형예나 배치의 변경이 가능하다.

본 발명은, 모터의 구동에 이용할 수 있다.

Claims (39)

  1. 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로로서,
    상기 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와,
    상기 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하여, 역기 검출 신호를 출력하는 역기 검출 회로와,
    상기 역기 검출 회로로부터 출력되는 역기 검출 신호에 의거해, 상기 복수의 스위칭 회로의 스위칭 상태를 제어하고, 상기 다상 모터의 코일에 흐르는 전류를 조절하는 스위칭 제어 회로와,
    상기 역기 검출 회로에 의한 제로 크로스점의 검출에 앞서, 상기 역기 검출 회로로부터 출력되는 역기 검출 신호의 주기에 소정의 계수α(α는, 0<α<1을 만족하는 실수)를 곱한 기간, 제1 레벨이 되는 윈도우 신호를 출력하는 윈도우 생성 회로를 구비하고,
    상기 스위칭 제어 회로는, 상기 윈도우 생성 회로로부터의 윈도우 신호가, 상기 소정 레벨인 기간, 상기 스위칭 회로의 스위칭을 정지하고, 상기 스위칭 회로를 하이임피던스 상태로 설정하고,
    상기 윈도우 생성 회로는, 상기 역기 검출 신호가 출력되고 나서 상기 역기 검출 신호의 주기에 기초하는 기간을 경과한 후, 상기 제1 레벨이 되는 윈도우 신호를 출력하는 것을 특징으로 하는 모터 구동 회로.
  2. 청구항 1에 있어서,
    상기 윈도우 생성 회로는,
    상기 역기 검출 회로로부터, 어느 역기 검출 신호가 출력되고 나서, 상기 역기 검출 신호의 주기에 계수(1-α)를 곱한 기간의 경과 후에, 상기 윈도우 신호를 상기 제1 레벨로 하고,
    그 후, 상기 역기 검출 회로로부터, 다음의 역기 검출 신호가 출력된 것을 계기로 하여, 상기 윈도우 신호를, 상기 제1 레벨과 다른 제2 레벨로 하는 것을 특징으로 하는 모터 구동 회로.
  3. 청구항 2에 있어서,
    상기 윈도우 생성 회로는,
    상기 역기 검출 회로로부터 출력되는 상기 역기 검출 신호를 받아, 당해 역기 검출 신호의 n배(n은 2이상의 정수)의 주파수의 펄스 신호를 생성하는 펄스 신호 생성 회로와,
    상기 역기 검출 회로로부터의 상기 역기 검출 신호와, 상기 펄스 신호 생성 회로로부터의 상기 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 상기 펄스 신호를 m개(m은 m<n을 만족하는 정수) 검출하면, 상기 윈도우 신호를 상기 제1 레벨로 하고, 그 후, 다음의 역기 검출 신호를 검출하면, 상기 윈도우 신호를 상기 제1 레벨과 다른 제2 레벨로 하는 타이밍 설정부를 포함하는 것을 특징으로 하는 모터 구동 회로.
  4. 청구항 3에 있어서,
    상기 타이밍 설정부는, 상기 정수(m)의 조절 수단을 구비하는 것을 특징으로 하는 모터 구동 회로.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 펄스 신호 생성 회로는,
    상기 역기 검출 신호의 주파수를 측정하는 주파수 카운터와,
    상기 주파수 카운터에 의해 측정된 주파수의 n배(n은 2이상의 정수)의 주파수의 펄스 신호를 생성하는 클록 신호 생성부를 포함하는 것을 특징으로 하는 모터 구동 회로.
  6. 청구항 5에 있어서,
    상기 클록 신호 생성부는,
    상기 주파수 카운터에 의해 측정된 과거 K회분(K는 1이상의 정수)의 주파수 값을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정하는 것을 특징으로 하는 모터 구동 회로.
  7. 청구항 6에 있어서,
    상기 클록 신호 생성부는, 상기 정수(K)의 조절 수단을 구비하는 것을 특징으로 하는 모터 구동 회로.
  8. 청구항 6에 있어서,
    상기 펄스 신호 생성 회로는,
    과거 L회(L은 L≥K를 만족하는 정수)분의 주파수 값을 보유하는 기억부와,
    상기 기억부에 보유된 주파수 값에 의거해, 상기 소정의 연산을 실행하는 연산부를 더 포함하고,
    상기 클록 신호 생성부는, 상기 연산부의 연산 결과에 따른 주파수의 펄스 신호를 생성하는 것을 특징으로 하는 모터 구동 회로.
  9. 청구항 8에 있어서,
    상기 기억부는, L단의 시프트 레지스터인 것을 특징으로 하는 모터 구동 회로.
  10. 청구항 8에 있어서,
    상기 연산부는, 상기 기억부에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하고, 상기 펄스 신호의 주파수를 결정하는 것을 특징으로 하는 모터 구동 회로.
  11. 청구항 3에 있어서,
    상기 타이밍 설정부는,
    상기 역기 검출 회로로부터 출력되는 역기 검출 신호와, 상기 펄스 신호 생성 회로로부터 출력되는 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 상기 펄스 신호를 m개 카운트하면, 제1 레벨이 되는 오픈 에지 신호를 출력하는 카운터와,
    상기 카운터로부터 상기 제1 레벨의 오픈 에지 신호가 출력되면 상기 제1 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 상기 제1 레벨과 다른 제2 레벨로 되는 윈도우 신호를 출력하는 윈도우 신호 출력부를 포함하는 것을 특징으로 하는 모터 구동 회로.
  12. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    1개의 반도체 기판 상에 일체 집적화된 것을 특징으로 하는 모터 구동 회로.
  13. 디스크를 회전시키는 스핀들 모터와,
    상기 스핀들 모터를 구동하는 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 모터 구동 회로를 구비하는 것을 특징으로 하는 디스크 장치.
  14. 삭제
  15. 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로로서,
    상기 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와,
    적어도 상기 다상 모터의 목표 토크에 따라, 듀티비가 변화하는 펄스 변조 신호를 생성하는 펄스 변조 신호 생성 회로와,
    상기 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 역기 검출 신호를 출력하는 역기 검출 회로와,
    상기 펄스 변조 신호 생성 회로로부터의 상기 펄스 변조 신호와, 상기 역기 검출 회로로부터의 상기 역기 검출 신호를 받아, 상기 역기 검출 신호에 의거하여, 상기 복수의 스위칭 회로의 온 오프 상태의 시퀀스를 제어함과 더불어, 상기 펄스 변조 신호에 의거해, 상기 복수의 스위칭 회로에 포함되는 하이사이드 스위치 및 로우사이드 스위치 중 적어도 한쪽을 스위칭 제어하는 스위칭 제어 회로를 구비하 고,
    상기 역기 검출 회로는, 상기 펄스 변조 신호 생성 회로로부터의 상기 펄스 변조 신호에 의거해 검출 타이밍을 설정하고, 설정한 검출 타이밍에 있어서, 상기 역기전압과 상기 중점 전압의 비교 결과가 소정의 조건을 만족할 때, 소정 레벨의 상기 역기 검출 신호를 출력하는 것을 특징으로 하는 모터 구동 회로.
  16. 청구항 15에 있어서,
    상기 역기 검출 회로는, 상기 펄스 변조 신호의 레벨 천이의 타이밍에 의거해, 상기 검출 타이밍을 설정하는 것을 특징으로 하는 모터 구동 회로.
  17. 청구항 16에 있어서,
    상기 역기 검출 회로는, 상기 펄스 변조 신호의 레벨이, 상기 복수의 스위칭 회로에 포함되는 스위치의 온에 대응한 레벨로부터 오프에 대응한 레벨로 천이하는 타이밍을, 상기 검출 타이밍으로 설정하는 것을 특징으로 하는 모터 구동 회로.
  18. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    상기 역기 검출 회로는, 상기 검출 타이밍에 있어서, 상기 역기전압과 상기 중점 전압의 대소 관계가 소정의 조건을 만족할 때, 상기 역기 검출 신호를 출력하는 것을 특징으로 하는 모터 구동 회로.
  19. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    상기 역기 검출 회로는,
    상기 역기전압을 상기 중점 전압과 비교하는 콤퍼레이터와,
    상기 콤퍼레이터의 출력 신호를 받아, 상기 검출 타이밍에 있어서의 값을 출력하는 비교치 출력부를 포함하는 것을 특징으로 하는 모터 구동 회로.
  20. 청구항 19에 있어서,
    상기 비교치 출력부는, 상기 펄스 변조 신호에 따라 상기 콤퍼레이터의 출력 신호를 래치하는 래치 회로인 것을 특징으로 하는 모터 구동 회로.
  21. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    1개의 반도체 기판 상에 일체 집적화된 것을 특징으로 하는 모터 구동 회로.
  22. 디스크를 회전시키는 스핀들 모터와,
    상기 스핀들 모터를 구동하는 청구항 15 내지 청구항 17 중 어느 한 항에 기재된 모터 구동 회로를 구비하는 것을 특징으로 하는 디스크 장치.
  23. 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 방법으로서,
    적어도 상기 다상 모터의 목표 토크에 따라, 듀티비가 변화하는 펄스 변조 신호를 생성하는 단계와,
    상기 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 생성하는 역기 검출 단계와,
    상기 역기 검출 신호에 의거해, 구동 대상이 되는 코일의 시퀀스를 제어함과 더불어, 상기 펄스 변조 신호에 의거해, 상기 구동 대상이 되는 코일에 하이 레벨 또는 로우 레벨의 스위칭 신호를 인가하는 단계를 구비하고,
    상기 역기 검출 단계는, 상기 펄스 변조 신호에 의거하여 검출 타이밍을 설정하고, 설정한 검출 타이밍에 있어서, 상기 역기전압과 상기 중점 전압의 비교 결과가 소정의 조건을 만족할 때, 상기 역기 검출 신호를 상기 소정 레벨로 하는 것을 특징으로 하는 모터 구동 방법.
  24. 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 회로로서,
    상기 다상 모터의 코일마다 설치되고, 접속된 코일의 일단에, 하이 레벨 또는 로우 레벨의 전압을 인가하는 복수의 스위칭 회로와,
    상기 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 출력하는 역기 검출 회로와,
    상기 역기 검출 신호를 받아, 당해 역기 검출 신호와 동기하고, 또한 주파수가 상기 역기 검출 신호의 n배(n은 2이상의 정수)로 되는 펄스 신호를 생성하는 펄스 신호 생성 회로와,
    상기 펄스 신호 생성 회로로부터의 상기 펄스 신호를 받아, 당해 펄스 신호에 따라 정현파 형상의 제어 신호를 출력하는 정현파 신호 생성 회로와,
    상기 정현파 신호 생성 회로로부터의 상기 제어 신호를, 상기 다상 모터의 목표 토크를 지시하는 토크 신호와 합성하고, 펄스 변조한 펄스 변조 신호를 생성하는 펄스 변조 신호 생성 회로와,
    상기 역기 검출 회로로부터의 상기 역기 검출 신호와, 상기 펄스 변조 신호 생성 회로로부터의 상기 펄스 변조 신호를 받아, 상기 역기 검출 신호에 의거해, 상기 복수의 스위칭 회로의 온 오프 상태의 시퀀스를 제어함과 더불어, 상기 펄스 변조 신호에 의거해, 상기 복수의 스위칭 회로에 포함되는 하이사이드 스위치 및 로우 사이드 스위치 중 적어도 한쪽을 스위칭 제어하는 스위칭 제어 회로를 구비하는 것을 특징으로 하는 모터 구동 회로.
  25. 청구항 24에 있어서,
    상기 정현파 신호 생성 회로는, 상기 정현파 형상의 제어 신호를 보유하는 기억부를 포함하고, 상기 정현파 형상의 제어 신호를 상기 펄스 신호에 따라 순차적으로 읽어내 출력하는 것을 특징으로 하는 모터 구동 회로.
  26. 청구항 24 또는 청구항 25에 있어서,
    상기 펄스 변조 신호 생성 회로는,
    상기 제어 신호와, 상기 토크 신호를 곱셈에 의해 합성한 합성 신호를 출력 하는 합성부와,
    상기 합성부로부터의 상기 합성 신호를 소정의 주기 신호와 비교하여, 대소 관계에 따라 듀티비가 변화하는 상기 펄스 변조 신호를 생성하는 펄스 변조기를 포함하는 것을 특징으로 하는 모터 구동 회로.
  27. 청구항 24 또는 청구항 25에 있어서,
    상기 펄스 신호 생성 회로는,
    상기 역기 검출 신호의 주파수를 측정하는 주파수 카운터와,
    상기 주파수 카운터에 의해 측정된 주파수의 n배(n은 2이상의 정수)의 주파수의 펄스 신호를 생성하는 클록 신호 생성 회로를 포함하는 것을 특징으로 하는 모터 구동 회로.
  28. 청구항 27에 있어서,
    상기 클록 신호 생성 회로는,
    상기 주파수 카운터에 의해 측정된 과거 K회분(K는 1이상의 정수)의 주파수 값을 연산하고, 연산의 결과에 따라, 생성해야 할 펄스 신호의 주파수를 설정하는 것을 특징으로 하는 모터 구동 회로.
  29. 청구항 28에 있어서,
    상기 클록 신호 생성 회로는, 상기 정수(K)의 조절 수단을 구비하는 것을 특 징으로 하는 모터 구동 회로.
  30. 청구항 28에 있어서,
    상기 펄스 신호 생성 회로는,
    과거 L회(L은 L≥K를 만족하는 정수)분의 주파수 값을 보유하는 기억부와,
    상기 기억부에 보유된 주파수 값에 의거해, 소정의 연산을 실행하는 연산부를 더 포함하고,
    상기 클록 신호 생성 회로는, 상기 연산부의 연산 결과에 따른 주파수의 펄스 신호를 생성하는 것을 특징으로 하는 모터 구동 회로.
  31. 청구항 30에 있어서,
    상기 기억부는, L단의 시프트 레지스터인 것을 특징으로 하는 모터 구동 회로.
  32. 청구항 30에 있어서,
    상기 연산부는, 상기 기억부에 보유된 L회분의 주파수 값 중, 최신의 K회의 주파수 값을 연산하고, 상기 펄스 신호의 주파수를 결정하는 것을 특징으로 하는 모터 구동 회로.
  33. 청구항 24 또는 청구항 25에 있어서,
    상기 역기 검출 회로로부터의 상기 역기 검출 신호와, 상기 펄스 신호 생성 회로로부터의 상기 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 상기 펄스 신호를 m개(m은 m<n을 만족하는 정수) 검출하면, 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 상기 소정 레벨과 다른 레벨로 되는 윈도우 신호를 출력하는 윈도우 신호 생성 회로를 더 구비하고,
    상기 스위칭 제어 회로는, 상기 윈도우 신호 생성 회로로부터의 상기 윈도우 신호를 받아, 당해 윈도우 신호가 상기 소정 레벨인 기간, 상기 역기 검출 회로에 의해 역기전압이 모니터되는 코일에 접속되는 상기 스위칭 회로의 스위칭을 정지하고, 하이임피던스 상태로 설정하는 것을 특징으로 하는 모터 구동 회로.
  34. 청구항 33에 있어서,
    상기 윈도우 신호 생성 회로는, 상기 정수(m)의 조절 수단을 구비하는 것을 특징으로 하는 모터 구동 회로.
  35. 청구항 33에 있어서,
    상기 윈도우 신호 생성 회로는,
    상기 역기 검출 회로로부터의 상기 역기 검출 신호와, 상기 펄스 신호 생성 회로로부터의 상기 펄스 신호를 받아, 어느 역기 검출 신호를 검출한 후, 상기 펄스 신호를 m개 카운트 하면, 소정 레벨로 되는 오픈 에지 신호를 출력하는 카운터와,
    상기 카운터로부터 상기 소정 레벨의 오픈 에지 신호가 출력되면 상기 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 상기 소정 레벨과 다른 레벨로 되는 윈도우 신호를 출력하는 윈도우 신호 출력부를 포함하는 것을 특징으로 하는 모터 구동 회로.
  36. 청구항 24 또는 청구항 25에 있어서,
    1개의 반도체 기판 상에 일체 집적화된 것을 특징으로 하는 모터 구동 회로.
  37. 디스크를 회전시키는 스핀들 모터와,
    상기 스핀들 모터를 구동하는 청구항 24 또는 청구항 25에 기재된 모터 구동 회로를 구비하는 것을 특징으로 하는 디스크 장치.
  38. 다상 모터에 구동 전류를 공급하여 구동하는 모터 구동 방법으로서,
    상기 다상 모터의 적어도 1개의 코일에 발생하는 역기전압을, 코일의 중점 전압과 비교하여 제로 크로스점을 검출하고, 소정 레벨의 역기 검출 신호를 생성하는 단계와,
    상기 역기 검출 신호와 동기하고, 또한 주파수가 상기 역기 검출 신호의 n배(n은 2이상의 정수)로 되는 펄스 신호를 생성하는 단계와,
    상기 펄스 신호에 따라 정현파 형상의 제어 신호를 생성하는 단계와,
    상기 제어 신호를, 상기 다상 모터의 목표 토크를 지시하는 토크 신호와 합 성하고, 펄스 변조한 펄스 변조 신호를 생성하는 단계와,
    상기 역기 검출 신호에 의거하여, 구동 대상이 되는 코일의 시퀀스를 제어함과 더불어, 상기 펄스 변조 신호에 의거하여, 상기 구동 대상이 되는 코일에 하이 레벨 또는 로우 레벨의 스위칭 신호를 인가하는 단계를 구비하는 것을 특징으로 하는 모터 구동 방법.
  39. 청구항 38항에 있어서,
    어느 역기 검출 신호를 검출한 후, 상기 펄스 신호를 m개(m은, m<n을 만족하는 정수) 검출하면, 소정 레벨로 되고, 그 후, 다음의 역기 검출 신호를 검출하면, 상기 소정 레벨과 다른 레벨로 되는 윈도우 신호를 생성하는 단계와,
    상기 윈도우 신호가 상기 소정 레벨인 기간, 제로 크로스점의 검출을 위해 역기전압이 모니터되는 코일에 접속되는 스위칭 회로를 하이임피던스 상태로 설정하는 단계를 더 구비하는 것을 특징으로 하는 모터 구동 방법.
KR20087025392A 2006-03-29 2007-03-16 모터 구동 회로, 방법 및 이를 이용한 디스크 장치 KR101322985B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006092322A JP4880339B2 (ja) 2006-03-29 2006-03-29 モータ駆動回路および方法ならびにそれを用いたディスク装置
JPJP-P-2006-092322 2006-03-29
JP2006092326A JP4880340B2 (ja) 2006-03-29 2006-03-29 モータ駆動回路および方法ならびにそれを用いたディスク装置
JPJP-P-2006-092326 2006-03-29
JPJP-P-2006-103466 2006-04-04
JP2006103466A JP4896568B2 (ja) 2006-04-04 2006-04-04 モータ駆動回路、方法およびそれらを用いたディスク装置
PCT/JP2007/000245 WO2007122784A1 (ja) 2006-03-29 2007-03-16 モータ駆動回路および方法ならびにそれを用いたディスク装置

Publications (2)

Publication Number Publication Date
KR20080110627A KR20080110627A (ko) 2008-12-18
KR101322985B1 true KR101322985B1 (ko) 2013-10-29

Family

ID=38624706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20087025392A KR101322985B1 (ko) 2006-03-29 2007-03-16 모터 구동 회로, 방법 및 이를 이용한 디스크 장치

Country Status (4)

Country Link
US (1) US8093847B2 (ko)
EP (1) EP2003772A2 (ko)
KR (1) KR101322985B1 (ko)
WO (1) WO2007122784A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4452306B2 (ja) * 2007-12-26 2010-04-21 シャープ株式会社 パルス信号遅延回路及びled駆動回路
JP5566044B2 (ja) * 2008-05-22 2014-08-06 ローム株式会社 モータ駆動回路および駆動方法、および波形データの生成方法、それらを利用したハードディスク装置
US8269444B2 (en) * 2010-04-06 2012-09-18 Inergy Technology Inc. System and method for controlling sensorless motor
TWI418135B (zh) * 2011-02-09 2013-12-01 Delta Electronics Inc 馬達控制方法與系統及其中之數位信號處理器
US20120249034A1 (en) * 2011-03-30 2012-10-04 Pratt & Whitney Canada Corp. Position sensing circuit for brushless motors
KR101358263B1 (ko) * 2012-04-23 2014-02-06 주식회사 동운아나텍 보이스 코일 모터 구동장치와 이를 포함하는 단말장치 및 그 오류 검출방법
KR101496811B1 (ko) * 2012-11-26 2015-02-27 삼성전기주식회사 역기전력 검출 회로 및 그를 이용한 모터 구동 제어 장치, 모터 구동 제어 방법
KR101388716B1 (ko) * 2012-11-30 2014-04-25 삼성전기주식회사 모터 구동 제어 장치, 모터 구동 제어 방법 및 그를 이용한 모터
KR101496809B1 (ko) * 2012-11-30 2015-02-27 삼성전기주식회사 모터 구동 제어 장치, 모터 구동 제어 방법 및 그를 이용한 모터
KR101397875B1 (ko) * 2012-12-18 2014-05-20 삼성전기주식회사 모터 구동 제어 장치, 모터 구동 제어 방법 및 그를 이용한 모터
JP6189662B2 (ja) * 2013-07-22 2017-08-30 ローム株式会社 モータの駆動装置、駆動方法、および冷却装置、電子機器
TWI504134B (zh) * 2013-09-11 2015-10-11 Richtek Technology Corp 多相馬達控制方法與裝置
WO2017038578A1 (ja) * 2015-09-02 2017-03-09 日本電産サーボ株式会社 ファン装置
JP6535318B2 (ja) * 2016-12-27 2019-06-26 ミネベアミツミ株式会社 モータ駆動制御装置及びモータ駆動制御装置の制御方法
DE102018128354A1 (de) 2018-11-13 2020-05-14 Beckhoff Automation Gmbh Verfahren zum bestimmen einer rotorstellung eines bldc-motors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0698587A (ja) * 1992-07-27 1994-04-08 Sony Corp モータ駆動方法とその回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001405A (en) 1989-09-27 1991-03-19 Seagate Technology, Inc. Position detection for a brushless DC motor
JPH07322679A (ja) 1994-05-26 1995-12-08 Fujitsu General Ltd ブラシレスモータの回転子位置検出方法
US5929577A (en) * 1995-10-13 1999-07-27 Unitrode Corporation Brushless DC motor controller
JP3787729B2 (ja) 1996-03-28 2006-06-21 三菱電機株式会社 センサレスブラシレスモータの駆動装置
JP3874482B2 (ja) 1997-02-24 2007-01-31 ローム株式会社 3相ブラシレスモータの駆動回路及び駆動ic
DE69831776T2 (de) 1997-07-15 2006-08-17 Stmicroelectronics S.R.L., Agrate Brianza Messung der momentanen Stellung des Rotors eines, im tripolaren Modus getriebenen bürstenlosen Gleichstrommotors
JP3698583B2 (ja) 1998-02-16 2005-09-21 ローム株式会社 センサレスモータドライバ
SG71920A1 (en) 1998-04-27 2000-04-18 Texas Instruments Inc Method and apparatus for driving a polyphase brushless dc motor
US6252362B1 (en) 1999-11-23 2001-06-26 Texas Instruments Incorporated Method and apparatus for synchronizing PWM sinusoidal drive to a DC motor
JP4144018B2 (ja) 2000-01-07 2008-09-03 株式会社安川電機 トルクリップル低減装置
US6633145B2 (en) * 2001-11-20 2003-10-14 Stmicroelectronics, Inc. Circuit for improved back EMF detection
KR20050055017A (ko) 2002-10-22 2005-06-10 마츠시타 덴끼 산교 가부시키가이샤 모터 구동장치
JP4180357B2 (ja) * 2002-11-25 2008-11-12 株式会社ルネサステクノロジ 磁気ディスク記憶システム
KR20050002627A (ko) * 2003-06-30 2005-01-07 마쯔시다덴기산교 가부시키가이샤 무센서 모터구동장치 및 그 구동방법
US7034478B2 (en) * 2004-09-30 2006-04-25 Agere Systems Inc. Digital spindle control architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0698587A (ja) * 1992-07-27 1994-04-08 Sony Corp モータ駆動方法とその回路

Also Published As

Publication number Publication date
KR20080110627A (ko) 2008-12-18
EP2003772A2 (en) 2008-12-17
US20100177626A1 (en) 2010-07-15
US8093847B2 (en) 2012-01-10
EP2003772A9 (en) 2009-04-15
WO2007122784A1 (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR101426608B1 (ko) 모터 구동 제어 장치 및 방법
US7294982B2 (en) Motor drive device and integrated circuit device for motor driving
US7274161B2 (en) Motor driving apparatus
US7095204B2 (en) Startup control method of brushless DC motor
US8040090B2 (en) Brushless motor controller and brushless motor
JP4834074B2 (ja) モータ駆動回路およびモータユニットならびにそれを用いた電子機器
US8258732B2 (en) Drive system of synchronous motor
US8159162B2 (en) Motor control apparatus, vehicle fan drive apparatus, and motor control method
TWI425760B (zh) A motor drive device, a method, and a cooling device using the motor drive device
US7768226B2 (en) Motor drive device and motor drive method
TW453017B (en) Method and circuit for operating a polyphase DC motor, method for reducing acoustic noise in operating a polyphase DC motor, and disk drive product
US8362734B2 (en) Stepping motor driver
KR100796116B1 (ko) 전동기의 제어 장치
US7304452B2 (en) Motor control device
DE60212049T2 (de) Motortreibervorrichtung und Motortreiberverfahren
JP4261523B2 (ja) モータ駆動装置および駆動方法
JP4113275B2 (ja) モータ駆動器のpwm制御
KR100238026B1 (ko) 센서리스 브러쉬리스 직류모터
US7667419B2 (en) Motor driving apparatus, motor driving method and disk driving apparatus
TW512584B (en) Method and apparatus for synchronizing PWM sinusoidal drive to a DC motor
US7224133B2 (en) Control apparatus, dual chip inverter and single chip inverter of AC motors
US7126301B2 (en) Motor driver
US8917041B2 (en) Phase-shift detection device, motor drive device, brushless motor, and phase-shift detection method
JP2004104846A (ja) モータ駆動制御回路及びモータ駆動装置
JP5731755B2 (ja) モータの駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6