KR100371120B1 - 기판다이싱프로세스 - Google Patents

기판다이싱프로세스 Download PDF

Info

Publication number
KR100371120B1
KR100371120B1 KR1019950006998A KR19950006998A KR100371120B1 KR 100371120 B1 KR100371120 B1 KR 100371120B1 KR 1019950006998 A KR1019950006998 A KR 1019950006998A KR 19950006998 A KR19950006998 A KR 19950006998A KR 100371120 B1 KR100371120 B1 KR 100371120B1
Authority
KR
South Korea
Prior art keywords
substrate
dicing
coating
rosin
wafer
Prior art date
Application number
KR1019950006998A
Other languages
English (en)
Other versions
KR950034680A (ko
Inventor
이논데가니
딘파울코씨베스
Original Assignee
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤드 티 코포레이션 filed Critical 에이티 앤드 티 코포레이션
Publication of KR950034680A publication Critical patent/KR950034680A/ko
Application granted granted Critical
Publication of KR100371120B1 publication Critical patent/KR100371120B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/028Dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

디바이스를 제조하는 방법이 개시된다. 다수의 디바이스가 기판 상에 형성된다. 그 다음에, 기판은 다이싱 링 위에 장착되는 접착 테이프 상에 배치된다. 그리고 나서, 디바이스는 기판을 다이싱하는 것에 의해 개개의 칩으로 분리된다. 다이싱 이전에, 기판은 물에 비교적 잘 용해되지 않는 재료로 코팅된다. 기판이 다이싱된 후, 코팅은 재료가 실질적으로 잘 용해되는 유기 용매로 기판을 세정하는 것에 의해 제거된다. 유기 용매는 코팅을 용해시키지만, 테이프상의 접착재를 용해시키지는 않으며, 또는 테이프와 기판간의 접착에 좋지 않은 영향을 주지 않는다.

Description

기판 다이싱 프로세스{PROCESS FOR FABRICATING AN INTEGRATED CIRCUIT}
본 발명은 다중 집적 회로가 단일 기판 상에 제조된 다음에 다이싱에 의해 개별적인 칩으로 분리되는 디바이스 제조 방법에 관한 것이다.
디바이스 제조 시에, 칩으로 지칭되는 다수의 개별적인 집적 회로가 단일 기판 또는 웨이퍼 상에서 제조되며, 단일 기판 또는 웨이퍼 상에 다수의 다중칩 모듈(MCM)을 또한 형성하는 것으로 알려져 있다. 그 다음에, 이들 집적 회로 또는 MCM은 개별적으로 사용하기 위해 분리된다. 칩 또는 MCM은 다이싱과 같은 기법에 의해 분리되며, 매우 정밀한 톱(saw)이 개별적인 디바이스를 서로 분리시키기 위해 사용된다. 다이싱 톱은 기판을 개별적인 칩으로 다이싱하기 위해 사용되는 장치의 일예이다. 당업자는 본 명세서에서 특별히 열거되지 않는 다른 장치가 상기 목적을 위해 또한 사용된다는 것을 인식할 것이다.
다이싱 동안 발생된 부스러기는 다이싱된 디바이스 상에 침착된다. 디바이스의 특정 영역상에 침착된 부스러기가 소정 영역으로부터 제거되지 않으면, 이러한 부스러기는 디바이스 성능에 좋지 않은 영향을 미칠 것이다. 다이싱 부스러기는 사용 중 기판으로부터 이격되는 디바이스에 대해 특히 문제가 된다. 이러한 디바이스의 일예가 "플립 칩(flip chip)" 다중칩 모듈이며, 이는 제 1 도에 도시된다. 예를 들어, 디바이스(20)는 솔더 범프(23)에 의해 기판(10)에 부착된다. 범프(23)가 디바이스(20)보다 작은 표면 영역을 포함하기 때문에, 디바이스(20)와 기판(10) 사이에 간격(25)이 존재한다. 전형적으로 이러한 디바이스내 실리콘 칩 집적 회로(20)와 실리콘 기판(10) 사이의 간격(25)은 전형적으로 수 밀(nills)이다. 부스러기가 다이싱 동안 간격(25)내에 머물게 되면, 부스러기는 공정 동안 간격내에서 축출될 수 있어 결국 디바이스 표면 위에 또는 표면 내에 이르게 된다. 그러나, 일단 부스러기가 간격(25)내에 머무르게 되면, 세정(rinsing)과 같은 통상적인 수단을 사용하여 제거하기는 어렵다.
디바이스가 폴리이미드 막에 의해 보호되는 다이싱 공정은 가츠야쓰 요네야마(kazuyasu yoneyama)의 일본 특허 출원 제 02-1248 호에 개시되어 있다. 폴리이미드 코팅은 다이싱 이전에 다이싱 그루브 위에 도포된 후에 게거된다. 폴리이머드 막은 다이싱 공정 동안 기판에 균열이 생기는 것을 방지하지만, 폴리이미드를 제거하기가 어렵다. 폴리이미드 막은 절단부 근처의 기판에 균열이 형성하는 것을 방지하지만, 폴리이미드 막이 다이싱 그루브 위에만 침착되고, 전체 표면에 걸쳐 침착되지 않기 때문에, 폴리이미드 막은 다이싱 부스러기가 디바이스의 코팅되지 않은 표면상에 축적되는 것을 방지할 수 없다.
일본 특허 출원 제 61(1986)-96585 호에는 다이싱 이전에 웨이퍼 상에 도포되는 감광 재료의 코팅에 의해 다이싱 부스러기로부터 웨이퍼를 보호하는 것에 관한 공정이 기술되어 있다. 감광 재료는 실리콘 수지로서 기술되어 있다. 감광 재료는 디이싱 이전에 방사선에 노출된다. 감광 재료의 노출부는 디바이스상의 전극 위에 놓인다. 다이싱 후에, 감광 재료의 노출부가 제거되어 전극에 대한 액세스를 제공한다. 감광 재료의 비노출부는 제거되지 않는다. 결론적으로, 다이싱 공정 동안 감광 재료의 비노출부내에 매립되는 모든 다이싱 부스러기 역시 제거되지 않는다.
본 발명은 디바이스 제조 방법에 관한 것이다. 특히, 상기 제조 방법은 실리콘 웨리퍼의 표면상에 형성되는 집적 회로와 같은 다수의 디바이스를 갖는 기판. 전형적으로, 실리콘 웨이퍼를 다이싱하는 방법에 관한 것이다. 다중칩 모들에 사용되는 집적 회로 및 "플립 칩"은 이러한 디바이스의 예이다.
보호 코팅은 다이싱 이전에 디바이스 위에 도포되어 다이싱 장치의 절단 작용에 의해 발생되는 부스리기가 디바이스 상에 침착 또는 디바이스내에 매립되는것을 방지한다. 보호 코팅은 다이싱 동안 기판 상에 잔류하지만, 다이싱 공정이 완료된 후 기판으로부터 용이하게 제거된다. 보호 코팅은 이러한 목적을 달성하는 재료로 제조된다.
기판은 전형적인 장치, 예를 들어, 다이아몬드 스크라이브, 레이저 스크라이브 또는 다이아몬드 톱을 사용하여 다이싱된다. 다이싱 공정 동안 다이싱 장치를 냉각시키기 위해 물이 전형적으로 사용된다. 보호 코팅은 실질적으로 다이싱 장치를 냉각시키기 위해 사용되는 물에 의해 용해되지 않는다. 코팅의 단지 10%만이 다이싱 장치를 냉각시키기 위해 사용되는 물에 의해 제거되는 것이 바람직하다. 이것은 다이싱 장치의 절단 작용에 의해 제거되는 코팅 부분을 포함하지 않는다. 따라서, 보호 코팅은 실질적으로 물에 용해되지 않는 재료, 즉, 코팅의 단 10%만이 다이싱 장치를 냉각시키기 위해 사용되는 물에 의해 제거되는 재료로 제조된다.
또한, 코팅은 기판이 다이싱된 후 기판으로부터 용이하게 제거된다. 그러나, 기판은 다이싱된 기판을 일정 장소에 유지하는 다이싱 공정 동안 접착 재료, 즉, 다이싱 테이프에 의해 전형적으로 고정되기 때문에, 보호 코팅은 기판의 접착이 접착 재료에 좋지 않은 영향을 끼치지 않는 조건 하에서 기판으로부터 제거되는 것이 바람직하다. 또한, 고팅 접착제의 물리적인 손상을 야기하지 않는 조건 하에서 코팅이 제거되는 것이 바람직하다. 전형적으로 테이프 접착제는 저급 알킬 알콜 (alkyl alcohols)과 같은 보다 극성인 유기 용매에 의해 용해되지 않는다. 메탄올, 에탄올, 및 프로판올과 같은 보다 낮은 알킬 알콜이 기판으로부터 보호 코팅을 세정하기 위해 사용되는 것이 바람직하다. 따라서, 보호 코팅은 이러한 극성 유기 용매에서 실질적으로 용해되는 재료, 즉, 보호 코팅이 이들 용매에 의해 용해되는 재료로 제조되는 경우에 바람직하다.
다이싱 스트리트(streets)는 기판 표면상에 배치되어 다이싱 장치를 가이드 한다. 보호 코팅은 이들 다이싱 스트리트 위에 도포되기 때문에. 보초 코팅은 다이싱 스트리트가 보이도록 충분히 투명해야 한다. 따라서, 보호 코팅은 기판 표면상에 적어도 반투명 코팅을 형성하는 재료로 제조된다.
전술한 특성과 함께 보호 코팅은 유기 모이어티(organic moiety)와 극성 그룹(polar group)을 갖는 재료로 제조된다. 적합한 유기 모이어티의 예는 지방족 화합물 모이어티 및 방향족 모이어티(aliphatic moieties and aromatic moieties)를 포함한다. 적합한 극성 기능 그룹의 예는 하이드록실 그룹, 카보닐 그룹 및 카복실 그룹이다. 극성 기능 그룹이 카보닐 그룹인 재료의 예로는 알데히드, 케톤, 에스테르, 및 카복실산의 무수 화합물을 들 수 있다.
로진 함유 재료는 이들 재료의 한 예이다. 로진 함유 재료는 로진 또는 파생된 로진을 포함하는 재료이다. 적합한 로진의 특정 예로는 로진 검(rosin gum). 에비에틱산(abietic acid). 하이드로겐 로진(hydrogenized rosin) 및 이합 로진 dimerized rosin)이 있다. 이러한 재료의 다른 예는 벤조익 무수 화합물(benzoic anhydride), 2,2' 바이페놀(2,2' biphenol) 및 2 헥사데칸원(2-hexadecanone)이 있다. 이들 재료의 코팅은 스픽 코팅, 브러싱 또는 고온 용융 기법과 같은 알려진 기법에 의해 기판 상에 형성된다. 예를 들어, 스핀 코팅과 같은 이러한 특정 기법의 경우, 코팅 재료는 기판 상으로의 코팅 도포를 용이하게 하기 위해 용매에 용해되는 것이 바람직하다.
기판을 다이싱하기 위한 방법이 개시된다. 상기 방법에서, 보호 코팅은 기판 위에 침착된다. 전형적으로 기판은 기판 상에 형성되는 다수의 디바이스를 갖는다. 코팅은 기판 상에서 건조되며, 그 다음에, 기판은 그 기판 상에 형성되는 디바이스를 분리시키기 위해 다이싱된다. 보호 코팅은 실질적으로 물에 용해되지 않으며, 실질적으로 극성 유기 용매에 용해되는 재료로 제조되며, 또한 기판 상에 실질적으로 투명한 코팅을 형성한다.
제 2 도에 도시된 바와 같이, 보호 코팅(65)은 기판(10) 위에 도포된다. 기판(10)은 전형적으로 기판 상에 형성되는 다수의 디바이스(20)를 갖는다. 제 2 도에는 두 디바이스(20)가 도시되었지만, 전형적으로는 둘 이상의 디바이스가 본 발명의 공정에 의해 다이싱되는 기판 상에 형성된다. 제 2 도에는 플린 칩 모듈이 디바이스로 도시되었지만, 공정은 다이싱 공정 동안 모든 형태의 반도체 디바이스를 보호하기 위해 사용될 것으로 생각된다. 따라서. 기판(10)은 전형적으로 (제 2 도에 도시된 바와 같이) 집적 회로 칩을 포함하거나, 자신의 표면에 부착되고 또는 자신의 표면상에 직접 형성되는 다른 이산 디바이스를 포함한다.
다이싱 이전에, 기판 상에 형성되는 개별적인 디바이스(20)를 갖는 코팅된 기판(10)은 접착 다이싱 테이프(adhesive dicing tape)(55)상에 배치된다. 보호코팅이 끈적하게 되거나, 접착 다이싱 테이프에 고정될 때 기판이 가열되는 온도보다 낮은 온도 즉, 약 50℃ 내지 70℃의 온도에서 용해되기 시작하면, 기판은 보호 코팅이 그 기판 상에 도포되기 전에 다이싱 테이프에 고정된다. 접착 테이프(55)는다이싱 공정 동안 일정 위치에 기판(10)을 유지시킨다. 이러한 테이프(55)는 상업적으로 널리 이용할 수 있으며 기판을 다이싱하는 당업자에게 알려져 있다. 기판(10)은 그 기판 상에 접착재로 테이프(55)의 측면 상에 배치된다. 코팅은 적어도 반투명이므로, 기판(10)상의 다이싱 라인(70)(제 3 도)을 다이싱 공정 동안 볼 수 있다.
코팅된 기판이 테이프 상에 장착된 후 기판은 다이싱 장치내에 배치된다. 기판을 다이싱 장치내에 배치하는 방법 및 사용되는 다이싱 장치의 유형은 당업자에 의해 용이하게 제조될 수 있는 설계 선택의 문제이다. 다이싱 장치는 기판이 다이싱되는 동안 기판을 냉각시키기 위해 주로 물을 이용한다. 그러나, 보호 코팅은 물에 비교적 용해성이 있으며, 즉, 물에 의해 실질적으로 용해되지 않는다. 이와 관련하여, 물은 로진 함유 재료의 단지 10%의 체적을 제거하거나, 또는 이와 달리 다이싱 톱의 작용에 의해 기판으로부터 제거되는 것이 바람직하다. 따라서, 코팅은 다이싱 공정 동안 기판 상에 잔류한다.
기판이 다이싱됨에 따라, 보호 코팅은 다이싱 부스러기가 기판 표면상에 침착되는 것을 방지한다. 코팅되는 기판상의 디바이스가 다중칩 모듈이면, 코팅은 다이싱 부스러기가 기판(10)과 플립 실리콘 칩(10) 사이의 간격(25)내에 매립되는 것을 또한 방지한다. 다이싱 부스러기는 기판상의 다바이스에 손상을 끼치거나, 또는 디바이스의 성능에 좋지 않은 영향을 끼칠 수 있다. 보호 코팅내내 매립되는 부스러기는 다이싱 후 기판으로부터 보호 코팅 자체가 제거될 때 기판으로부터 제거된다.
많은 유기 용매는 보호 코팅을 용해시킬 것이다. 그러나, 단지 특정의 용매만이 보호 코팅을 용해시킬 것이지만 기판과 지지 재료간의 접착에 좋지 않은 영향을 끼치지 않거나 테이프를 상당한 정도까지 구조적으로 저하시키지 않을 것이다. 통상적으로, 알킬 그룹이 약 4개 정도의 탄소 원자를 포함하는 저급 알킬 알콜은 보호 코팅을 용해시키지만 테이프 또는 기판 테이프 접착에 상당한 정도로 악 영향을 주지는 않을 것이다. 메탄올, 에탄올, 프로파놀, 및 이소프로파놀은 적합한 용매의 일예이다. 접착에 좋지 않은 영향을 끼치지 않는 용매를 사용함으로써, 다이싱된 기판은 개별적이고 다이싱된 디바이스가 이용될 때까지 지지 재료 상에 잔류한다.
전술만 특성을 갖는 보호 코팅은 유기 모이어티 및 극성 그룹을 갖는 재료로 제조된다. 적합한 유기 모이어티의 예로는 지방족 화합물 모이어티 및 방향족 모이어티가 있다. 적합한 극성 기능 그룹의 예로는 하이드록실 그룹, 카보닐 그룹 및 카복실 그룹이 있다. 통상 극성 카보닐 기능 그룹을 포함하는 재료의 예로는 알데히드. 케톤, 에스테르, 및 카복실산의 무수 화합물이 있다.
로진 함유 재료는 적합한 보호 코팅 재료의 일예이다. 전형적으로, 로진은 각종 상이한 화합물을 혼합한 것으로, 이러한 로진의 하나가 수지산(resin acid)이다. 이들 재료는 본 명세서에 참조로 인용되는 "The Condensed Chemical Dictionary, p. 900(Gesser G. Hawley, de., 10th ed. 1981)" 및 "Kirk-0thmer Encyclopedia of Chemical Technology, 23:531-533(3rd ed 1980)"를 포함하는 다수의 참조 문헌에 기술되어 있다. 예로서 수지산은 에이비에틱산 및 피매릭산(abietic acid and pimaric acid)을 포함한다. 파생된 로진은 이합 수지산 또는 하이드로겐 수지산과 같은 파생 수지산을 포함하는 로진이다.
본 발명의 방법에 사용하기에 적합한 로진 함유 재료는 다른 카복실산을 또한 포함하는 것으로 고려된다. 본 발명의 방법에 사용하기에 적합한 모든 로진 함유 재료는 물에 실질적으로 용해되지 않으며 유기 용매에 용해되는 일반적인 특성을 갖는다. 또한, 이들 재료는 기판 상에 코팅으로 형성될 수 있다. 로진 함유 재료는 이들 재료의 코팅이 기판 상에 형성될 때 적어도 반투명이다. 적합한 로진 함유 재료는 상업적으로 이용할 수 있다. 적합한 재료의 일체는 위스콘신주 밀워키 소재의 알드리히사(Aldrich Co.)에 의해 제조된 로진 검(Rosin Gum)이 있다.
본 발명의 공정 시에 보호 코팅으로 사용하는데 적합한 다른 재료의 예로는 벤조익 무수 화합물 및 2-헥사데칸원이 있다. 이들 재료의 용융점은 기판이 다이싱 테이프에 부착될 때 기판이 가열되는 온도인 약 60℃보다 낮기 때문에, 이러한 재료는 기판이 다이싱 테이프에 부착된 후 기판 상에 코팅된다. 비록 다른 적합한 보호 코팅 재료인 2,2' 바이페놀의 용융 온도가 약 60℃보다 높다 하더라도, 이 재료는 기판이 다이싱 테이프에 고정된 후 기판 상에 코팅되는 것이 또한 바람직한다. 이것은 웨이퍼가 기판에 고정되는 온도에서 2,2' 바이페놀이 점성을 나타내기 때문이다. 전형적으로, 로진 함유 재료의 용융 온도는 약 70℃보다 휠씬 높기 때문에, 로진 함유 재료는 기판이 다이싱 테이프에 부착되기 이전에 기판 상에 코팅된다.
보호 코팅은 기판 표면상의 고체 재료의 스핀 코팅, 스프레잉, 브러싱 및 고온 용융과 같은 다수의 상이한 방법으로 기판 상에 도포된다. 이러한 모든 코팅 방법은 통상적인 방법이다. 전형적으로, 코팅 재료는 실온에서 고체이기 때문에, 기판에 재료를 도포할 때에 도움을 주기 위해서 용매가 코팅재와 혼합되는 것으로 간주된다. 첨가되는 용매의 양은 원하는 코팅의 견고성(consistency)과 코팅이 기판에 도포되는 방식에 따라 달라진다. 이러한 용매는 코팅재를 단단하게 하기 위해 도포 후에 제거된다. 용매는 통상적인 수단에 의해 제거된다.
예를 들어, 코팅재로 기판을 스핀 코팅하기 위하여, 코팅재는 스피닝 용매 (spinning solvent)와 혼합된다. 스피닝 용매는 코팅재를 실질적으로 용해시키지만, 스피닝 용매는 코팅이 기판 상에 도포된 후 증발된 것이다. 용매내에서 용해되지 않은 코팅재의 용액은 스핀 코팅 가능한 재료로 지칭된다. 메탄올, 에탄올, 및 이소프로파놀 등과 같은 알콜과 아세톤 및 메틸 에틸 케톤과 같은 케톤이 적합한 용매로 간주된다. 당업자라면 다른 적합한 용매가 명백할 것이다.
당업자라면 스핀 코팅 가능한 재료에 원하는 견고성을 제공하기 위해 요구되는 용매의 양을 결정할 것이다. 또한, 브러싱과 같은 특정 기법에 의해 코팅 재료가 도포되면, 코팅재는 용매와 결합되어 기판에 보다 용이하게 코팅을 도포할 것으로 생각된다. 스프레잉과 같은 기법이 사용되면, 스핀 코팅 가능한 재료보다 큰 액상 견고성을 갖는 코팅 재료가 바람직하다.
코팅의 두께는 기판 빛 그 기판 상에 형성되는 디바이스의 특성에 따라 달라질 것이다. 공정의 목적이 다이싱 부스러기로부티 디바이스를 보호하는 것이기 때문때, 코팅의 두께는 기판상의 디바이스를 실질적으로 커버하기에 충분한 것이 바람직하다. 폴리프로필렌 글리콜 또는 다른 폴리알킬렌 글리콜 또는 개면활성제(surfactants)와 같은 첨가재가 코팅 재료내에 포함될 것으로 또한 간주된다. 이러한 첨가재는 코팅을 부드럽게 하여 코팅이 용이하게 제거되도록 보다 탄력적으로 만든다. 코팅 재료와 혼합되는 이러한 첨가재의 양은 당업자에게 명백할 것이다.
보호 코팅이 브리싱 또는 고온 용융과 같은 기법을 사용하여 기판 상에 도포되면, 코팅 재료와 용매를 조합할 필요가 없다. 예로서, 로진 함유 재료가 기판상에 도포된 후 적어도 약 120℃의 온도까지 가열되면, 로진 함유 재료는 기판 위에서 용융되어 기판 상에 코팅을 형성할 것이다. 이러한 결과를 성취하기 위하여 로진 함유 재료를 약 150℃ 내지 악 160℃까지 가열하는 것이 바람직하다,
본 명세서에 기술된 공정에서는 다양한 제형(formulations)이 사용될 것으로 간주된다. 당업자라면 본 명세서에서 기술된 특정의 로진 함유 재료가 아닌 다양한 로진 함유 재료가 본 공정에서도 마찬가지로 효과적인 작용을 할 것이라는 것을 이해할 것이다.
실시예 1 : 로진 함유 보호 코팅을 갖는 웨이퍼를 다이싱
알콜내의 40 중랑 % 로진인 용액은 로진 검(40g)과 이소프로파놀(60g)의 혼합물을 가열함으로써 준비되었다. 이 용액은 로진이 용액내에서 용해될 때까지 혼합되었다. 그 다음에, 용액은 실온까지 냉각되었다. 그리고 나서, 실리콘 웨이퍼상에 조립되는 100개의 다중칩 모듈을 갖는 실리콘 웨이퍼 상에 용액(10g)의 일부가 코팅재로서 도포되었다. 로진은 알드리히사에 의해 입수가능한 로진 검(Rosin Gum)이다. 제 1 도에 다중칩 모듈(20)이 도시되어 있다. 웨이퍼는 스핀 코팅 장치내에배치되고, 30초당 100rpm의 속도로 회전되어 웨이퍼 표면 위에 코팅재가 살포되도록 하며 잉여 재료를 제거한다.
그 다음에, 코팅된 웨이퍼는 고온 플레이트 상에서 약 100℃의 온도까지 가열되어, 약 3 또는 4분 동안 상기 온도로 유지되었다. 그리고 나서, 웨이퍼는 고온 플레이트로부터 제거되어, 실온까지 냉각된 후 웨이퍼 페이싱 업(facing up)의 로진 코팅 표면을 갖는 다이싱 링 상에 장착되었다. 다이싱 링은 다이싱 공정 동안 일정한 장소에 웨이퍼를 유지시키는 압력 감지 부착 테이프가 설치되었다. 압력 감지 테이프는 세마이컨덕터 이큅먼트사(Semiconductor Equipment Corporation)로부터 입수가능한 니토(Nitto) 테이프이다.
다음에, 다이싱 링은 디스코사(Disco Corp.)에 의해 제조된 디스코 톱(Disco Saw)과 같은 다이싱 장비내에 배치된 후, 웨이퍼는 전형적인 방법에 의해 다이싱되었다. 웨이퍼가 다이싱된 후, 다이싱 링 상에 장착되는 웨이퍼를 갖는 다이싱 링은 약 30초 동안 이소프로파놀 욕조내에 침적되었다. 욕조는 다이싱 링에 의해 교반되어 다이싱 공정 동안 웨이퍼 표면상에 침착된 입자의 제거를 가속시키며, 웨이퍼 표면상의 보호 코팅을 용해시켰다. 그 다음에, 다이싱 링 상에 장착된 웨이퍼를 갖는 다이싱 링은 약 30초 동안 메탄올 욕조에 침적되었다. 이번에는 기판 상에 잔류하는 코팅재의 임의의 부분을 제거하는 것을 촉진하기 위해 교반이 재사용되었다. 다이싱 링이 욕조로부터 제거된 후, 웨이퍼의 표면은 탈이온화 수용액으로 세정되었다. 웨이퍼의 표면상에 질소를 불어넣는 것에 의해 웨이퍼 표면이 건조되었다. 잔여 다이싱 웨이퍼는 공정 동안, 니포 테이프 상에 장착되는데 이는 공정이 니토테이프를 저하시키지 않기 때문이다.
실시예 2 : 웨이퍼상에 벤조익 무수 화합물의 보호 코팅을 갖는 웨이퍼를 다이싱
실리콘 웨이퍼는 압력 감지 테이프에 의해 디이싱 링 위에 장착되었다, 이 소프로파놀(10 중랑 %, 용액중의 3g)내 벤조익 무수 화합물의 용액은 실리론 웨이퍼의 표면상에 부어졌다. 그리고 나서, 장착된 웨이퍼는 용액이 고르게 퍼지도록 빙둘러 경사겼다. 그런 다음, 장착된 웨이퍼는 10분 동안 45℃ 온도의 오븐내에 배치되어 이소프로파놀을 증발시켰다. 그 결과 코팅은 충분히 정화되어 실리콘 웨이퍼 표면상의 시각적인 피쳐(features)를 인식할 수 있게 되었다. 다음에, 웨이퍼는 실시예 1에 기술된 다이싱 톱을 사용하여 다이싱되었다, 다이싱 후에, 장착된 다이싱 웨이퍼는 1분 동안 순수 메탄올 욕조내에 담근 후에 제거되었다. 습식 코팅 잔액은 매탄올을 적신 면솜으로 부드럽게 닦아낸 다음 다이싱된 웨이퍼를 메탄올 욕조에 재차 담근 후 코팅의 나머지 부분을 제거하였다. 장착된 다이싱 웨이퍼는 욕조로부터 꺼내진 후. 탈이온화 수용액으로 세장된 후 실리콘의 표면에 질소를 불어넣는 것에 의해 건조되었다.
실시예 3 : 2,2' 바이페놀의 보호 코팅을 갖는 웨이퍼를 다이싱
이소프로파놀내의 2,2' 바이페놀 용액이 준비되었다(10 중량 %). 2,2' 바이페놀은 알드리히 케미컬사로부터 입수가능하다. 상기 용액은 웨이퍼 상에 도포되었으며, 웨이퍼는 실시예 2에 기술된 공정에 따라 다이싱되었다.
실시예 4 : 웨이퍼 상에 벤조익 무수 화합물의 보호 코팅을 갖는 웨이퍼를다이싱
이소프로파놀내의 2 헥사테칸원의 용액이 준비되었다(10 중량 %), 2 헥사데칸원은 알드리히 케미컬사로부터 입수가능하다. 상기 용액은 웨이퍼 상에 도포되었으며, 웨이퍼는 실시예 2에 기술된 공정에 따라 다이싱되었다.
제 1 도는 플립 칩 다중칩 모듈의 측면도,
제 2 도는 플립 칩 다중칩 모듈 위에 보호 코팅을 갖는 플립 칩 다중칩 모듈의 측면도,
제 3 도는 다이싱 테이프 상에 형성되는 개별적인 칩을 갖는 웨이퍼의 평면도.
도면의 주요 부분에 대한 부호의 설명
10 : 기판 20 : 디바이스
23 : 솔더 범프 25 : 간격
55 : 접착 다이싱 테이프 65 : 보호 코팅

Claims (8)

  1. 다수의 칩과, 상기 다수의 칩 사이의 다이싱 스트리트(dicing street)를 포함하는 기판을 다이싱하는 프로세스에 있어서,
    (a) 상기 기판을 ( i ) 최소한 반투명이고, (ii) 실질적으로 물에 용해되지 않으며, (iii) 실질적으로 유기 용매에 용해되는 코팅 재료로 코팅하는 단계와,
    (b) 상기 기판을 접착 테이프 상에 장착하는 단계와,
    (c) 상기 다이싱 스트리트를 따라 상기 기판을 다이싱하는 단계와,
    (d) 상기 접착 테이프의 접착제에 영향을 주지 않는 유기 용매로 상기 코팅된 기판을 세정하여, 상기 코팅을 상기 기판으로부터 제거하되, 상기 기판이 상기 접착 테이프에 부착된 상태로 남게 하는 단계
    를 포함하는 기판 다이싱 프로세스.
  2. 제 1 항에 있어서,
    상기 코팅 재료는 로진 함유(rosin-containing) 재료인 기판 다이싱 프로세스.
  3. 제 2 항에 있어서,
    상기 로진 함유 재료는 수지산 및 파생(derivatized) 수지산으로 구성된 그룹으로부터 선택되는 유기산을 포함하는 기판 다이싱 프로세스.
  4. 제 1 항에 있어서,
    상기 코팅 재료는 벤조익 무수 화합물(benzoic anhydride)인 기판 다이싱 프로세스.
  5. 제 1 항에 있어서,
    상기 로팅 재료는 2 헥사메카논(2-hexadecanone)인 기판 다이싱 프로세스.
  6. 제 1 항에 있어서,
    상기 코팅 재료는 2,2' 비페놀(2,2' biphenol)인 기판 다이싱 프로세스.
  7. 제 1 항에 있어서,
    상기 유기 용매는 메탄올(methanol), 에탄올(ethanol), 프로파놀(propanol), 및 이소프로파놀(isopropanol)로 구성되는 상기 그룹으로부터 선택된 저급 알킬 알콕(alkyl alcohol)인 기판 다이싱 프로세스.
  8. 제 2 항에 있어서,
    상기 로진 함유 재료는 상기 기판 상에 상기 코팅을 형성하기 전에 스피닝 (spinning) 용매로 용해되고, 상기 코팅은 스핀 코팅(spin-coation)에 의해 상기기판 상에 형성되는 기판 다이싱 프로세스.
KR1019950006998A 1994-03-31 1995-03-30 기판다이싱프로세스 KR100371120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/220,771 1994-03-31
US08/220,771 US5516728A (en) 1994-03-31 1994-03-31 Process for fabircating an integrated circuit
US8/220,771 1994-03-31

Publications (2)

Publication Number Publication Date
KR950034680A KR950034680A (ko) 1995-12-28
KR100371120B1 true KR100371120B1 (ko) 2003-03-19

Family

ID=22824902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006998A KR100371120B1 (ko) 1994-03-31 1995-03-30 기판다이싱프로세스

Country Status (6)

Country Link
US (1) US5516728A (ko)
EP (1) EP0675536B1 (ko)
JP (1) JP3335035B2 (ko)
KR (1) KR100371120B1 (ko)
CA (1) CA2143077C (ko)
DE (1) DE69525273T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
DE19756325A1 (de) * 1997-12-18 1999-07-01 Daimler Chrysler Ag Halbleiterscheibe mit integrierten Einzelbauelementen, Verfahren und Vorrichtung zur Herstellung einer Halbleiterscheibe
US6150240A (en) * 1998-07-27 2000-11-21 Motorola, Inc. Method and apparatus for singulating semiconductor devices
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6507082B2 (en) * 2000-02-22 2003-01-14 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6656768B2 (en) 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6420206B1 (en) 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
US6759276B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Material to improve CMOS image sensor yield during wafer sawing
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
US7297567B2 (en) 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
JP5011981B2 (ja) * 2006-11-30 2012-08-29 富士通株式会社 デバイス素子製造方法およびダイシング方法
US7927916B2 (en) * 2007-04-04 2011-04-19 Micron Technology, Inc. Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016422A (ja) * 1983-11-22 1985-01-28 Mitsubishi Electric Corp マスク製作方法
JPS6024035A (ja) * 1983-07-19 1985-02-06 Sanyo Electric Co Ltd 半導体ウエハの切断方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699644A (en) * 1971-01-04 1972-10-24 Sylvania Electric Prod Method of dividing wafers
JPS5258446A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Flip frop circuit
JPS593943A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5992536A (ja) * 1982-11-18 1984-05-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS5994434A (ja) * 1982-11-19 1984-05-31 Nitto Electric Ind Co Ltd 半導体素子の脱着方法
JPS6016442A (ja) * 1984-05-25 1985-01-28 Hitachi Ltd 半導体装置の製法
JPS6196585A (ja) * 1984-10-18 1986-05-15 Fujitsu Ltd ウエ−ハのダイシング方法
DE3447457A1 (de) * 1984-12-27 1986-07-03 Wacker-Chemie GmbH, 8000 München Vernetzbare organopolysiloxane, verfahren zu ihrer herstellung und verwendung dieser organopolysiloxane
DE3665191D1 (en) * 1985-02-14 1989-09-28 Bando Chemical Ind A pressure sensitive adhesive and a pressure sensitive adhesive film having thereon a layer of the same
JPS62112348A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024035A (ja) * 1983-07-19 1985-02-06 Sanyo Electric Co Ltd 半導体ウエハの切断方法
JPS6016422A (ja) * 1983-11-22 1985-01-28 Mitsubishi Electric Corp マスク製作方法

Also Published As

Publication number Publication date
CA2143077A1 (en) 1995-10-01
KR950034680A (ko) 1995-12-28
DE69525273D1 (de) 2002-03-21
US5516728A (en) 1996-05-14
DE69525273T2 (de) 2002-09-19
EP0675536B1 (en) 2002-02-06
JP3335035B2 (ja) 2002-10-15
JPH07283175A (ja) 1995-10-27
EP0675536A1 (en) 1995-10-04
CA2143077C (en) 1999-08-17

Similar Documents

Publication Publication Date Title
KR100371120B1 (ko) 기판다이싱프로세스
KR101147720B1 (ko) 레이저 다이싱용 보호막제 및 상기 보호막제를 사용한웨이퍼의 가공방법
EP0157675B1 (en) Spinning device for processing a substrate, in particular a semiconductor wafer
IT8021994A1 (it) Composizione per pulitura, in particolare per l'eliminazione di fondente per saldatura
US20050139962A1 (en) Silicon wafer with soluable protective coating
TW439013B (en) Photoresist stripping composition
JP2019212764A (ja) 素子チップの製造方法
JPH05218113A (ja) フラックス残留物の除去を含むハンダ付け方法
US6319884B2 (en) Method for removal of cured polyimide and other polymers
US6586164B2 (en) Alternative photoresist stripping solutions
JP6403935B1 (ja) 仮止接着剤および部品製造方法
JP2018129365A (ja) ダイシング用保護膜基材、ダイシング用保護膜組成物、ダイシング用保護シート、及び被加工ウエーハの製造方法
JP6055494B2 (ja) レーザーダイシング方法
KR100770217B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 범프 전극의형성 방법
KR100966691B1 (ko) 세정제
KR20180109430A (ko) 기계식 절단 도구를 사용하여 웨이퍼를 다이싱하는 방법
JP2024030127A (ja) 樹脂マスクの剥離方法
TW202222441A (zh) 附有功能膜之晶圓之製造方法
JP3089199B2 (ja) ポリマーを基質にコーティングする方法及び装置
JP2003094295A (ja) 半導体ウエーハ研削方法、半導体ウエーハおよび半導体ウエーハの表面保護材料
WO2019220711A1 (ja) 洗浄剤、洗浄剤の製造方法、および対象物の処理方法
JP2023019318A (ja) ウェーハ上のデバイスの保護処理方法
JP3196435B2 (ja) 封止素子用洗浄液
JPS62128530A (ja) 半導体ウエハ保護用組成物
JPS63134076A (ja) 塗布方法及び塗布装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12