KR950034680A - 기판을 다이스하는 방법 및 집적 회로를 제조하는 방법 - Google Patents

기판을 다이스하는 방법 및 집적 회로를 제조하는 방법 Download PDF

Info

Publication number
KR950034680A
KR950034680A KR1019950006998A KR19950006998A KR950034680A KR 950034680 A KR950034680 A KR 950034680A KR 1019950006998 A KR1019950006998 A KR 1019950006998A KR 19950006998 A KR19950006998 A KR 19950006998A KR 950034680 A KR950034680 A KR 950034680A
Authority
KR
South Korea
Prior art keywords
substrate
coating
rosin
containing material
dice
Prior art date
Application number
KR1019950006998A
Other languages
English (en)
Other versions
KR100371120B1 (ko
Inventor
데가니 이논
파울 코씨베스 딘
Original Assignee
알. 제이. 보토스
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 제이. 보토스, 에이티앤드티 코포레이션 filed Critical 알. 제이. 보토스
Publication of KR950034680A publication Critical patent/KR950034680A/ko
Application granted granted Critical
Publication of KR100371120B1 publication Critical patent/KR100371120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Abstract

본 발명의 디바이스제조 방법에 관한 것이다. 다수의 디바이스가 기판상에 형성된다. 그런 다음, 기판은 다이스 링위에 장착되는 점착 데이프상에 배치된다. 그런 다음, 디바이스는 기판을 다이스하는 것에 의해 개개의 칩으로 분리된다. 다이스에 앞서, 기판은 물에 비교적 잘녹지 않는 재료로 피복된다. 기판이 다이스된 후, 피복은 재료가 실질적으로 잘녹는 유기 솔벤트로 기판을 세정하는 것에 의해 제거된다. 유기 솔벤트는 피복을 용해시키지만, 테이프상의 점착제를 용해시키지는 않으며, 그렇지 않으면 테이프와 기판간의 점착제에 좋지 않은 영향을 끼친다.

Description

기판을 다이스하는 방법 및 집적 회로를 제조하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 풀립-칩 다중칩 모듈의 측면도, 제2도는 플립-칩 다중칩 모듈위에 보호 피복을 갖는 플립-칩 다중칩 모듈의 측면도, 제3도는 다이스 테이프상에 형성되는 개별적인 칩을 갖는 웨이퍼의 평면도.

Claims (25)

  1. 실질적으로 물에 녹지 않고 실질적으로 알콜에 녹는 재료로 기판상에 적어도 반투명한 피복을 형성하는 단계; 상기 기판을 다이스하는 단계와; 상기 기판으로부터 상기 피복을 제거하기 위해 유기 솔벤트로 상기 피복된 기판을 세정하는 단계를 포함하며; 상기 재료는 지방족 화합물 모이어티 및 방향족 모이어티(aliphatic moieties and aromaties)로 구성되는 그룹으로부터 선택되는 유기 모이어티를 갖는 화합물과 하이드록실그룹, 카보실그룹, 및 카복실 그룹으로 구성되는 그룹으로부터선택되는 극성 기능 그룹(a polar functional group)을 포함하는 기판을 다이스하기 위한 방법.
  2. 제1항에 있어서, 상기 화합물은 로진-함유 재료인 기판을 다이스하는 방법.
  3. 제2항에 있어서, 상기 로진-함유 재료는 수지산 및 파행 주지산으로 구성된 상기 그룹으로부터 선택되는 유기산을 포함하는 기판을 다이스하는 방법.
  4. 제1항에 잇어서, 상기 화합물은 벤조익 무수화합물인 기판을 다이스하는 방법.
  5. 제1항에 있어서, 상기 화합물은 2-헥사데칸원인 기판을 다이스하는 방법.
  6. 제1항에 있어서, 상기 화합물은 2,2′-바이페놀인 기판을 다이스하는 방법.
  7. 제1항에 있어서, 상기 기판은 상기 기판상에 형성되는 다수의 디바이스 및 상기 디바이스 사이에 형성되는 다이스 스트리트를 포함하는 기판을 다이스하는 방법.
  8. 제1항에 있어서, 상기 유기 솔벤트는 메탄올, 에탄올, 프로페놀 및 이소프로페놀로 구성되는 상기 그룹으로부터 선택되는 저급 알킬 알콜인 기판을 다이스하는 방법.
  9. 제2항에 있어서, 상기 로진-함유 재료는 상기 기판상에 상기 피복을 형성하기에 앞서 스피닝 솔벤트내에서 용해되고, 상기 피복은 스핀-피복에 의해 상기 기판상에 형성되는기판을 다이스하는 방법.
  10. 기판상에 다수의 디바이스를 형성하는 단계; 상기 기판상에 적어도 반투명인 피복을 형성하기 위해 실질적으로 알콜에 녹고 물에 녹지 않는 재료로 상기 기판을 피복하는 단계; 상기 기판을 다이스하는 단계와; 상기 기판으로부터 상기 재료를 제거하기 위해 유기 솔벤트와 상기 피복제를 접촉시키는 단계를 포함하는 집적 회로를 제조하는 방법.
  11. 제10항에 있어서, 상기 재료는 로진-함유 재료인 집적 회로를 제조하는 방법.
  12. 제11항에 있어서, 상기 재료는 로진-함유 재료는 저급 알킬 알콜로 상기 로진-함유 재료를 세정하는 것에 의해 상기 기판으로부터 제거되는 집적 회로를 제조하는 방법.
  13. 제10항에 있어서, 상기 집적 회로 제조 방법은 기판상의 상기 디바이스 사잉에 다이스 스트리트(dicing streets)를 형성하고, 상기 다이스 스트리트를 따라서 상기 기판을 다이스하는 단계를 더 포함하고, 상기 다이스 스트리트는 상기 반투명 재료를 통해 볼 수 있는 직접 회로를 제조하는 방법.
  14. 제10항에 있어서, 상기 재료는 벤조익 무수화합물을 포함하는 집적 회로를 제조하는 방법.
  15. 제10항에 있어서, 상기 재료는 2-헥사데칸원을 포함하는 집적 회조로 제조하는 방법.
  16. 제10항에 있어서, 상기 화합물은 2,2′-바이페놀인 집적 회로를 제조하는 방법.
  17. 제11항에 있어서, 상기 집적 회로 제조 방법은 상기 기판을 피복하기에 앞서 상기 재료와 스피닝 솔벤트를 조합하는 공정을 더 포함하는 집적회로를 제조하는 방법.
  18. 제17항에 있어서, 상기 피복 재료는 약 10 내지 80중량% 로진-함유 재료인 직업 회로를 제조하는 방법.
  19. 제17항에 있어서, 상기 피복 재료는 약 20 내지 60중량% 로진-함유 재료인 직업 회로를 제조하는 방법.
  20. 제17항에 있어서, 상기 피복 재료는 약 30 내지 50중량% 로진-함유 재료인 직업 회로를 제조하는 방법.
  21. 제17항에 있어서, 상기 피복제는 상기 피복을 부드럽게 하기 위한 첨가제를 더 포함하는 집적 회로를 제조하는 방법.
  22. 제17항에 있어서, 상기 첨가제는 폴리알킬렌 글리콜인 집적 회로를 제조하는 방법.
  23. 제11항에 있어서, 상기 기판은 상기 기판상에 상기 로진-함유 재료를 배치하고, 상기 기판 표면위에 용융된 로진-함유 재료로 피복되는 집적 회로를 제조하는 방법.
  24. 제23항에 있어서, 상기 로진-함유 재료는 적어도 약 120°C까지 가열되는 집적회로를 제조하는 방법.
  25. 제11항에 있어서, 상기 로진-함유 재료는 수지산과 파생된 수지산으로 구성된 상기 그룹으로부터 선택되는 유기산을 포함사는 집적 회로를 제조하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006998A 1994-03-31 1995-03-30 기판다이싱프로세스 KR100371120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/220,771 1994-03-31
US08/220,771 US5516728A (en) 1994-03-31 1994-03-31 Process for fabircating an integrated circuit
US08/220,771 1994-03-31

Publications (2)

Publication Number Publication Date
KR950034680A true KR950034680A (ko) 1995-12-28
KR100371120B1 KR100371120B1 (ko) 2003-03-19

Family

ID=22824902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006998A KR100371120B1 (ko) 1994-03-31 1995-03-30 기판다이싱프로세스

Country Status (6)

Country Link
US (1) US5516728A (ko)
EP (1) EP0675536B1 (ko)
JP (1) JP3335035B2 (ko)
KR (1) KR100371120B1 (ko)
CA (1) CA2143077C (ko)
DE (1) DE69525273T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
DE19756325A1 (de) * 1997-12-18 1999-07-01 Daimler Chrysler Ag Halbleiterscheibe mit integrierten Einzelbauelementen, Verfahren und Vorrichtung zur Herstellung einer Halbleiterscheibe
US6150240A (en) * 1998-07-27 2000-11-21 Motorola, Inc. Method and apparatus for singulating semiconductor devices
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6507082B2 (en) * 2000-02-22 2003-01-14 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6656768B2 (en) 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6420206B1 (en) 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
US6759276B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Material to improve CMOS image sensor yield during wafer sawing
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
US7297567B2 (en) 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
JP5011981B2 (ja) * 2006-11-30 2012-08-29 富士通株式会社 デバイス素子製造方法およびダイシング方法
US7927916B2 (en) * 2007-04-04 2011-04-19 Micron Technology, Inc. Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699644A (en) * 1971-01-04 1972-10-24 Sylvania Electric Prod Method of dividing wafers
JPS5258446A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Flip frop circuit
JPS593943A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5992536A (ja) * 1982-11-18 1984-05-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS5994434A (ja) * 1982-11-19 1984-05-31 Nitto Electric Ind Co Ltd 半導体素子の脱着方法
JPS6024035A (ja) * 1983-07-19 1985-02-06 Sanyo Electric Co Ltd 半導体ウエハの切断方法
JPS6018139B2 (ja) * 1983-11-22 1985-05-09 三菱電機株式会社 マスク製作方法
JPS6016442A (ja) * 1984-05-25 1985-01-28 Hitachi Ltd 半導体装置の製法
JPS6196585A (ja) * 1984-10-18 1986-05-15 Fujitsu Ltd ウエ−ハのダイシング方法
DE3447457A1 (de) * 1984-12-27 1986-07-03 Wacker-Chemie GmbH, 8000 München Vernetzbare organopolysiloxane, verfahren zu ihrer herstellung und verwendung dieser organopolysiloxane
DE3665191D1 (en) * 1985-02-14 1989-09-28 Bando Chemical Ind A pressure sensitive adhesive and a pressure sensitive adhesive film having thereon a layer of the same
JPS62112348A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process

Also Published As

Publication number Publication date
DE69525273T2 (de) 2002-09-19
DE69525273D1 (de) 2002-03-21
CA2143077C (en) 1999-08-17
KR100371120B1 (ko) 2003-03-19
JP3335035B2 (ja) 2002-10-15
JPH07283175A (ja) 1995-10-27
EP0675536A1 (en) 1995-10-04
EP0675536B1 (en) 2002-02-06
US5516728A (en) 1996-05-14
CA2143077A1 (en) 1995-10-01

Similar Documents

Publication Publication Date Title
KR950034680A (ko) 기판을 다이스하는 방법 및 집적 회로를 제조하는 방법
US9682532B2 (en) Laminated body and method for separating laminated body
CN103035572B (zh) 制造半导体器件的方法
CN100449732C (zh) 切割模片粘接膜
ES2871419T3 (es) Corte de obleas por la cara trasera y delantera de la oblea
TWI610996B (zh) 矽氧烷樹脂的去除劑、使用其的矽氧烷樹脂的去除方法以及半導體基板製品及半導體元件的製造方法
US9324601B1 (en) Low temperature adhesive resins for wafer bonding
US10854666B2 (en) Protective film composition and method of manufacturing semiconductor package by using the same
CN102015943A (zh) 具有图案化背衬的切割带和晶粒附连粘合剂
US20050156328A1 (en) Semiconductor device structures including protective layers formed from healable materials
CN104584205A (zh) 用于以激光和等离子体蚀刻的基板切割的遮罩残留物移除
US20050070095A1 (en) Protective layer during scribing
US10700016B2 (en) Protective film material for laser processing and wafer processing method using the protective film material
JP2015191940A (ja) 積層体、保護層形成用組成物、キット、および、半導体デバイスの製造方法
CN110024086A (zh) 半导体芯片的制造方法
CN112300637A (zh) 保护膜形成剂、及半导体芯片的制造方法
KR20180091711A (ko) 다이싱용 보호막 기재, 다이싱용 보호막 조성물, 다이싱용 보호 시트, 및 피가공 웨이퍼의 제조 방법
US20200234993A1 (en) Laser-releasable bonding materials for 3-d ic applications
KR102390526B1 (ko) 봉지체의 제조 방법, 및 적층체
TW201402739A (zh) 半導體裝置製造用暫時接著劑以及使用其的接著性支持體及半導體裝置的製造方法
TW201003763A (en) Wafer dicing methods
KR100966691B1 (ko) 세정제
JPS57166047A (en) Manufacture of semiconductor chip
JPH0629388A (ja) ウエーハブレーキング・分離方法及びその実施装置
JP2023172292A (ja) 分離層形成用組成物、分離層付き支持基体、積層体及びその製造方法、並びに電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12