JPS6196585A - ウエ−ハのダイシング方法 - Google Patents
ウエ−ハのダイシング方法Info
- Publication number
- JPS6196585A JPS6196585A JP59218919A JP21891984A JPS6196585A JP S6196585 A JPS6196585 A JP S6196585A JP 59218919 A JP59218919 A JP 59218919A JP 21891984 A JP21891984 A JP 21891984A JP S6196585 A JPS6196585 A JP S6196585A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing
- protective film
- window
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は露出′電檎を有するウェーハのダイシング方法
に係り、特に磁気バブルメモリチップを形成したウェー
ハのダイシングに関する。
に係り、特に磁気バブルメモリチップを形成したウェー
ハのダイシングに関する。
第２図（ａ）は磁気ハブルメモリチソプの拡大枳式図、
第２図（ｂｌは複数（１？Ｊの磁気バブルメモリチップ
を形成したウェーハの平面図、第２図＋ＩＪはθり気バ
ブルメモリチップの拡大断面側面図である。 。
第２図（ｂｌは複数（１？Ｊの磁気バブルメモリチップ
を形成したウェーハの平面図、第２図＋ＩＪはθり気バ
ブルメモリチップの拡大断面側面図である。 。
第２図（ａ）に示す如く磁気ハブルメモリチソプｌには
、書込まれた情報を記憶しているマイナーループｍ、［
気バブルを転送する書込用メジャーラインＭ目および読
取り用メジャーラインＭ２）入力信号に対応して書、連
用メジャーラインＭ１に））プルの書込みを行うジェネ
レータゲートＧ＋、磁気バブルをメジャーラインＭｌか
らマイナーループｍに移すためのスワップ或いはトラン
スフアゲ＝トＧｚ、磁気バブルをマイナーループｍから
読取り用メジャーラインＭ２に分岐させるためのレプリ
ケート或いはトランスファゲートＧ３、読取り用メジャ
ーラインＭ２上の磁気バブルを検知し電気的信号に変換
する検出器り等が形成されており、ジェネレータゲート
Ｇ１、トランスファゲートＧ２）トランスファゲートＧ
３、検出器り等は、磁気バブルメモリチップ１上に形成
されているワイヤボンディングバソドＢｒＪち電極２を
介して外部回路と接続される。
、書込まれた情報を記憶しているマイナーループｍ、［
気バブルを転送する書込用メジャーラインＭ目および読
取り用メジャーラインＭ２）入力信号に対応して書、連
用メジャーラインＭ１に））プルの書込みを行うジェネ
レータゲートＧ＋、磁気バブルをメジャーラインＭｌか
らマイナーループｍに移すためのスワップ或いはトラン
スフアゲ＝トＧｚ、磁気バブルをマイナーループｍから
読取り用メジャーラインＭ２に分岐させるためのレプリ
ケート或いはトランスファゲートＧ３、読取り用メジャ
ーラインＭ２上の磁気バブルを検知し電気的信号に変換
する検出器り等が形成されており、ジェネレータゲート
Ｇ１、トランスファゲートＧ２）トランスファゲートＧ
３、検出器り等は、磁気バブルメモリチップ１上に形成
されているワイヤボンディングバソドＢｒＪち電極２を
介して外部回路と接続される。
第２図（ｂｌに示す如く前記磁気バブルメモリチップ１
は、１枚のウェーハ３上に複数個同時に形成されており
、かかる状態で各チップの特性を試験した後、ダイシン
グを行い個々のチップに分割している。
は、１枚のウェーハ３上に複数個同時に形成されており
、かかる状態で各チップの特性を試験した後、ダイシン
グを行い個々のチップに分割している。
ウェーハ３は第２図（Ｃ）に示す如くガドリニウム・ガ
リウム・ガーネット（以下ＧＧＧと称する）基板４の上
に、磁性ガーネットの単結晶層５を生成し全面を絶縁膜
（ＳｉＯｚ） ６で覆った上に、前記の磁気バブルメモ
リチップ１を構成する各種のパターンを２つのマスクレ
ベルに別けて形成している。
リウム・ガーネット（以下ＧＧＧと称する）基板４の上
に、磁性ガーネットの単結晶層５を生成し全面を絶縁膜
（ＳｉＯｚ） ６で覆った上に、前記の磁気バブルメモ
リチップ１を構成する各種のパターンを２つのマスクレ
ベルに別けて形成している。
第１のマスクレベルではジェネレータゲートＧ１、トラ
ンスファゲートＧ２）トランスファゲート０３等、アル
ミニウムを生体とする導体よりなるパターン７が絶縁膜
６の上に形成され、パターン７と後述の電極２以外の部
分に５ｉ０８を充填した後、全面が絶縁膜（’Ｓ ｉ
０２ ） ９で覆われる。
ンスファゲートＧ２）トランスファゲート０３等、アル
ミニウムを生体とする導体よりなるパターン７が絶縁膜
６の上に形成され、パターン７と後述の電極２以外の部
分に５ｉ０８を充填した後、全面が絶縁膜（’Ｓ ｉ
０２ ） ９で覆われる。
第２のマスクレベルではマイナールーフ’ｍ、ｉｆ込用
メジャーラインＭ＋、読取り用メジャーラインＭ２）検
出器り等、パーマロイ（Ｆｅ−Ｎｉ合金）よりなるパタ
ーン１０が絶縁膜９の上に形成され、その上を保護Ｈ’
Ａ （Ｓｉ０２） １１で覆われる。
メジャーラインＭ＋、読取り用メジャーラインＭ２）検
出器り等、パーマロイ（Ｆｅ−Ｎｉ合金）よりなるパタ
ーン１０が絶縁膜９の上に形成され、その上を保護Ｈ’
Ａ （Ｓｉ０２） １１で覆われる。
なお第１のマスクレベルで形成されるパターン７に関連
する電極２゛は第１のマスクレベルで同時に形成され、
また第２のマスクレベルで形成されルパターン１０に関
連する電極２は第２のマスクレベルで同時に形成される
。かかる電極２は個々のチップ１の特性をダイシング前
にウェーハ３の状態で試験するために、その上を覆って
いた保護膜が取り除かれ露出している。
する電極２゛は第１のマスクレベルで同時に形成され、
また第２のマスクレベルで形成されルパターン１０に関
連する電極２は第２のマスクレベルで同時に形成される
。かかる電極２は個々のチップ１の特性をダイシング前
にウェーハ３の状態で試験するために、その上を覆って
いた保護膜が取り除かれ露出している。
このようにアルミニウムやパーマロイで形成された電極
２が露出しており、ダイシングを行う際の冷却水等で汚
染されやすい状態にある。また電極以外の部分は保護Ｋ
ｍ （Ｓｉ０２）で覆われているが、ダイシングを行う
際に付いた傷が原因でチップが不良になることもある。
２が露出しており、ダイシングを行う際の冷却水等で汚
染されやすい状態にある。また電極以外の部分は保護Ｋ
ｍ （Ｓｉ０２）で覆われているが、ダイシングを行う
際に付いた傷が原因でチップが不良になることもある。
そこでウェーハのダイシング時に発生する前記障害から
、磁気バブルメモリ千ノブを能率的且つ容易に保護でき
る方法の実現が望まれている。
、磁気バブルメモリ千ノブを能率的且つ容易に保護でき
る方法の実現が望まれている。
第３図は従来のダイシング方法を示す図で、第３図＋ａ
）はウェーハ試験以降の工程図、第３図（ｂ）〜第３図
（ｈｌはそれぞれの工程における断面側面図である。な
お第２図と同じ対象物は同一記号で表している。以Ｔ−
第３図（ａ）に示す工程に沿ってそれぞれの作業内容に
ついて述べる。
）はウェーハ試験以降の工程図、第３図（ｂ）〜第３図
（ｈｌはそれぞれの工程における断面側面図である。な
お第２図と同じ対象物は同一記号で表している。以Ｔ−
第３図（ａ）に示す工程に沿ってそれぞれの作業内容に
ついて述べる。
（１） ウェーハ試験工程
ＧＧＣ４板４上に各種パターンを形成してなるウェーハ
３は、第２図（ａ）および第２図（Ｃ）に示す如く各チ
ップ毎に露出した電極２が形成されており、この電極２
を介して情報を入出力させ各チップの特性を試験する。
３は、第２図（ａ）および第２図（Ｃ）に示す如く各チ
ップ毎に露出した電極２が形成されており、この電極２
を介して情報を入出力させ各チップの特性を試験する。
（２）保護膜形成工程
次のグイシンク工程での障害を防止するために、第３図
（ｂｌにボず如くウェーハ３の全面に保護膜１２として
、シリコン系成膜剤（商品名シリチック）をコーティン
グする。なお第３図（Ｃ）は保護膜１２をコーティング
した電極部分の拡大側断面図である。
（ｂｌにボず如くウェーハ３の全面に保護膜１２として
、シリコン系成膜剤（商品名シリチック）をコーティン
グする。なお第３図（Ｃ）は保護膜１２をコーティング
した電極部分の拡大側断面図である。
（３） グイシンク工程
第３図（ｄ）に示す如く保護膜１２を形成したウェーハ
３の裏面にダイシンクテープ１３を貼着し、冷却水を流
し冷却しながらカッターでウェーハ３をダイシングし個
々のチップｌに分割する。なお第３図（ｅ）はダイシン
グ部分の拡大側断面図である。
３の裏面にダイシンクテープ１３を貼着し、冷却水を流
し冷却しながらカッターでウェーハ３をダイシングし個
々のチップｌに分割する。なお第３図（ｅ）はダイシン
グ部分の拡大側断面図である。
（４） 洗浄／保護膜除去工程
ダイシング後グイシンクテープ１３に貼着されている個
々のチップを洗浄し、表向に付着している切粉や不純物
を除去すると共に、第３図（ｆｌに不ず如く先に保護ｌ
ｌ５Ｉｉ１２としてコーティングしたシリコン系成膜剤
を除去し、個々のチップをダイシンクテープ１３から剥
離させる。保護膜１２の除去によって個々のチップの表
面は第２図（Ｃ１の状態に復旧する。
々のチップを洗浄し、表向に付着している切粉や不純物
を除去すると共に、第３図（ｆｌに不ず如く先に保護ｌ
ｌ５Ｉｉ１２としてコーティングしたシリコン系成膜剤
を除去し、個々のチップをダイシンクテープ１３から剥
離させる。保護膜１２の除去によって個々のチップの表
面は第２図（Ｃ１の状態に復旧する。
（６） ボンディング工程
第３図１ｇ）に示す如く個々のチップ１をパッケージ１
４に搭載し、パッケージ１４とチップ１に形成されてい
る図示してない電極の間をワイヤ１５で結線する。
４に搭載し、パッケージ１４とチップ１に形成されてい
る図示してない電極の間をワイヤ１５で結線する。
（８） 被覆工程
磁性粉等がチップの表面に付着するのを防止するために
、第３図（ｈｌに示す如くシリコーン系樹脂（商品名Ｊ
ＣＲ）１６を充填し、チップｌ、電極部、ワイヤ１５の
全てを被覆する。
、第３図（ｈｌに示す如くシリコーン系樹脂（商品名Ｊ
ＣＲ）１６を充填し、チップｌ、電極部、ワイヤ１５の
全てを被覆する。
ウェーハのダイシングに伴う上記作業において、保護膜
形成工程でウェーハの全面に保護膜をコーティングし、
ダイシングの後の保護膜除去工程で先にコーティングし
た保護膜を除去しており、次の被覆工程で再度シリコー
ン系樹脂を用いてチップの表面を被覆している。かかる
作業がウェーハのダイシングを煩雑にし、多くの人手を
要する原因になっている。
形成工程でウェーハの全面に保護膜をコーティングし、
ダイシングの後の保護膜除去工程で先にコーティングし
た保護膜を除去しており、次の被覆工程で再度シリコー
ン系樹脂を用いてチップの表面を被覆している。かかる
作業がウェーハのダイシングを煩雑にし、多くの人手を
要する原因になっている。
上記の問題点はウェーハの全面に感光性被膜をコーティ
ングし、該感光性被膜の窓開部分を露光した後、該ウェ
ーハのダイシングを行い、しかる後現像を行って該感光
性被膜に窓を開ける、本発明になるウェーハのダイシン
グ方法で解決される。
ングし、該感光性被膜の窓開部分を露光した後、該ウェ
ーハのダイシングを行い、しかる後現像を行って該感光
性被膜に窓を開ける、本発明になるウェーハのダイシン
グ方法で解決される。
（作用〕
ダイシングの際の保護膜として感光性樹脂を用い、電極
部分だけを露光しダイシングした後の現像によって、電
極を覆っている保護膜のみを除去する方法は、露光工程
ならびに現像工程を必要とするが、チップの表面にコー
ティングされた保護膜の全てを除去する従来の方法に比
べて極めて能率的で且つ容易である。
部分だけを露光しダイシングした後の現像によって、電
極を覆っている保護膜のみを除去する方法は、露光工程
ならびに現像工程を必要とするが、チップの表面にコー
ティングされた保護膜の全てを除去する従来の方法に比
べて極めて能率的で且つ容易である。
そしてその他の部分に残っている保護膜が磁性粉等がチ
ップの表面に付着するのを防止するために、被覆工程が
不要になりパッケージへの実装作業が簡略化される。
ップの表面に付着するのを防止するために、被覆工程が
不要になりパッケージへの実装作業が簡略化される。
以下添付図により本発明の実施例について説明する。第
１図は本発明になるウェーハのダイシング方法の一実施
例で第１図（ａｌはウェーハ試験以降の工程図、第１図
（ｂ）〜第１図ｔｅｌは主要工程における断面側面図で
ある。なお第２図、第３図と同じ対象物は同一記号で表
している。
１図は本発明になるウェーハのダイシング方法の一実施
例で第１図（ａｌはウェーハ試験以降の工程図、第１図
（ｂ）〜第１図ｔｅｌは主要工程における断面側面図で
ある。なお第２図、第３図と同じ対象物は同一記号で表
している。
以下本発明になる方法と従来の方法の相違点を工程に沿
って述べる。
って述べる。
（２１）保護膜形成工程
次のダイシング工程での障害を防止するために、第１図
ｆｂ）に示す如くウェーハ３の全面に感光性樹脂を保護
膜２１としてコーティングする。なお第１図１０）は保
：４膜２１をコーティングした電極部分の拡大側断面図
である。
ｆｂ）に示す如くウェーハ３の全面に感光性樹脂を保護
膜２１としてコーティングする。なお第１図１０）は保
：４膜２１をコーティングした電極部分の拡大側断面図
である。
（２２）露光工程
ダイシング工程の後で窓を開ける電極部分等を除いてマ
スキングし保護膜２１を感光させる。第１図（ｄ）は窓
開部分２２を露光した後の電極部分を示す拡大側断面図
である。
スキングし保護膜２１を感光させる。第１図（ｄ）は窓
開部分２２を露光した後の電極部分を示す拡大側断面図
である。
（３１）ダイシング工程
ダイシングの方法は従来の方法と全く同じである。但し
先にコーティングした感光性樹脂が感光しない波長の光
の中でダイシングする。
先にコーティングした感光性樹脂が感光しない波長の光
の中でダイシングする。
（４１）洗浄／現像工程
ダイシング後グイシングテープ１３に貼着されている個
々のチップを洗浄し、表面に付着している切粉や不純物
を除去すると共に、感光性樹脂の現像を行い露光した部
分の保護膜２１を除去し、個々のチップをダイシングテ
ープ１３から剥離させる。
々のチップを洗浄し、表面に付着している切粉や不純物
を除去すると共に、感光性樹脂の現像を行い露光した部
分の保護膜２１を除去し、個々のチップをダイシングテ
ープ１３から剥離させる。
即ち第１図ｔｅｌに示す如く電極部分の保護１１ｒＡ２
２のみが除去され、その他の部分は先に保護膜２１とし
てコーティングした感光性樹脂により覆われている。
２のみが除去され、その他の部分は先に保護膜２１とし
てコーティングした感光性樹脂により覆われている。
このようにダイシングの際の保護膜として感光性樹脂を
用い、電極部分だけを露光しダイシング後の現像によっ
て、電極を覆っている保護膜のみを除去する方法は、露
光工程ならびに現像工程を必要とするが、チップの表面
にコーティングされた保護膜の全てを除去する従来の方
法に比べて極めて能率的で且つ容易である。
用い、電極部分だけを露光しダイシング後の現像によっ
て、電極を覆っている保護膜のみを除去する方法は、露
光工程ならびに現像工程を必要とするが、チップの表面
にコーティングされた保護膜の全てを除去する従来の方
法に比べて極めて能率的で且つ容易である。
また電極の周囲に保護膜を被着させた状態でワイヤーボ
ンディングを行うことになるが、電極の面積に比べて保
護膜が薄いために、ホンディングを行う際の障害になる
ことは無い。
ンディングを行うことになるが、電極の面積に比べて保
護膜が薄いために、ホンディングを行う際の障害になる
ことは無い。
そして電極部以外の部分に残っている保護膜が、磁性粉
等がチップの表面に付着するのを防止するために、シリ
コーン系樹脂を充填する被覆工程が不要になり、パンケ
ージへの実装作業か簡略化される。
等がチップの表面に付着するのを防止するために、シリ
コーン系樹脂を充填する被覆工程が不要になり、パンケ
ージへの実装作業か簡略化される。
以上述べたように本発明によればダイシンク作業に伴う
処理が能率的で且つ容易なウェーハのダイシング方法を
提供することができる。
処理が能率的で且つ容易なウェーハのダイシング方法を
提供することができる。
第１図は本発明の一実施例で、
第１図（ａ）はウェーハ試験以降の工程図、第１図（ｂ
）〜（ｅｌは主要工程を示す断面側面図で、第１図（ｂ
ｌは保護膜の形成工程を示す図、第１図（Ｃ）は保護膜
形成後の電極部分を示す図、第１図＋ｄ）は露光した後
の電極部分を示す図、第１図（ｅｌは保護膜除去後の電
極部分を示す図、第２図（ａｌはメモリチップの拡大模
式図、第２図（ｂｌはウェーハの平面図、 第２図（Ｃ１はメモリチップの拡大断面側面図、第３図
は従来のダイシング方法を示す図で、第３図（ａ）はウ
ェーハ試験以降の工程図、第３図（ｂｌ〜（ｈｌは各工
程における断面側面図で、第３図（ｂ）は保護膜形成工
程を示す図、第３図（Ｃ）は保護膜形成後の電極部分を
ボす図、第３図＋ｄ＋はダイシング工程を示す図、第３
図（ｅ）はダイシング部分の拡大図、第３図（ｆ）は保
護膜の除去を示す図、第３図（ｇ）はポンディング工程
を示す図、第３図（ｈ）は被覆工程を示す図、 である。図において １はメモリチップ、 ２は電極、 ３はウェーハ、 ４はＧＧＧ基板、５は磁性型結
晶層、 ６は絶縁膜、 ７はアルミパターン、８は充填剤、 ９は絶縁膜、 ＩＯはパーマロイパターン、１
１は保護膜、 ２１は感光性樹脂、２２は窓開部
分、 。 をそれぞれ示す。 第１ｍ 第 ２ 図 昇 ２ 図 （Ｃ） 第 ３ 図 （ｆ１２）
）〜（ｅｌは主要工程を示す断面側面図で、第１図（ｂ
ｌは保護膜の形成工程を示す図、第１図（Ｃ）は保護膜
形成後の電極部分を示す図、第１図＋ｄ）は露光した後
の電極部分を示す図、第１図（ｅｌは保護膜除去後の電
極部分を示す図、第２図（ａｌはメモリチップの拡大模
式図、第２図（ｂｌはウェーハの平面図、 第２図（Ｃ１はメモリチップの拡大断面側面図、第３図
は従来のダイシング方法を示す図で、第３図（ａ）はウ
ェーハ試験以降の工程図、第３図（ｂｌ〜（ｈｌは各工
程における断面側面図で、第３図（ｂ）は保護膜形成工
程を示す図、第３図（Ｃ）は保護膜形成後の電極部分を
ボす図、第３図＋ｄ＋はダイシング工程を示す図、第３
図（ｅ）はダイシング部分の拡大図、第３図（ｆ）は保
護膜の除去を示す図、第３図（ｇ）はポンディング工程
を示す図、第３図（ｈ）は被覆工程を示す図、 である。図において １はメモリチップ、 ２は電極、 ３はウェーハ、 ４はＧＧＧ基板、５は磁性型結
晶層、 ６は絶縁膜、 ７はアルミパターン、８は充填剤、 ９は絶縁膜、 ＩＯはパーマロイパターン、１
１は保護膜、 ２１は感光性樹脂、２２は窓開部
分、 。 をそれぞれ示す。 第１ｍ 第 ２ 図 昇 ２ 図 （Ｃ） 第 ３ 図 （ｆ１２）
Claims (2)
- （１）ウェーハの全面に感光性被膜をコーティングし、
該感光性被膜の窓開部分を露光した後、該ウェーハのダ
イシングを行い、しかる後現像を行って該感光性被膜に
窓を開けることを特徴とするウェーハのダイシング方法
。 - （２）特許請求の範囲第１項記載のウェーハのダイシン
グ方法において、前記ウェーハが複数個の磁気バブルメ
モリチップを取り出すためのウェーハであることを特徴
とするウェーハのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218919A JPS6196585A (ja) | 1984-10-18 | 1984-10-18 | ウエ−ハのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218919A JPS6196585A (ja) | 1984-10-18 | 1984-10-18 | ウエ−ハのダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196585A true JPS6196585A (ja) | 1986-05-15 |
Family
ID=16727371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59218919A Pending JPS6196585A (ja) | 1984-10-18 | 1984-10-18 | ウエ−ハのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196585A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184360A (ja) * | 1989-12-13 | 1991-08-12 | Canon Inc | 半導体装置の製造方法 |
| EP0675536A1 (en) * | 1994-03-31 | 1995-10-04 | AT&T Corp. | Process for fabricating an integrated circuit |
-
1984
- 1984-10-18 JP JP59218919A patent/JPS6196585A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184360A (ja) * | 1989-12-13 | 1991-08-12 | Canon Inc | 半導体装置の製造方法 |
| EP0675536A1 (en) * | 1994-03-31 | 1995-10-04 | AT&T Corp. | Process for fabricating an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3957552A (en) | Method for making multilayer devices using only a single critical masking step | |
| IT8267548A0 (it) | Procedimento ed apparecchiatura per l esposizione di uno strato di gelatina fotosensibile depositate su un substrato particolarmente per la fabbricazione di dispositivi elettronici a semiconduttori | |
| SG50455A1 (en) | Polyimide process for protecting integrated circuits | |
| JPS6196585A (ja) | ウエ−ハのダイシング方法 | |
| US4400454A (en) | Process of producing color solid image pickup element base plates | |
| US4397928A (en) | Process of producing color solid image pickup element base plates | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JP3188023B2 (ja) | 半導体装置の製造方法 | |
| JP2006032482A (ja) | 半導体装置の製造方法 | |
| JP2628555B2 (ja) | 半導体装置の製造方法 | |
| KR100192434B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07120758B2 (ja) | カラー固体撮像装置の製造方法 | |
| JP2587532B2 (ja) | 半導体装置の製造方法 | |
| JPS6058668A (ja) | カラ−フィルタ−の製造方法 | |
| JPH05251490A (ja) | 樹脂封止型パッケージの開封方法 | |
| JP3969789B2 (ja) | 電子デバイスの製造方法 | |
| JP2693171B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62151306A (ja) | ダイシング方法 | |
| JPH06291232A (ja) | リードフレーム及びその製造方法 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JPS5827346A (ja) | 半導体集積回路の製造方法 | |
| JPS5855588B2 (ja) | 磁気バブルメモリチップ製造用フオトマスク | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| KR930014854A (ko) | 와이어 본딩 패드 형성방법 | |
| JPS63136650A (ja) | 半導体装置の製造方法 |