JPH03184360A

JPH03184360A - 半導体装置の製造方法

Info

Publication number: JPH03184360A
Application number: JP1323254A
Authority: JP
Inventors: Akio Mihara; 晃生三原; Takahiko Okabe; 隆彦岡部; Kenichi Nakamura; 謙一中村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-12-13
Filing date: 1989-12-13
Publication date: 1991-08-12
Anticipated expiration: 2014-10-04
Also published as: JP2956097B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体装置の製造方法に関するものである。

［従来の技術］従来、半導体ウェハをチップに分割する方法としては、
半導体ウェハ上に形成された切断ライン上を、切断ライ
ン巾よっつすい半導体切断用ブレードを用いて切断する
方法が採られている。

第５図は、切断前の半導体クエへを示す図であり、第６
図は第５図の拡大図である。図において、１は半導体ウ
ェハ、２は電気回路パターンの構成されたエリア、３は
切断ラインである。

この方法では、まず半導体ウェハ１上に電気回路パター
ンを保護するための保護膜を成長させ、次にパターンニ
ングし、エツチングにより切断ライン３上の保護膜を取
り除いていた。その後、半導体ウェハ１を切断ライン３
上で切断することによりチップ状に分割していた。

半導体ウェハの切断方法としては、一般にダイシング法
を用いる。ダイシング法とは極薄の外周刃形ダイシング
ブレードを超精密スピンドルにより高速回転させ、この
ブレードで切断ラインに沿って半導体ウェハを切断する
方法をいう。ダイシング装置は、（株）ディスコ製のＤ
ＡＤ２Ｈ／６Ｔや（株）東京精密製のＡ−ＷＤ−２５０
０Ｂ／ＴＣなどが使用されている。

ダイシング法で半導体ウェハを切断する場合、切断され
たチップの外周部に切断ラインの一部が残っている。こ
の状態を第７図に示す。第７図において７は切断ライン
残り、８はチップ上のチップ電極（Ａｎパッド）であり
、９はチップ損傷である。

チップ損傷とは半導体ウェハを切断するときに発生する
ものであり、半導体ウェハ上面と切断面との交差する部
分が破損したものである。このチップ損傷は、ダイシン
グ法に限らず、半導体ウェハを機械的に切断するときに
は必らず発生する。

また、従来のウェハは切断ライン上の保護膜をエツチン
グにより除去しているが、これには２つの理由がある。

１つは、保ｉ！膜をエツチングしてチップ電極を露出さ
せる工程でエツチング量をモニターするために切断ライ
ン上の保護膜もエツチングし、このエツチング量をチッ
プ電極上の保護膜エツチング量のモニターの代用とする
ことであり、今１つの理由は、ウェハ製造工程よりも、
むしろ検査工程をスムーズに行なうためである。検査工
程はウェハ内のすべてのチップの電気特性を、チップ電
極上に測定器及び電源上接続されている金属細線を接触
させて検査する方法で行なわれる。この金属細線は直径
的３０μｍでありチップ電極に接触させる時に注意深い
アライメントが必要である。このアライメントを行なう
ために、ウェハ上にＨｅ−Ｎｅレーザーをあて、その反
射光で保護膜をエツチングで除いた切断ラインの位置を
検出し、チップ電極と金属細線のアライメントに利用し
ている。

以上２点を行なうために従来は切断ライン上の保護膜を
エツチングにより除いている。

［発明が解決しようとしている課題］しかしながら、最近では、−枚の半導体ウェハから大量
のチップを製造するために、切断ラインの巾を極めて狭
くしており、さらに切断ラインの近傍まで電気回路パタ
ーンを接近させているため、チップ損傷により電気回路
パターンの一部が破損されるという問題を生じるように
なった。

すなわち、切断ライン巾が広い場合は切断後の切断ライ
ン残りも広いため、チップ損傷はほとんど切断ライン残
りの上にのみ発生し、また、たとえチップ内部にまで進
入しても切断ライン近傍に電気回路パターンが存在して
いなければ電気回路パターンの電気的動作に影響を与え
ることはない。しかしながら、現在の半導体クエへのよ
うに切断ライン巾が狭いと切断後の切断ライン残りも極
めて狭くなり、このためチップ損傷はチップ内部に浸入
しやすくなる。ざらに現在の高集積化された電気回路パ
ターンは切断ライン近傍にまで接近しているため、チッ
プ損傷の浸入はそのまま電気回路パターンの損傷となり
、電気回路の動作に影響を与え、最悪の場合その電気回
路はまったく動作しなくなる。具体的に説明すると、例
えば従来、一般的に切断ラインの巾は１００μｍであり
、半導体ウェハ切断用のダイシングブレードの巾は３０
μｍであった。この条件で半導体クエへを切断すると、
少なくともチップ外周の切断ライン残りは３０μｍ以上
となる０本発明者による実験では、ダイシングブレード
のダイヤモンド粉が２〜６μｍの場合で切断スピードを
３０　ｍ　ｍ　／　ｓｅＣとするとチップ損傷の大きさ
は２０μｍであった。これに対して切断ライン巾を５０
μｍとした場合、ダイシングブレード巾が３０Ａｔｍで
は、切断ライン残りは１０μｍはどになり、チップ損傷
は切断ライン残りをこえて、電気回路パターンまで侵入
する。第３図はこの状態を模式的に示したものであり、
第７図のｃ−ｃ’断面である。また第３図のＢの部分を
拡大したものが第４図である。第３図および第４図にお
いて４は保護膜、５は電気回路パターン、６は損傷した
電気回路パターンを示している。

一般的に、これを防ぐためには ■切断スピードを遅くする、 ■ダイシングブレードの巾を薄くする、等の方法が採ら
れている。しかし、■の場合半導体装置製造時間が極め
て遅くなるので、量産においてはコストアップにつなが
るという問題がある。また、■の場合はブレードの機械
的強度の劣下によるブレード割れの発生やブレードの消
耗の激化のため、製造中頻繁にブレードを取り替える必
要があり、やはり量産には不向きである。

また、切断ラインを切断する際に発生するチップ損傷は
切断ライン近くの保護膜のエツジで抑えられるという意
見もあるが、これは確率的な問題であり、切断スピード
が早い場合にはやはり無理がある。

［課題を解決するための手段］本発明の要旨は、表面上に複数の電気回路パターンと切
断ラインが形成されている半導体ウェハ上に前記電気回
路パターンを保護するための保護膜を形成し、前記電気
回路パターン内に形成されたチップ電極上の保護膜のみ
を除去し、しかる後に、前記切断ライン上に前記保護膜
を有したまま前記半導体ウェハを該間隔上で切断するこ
とにより、前記半導体ウェハをチップ状に分割すること
を特徴とする半導体装置の製造方法に存在する。

［作用］本発明によれば、保護膜の上から半導体ウェハを切断す
るので、切断時のチップ損傷を小さくすることができ、
ひいては回路パターンに影響を与ずに半導体ウェハを切
断することができる。

［実施例］（第１実施例）第１表は、保護膜の上から切断した場合と保護膜を採り
除いて切断した場合のチップ損傷量を比較したものであ
る。本実施例で使用した保護膜はａｏｏｏ人のシリコン
ナイトライド膜である。ダイシング装置は（株）ディス
コ製のＤＡＤ−２５Ｐ／６Ｔを、ブレードは同社製の２
７ＨＣＣＦ（ダイヤモンド粒子２−４μｍ、巾＝４０〜
５０μｍ）を使用し、切断時のブレード回転は３０、Ｏ
ＯＯｒｐｍ、切断スピードは５〜３０ｍｍ／ｓｅｃであ
った。チップ損傷量は、切断したエツジより測定した。

これにより、保護膜上から切断した場合、チップ損傷量
は少なくなることが分かる。

第１図は、切断スピードを３０ｍｍ／ｓｅｃとし、切断
ライン上に保護膜が存在する半導体ウェハの切断を行な
った場合の切断面である。また、第２図は第１図のＡの
部分の拡大図である。第１図および第２図から解るよう
に、切断によるチップ損傷量１０は少なく、電気回路パ
ターンに影響を与えていない。

なお、保護膜はウェハ全面に成長させ、その後各チップ
上のチップ電８ｉ（ＡＩｔバッド）上の保護膜のみをエ
ツチングし、チップ電極を露出させである。

なお、本実施例においては保護膜にシリコンナイトライ
ド膜を使用した場合について述べたが、他の保護膜、例
えばＰＳＧ＠、ＮＳＧ膜、ＢＰＳＧ膜等においても同様
の効果が得られることは明らかである。

（第２実施例）第８図、′ｓ９図は第２の実施例である。′ｓ９図はダ
イシング位置（ダイシング用ブレードのエツジと対応す
る）まで、電気回路パターン領域５の内、電気回路パタ
ーンのない素子分離（ＬＯＧＯ５）及び層間絶縁膜のみ
の領域１１を設置してその後保護膜を形成し、チップ電
極上の保護膜のみを除去したものである。ここで、１２
はダイシングラインである。ここで保護膜はダイシング
ラインのエツジにて、領域１１の存在のために段差１３
が発生している。領域１１上面とダイシングライン１２
上面での段差１４は素子分離（ＬＯＣＯ３）及び層間絶
縁膜の厚さを含めて、半導体製造プロセスにもよるが、
我々は１１０００人で行なっており段差１３もほぼ同等
の値である。本実施例では段差１３の巾１５に等しいか
またはわずかに薄いダイシングブレードを利用して切断
を行なう。この場合の結果が第８図であり、段差１３及
び１４のため、第１の実施例よりもクラック量は少ない
。

［発明の効果コ以上示した様に、本発明によれば、切断ライン近傍にま
で電気回路パターンが存在し、かつ切断ライン巾をせま
くしている半導体ウェハを、チップ上の電気回路パター
ンを損傷することなく切断することが可能となる。

第表

【図面の簡単な説明】

第１図は保護膜の存在する切断ライン上を切断した場合
のチップ損傷について説明するための図、第２図は第１
図のＡの部分の拡大図、第３図は保護膜のない切断ライ
ン上を切断した場合のチップ損傷について説明するため
の図、第４図は第３図のＢの部分の拡大図、第５図は切
断ラインにより回路パターンごとに分けられているウェ
ハの図、第６図は第５図の拡大図、第７図は切断後のチ
ップの図、第８図及び第９図は第２実施例を示す図であ
る。１・・・半導体ウェハ、２・・・電気回路パターンの存
在するエリア、３・・・切断ライン、４・・・保ｉｓ、
５・・・電気回路パターン、６・・・損傷した電気回路
パターン、７・・・切断ライン残り、８・・・チップ電
極（Ａｊ２バッド）、９・・・チップ損傷、１０・・・
チップ損傷量、１２・・・ダイシングライン、１３・・
・段差。第図第図第図第図第５図第図第図

Claims

【特許請求の範囲】

（１）表面上に複数の電気回路パターンと切断ラインが
形成されている半導体ウェハ上に前記電気回路パターン
を保護するための保護膜を形成し、前記電気回路パター
ン内に形成されたチップ電極上の保護膜のみを除去し、
しかる後に、前記切断ライン上に前記保護膜を有したま
ま前記半導体ウェハを該間隔上で切断することにより、
前記半導体ウェハをチップ状に分割することを特徴とす
る半導体装置の製造方法。
（２）切断方法がダイシング法であることを特徴とする
請求項第１項記載の半導体装置の製造方法。
（３）表面上に複数の電気回路パターンと切断ラインが
形成されている半導体ウェハ上で、電気回路パターンを
構成する構造のうち、層間絶縁膜と素子分離領域のうち
少なくとも１つを切断ラインエッジまで配置し、その後
、前記電気回路パターンを保護するため保護膜を形成し
、電気回路パターン内に形成されたチップ電極上の保護
膜のみを除去し、しかる後に切断ライン巾と同じまたは
わずかに薄いダイシングブレードにて、前記切断ライン
上に保護膜をのこしたまま半導体ウェハをチップ状に分
割することを特徴とする半導体装置の製造方法。
（４）切断ラインエッジまで、層間絶縁膜または素子分
離領域のうち少なくとも１つを切断ラインエッジまで配
置したことを特徴とする半導体装置。