JPS6312149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6312149A
JPS6312149A JP15654386A JP15654386A JPS6312149A JP S6312149 A JPS6312149 A JP S6312149A JP 15654386 A JP15654386 A JP 15654386A JP 15654386 A JP15654386 A JP 15654386A JP S6312149 A JPS6312149 A JP S6312149A
Authority
JP
Japan
Prior art keywords
oxide film
films
semiconductor device
oxide films
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15654386A
Other languages
English (en)
Inventor
Takafumi Oda
織田 隆文
Hirokazu Miyoshi
三好 寛和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15654386A priority Critical patent/JPS6312149A/ja
Publication of JPS6312149A publication Critical patent/JPS6312149A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔従来の技術〕 この発明は、LOGO3構造(選択酸化法による分離構
造)を有する半導体装置の製造方法に関し、特に局部酸
化膜異常を防止した半導体装置の製造方法に関するもの
である。
〔従来の技術〕
第3図(a)〜(C)により従来のこの種の半導体装置
の製造方法を説明する。
第3図(a)において、1はSi基板、2〜5は各チッ
プに分離のためのフィールド酸化膜、6〜8は下敷酸化
y(パッド酸化膜ともいう)であり、9ば1チツプを示
し、1oおよび11は前記チップ9の隣接チップの一部
分である。第3rEJ (b )ニおいて、12.13
は局部酸化膜異常である。第3図(C)において、14
は前記局部酸化膜異常13の上に形成されたゲート酸化
膜、15は同じくゲート膜である。
次に、従来の半導体装置の製造方法について説明する。
第3図(a)に示すように、フィールドの選択酸化を行
いフィールド酸化膜2〜5を形成する。第3 図(a 
)でハ、選択酸化のマスク(シリコンナイトライド等)
は既に除去されている。また下敷酸化膜6〜8の部分は
前工程で選択酸化のマスク材があった部分であり、下敷
酸化膜6と8の部分はダイシングラインと呼ばれ、後工
程で各チップに分離するために存在する。チップ9は、
フィールド酸化膜3,4と下敷酸化膜7の部分から構成
されており、周辺チップ1oと11は、チップ9と同一
構造が繰り返されている。
次に酸化膜エツチングを行い、下敷酸化膜6〜8をエツ
チングすると第3図(b)のようになる。
第3図(b)で局部酸化膜異常12は、フィールド酸化
膜3上に生じたものであり、局部酸化膜異常13は活性
領域上に生じたものである。これらの局部酸化膜異常1
2.13は、下敷酸化膜6〜8のエツチング直後および
拡散前の洗浄後のライトエッチ(酸化膜に清浄なSi面
を出すなめに少量行うエツチング)直後に発生し、特徴
としてはチップコーナ(第3図(b)の局部酸化膜異常
12の位置付近や、活性領域の端部(第3図(b)の局
部酸化膜異常13の位置)に発生するのが常であった。
なお、上記局部酸化膜異常12,13の発生原因につい
ては、この発明と対比して後述する。
次に、ゲート酸化膜およびゲート膜(金属または半導体
)の形成を行って、ゲート膜およびゲート酸化膜のエツ
チングを行うと、第3図(C)のようなパターンのゲー
ト酸化膜14.ゲート膜15が形成される。ゲート酸化
膜14は第3図(b)の局部酸化膜異常13の部分に形
成されるため、ゲート酸化膜厚が通常のそれより厚く仕
上がっている。
〔発明が解決しようとする問題点〕
従来の半導体装置の製造方法は以上のような工程からな
るので、局部酸化膜異常12.13の上に形成されたト
ランジスタは、他のチップ内の正常な大多数のトランジ
スタよりゲート酸化膜14が厚くなり、正常なVT14
特性が得られなくなり、最終的な半導体装置の歩留りを
下げる原因となっていた。
この発明は、上記の問題点を解消するなめになされたも
ので、局部酸化膜異常を生じないような半導体装置の製
造方法を提供することを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、酸化膜形成工
程に用いるマスクパターンとして、各チップに分離する
ためのダイシングラインを持たないマスクパターンを用
いるものである。
〔作用〕
この発明においては、その製造工程中に用いるフォトリ
ソグラフィのマスクパターンとしてダイシングラインの
ないものを用いることから、ゲート酸化前の下敷酸化膜
のエツチングおよびその後のライトエッチ等の湿式処理
中の水洗後、水滴がチップにより分割されないようにな
り、水洗後の乾燥時に局部酸化膜異常が発生しなくなる
〔実施例〕
第1図(a)、(b)はこの発明の半導体装置の製造方
法の一実施例の工程を示す断面図であり、この図におい
て、21は半導体基板、例えば81基板、22〜24は
フィールド酸化膜、25〜28は下敷酸化膜である。
次に、この発明による半導体装置の製造方法について説
明する。
第1図(a)に示すように、フィールドの選択酸化を行
いフィールド酸化膜22〜24を形成する。
フィールド酸化膜22と24の一部分は、従来では下敷
酸化膜が形成され、ダイシングラインと呼ばれている部
分である。
次に、第1図(、)のような構造のSi基板21を下敷
酸化膜25〜28のエツチングおよびライトエッチラン
グをすると、第1図(b)のような構造となる。このよ
うにダイシングライン上にフィールド酸化膜22と24
のある場合は、第3図(b)の従来例に見られた局部酸
化膜異常12,13は生じなかった。この理由は以下の
ように考えられる。
すなわち、従来構造での下敷酸化膜エツチング時の水洗
直後の一例の断面図を第4図に示す。
図中、水滴16〜18はチップ9〜11ごとに分離され
る。この理由は、Sl基板1面の出た部分19.20は
疎水性で、酸化膜(S10□)表面は親水性であるため
である。
チップ9内の面積の大部分は、実際の半導体装置では酸
化膜で占められているので、水滴16〜18はチップ9
〜11上のみに付着する。その後、Si基板1をスピン
ドライヤ等で乾燥すると水滴16〜18は乾燥するが、
その際に、水滴中にある異物、溶融シリカ等が凝縮され
ることにより、第3図(b)に示したように局部酸化膜
異常12゜13が形成されると考えられ、多くの場合、
その成分はSiとO(まれにBも含まれる)より構成さ
れている。
一方、この発明の場合は、第2図に示すように水滴29
は分割されることはなく、Sl基板21全面に拡がるの
で、乾燥時にも一様に乾燥し、チップごとに凝縮するこ
とがないので、前述の局部酸化膜異常は生じないと考え
られる。なお、後工程でダイシングライン部分の開孔が
必要な場合は、コンタクトマたはパッシベーション膜の
エツチングの際にオーバエツチングをすれば、ダイシン
グラインを開孔することが可能となる。
なお、上記実施例では、第1ゲートの酸化時の局部酸化
膜異常12.13に対して適用したが、同様の効果は、
第2ゲート以後のゲートの酸化時に適用しても同様の効
果を秦する。
また上記実施例では基板材質がS、 iである場合につ
いて説明したが、他の材質の基板、例えばS−0−8基
板(シリコン・オン・サファイヤ)等の基板の場合であ
っても、酸化により疎水性、親水性の変化する材質の基
板であれば、上記実施例と同様の効果を奏する。
さらに、上記実施例では、ダイシングラインを削除すべ
きマスクとして、フィールド工程のマスクパターンを選
んだが、フィールドに限定する必要はなく、例えばC−
MOSのアイランド工程等のマスクパターンを選んでも
同様の効果を秦する。
〔発明の効果〕
乙の発明は以上説明したとおり、選択酸化法による分離
構造を有する半導体装置の製造工程において、酸化膜形
成工程に用いるマスクパターンとして、素子分離のため
のダイシングラインを持たないマスクパターンを用いる
ようにしたので、ゲート酸化前のライトエツチング等の
湿式処理中に付着した水滴の乾燥時の際に局部酸化膜異
常が生じる危険が少なく、歩留りの高い半導体装置の製
造方法が得られる効果がある。
【図面の簡単な説明】
第1図(a)、(b)はこの発明の一実施例による半導
体装置の製造方法の工程を示す断面図、第2図はこの発
明による水滴の付着状態を示す半導体装置の断面図、第
3図(a)〜(e)は従来の半導体装置の製造方法の工
程を示す断面図、第4図は従来の局部酸化膜異常を説明
するための半導体装置の断面図である。 図において、21はSi基板、22〜24はフィールド
酸化膜、25〜28は下敷酸化膜、29は基板表面全体
についた水滴である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄   (外2名)第1図 第2図 29水滴 第3図 fコ) 第4図 手続補正書(自発゛) 1、事件の表示   特願昭61−156543号2、
発明の名称   半導体装置の製造方法3、補正をする
者 代表者志岐守哉 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)  明細書第1頁20行の「各チップに分離のた
めの」を、削除する。 (2)同じく第3頁11行の「付近や、」を、E付近)
や、」と補正する。 以  上

Claims (1)

    【特許請求の範囲】
  1. 選択酸化法による分離構造を有する半導体装置の製造工
    程において、酸化膜形成工程に用いるマスクパターンと
    して、各チップに分離するためのダイシングラインを持
    たないマスクパターンを用いることを特徴とする半導体
    装置の製造方法。
JP15654386A 1986-07-02 1986-07-02 半導体装置の製造方法 Pending JPS6312149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15654386A JPS6312149A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15654386A JPS6312149A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6312149A true JPS6312149A (ja) 1988-01-19

Family

ID=15630095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15654386A Pending JPS6312149A (ja) 1986-07-02 1986-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6312149A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184360A (ja) * 1989-12-13 1991-08-12 Canon Inc 半導体装置の製造方法
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process
US5648802A (en) * 1991-01-18 1997-07-15 Canon Kabushiki Kaisha Cap for an ink jet recording head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184360A (ja) * 1989-12-13 1991-08-12 Canon Inc 半導体装置の製造方法
US5648802A (en) * 1991-01-18 1997-07-15 Canon Kabushiki Kaisha Cap for an ink jet recording head
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process

Similar Documents

Publication Publication Date Title
JP3348997B2 (ja) 半導体装置の製造方法
JPH04162528A (ja) 半導体装置の製造方法
JPS6312149A (ja) 半導体装置の製造方法
JPH02260441A (ja) 半導体素子
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPH06349820A (ja) 半導体装置の製造方法
US5864170A (en) Semiconductor device having bonding pad and scribe line
JP2689004B2 (ja) 半導体装置
US20030096465A1 (en) Hard mask trimming with thin hard mask layer and top protection layer
JPH03205846A (ja) 半導体装置の製造方法
JPS6074658A (ja) 半導体集積回路装置
JPS58116763A (ja) Mos型rom
JPS62260360A (ja) 固体撮像装置のパツシベ−シヨン層
JPH02304935A (ja) 半導体集積回路の製造方法
JP2968281B2 (ja) 半導体装置の製造方法
JPH08107112A (ja) 半導体装置の配線形成方法
JP2001196463A (ja) 半導体装置の製造方法
KR0141106B1 (ko) 반도체소자의제조방법
KR100353819B1 (ko) 반도체소자제조방법
JP2864715B2 (ja) 選択エッチング方法
JPH01241868A (ja) 半導体装置
JPH0653493A (ja) 半導体装置
JPH0414241A (ja) 半導体膜の製造方法
JPH0472625A (ja) 半導体装置の製造方法
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)