JP3335035B2 - 集積回路の作製プロセス - Google Patents

集積回路の作製プロセス

Info

Publication number
JP3335035B2
JP3335035B2 JP07429595A JP7429595A JP3335035B2 JP 3335035 B2 JP3335035 B2 JP 3335035B2 JP 07429595 A JP07429595 A JP 07429595A JP 7429595 A JP7429595 A JP 7429595A JP 3335035 B2 JP3335035 B2 JP 3335035B2
Authority
JP
Japan
Prior art keywords
substrate
rosin
coating
cutting
containing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07429595A
Other languages
English (en)
Other versions
JPH07283175A (ja
Inventor
デガニ イーノン
ポール コッシヴズ デーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH07283175A publication Critical patent/JPH07283175A/ja
Application granted granted Critical
Publication of JP3335035B2 publication Critical patent/JP3335035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/028Dicing

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は多くの集積回路を、単一の基板上
に作製し、次に方形切断により、個々のチップに分離す
るデバイス作製のプロセスに係る。
【0002】
【技術背景】デバイス作製において、チップともよばれ
る多数の集積回路は、単一の基板又はウエハ上に、作製
される。また、単一の基板又はウエハ上に、複数のマル
チチップ・モジュール(MCM)を形成することも、知
られている。これらの集積回路又はMCMは、次に個々
の使用のため、分離される。チップ又はMCMは、方形
切断のような技術により分離され、その場合、個々のデ
バイスを相互に分離するために、きわめて精密なのこぎ
りが用いられる。方形切断のこは基板を個々のチップに
方形切断するために用いられる装置の一例である。当業
者は、ここであげない他の多くの装置もまた、この目的
に使用されることを、認識するであろう。
【0003】方形切断中、破片が生じ、破片は切断され
るデバイス上に、堆積する。この破片はもしそれがデバ
イス領域上に堆積し、そこから除去されないなら、デバ
イスの特性に、悪影響を及ぼしうる。切断破片は使用中
基板から離れたデバイスの場合に、特に問題となる。そ
のようなデバイスの一例は、“フリップ・チップ”マル
チチップ・モジュールで、それは図1に示されている。
デバイス20はたとえば、はんだバンプ23により、基
板10に固定されている。バンプ23はデバイス20よ
り小さな表面積を有するから、デバイス20と基板10
間に、間隙25がある。シリコンチップ集積回路20と
そのようなデバイス中のシリコン基板10間の間隙25
は、典型的な場合、数ミルである。切断中、もし破片が
間隙25中に入り込むと、それはその後のプロセス中に
出て来て、デバイス表面上又は中への道を、見い出しう
る。しかし、一度破片がこの間隙に入り込むと、洗浄の
ような従来の手段を用いて、除去することは難しい。
【0004】デバイスがポリイミド薄膜により保護され
る方形切断プロセスについては、カズヤス・ヨネヤマ
(Kazuyasu Yoneyama)に承認された
日本特許出願第02−1248号で、明らかにされてい
る。ポリイミド被覆は、方形切断前に、方形切断溝上に
形成され、方形切断後除去される。ポリイミド薄膜は、
方形切断プロセス中、基板に亀裂が入るのを防止する
が、ポリイミドは除去が困難である。ポリイミド薄膜は
切断部近くの基板上に亀裂が入るのを防止するが、ポリ
イミド薄膜は、方形切断溝上にのみ堆積させ、表面全体
に堆積させるのではないから、それはデバイスの被覆さ
れていない表面上に、切断破片が蓄積するのを防止しな
い。
【0005】日本特許出願第昭61〔1986〕−96
585には、方形切断前にウエハ上に形成される感光材
料で被覆することにより、切断破片からウエハを保護す
るプロセスが、述べられている。感光材料は、シリコン
樹脂と述べられている。感光材料は方形切断前に、放射
に露出する。感光材料の露出された部分は、デバイスの
電極上にある。方形切断後、感光材料の露出された部分
は、電極へのアクセスを形成するため、除去される。感
光材料の露出されない部分は、除去されない。従って、
方形切断プロセス中感光材料の露出されない部分中に埋
め込まれた方形切断破片は、同様に除去されない。
【0006】
【本発明の要約】本発明は、デバイス作製のプロセスに
係る。より具体的には、プロセスは基板、典型的な場
合、表面上に形成された集積回路のような複数のデバイ
スを有するシリコンウエを、方形切断することに係る。
マルチチップ・モジュール中で用いられる集積回路及び
“フリップ・チップ”は、そのようなデバイスの例であ
る。
【0007】方形切断装置の切断動作により生じた破片
が、デバイス上に堆積したり、中に埋め込まれるのを防
止するため、方形切断前に、デバイス上に保護被膜を、
形成する。保護被膜は、切断中基板上に残るが、切断プ
ロセスが完了した後、基板から容易に除去される。保護
被膜は、これらの目的を達成する材料で、作られる。
【0008】基板は、たとえばダイヤモンドけがき、レ
ーザけがき、又はダイヤモンドのこぎりといった典型的
な装置を用いて、方形切断される。方形切断プロセス
中、方形切断装置を冷却するため、典型的な場合、水が
用いられる。保護被膜は本質的に、方形切断装置を冷却
するために用いる水によっては、溶解しない。被膜の1
0パーセント以下が、方形切断装置を冷却するために用
いる水によって除去されるなら、有利である。これは、
方形切断装置の切断動作により除去される被膜の部分は
含まない。従って、保護被膜は、水に本質的に不溶な材
料、すなわち被膜の10パーセント以下が、方形切断装
置を冷却するために用いる水によって除去される材料で
作られる。
【0009】被膜はまた、基板が方形切断された後、基
板から容易に除去される。しかし、基板は典型的な場
合、方形切断プロセス中、切断される基板の位置を保つ
ため、固着材料、すなわち方形切断テープに固着されて
いるから、もし保護被膜が、固着材料に対する基板の固
着性に悪影響を与えない条件下で、基板から除去される
なら、有利である。また、固着材料を物理的に劣化させ
ない条件下で、被膜が除去されるなら、有利である。典
型的な場合、テープ固着剤は、低級アルキルアルコール
のようなより極性の有機溶媒によって、分解されない。
保護被膜を基板から洗浄するために、メタノール、エタ
ノール及びプロパノールといった低級アルキル・アルコ
ールを用いるなら、有利である。従って、もし保護被膜
を、そのような極性有機溶媒中に本質的に可溶性の材料
で作るなら、すなわち、保護被膜がこれらの溶媒によっ
て溶解するなら、有利である。
【0010】方形切断路は、切断装置を誘導するため、
基板表面上に置かれる。保護被膜はこれら方形切断路上
に形成されるから、保護被膜は切断路が見えるように、
十分透明でなければならない。従って、保護被膜は基板
表面上で少くとも半透明の被膜を形成する材料で、作ら
れる。
【0011】上で指定した特性を有する保護被膜は、有
機成分及び有極性基を、有する材料で作られる。適切な
有機成分には、脂肪族部分及び芳香族部分が含まれる。
適切な極性官能基には、水酸基、カルボニル基及びカル
ボキシル基が含まれる。極性官能基がカルボニル基であ
る材料の例には、アルデヒド、ケトン、エステル及びカ
ルボン酸の無水物が含まれる。
【0012】ロジンを含む材料は、これらの材料の一例
である。ロジンを含む材料は、ロジン又はロジン誘導体
を含む材料である。適切なロジンの具体例には、ロジン
ゴム、アジエチン酸、水素化ロジン及び二量重量ロジン
が含まれる。そのような材料の他の例としては、無水安
息香酸、2,2′−ビフェノール及び2−ヘキサデカノ
ンが含まれる。これら材料の被膜は、スピンコート、ブ
ラシング又は高温溶融技術といった周知の技術により、
基板上に形成される。たとえば、スピンコートのような
これらの技術のあるものの場合、もし被膜材料が基板上
への被膜の形成を容易にするために、溶媒中に溶解され
るなら、有利である。
【0013】
【詳細な記述】基板を方形切断するためのプロセスが、
明らかにされている。そのプロセスにおいて、保護被膜
を、基板上に堆積させる。基板は典型的な場合、その上
に形成された複数のデバイスを有する。被膜は基板上で
乾燥され、次に基板はその上に形成されたデバイスを分
離するため、方形切断される。保護被膜は本質的に水に
不溶性で、本質的に極性有機溶媒に可溶な材料で作ら
れ、基板上に本質的に透明な被膜を作る。
【0014】図2に描かれているように、保護被膜65
が基板10上に形成される。基板10は典型的な場合、
その上に形成された複数のデバイス20を有する。図2
中には2個のデバイス20が描かれているが、2ないし
それ以上のデバイスが典型的な場合、基板上に形成され
ており、それらは本発明のプロセスにより、方形切断さ
れる。フリップ・チップ・モジュールがデバイスとして
図2に描かれているが、方形切断プロセス中、すべての
型の半導体デバイスを保護するために、このプロセスが
使用できると考えられる。従って、基板10は典型的な
場合、(図2に描かれているように)その表面に固着さ
れるか、その表面に直接形成された集積回路チップ又は
他の個別デバイスを含む。
【0015】方形切断の前に、その上に形成された個々
のデバイス20を有する被覆された基板10を、固着切
断テープ55上に置く。もし、保護被膜が粘着質になる
か、そうでなければ固着切断テープに固定する時、基板
が加熱される温度、すなわち約50℃ないし約70℃よ
り低い温度で溶け始めるなら、保護被膜をその上に形成
する前に、基板を切断テープに固着する。固着テープ5
5は、方形切断プロセス中、基板10の位置を保つ。そ
のようなテープ55は市販されており、基板切断の当業
者には、知られている。基板10はテープ55の固着剤
を有する側に、置かれる。被膜は少くとも半透明で、そ
のため基板10上の方形切断線70(図3)は、切断中
見ることができる。
【0016】被覆された基板を、テープ上にマウントし
た後、それを方形切断装置中に置く。基板をいかに切断
装置中に置くか、またどの型の切断装置を用いるかとい
うことは、設計上の選択により、当業者には容易に行え
る。方形切断装置は典型的な場合、切断中基板を冷却す
るために、しばしば水を用いる。しかし、保護被膜は比
較的水に不溶性である。すなわち、それは水によって本
質的に溶解することはない。この点において、もし水が
ロジン含有材料の10容量パーセント以下しか除去しな
ければ、有利である。そうであれば、切断のこぎりの動
作により、基板から除去されない。従って、方形切断プ
ロセス中、被膜は基板上に残る。
【0017】基板が方形切断される間、保護被膜は切断
破片が、基板表面上に堆積するのを、防止する。もし、
基板上の被覆されるデバイスが、マルチチップモジュー
ルなら、被膜は基板10及びシリコン・フリップチップ
20間の空間25中に、切断破片が埋込まれるのを、防
止する。切断破片は、基板上のデバイスに損傷を与える
か、そうでなければ、それらの特性に、悪影響を及ぼす
可能性がある。保護被膜中に埋込まれた破片は、方形切
断後、保護被膜それ自身が基板から除去される時、基板
から除去される。
【0018】多くの有機溶媒が、保護被膜を溶解する。
しかし、ある種の溶媒のみが、保護被膜を溶解し、基板
及び支持材料間の固着性には悪影響を与えない。そうで
ないと、かなりの程度テープを劣化させる。一般に、ア
ルキル類が約4かそれ以下の炭素原子を含む低級アルキ
ルアルコールは、保護被膜を溶解するが、テープあるい
は基板−テープ固着性に、顕著な悪影響を及ぼさない。
メタノール、エタノール、プロパノール及びイソプロパ
ノールは、適切な溶媒の例である。固着性に悪影響を及
ぼさない溶媒を用いることにより、方形切断される基板
は、個々の切断されたデバイスが用いられるまで、支持
材料上に残る。
【0019】上で指定された特性を有する保護被膜は、
有機成分及び極性基を有する材料で、作られる。適切な
有機部分の例には、脂肪族部分及び芳香族部分が含まれ
る。適切な極性官能基の例には、水酸基、カルボニル基
及びカルボキシル基が含まれる。一般に、極性カルボニ
ル官能基を含む材料には、アルデヒド、ケトン、エステ
ル及びカルボン酸の無水物が含まれる。
【0020】ロジン含有材料は、適切な保護被膜材料の
一例である。ロジンは典型的な場合、いくつかの異なる
化合物の混合物で、その1つは、典型的な場合、樹脂酸
である。これらの材料については、ザ・コンデンスト・
ケミカル・ディクショナリ(The Condense
Chemical Dictionary)900
頁(ゲスナー・ジー・ホーレイ(Gessner G.
Hawley)編、10編、1981)及びカーク・オ
スマ・エンサイクロペディア・オブ・ケミカル・テクノ
ロジー(Kirk−Othmer Encyclope
dia ofChemical Technolog
),22:531−533(3編、1980)を含む
多くの文献に述べられている。これらの文献は、参照文
献として、ここに含まれている。樹脂酸の例には、アビ
エチン酸及びピマル酸が含まれる。ロジン誘導体は、二
量重合した樹脂酸又は水素化樹脂酸のような樹脂酸誘導
体を含むロジンである。
【0021】本発明のプロセスで用いるのに適したロジ
ンを含む材料には、他のカルボン酸も含まれることが、
考えられる。本発明のプロセスで用いるのに適したすべ
てのロジン含有材料は、水には本質的に不溶で、有機溶
媒には本質的に可溶といった一般的特性をもつ。これら
の材料はまた、基板上の被膜中に形成することもでき
る。ロジンを含む材料は、これらの材料の被膜が基板上
に形成された時、少くとも半透明である。適切なロジン
含有材料は、市販されている。適切な材料の一例は、ロ
ジンゴムで、それはミルウォキー、ウィスコンシンのア
ルドリッヒ社から、入手できる。
【0022】本発明のプロセスで用いる保護被膜として
用いるのに適した他の材料例には、無水安息香酸及び2
−ヘキサデカノンが含まれる。これらの材料の融点は、
約60℃、すなわち、切断テープに固定する時、基板が
加熱される温度より低いため、これらの材料は切断テー
プに基板を固定した後、基板上を被覆する。もう1つの
適切な保護被膜材料である2,2′ビフェノールは、約
60℃以上の融点をもつが、基板を切断テープに固定し
た後、この材料で基板を被覆するのが、有利である。そ
れは、2,2′ビフェノールは基板にウエハを固定させ
る温度において、粘着性を示すためである。ロジン含有
材料の融点は典型的な場合、約70℃より十分上である
から、ロジン含有材料は基板を切断テープに固定する前
に、基板上に形成する。
【0023】保護被膜は基板表面上に、スピン・コー
ト、スプレー、ブラシング及び基板表面上の固体材料の
高温溶融等の多くの様々な方法で、形成される。これら
の被覆方法のすべてが、従来行われているものである。
被膜材料は典型的な場合、室温で固体であるから、基板
に材料を形成する助けとなるよう、溶媒を被膜材料と混
合することが、考えられる。添加する溶媒の量は、所望
の被膜の堅さ及び被膜を基板に形成する方式に依存す
る。この溶媒は、被膜材料を固化させた後、追い出され
る。溶媒は、従来の方法で追い出される。
【0024】たとえば、被膜材料で基板をスピンコート
するために、被膜はスピン用溶媒と混合する。スピン用
溶媒は、本質的に被膜材料を溶解するが、被膜が基板に
形成された後、蒸発する。溶媒に溶解させた被膜材料の
溶液は、スピンコート可能な材料とよばれる。メタノー
ル、エタノール、イソプロパノールのようなアルコール
及びアセトン及びメチル・エチルケトンのようなケトン
が、適切な溶媒と考えられる。他の適切な溶媒は、当業
者には明らかであろう。
【0025】当業者は所望の堅さを有するスピンコート
可能な材料を形成するのに必要な溶媒の量を、決めるで
あろう。もし被膜材料を、ブラッシングのようなある技
術で形成するなら、被膜は基板により形成しやすくする
ため、溶媒と組合わされるであろう。もし、スプレーの
ような技術を用いるなら、スピンコート可能な材料よ
り、液体の堅さを有する被膜材料が、望ましい。
【0026】被膜の厚さは、基板の特性と、その上に形
成されるデバイスに依存して、変るであろう。プロセス
の目的は、デバイスを切断破片から保護することである
から、もし被膜の厚さが、基板上のデバイスを被覆する
のに十分であるなら、有利である。ポリプロピレン・グ
リコール又は他のポリアルキレン・グリコール又は表面
活性剤といった添加物を、被膜材料中に組込むことも、
考えられる。これらの添加物は被膜を柔らかにし、それ
に弾力性をもたせ、除去を容易にする。被膜材料と混合
されるそのような添加物の量は、当業者には、容易に明
らかになる。
【0027】もし保護被膜を、ブラッシング又は高温溶
融といった技術を用いて、基板上に形成するなら、被膜
材料を溶媒と組合せる必要はない。たとえば、もしロジ
ン含有材料を基板に形成し、次に少くとも約120℃の
温度に加熱するなら、ロジン含有材料は基板上に溶けて
広がり、被膜を形成する。もし、この結果を得るため
に、ロジン含有材料を約150℃ないし160℃に加熱
するなら、有利である。
【0028】ここで述べたプロセスには、各種の化学式
のものを使用することが、考えられる。当業者には特に
ここで述べたロジン含有材料だけでなく、各種のロジン
含有材料が、本プロセスで同様に効果的であることが、
明らかであろう。
【0029】
【実施例1】ロジン含有保護被膜を有するウエハの方形切断 アルコール中に40重量パーセントのロジンを含む溶液
を、ロジンゴム(40g)及びイソプロパノール(60
g)の混合物を加熱することにより、作成した。溶液
は、ロジンが溶液中に溶解するまで、混合した。次に溶
液は、室温まで冷却した。次に、溶液の一部(10g)
を、上に100マルチチップ・モジュールを組立てたシ
リコンウエハ上に、被膜として形成した。ロジンはアル
デリック社から得たロジンゴムであった。マルチチップ
・モジュール20が、図1に示されている。ウエハはス
ピンコート装置中に置かれ、被膜をウエハ表面上に分散
させ、過剰な材料を除くため、100rpmの速度で3
0秒間、回転させた。
【0030】被覆されたウエハは次に、高温プレート上
で約100℃の温度に加熱し、その温度に約3又は4分
保った。次に、ウエハは高温プレートから除き、室温ま
で冷却させ、次にウエハのロジン被覆表面を上にして、
方形切断リング上に、マウントした。方形切断リングは
切断プロセス中に、ウエハの位置を保つ圧力に敏感な固
着テープを備えた。圧力に敏感なテープは、セミコンダ
クタ装置社から入手したニットー・テープであった。
【0031】次に、方形切断リングを方形切断装置、す
なわちディスコ社から入手したディスコ・ソー中に置
き、ウエハは典型的な方式で、方形切断した。ウエハを
方形切断した後、上にウエハをマウントした方形切断リ
ングは、イソプロパノールの槽中に、約30秒間浸し
た。槽は方形切断プロセス中、ウエハ表面上に堆積した
粒子の除去を加速し、ウエハ表面上に保護被膜を溶解さ
せるため、方形切断リングにより、かく拌した。上にウ
エハがマウントされた方形切断リングを、メタノール槽
中に、約30秒間浸した。今度は基板上に残った被膜部
分の除去を容易にするため、再びかく拌した。方形切断
リングを槽からとり出した後、ウエハの表面を、脱イオ
ン水で洗浄した。ウエハ表面は窒素をウエハ表面上に吹
きつけることにより、乾燥させた。方形切断されたウエ
ハは、プロセスがニットーテープを劣化させないため、
プロセス中、ニットーテープ上にマウントされたままで
ある。
【0032】
【実施例2】上に無水安息香酸の保護被膜を有するウエハの方形切断 シリコンウエハは圧力に敏感なテープにより、方形切断
リング上に、マウントした。イソプロパノール(10重
量%溶液の3g)中の無水安息香酸溶液を、シリコンウ
エハの表面上に注いだ。次にマウントされたウエハは、
溶液の広がりを均一にするため、傾けてまわした。次
に、マウントされたウエハは45℃のオーブン中に10
分間置き、イソプロパノールを蒸発させ、得られた被膜
はシリコンウエハの表面上のパターンを目視で認識でき
るよう、十分澄んでいた。次に、ウエハは実施例1で述
べた方形切断のこを用いて、切断された。方形切断の
後、マウントされた切断されたウエハは純粋なメタノー
ル槽中に1分間保ち、取り出した。湿った被膜の残留物
は、メタノールをしめらせた木綿の雑巾で静かにこすり
とり、被膜の残った部分を除去するため、方形切断され
たウエハを、再びメタノール槽中に置いた。マウントさ
れた方形切断ウエハは、槽からとり出し、脱イオン水で
洗浄し、シリコンの表面上に窒素を吹きつけることによ
り、乾燥させた。
【0033】
【実施例3】2,2′−ビフェノール被膜を有するウエハの方形切断 2,2′−ビフェノールの溶液を、イソプロパノール中
(10重量%)中に作成した。2,2′ビフェノールは
アルデリック・ケミカル社から入手した。溶液をウエハ
上に供給し、ウエハは実施例2で述べたプロセスに従
い、方形切断した。
【0034】
【実施例4】上に無水安息香酸の被膜を有するウエハの方形切断 イソプロパノール中の2−ヘキサデカノンの溶液(10
重量%)を、作成した。2−ヘキサデカノンはアルデリ
ック・ケミカル社から入手した。溶液はウエハ上に供給
し、実施例2で述べたプロセスに従い、ウエハを方形切
断した。
【図面の簡単な説明】
【図1】フリップ−チップ・マルチチップ・モジュール
の側面図。
【図2】保護被膜をその上に有するフリップ−チップ・
マルチチップ・モジュールの側面図。
【図3】個々のチップがその上に形成された方形切断テ
ープ上のウエハの上面図。
【符号の説明】 10 基板 20 デバイス、モジュール 23 はんだバンプ、バンプ 25 空間 50 (本文中になし) 55 固着切断テープ、固着テープ 65 保護被膜 70 方形切断線
───────────────────────────────────────────────────── フロントページの続き 審査官 丸山 英行 (56)参考文献 特開 昭63−217642(JP,A) 特開 昭55−124244(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/78 H01L 21/304

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 実質的に水に不要で、かつ実質的に低級
    アルキルアルコール有機溶媒に可溶な材料で、少なくと
    も半透明な皮膜を、複数のデバイスがその上に形成され
    た基板上に形成することを含む、基板を方形切断(ダイ
    シング)するためのプロセスにおいて、 材料は、脂肪族部分および芳香族部分を含む類から選択
    された有機部分、および、水酸基、カルボニル基、およ
    びカルボキシル基を含む類から選択された極性官能基を
    有する化合物を含み、 ここで、化合物はロジン含有化
    合物、無水安息香酸(benzoic anhydride)、2ヘキサ
    デカノン(2-hexadecanone)あるいは2,2‘−ビフェ
    ノール(2,2'-biphenol)であることを特徴とするプロ
    セス。
  2. 【請求項2】 ロジン含有化合物は、ロジン含有材料
    は、樹脂酸および樹脂酸の誘導体を含む類から選択され
    た有機酸を含む、請求項1に記載のプロセス。
  3. 【請求項3】 基板は、デバイスの間に形成された方形
    切断路を有する、請求項1に記載のプロセス。
  4. 【請求項4】 低級アルキルアルコール有機溶媒は、メ
    タノール、エタノール、プロパノールおよびイソプロパ
    ノールを含む類から選択される、請求項1に記載のプロ
    セス。
  5. 【請求項5】 ロジン含有材料は、基板上に皮膜を形成
    する前にスピン用溶媒に溶解させ、皮膜はスピンコート
    により基板上に形成される、請求項1に記載のプロセ
    ス。
  6. 【請求項6】 基板上のデバイス間に方形切断路を形成
    し、方形切断路に沿って基板を方形切断し、方形切断路
    は半透明材料を通して可視である、請求項1に記載のプ
    ロセス。
  7. 【請求項7】 基板を被覆する前に、スピン用溶媒と材
    料を組み合わせることを含む、請求項1に記載のプロセ
    ス。
  8. 【請求項8】 皮膜材料は10−80重量パーセントの
    ロジン含有材料を含むか、あるいは20−60重量パー
    セントのロジン含有材料を含むか、または30−50重
    量パーセントのロジン含有材料を含む、請求項7に記載
    のプロセス。
  9. 【請求項9】 皮膜材料はさらに、皮膜を柔らかくする
    ための添加物を含む、請求項7に記載のプロセス。
  10. 【請求項10】 添加物は、ポリアルキレン・グリコー
    ルである、請求項9に記載のプロセス。
  11. 【請求項11】 ロジン含有材料を基板上に置き、ロジ
    ン含有材料を、基板表面上に溶融したロジン含有材料の
    皮膜が形成されるのに十分な温度に加熱することによ
    り、ロジン含有材料で基板を皮膜する、請求項1に記載
    のプロセス。
  12. 【請求項12】 ロジン含有材料は、少なくとも120
    ℃に加熱される、請求項11に記載のプロセス。
JP07429595A 1994-03-31 1995-03-31 集積回路の作製プロセス Expired - Fee Related JP3335035B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/220,771 US5516728A (en) 1994-03-31 1994-03-31 Process for fabircating an integrated circuit
US220771 1994-03-31

Publications (2)

Publication Number Publication Date
JPH07283175A JPH07283175A (ja) 1995-10-27
JP3335035B2 true JP3335035B2 (ja) 2002-10-15

Family

ID=22824902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07429595A Expired - Fee Related JP3335035B2 (ja) 1994-03-31 1995-03-31 集積回路の作製プロセス

Country Status (6)

Country Link
US (1) US5516728A (ja)
EP (1) EP0675536B1 (ja)
JP (1) JP3335035B2 (ja)
KR (1) KR100371120B1 (ja)
CA (1) CA2143077C (ja)
DE (1) DE69525273T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
DE19756325A1 (de) * 1997-12-18 1999-07-01 Daimler Chrysler Ag Halbleiterscheibe mit integrierten Einzelbauelementen, Verfahren und Vorrichtung zur Herstellung einer Halbleiterscheibe
US6150240A (en) * 1998-07-27 2000-11-21 Motorola, Inc. Method and apparatus for singulating semiconductor devices
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6507082B2 (en) * 2000-02-22 2003-01-14 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6656768B2 (en) 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6420206B1 (en) 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
US6759276B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Material to improve CMOS image sensor yield during wafer sawing
US7071032B2 (en) * 2002-08-01 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Material to improve image sensor yield during wafer sawing
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
US7297567B2 (en) 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
DE102006025671B4 (de) * 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
JP5011981B2 (ja) * 2006-11-30 2012-08-29 富士通株式会社 デバイス素子製造方法およびダイシング方法
US7927916B2 (en) * 2007-04-04 2011-04-19 Micron Technology, Inc. Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699644A (en) * 1971-01-04 1972-10-24 Sylvania Electric Prod Method of dividing wafers
JPS5258446A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Flip frop circuit
JPS593943A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5992536A (ja) * 1982-11-18 1984-05-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS5994434A (ja) * 1982-11-19 1984-05-31 Nitto Electric Ind Co Ltd 半導体素子の脱着方法
JPS6024035A (ja) * 1983-07-19 1985-02-06 Sanyo Electric Co Ltd 半導体ウエハの切断方法
JPS6018139B2 (ja) * 1983-11-22 1985-05-09 三菱電機株式会社 マスク製作方法
JPS6016442A (ja) * 1984-05-25 1985-01-28 Hitachi Ltd 半導体装置の製法
JPS6196585A (ja) * 1984-10-18 1986-05-15 Fujitsu Ltd ウエ−ハのダイシング方法
DE3447457A1 (de) * 1984-12-27 1986-07-03 Wacker-Chemie GmbH, 8000 München Vernetzbare organopolysiloxane, verfahren zu ihrer herstellung und verwendung dieser organopolysiloxane
DE3665191D1 (en) * 1985-02-14 1989-09-28 Bando Chemical Ind A pressure sensitive adhesive and a pressure sensitive adhesive film having thereon a layer of the same
JPS62112348A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体装置の製造方法
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process

Also Published As

Publication number Publication date
DE69525273T2 (de) 2002-09-19
DE69525273D1 (de) 2002-03-21
CA2143077C (en) 1999-08-17
KR100371120B1 (ko) 2003-03-19
JPH07283175A (ja) 1995-10-27
EP0675536A1 (en) 1995-10-04
KR950034680A (ko) 1995-12-28
EP0675536B1 (en) 2002-02-06
US5516728A (en) 1996-05-14
CA2143077A1 (en) 1995-10-01

Similar Documents

Publication Publication Date Title
JP3335035B2 (ja) 集積回路の作製プロセス
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
KR101772498B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102008307B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR20010051970A (ko) 반도체 장치의 제조방법
JP2019200344A (ja) 感光性樹脂組成物、感光性ドライフィルム、及びパターン形成方法
KR20090057105A (ko) 웨이퍼 회로면의 보호 방법 및 웨이퍼 박화 방법
JPH05218113A (ja) フラックス残留物の除去を含むハンダ付け方法
US6319884B2 (en) Method for removal of cured polyimide and other polymers
NL9000484A (nl) Werkwijze voor het in een centrifuge verwijderen van een vloeistof van een oppervlak van een substraat.
TW201842092A (zh) 供半導體製造用之可移除暫時性保護層
JP5256641B2 (ja) 接着剤組成物
JP6403935B1 (ja) 仮止接着剤および部品製造方法
JP2018129365A (ja) ダイシング用保護膜基材、ダイシング用保護膜組成物、ダイシング用保護シート、及び被加工ウエーハの製造方法
CN110408283A (zh) 一种等离子切割晶圆用的保护溶液及其在加工晶圆中的应用方法
KR100770217B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 범프 전극의형성 방법
US7071032B2 (en) Material to improve image sensor yield during wafer sawing
JP6055494B2 (ja) レーザーダイシング方法
JP5729097B2 (ja) 基材の処理方法、仮固定材および電子部品
KR100483846B1 (ko) 신너 조성물 및 이를 사용한 포토레지스트의 스트립핑 방법
TWI814276B (zh) 晶圓上之元件的保護處理方法
WO2019220711A1 (ja) 洗浄剤、洗浄剤の製造方法、および対象物の処理方法
JP2003094295A (ja) 半導体ウエーハ研削方法、半導体ウエーハおよび半導体ウエーハの表面保護材料
JP2004253625A (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
TW202222441A (zh) 附有功能膜之晶圓之製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020626

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees