KR100361945B1 - 고체 이미징 장치 - Google Patents

고체 이미징 장치 Download PDF

Info

Publication number
KR100361945B1
KR100361945B1 KR1020010075380A KR20010075380A KR100361945B1 KR 100361945 B1 KR100361945 B1 KR 100361945B1 KR 1020010075380 A KR1020010075380 A KR 1020010075380A KR 20010075380 A KR20010075380 A KR 20010075380A KR 100361945 B1 KR100361945 B1 KR 100361945B1
Authority
KR
South Korea
Prior art keywords
read
signal
vertical
row
pixel
Prior art date
Application number
KR1020010075380A
Other languages
English (en)
Other versions
KR20020007266A (ko
Inventor
나까무라노부오
에가와요시따까
오사와신지
엔도유끼오
마쯔나가요시유끼
다나까요리꼬
이자와후미오
미우라히로끼
미야가와료헤이
이노우에이꾸꼬
아라까와쯔요시
도미자와요시유끼
호시노모꼬또
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10338936A external-priority patent/JP2000165752A/ja
Priority claimed from JP02131199A external-priority patent/JP4087971B2/ja
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020007266A publication Critical patent/KR20020007266A/ko
Application granted granted Critical
Publication of KR100361945B1 publication Critical patent/KR100361945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/684—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time
    • H04N23/6842—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time by controlling the scanning position, e.g. windowing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/745—Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1556—Control of the image-sensor operation, e.g. image processing within the image-sensor for variable integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors

Abstract

가변(연속) 전자 셔터 기능을 갖는 고체 이미징 장치는 화소들로서 기능하는 포토다이오드들을 구비한 단위 셀들이 2차원적으로 배열되어 있는 이미징 영역과, 각각의 화소 로우(row) 내의 판독 트랜지스터들을 구동하기 위한 판독 라인들과, 각각의 화소 로우 내의 수직 선택 트랜지스터들을 구동하기 위한 수직 선택 라인들과, 수직 선택 라인들을 선택적으로 구동하기 위한 수직 구동 회로와, 순차 구동된 화소 로우들 내의 각각의 단위 셀로부터의 신호를 출력하기 위한 수직 신호 라인들, 및 수직 구동 회로가 원하는 신호 저장 타이밍과 신호 판독 타이밍에서 이 순서대로 두번 각각의 화소 로우 내의 판독 트랜지스터들을 구동하여 화소 로우 내의 수직 선택 트랜지스터들을 신호 판독 타이밍과 동기적으로 구동하도록 수직 구동 회로를 제어하기 위한 로우 선택 회로를 포함한다.

Description

고체 이미징 장치{SOLID-STATE IMAGING DEVICE}
본 발명은 고체 이미징 장치(solid-state imaging device)에 관한 것이고, 특히 증폭형 고체 이미징 장치의 화상 품질을 향상시키기 위한 기술에 관한 것이다.
본 출원은 1998년 11원 30자로 출원된 일본 특허 출원 제 11-338936호, 1999년 1원 29일자로 출원된 일본 특허 출원 제 11-021311호, 1999년 3원 31일자로 출원된 일본 특허 출원 제 11-091720호, 및 1999년 3월 31일자로 출원된 일본 특허 출원 제 11-092964호에 기반을 두고 있다. 이들 출원의 내용은 모두 본 출원에 참조로서 포함되어 있다.
최근에는, 디지탈 스틸 카메라, 카메라 내장 퍼스널 컴퓨터, 셀룰러 폰 등을 포함하는 화상 센서 및 TV 컨퍼런스 카메라에 대한 새로운 시장이 점차 확산되고 있다. CCD는 TV 카메라용 화상 센서로서 이용되고 있다. 그러나, CCD는 많은 전력을 소모하기 때문에 카메라를 구비한 배터리 전원형 포터블 장치에는 적합하지 않다. 이러한 단점 때문에, 저전력 소모 증폭형(종종 MOS형, CMOS형, 또는 APS형이라 불린다)의 고체 촬상 장치(CMOS 화상 센서)가 이동 기어(mobile gear)용의 저전력 소모 고체 촬상 장치로서 개발되어 상용화되어 오고 있다.
도 1은 화소 단위로 화소 신호를 판독할 수 있는 판독 회로를 구비한 종래의 제1 증폭형 CMOS 화상 센서에 대한 등가 회로도이다. 도 1에서, 1 화소 단위의 단위 셀(1)들은 셀 영역(이미징 영역)내에 2차원 매트릭스로 배열되어 있다. 각각의 단위 셀(1)은 예를들어 4개의 트랜지스터 Ta, Tb, Tc, Td 및 하나의 포토다이오드PD로 구성된다. 접지 전위는 포토다이오드 PD의 애노드에 인가된다. 포토다이오드의 캐소드에는, 판독 트랜지스터(셔터 게이트 트랜지스터) Td의 한 단부가 접속되어 있다.증폭 트랜지스터 Tb의 게이트는 판독 트랜지스터 Td의 다른 단부에 접속되어 있다. 수직 선택 트랜지스터(로우 선택 트랜지스터) Ta의 한 단부는 증폭 트랜지스터 Tb의 한 단부에 접속되어 있다. 증폭 트랜지스터 Tb의 게이트에는 판독 트랜지스터 Tc의 한 단부가 접속되어 있다.
셀 영역에는, 동일한 로우에서 단위 셀들의 판독 트랜지스터 Td의 게이트에 공통으로 접속된 판독 라인(4), 동일한 로우에서 단위 셀들의 개개의 수직 선택 트랜지스터 Ta의 게이트에 공통으로 접속된 수직 선택 라인(6), 및 동일한 로우에서 단위 셀들의 개개의 리셋 트랜지스터 Tc의 게이트에 공통으로 접속된 리셋 라인(7)은 각각의 로우에 대응하는 방식으로 형성되어 있다. 또한, 셀 영역에는, 수직 신호 라인 VLIN이 동일한 컬럼내에 단위 셀들의 각 증폭 트랜지스터 Tb의 다른 단부에 공통으로 접속되어 있고, 전원 라인(9)이 동일 컬럼에서 단위 셀들 내에 있는 각각의 리셋 트랜지스터 Tc의 다른 단부 및 각각의 수직 선택 트랜지스터 Ta의 다른 단부에 공통으로 접속되어 있다.
더욱이, 셀 영역의 한 단부 외측에는, 부하 트랜지스터 TL들이 수평 방향으로 배열되어 있다. 이들은 각 수직 신호 라인 VLIN의 한 단부와 접지 노드사이에 접속되어 있다. 또한, 셀 영역의 다른 단부 외측에는 노이즈 소거기 회로들이 수평 방향으로 배열되어 있다. 각각의 노이즈 소거기 회로는 예를 들어 두개의 트랜지스터 TSH, TCLP, 및 두개의 캐패시터 Cc, Ct로 구성된다.
해당 노이즈 소거기 회로를 통해서 해당 수직 신호 라인의 다른 단부에 접속된 수평 선택 트랜지스터 TH은 수평 방향으로 배열되어 있다.
수평 신호 라인 HLIN은 각각의 수평 선택 트랜지스터 TH의 다른 단부에 공통으로 접속되어 있다. 수평 신호 라인 HLIN에는 수평 리셋 트랜지스터(도시안됨) 및 출력 증폭 회로 AMP가 접속되어 있다.
각각의 노이즈 소거기 회로는 샘플 홀드 트랜지스터 TSH - 이 트랜지스터의 한 단부는 수직 신호 라인 VLIN의 다른 단부에 접속되어 있음 -, 샘플 홀드 트랜지스터 TSH의 다른 단부에 한 단부가 접속되어 있는 결합 캐패시터 Cc, 결합 캐패시터 Cc의 다른 단부와 접지 노드 사이에 접속된 전하 축적 캐패시터 Ct, 및 캐패시터 Cc 및 Ct의 접합 노드에 접속되어 있는 전원 클램프 트랜지스터 TCLP를 포함한다. 수평 트랜지스터 TH의 한 단부는 캐패시터 Cc, Ct의 접합 노드에 접속되어 있다.
더욱이, 셀 영역 외측에는, 주사 방식으로 셀 영역내의 수직 선택 라인을 선택하기 위한 수직 시프트 레지스터(2), 주사 방식으로 수평 선택 트랜지스터 TH를 구동하기 위한 수평 시프트 레지스터(3), 노이즈 소거기 회로에 제공된 다양한 타이밍 신호들을 생성하기 위한 타이밍 발생기(10), 노이즈 소거기 회로 등의 전위 클램프 트랜지스터 TCLP의 한 단부에 특정 바이어스 전위를 발생하기 위한 바이어스 발생기(11), 및 수직 시프트 레지스터(2)의 출력 펄스를 선택적으로 제어하여 주사 방식으로 셀 영역내의 각 로우의 수직 선택 라인들(6)을 구동하기 위한 펄스 선택기(2a)가 제공되어 있다.
도 2은 도 1에 도시된 CMOS 화상 센서의 동작의 한 예를 설명하기 위한 타이밍 파형도이다. 도 1의 CMOS 화상 센서의 동작은 도 2를 참조하여 설명하기로 한다.
각 포토다이오드 PD에 대한 입사광은 포토다이오드 PD에 저장되는 신호 전하 (signal charge)로 광전 변환된다.
수평 블랭킹 기간에서, 포토다이오드 PD 내의 신호 전하가 한 로우의 단위 셀들로부터 판독될 때, 라인을 위한 수직 선택 라인(6)상의 신호(ADDR 신호)는 턴온되어 각 수직 신호 라인 VLIN을 선택하고, 이에 의해서, 한 로우의 로우 선택 트랜지스터들 Ta이 턴온된다. 이로 인해 소스 플로워 회로가 한 로우의 단위 셀들에서 동작한다. 소스 플로워 회로는 부하 트랜지스터 TL 및 증폭 트랜지스터 Tb로 구성되며, 이 회로에는 전원 전위 VDD(예를들어, 3.3 V)가 로우 선택 트랜지스터 Ta를 통해서 공급된다.
이 때, 리셋 라인(7)상의 신호(RESET 펄스)는 한 로우의 단위 셀에서 턴온되어, 증폭 트랜지스터 Tb의 게이트 전압이 특정 기간 동안 기준 전압으로 리셋되고 이 기준 전압은 수직 신호 라인 VLIN으로 출력된다.
리셋된 증폭 트랜지스터 Tb의 게이트 전위에 변동이 있으므로, 다른 단부에 있는 수직 신호 라인 VLIN의 리셋 전위도 변하게 된다. 각 수직 신호 라인 VLIN의 리셋 전위에 있어서의 리셋 변동에 대해, 노이즈 소거기 회로내의 샘플 홀드 트랜지스터 TSH의 구동 신호(SH 펄스)가 미리(예를 들어,ADDR 펄스가 턴온됨과 동시에) 턴온되고, 전위 클램핑 트랜지스터 TCLP의 구동 신호(CLP 펄스)는 기준 전압이 수직 신호 라인 VLIN으로 출력된 후에 특정기간 동안 유지되므로, 노이즈 소거기 회로의 캐패시터 Cc, Ct의 접합 노드상의 전압이 기준 전압 VCC으로 설정된다.
다음에는,RESET 펄스가 턴오프된 후, 특정 로우의 판독 라인(4)이 선택되고, 신호(READ 펄스)가 턴온되어, 판독 트랜지스터 Td가 턴온됨으로써 포토다이오드 PD내에 저장된 전하가 증폭 트랜지스터 Tb의 게이트 안으로 읽혀져서 이 게이트의 전위가 변한다. 증폭 트랜지스터 Tb는 게이트 전위의 변화량에 대응하는 전압 신호를 대응하는 수직 신호 라인 VLIN 및 노이즈 소거기 회로로 출력한다.
이후에, 노이즈 소거기 회로내의SH 펄스가 턴오프되어, 앞서 언급한 바와 같이 판독된 기준 전압과 신호 전압 간의 차와 동등한 신호 성분(노이즈가 제거된 신호 전압)이 유효 수평 주사 기간 동안에서도 전하 축적 캐패시터 Ct내에 저장된다. 구체적으로, 셀 영역에서 발생되어 노이즈 소거기 앞에 있는 스테이지에 인가되는 각 수직 신호 라인 VLIN의 리셋 전위의 변동과 같은 노이즈가 제거된다.
이 때,ADDR 펄스의 턴오프는 수직 선택 트랜지스터 Ta를 턴오프시켜 단위 셀을 비선택 상태로 가져가며, 이는 셀 영역을 각각의 노이즈 소거기 회로로부터 전기적으로 분리한다.
이후에, 수평 선택 트랜지스터 TH의 구동 신호(H 펄스)들은 유효 수평 주사 기간동안 순차적으로 턴온된다. 그럼으로써, 수평 선택 트랜지스터 TH 들이 순차적으로 턴온되어, 캐패시터 Cc, Ct의 접합 노드(신호 저장 노드)상의 신호 전압이 수평 신호 라인 VLIN에 순차적으로 읽혀진다. 이 때, 신호 전압들은 출력 증폭 회로 AMP에 의해 증폭되어 출력된다.
상기 동작에 있어서, 수직 신호 라인 VLIN의 전압 VVLIN은 수평 블랭킹 기간에서 소스 플로워 회로의 동작 전압 Vm(약 1.5V)이다. 앞서 언급한 노이즈 소거 동작은 1 수평 라인마다 행해진다.
도 3은 도 2의 타이밍 발생기(10), 수직 시프트 레지스터(2), 및 펄스 선택기(2a)의 동작에 대한 예를 설명하기 위한 타이밍 파형도이다. 도 3은 도 1의 CMOS 센서가 1 필드 = (1/30) Hz (1 프레임으로서 1 필드를 이용하는 30 프레임/초 의 화상들)를 갖는 시스템용으로 이용된다.
타이밍 발생기(10)은 버퍼 회로(도시되지 않음)에서 외부 입력 펄스 신호VR 및HP를 성형하고, 필드-기간 펄스 신호VRR 및 수평-기간 펄스 신호HPV를 수직 시프트 레지스터(2)에 출력한다.
수직 시프트 레지스터(2)은 펄스 신호VRR 입력이 로우(L) 레벨에 있는 기간 동안 로우 (L) 레벨로 모든 레지스터 출력들을 클리어(clear)한 후, 펄스 신호HPV를 이용하여 시프트 동작을 실행한다. 이에 의해서, 펄스 신호 ROi(i=1, …, n, n+1, …)가 순차적으로 하이(H) 레벨로 되어 하이 신호들이 펄스 선택기(2a)에 입력된다.
펄스 선택기(2a)은 도 2에 도시된 바와 같이 선택될 각 라인에 대해서 수직선택 라인(6)의 신호(ADDR 펄스), 리셋 라인(7)의 신호(RESET 펄스), 판독 라인(4)의 신호(READ 펄스)를 활성화시켜 선택하고자하는 로우를 주사한다.
앞서 설명한 바와 같이, 도 1의 CMOS 화상 센서는 1 필드 기간에 단지 한번만, 선택하고자하는 특정 로우를 선택적으로 제어하기 위하여 수직 시프트 레지스터(2)의 각 출력 펄스 신호 ROi를 출력한다. 구체적으로, 포토다이오드 PD는 1 필드에서 한번만 신호를 판독하기 때문에, 포토다이오드 PD의 전하 축적 시간을 제어하는 전자 셔터 동작을 실행하여 수광 시간을 동등하게 제어하기가 불가능하다.
도 4은 전자 셔터 동작을 할 수 있는 종래의 제2 CMOS 화상 센서의 구성을 개략적으로 도시하고 있다. CMOS 화상 센서는 예를들어 도 1에 도시된 바와 같이 구성된 단위 셀(13)들이 2차원 매트릭스로 배열되어 있어 있는 이미징 영역(광전 변환부)(14), 이미징 영역(14)내의 화소 컬럼 방향으로 형성된 수직 신호 라인 VLIN, 이미징 영역(14)내의 화소 로우 방향으로 형성되어 한 화소 로우를 기준으로 각 단위 셀(13)의 광전 변환 신호를 수직 신호 라인 VLIN으로 읽어들이는 식으로 제어를 실행하는 판독 제어 수직 선택 라인(6), 판독 타이밍에서 판독 제어 수직 선택 라인(6)을 주사 방식으로 선택적으로 제어하기 위한 제1 수직 선택 회로(판독 수직 시프트 레지트터), 수직 신호 라인 VLIN을 선택하기 위한 수평 선택 트랜지스터 TH, 수평 선택 트랜지스터를 선택적으로 제어하기 위한 수평 선택 회로(수평 선택 시프트 레지스터)(3), 수평 선택 시프트 레지스터(3)에 의해 선택된 수직 신호 라인 VLIN을 판독하기 위한 수평 신호 라인 HLIN, 및 수평 신호 라인 HLIN 상으로읽혀진 신호를 출력하기 위한 출력 증폭 회로 AMP를 구비하고 있다. 특히 도시되어 있지는 않을 지라도, 종래의 제2 CMOS 화상 센서는 도 1에 도시된 부하 트랜지스터 및 노이즈 소거기 회로가 이미징 영역(14) 근처에 제공되어 있다는 점에서 종래의 제1 CMOS 화상 센서와 동일하다.
더욱이, 종래의 제1 CMOS 화상 센서와는 달리, 종래의 제2 CMOS 화상 센서는 신호 저장 타이밍에서 판독 제어 수직 선택 라인(6)을 주사 방식으로 선택적으로 제어하는 제2 수직 선택 회로(전자 셔터 수직 시프트 레지스터)(15)를 포함하고 있다.
구체적으로, 전자 셔터 수직 시프트 레지스터(15)은 판독 수직 시프트 레지스터(2)로부터 개별적으로 제공되며 판독 수직 시프트 레지스터(2)와 같이 특정 타이밍으로 선택하고자 하는 로우를 주사하도록 설계되어 있다. 이는 판독 수직 시프트 레지스터(2) 및 전자 셔터 수직 시프트 레지스터(15)가 1 필드 기간에 두번 선택하고자하는 특정 로우를 선택적으로 제어할 수 있게 해준다. 판독 수직 시프트 레지스터(2)가 선택하고자 하는 로우를 선택적으로 제어하여 화소 신호를 수직 신호 라인 VLIN에 읽혀지게 하기 전에, 전자 셔터 수직 시프트 레지스터(15)가 선택하고자 하는 로우를 선택적으로 제어하여 신호 전하를 저장하기 시작한다. 이는 전자 셔터가 수광 시간을 균일하게 제어할 수 있게 해준다.
앞서 설명한 바와 같이 판독 수직 시프트 레지스터(2) 및 전자 셔터 수직 시프트 레지스터(15)를 포함하는 도 4의 CMOS 화상 센서은 다음과 같은 문제점을 갖고 있다. 즉, 화상 센서가 예를들어 수광 센서의 출력 레벨에 따라서 자동으로 전하 축적 시간을 변경하는 가변 전자 셔터 동작을 수행할 때, 전하 축적 시간의 제어에 따라서 동일 프레임 (또는 필드) 화상에서 화소 로우들간에 전하 축적 시간의 차이가 발생하며, 두개의 수직 시프트 레지스터(2, 15)의 부하가 변한다.
이 문제점에 대해 이하 설명하고자 한다. 도 5은 도 4의 두개의 수직 시프트 레지스터(2, 15)의 로우 선택 타이밍이 고정되어 있는 경우의 판독 동작에 대한 예를 도시하고 있다. 전자 셔터 수직 시프트 레지스터(15)가 한 로우를 선택하는 타이밍은 판독 수직 시프트 레지스터(2)가 로우를 선택하는 타이밍보다 빠르다. 전자가 후자보다 빠른 만큼의 시간이 고정된다. 즉, 두개의 수직 시프트 레지스터(2, 15)간의 로우를 선택하는데 요구되는 시간에 있어서의 차는 항상 일정하다. 두개의 수직 시프트 레지스터(2, 15)의 로우 선택 타이밍이 고정되어 있을 때, 판독 수직 시프트 레지스터(2) 및 전자 셔터 수직 시프트 레지스터(15)은 이들이 특정 프레임(여기서, 프레임=필드)의 선택을 시작하여 제1 스테이지로부터 마지막 스테이지까지(즉, 수직 방향으로의 화소의 수) 시프팅을 완료한 후에 제1 스테이지로 복귀한다. 이 때, 이들은 다음 프레임을 선택하기 시작한다.
결국, 도 4의 고체 이미징 장치는 예를들어 수광 센서의 출력 레벨에 따라서 신호(전하) 저장 시간을 자동으로 변경하는 가변 셔터 동작을 수행한다. 이와같이, 수광 시간이 동등하게 변경되므로 전자 셔터 수직 시프트 레지스터(15)는 마지막 스테이지까지 시프팅을 종료하지 않은 한 다음 신호(전하)를 저장하기 위한 시작을 할 수 없다. 이 때문에 긴 저장 시간에 제한을 가하게 된다. 저장 시간이 제한되지 않는다면, 1 프레임내의 화소 로우들간에 전하 축적 시간 차가 생기거나, 두개의 수직 시프트 레지스터의 부하가 변하게 된다.
전자 셔터 수직 시프트 레지스터(15)가 판독 수직 시프트 레지스터(2) 보다 빨리 로우를 선택하는 타이밍(전자 셔터의 타이밍)을 변경하여 신호 전하를 저장하는데 요구되는 시간 길이를 변경하는 전하 축적 시간 변경에 대한 구체적인 접근법의 경우에 있어서의 문제점에 대해 도 6을 참조하여 상세히 설명하기로 한다. 도 6에서, 판독 제어 펄스는 판독 수직 시프트 레지스터(2)의 시프트 동작을 시작하기 위한 신호이며, 가변 전자 셔터 제어 펄스는 전자 셔터 수직 시프트 레지스터(15)의 시프트 동작을 시작하기 위한 신호이다.
제1 프레임이 선택될 때, 전자 셔터 수직 시프트 레지스터(15)의 시프트 동작이 타이밍 t1에서 발생된 전자 셔터 제어 펄스에 의해 시작된 후이지만 마지막 스테이지의 시프트 동작이 완료되기 전(또는 모든 화소 로우들이 선택되기 전)에 타이밍 t3에서 제2 프레임을 선택하기 위한 전자 셔터 펄스가 발생된다. 전자 셔터 수직 시프트 레지스터(15)은 타이밍 t3에서 리셋되어 시프트 동작(로우 선택)이 다시 제1 스테이지로부터 시작된다.
그 결과, 판독 수직 시프트 레지스터(2)의 시프트 동작이 타이밍 t2에서 발생된 판독 제어 펄스에 의해 시작되고 제1 프레임이 판독될 때, 타이밍 t1으로 시프트 동작을 시작한 전자 셔터 수직 시프트 레지스터(15)에 의해 선택된 화소 로우들과 선택되지 않은 화소 로우들간에 전하 축적 시간의 차이가 생긴다.
일단 전하 축적 시간의 차이가 생기면, 화소 로우의 위치에 따라서 판독 출력 레벨이 변한다. 이는 고체 이미징 장치의 출력 신호가 화상 표시 장치의 스크린에 표시될 때, 측방향 스트라이프(stripe)와 같은 화상 노이즈의 발생 원인이 된다.
타이밍 t4에서, 전체 두개의 화소 로우가 선택된다: 하나는 타이밍이 t3에서 시프트 동작을 시작한 전자 셔터 수직 시프트 레지스터(15)에서 선택된 로우이고, 다른 하나는 타이밍 t2에서 시프트 동작을 시작한 판독 수직 시프트 레지스터(2)에서 선택된 로우이다. 이들 두 화소 로우들은 두개의 수직 시프트 레지스터(2, 15)에 부하를 만든다.
대조적으로, 타이밍 t6에서는, 타이밍 t3에서 시프트 동작을 시작한 전자 셔터 수직 시프트 레지스터(15)에서의 로우 선택은 이미 완료되었으며, 단지 하나의 화소 로우가 시간이 t5에서 시프트 동작을 시작한 판독 수직 시프트 레지스터(2)에 의해서 선택된다. 그 결과, 단일 화소 로우가 두개의 수직 시프트 레지스터(2, 15)에 부하를 만든다.
두개의 시프트 레지스터(2, 15)의 부하가 전자 셔터 타이밍에 따라서 변할 때, 이는 고체 이미징 장치의 전원 라인의 전압 변동을 초래한다. 고체 이미징 장치의 출력이 고체 이미징 장치의 스크린에 표시될 때, 측방향 스트라이프가 생겨서 화상질이 상당히 열악해진다.
전하 축적 시간의 길이에 있어서의 차이 발생 및 두개의 수직 시프트 레지스터(2, 15)상의 부하의 변동 발생이라는 문제점들은 가변 전자 셔터 동작이 CMOS 고체 이미징 장치뿐만 아니라 CCD 고체 이미징 장치에 의해 실행될 때 생긴다.
화상 촬상 장치가 핸드 세이크(hand shake)에 기인해서 화상 품질이 떨어지지 않게 하는 것이 중요하다. 종래 CMOS 화상 센서의 핸드 세이크 보정 예는 일본국 특허 제 2-231873호에 설명되어 있다. 전체 수광 영역중 단지 일부분만이 이미징 영역으로 사용되고, 핸드 세이크 보정은 핸드 세이크 양에 기초해서 이미징 영역을 시프트함으로써 실행된다. 그러나, 1 필드(또는 1프레임)의 화상 휘도는 이미징 영역이 시프트되는 경우 1 필드(또는 1 프레임)에서 각 수평 라인의 신호 전하 축적 시간의 변동에 기인해서 가변된다. 이러한 결점은 USP 5,894,325(Yonemoto)에 시작된 기술에 의해서 해결된다. 이 참조 문헌에는, 신호를 판독하기 위한 제1 수직 시프트 레지스터에 더하여 전자 셔터 동작을 위한 제2 수직 시프트 레지스터가 제공되어 있다. 신호 전하 축적 시간은 제1 및 제2 수직 시프트 레지스터의 동작 타이밍을 조정함으로써 제어된다. 그러나, 현행 필드의 판독이 완료되기 전에 다음 필드를 위한 신호 전하 저장을 시작하는 것이 가능하지 않음으로 신호 저장 시간을 자유자재로 제어할 수 없다.
따라서, 본 발명의 목적은 필드 단위(또는 프레임 단위)로 전하 축적 시간을 가변하여 가변 전자 셔터 동작을 수행할 때, 동일 필드(또는 프레임)에서 화소 로우들간의 전하 축적 시간의 차이가 전하 축적 시간 길이의 차이에 따라서 발생되지 않도록 방지하는 고체 이미징 장치를 제공하여 상기 문제점들을 해소하는 것이다.
본 발명의 다른 목적은 가변 전자 셔터 동작이 수행될 때 판독 수직 시프트 레지스터 및 전자 셔터 시프트 레지스터의 부하가 변동되는 것을 방지하는 고체 이미징 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 가변 전자 셔터 동작이 수행될 때 출력 신호용 표시 스크린에 측방향 스트라이프와 같은 화상 노이즈 발생을 억제하는 고체 이미징 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 화소내에 광전기적으로 변환되어 저장된 신호가 판독될 때, 용량 결합을 통해서 화소들 주변에 있는 배선으로부터 노이즈가 생기는 것을 방지할 수 있는 고체 이미징 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 핸드 세이크에 기인한 화상 품질의 열화를 방지할 수 있는 고체 이미징 장치를 제공하는 것이다.
본 발명에 따르면, 화상 신호를 출력하는 이미징 영역보다 더 큰 면적의 수광 표면을 갖는 화상 픽업부; 상기 화상 픽업부 내의 화소 로우들을 구동하기 위한 수직 레지스터 회로; 상기 화상 픽업부 내의 화소 컬럼들을 선택하기 위한 수평 레지스터 회로; 및 상기 수직 레지스터 회로에 신호 충전 시간 제어 신호를 공급하기 위한 타이밍 발생기를 포함하며, 상기 수직 레지스터 회로는 세개 이상의 화소 로우들을 동시에 선택할 수 있는 고체 이미징 장치가 제공된다.
본 발명에 따르면, 반도체 기판 상에 2차원적으로 배열되어 화소 로우들을 형성하는 단위 셀들을 포함하는 이미징 영역 - 상기 단위 셀들 각각은 화소 상의 입사광을 광전 변환하고 전하를 저장하기 위한 광전 변환 소자, 및 상기 저장된 전하를 감지 노드에 판독하는 판독부로 구성됨 -; 상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어, 대응하는 화소 로우들 내의 단위 셀들의 상기 판독부들을 구동하기 위한 판독 구동 신호를 전송하는 판독 라인들;상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어, 대응하는 화소 로우들 내의 단위 셀들의 수직 선택 소자들을 구동하는 로우 선택 구동 신호를 전송하는 수직 선택 라인들; 상기 판독 구동 신호를 상기 판독 라인들에 선택적으로 공급하여 상기 판독부들을 구동하고, 상기 로우 선택 구동 신호를 상기 수직 선택 라인들에 선택적으로 공급하여 상기 수직 선택 소자들을 구동하는 수직 구동 회로; 상기 이미징 영역 내의 각각의 화소 로우 내의 상기 판독부들이 원하는 신호 저장 타이밍과 신호 판독 타이밍에서 이 순서대로 구동되도록 상기 수직 구동 회로를 제어하는 로우 선택 회로 - 상기 로우 선택 회로는 상기 수직 구동 회로가 상기 신호 판독 타이밍에서 각각의 화소 로우 내의 상기 판독부들을 구동하도록 야기하는 제1 로우 선택기, 및 상기 수직 구동 회로가 상기 신호 저장 타이밍에서 각각의 화소 로우 내의 상기 판독부들을 구동하도록 야기하는 적어도 두개의 제2 로우 선택기들을 포함함 -; 및 상기 이미징 영역 내의 화소 컬럼들 각각에 대응하도록 배치되어, 상기 수직 구동 회로에 의해 순차 구동된 상기 화소 로우들 내의 각각의 단위 셀로부터 출력된 신호를 수직 방향으로 전송하는 수직 신호 라인들을 포함하는 고체 이미징 장치가 제공된다.
본 발명에 따르면, 반도체 기판 상의 이미징 영역 내에 2차원적으로 배열된 단위 셀들 내의 광전 변환 소자로부터 저장된 전하가 판독될 때, 원하는 신호 저장 타이밍과 원하는 신호 판독 타이밍에서 판독 제어 배선을 순차 구동하고, 상기 원하는 신호 판독 타이밍에서 판독된 신호를 출력함으로써 전자 셔터 동작을 수행하고, 상기 원하는 신호 저장 타이밍에서 상기 광전 변환 소자 근처의 상기 판독 제어 배선에 인접한 다른 배선의 전압은 실질적으로 상기 원하는 신호 판독 타이밍에서의 전압과 동일한 고체 이미징 장치가 제공된다.
본 발명에 따르면, 반도체 기판 상에 2차원적으로 배열되어 화소 로우들을 형성하는 단위 셀들을 포함한 이미징 영역 - 상기 단위 셀들 각각은 화소 상의 입사광을 광전 변환하여 전하를 저장하는 광전 변환 소자, 및 상기 저장된 전하를 감지 노드에 판독하는 판독부로 구성되고, 상기 이미징 영역은 신호들을 판독하기 위한 복수개의 화소 로우들과 적어도 두개의 더미 화소 로우들을 포함함 - ; 상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어 대응하는 화소 로우들 내의 단위 셀들의 상기 판독부들을 구동하기 위한 판독 구동 신호를 전송하는 판독 라인들; 상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어 대응하는 화소 로우들 내의 단위 셀들의 수직 선택 소자들을 구동하기 위한 로우 선택 구동 신호를 전송하는 수직 선택 라인들; 상기 판독 라인들에 상기 판독 구동 신호를 선택적으로 공급하여 상기 판독부들을 구동하고, 상기 수직 선택 라인들에 상기 로우 선택 구동 신호를 선택적으로 공급하여 상기 수직 선택 소자들을 구동하는 수직 구동 회로; 상기 이미징 영역 내의 각각의 화소 로우 내의 상기 판독부들이 원하는 신호 저장 타이밍과 신호 판독 타이밍에서 이 순서대로 구동되도록 상기 수직 구동 회로를 제어하는 로우 선택 회로; 및 상기 이미징 영역 내의 화소 컬럼들 각각에 대응하도록 배치되어, 상기 수직 구동 회로에 의해 순차 구동된 상기 화소 로우들 내의 각각의 단위 셀로부터 출력된 신호를 수직 방향으로 전송하는 수직 신호 라인들 - 상기 로우 선택 회로는, 상기 신호 판독 타이밍에서 복수개의 상기 화소 로우들 내의 상기 단위 셀들로부터 상기 저장된 전하가 판독된 후에 상기 적어도 두개의 더미 화소 로우들중 하나가 구동되고, 상기 신호 저장 타이밍에서 상기 복수개의 화소 로우들 내의 상기 단위 셀들에 초기화가 수행된 후에 상기 적어도 두개의 더미 화소 로우들 중 다른 하나가 구동되도록, 상기 수직 구동 회로를 제어함 -;을 포함하는 고체 이미징 장치가 제공된다.
본 발명에 따르면, 로우 및 컬럼 방향으로 2차원적으로 배열되어, 입사광량에 따라 전기 신호를 발생하는 단위 셀들과, 상기 단위 셀들로부터 상기 전기 신호를 컬럼 단위로 판독하는 수직 신호 라인들과, 상기 단위 셀들에서 발생된 상기 전기 신호를 상기 수직 신호 라인들에 판독하는 것을 제어하는 수직 제어부와, 상기 수직 제어부에 의해 상기 수직 신호 라인들에 판독된 상기 전기 신호를 수평 방향으로 전송하는 것을 제어하는 수평 제어부를 포함하는 고체 이미징 장치에 있어서, 상기 단위 셀들로부터 제1 신호의 판독과, 상기 제1 신호의 판독 시간으로부터 △t 시간 후 상기 단위 셀들로부터 제2 신호의 판독에 기초하여, 각각의 로우 내의 상기 단위 셀들에 대한 입사광량의 휘도 변동에 대한 이득 보정 계수를 산출하는 이득 보정 계수 산출기; 및 상기 산출된 이득 보정 계수를 사용하여 상기 제2 신호를 보정하는 산술 연산 회로를 포함한 고체 이미징 장치가 제공된다.
본 발명에 따르면, 로우 및 컬럼 방향들로 2차원적으로 배열되어 입사광량에 따라 전기 신호를 발생하는 단위 셀들과, 상기 단위 셀들로부터 상기 전기 신호를 컬럼 단위로 판독하기 위한 수직 신호 라인들과, 상기 단위 셀들에서 발생된 상기 전기 신호를 상기 수직 신호 라인들에 판독하는 것을 제어하는 수직 제어부와, 상기 수직 제어부에 의해 상기 수직 신호 라인들에 판독된 상기 전기 신호의 수평 방향 전송을 제어하는 수평 제어부를 포함하는 고체 이미징 장치에 있어서, 상기 단위 셀들로부터 판독된 제1 신호 S와, 상기 제1 신호 S가 판독된 후로부터 △t' 시간이 지난 시각에 상기 제1 신호 S가 판독되었던 상기 단위 셀들로부터 판독된 제2 신호 S" 사이의 차 △S를 상기 △t' 시간을 변화시키면서 두개 이상 산출하는 산출 소자; 및 상기 △t' 시간을 변화시켜서 구해진 상기 두개 이상의 △S 값들을 비교하여 휘도 변동들의 기간을 결정하는 결정 소자를 포함하는 고체 이미징 장치가 제공된다.
본 발명의 부가적인 목적 및 이점은 다음에 후술되며, 부분적으로는 설명으로부터 자명할 것이다.
본 발명의 목적 및 이점은 이하 설명으로부터 실현되며 얻어질 것이다.
도 1은 종래의 제1 CMOS 화상 센서의 등가 회로를 도시하는 도면.
도 2는 도 1의 CMOS 화상 센서의 동작을 설명하는데 도움이 되는 타이밍 파형도.
도 3은 도 2의 타이밍 파형도에서 타이밍 발생기, 수직 시프트 레지스터 및 펄스 선택기의 동작의 예를 설명하는데 도움이 되는 타이밍 파형도.
도 4는 종래의 제2 CMOS 화상 센서의 등가 회로를 도시하는 도면.
도 5는 도 4의 2개의 수직 시프트 레지스터에 대한 로우 선택 타이밍의 예를 도시하는 도면.
도 6은 도 4의 CMOS 화상 센서에서 전하 축적 시간을 변경하기 위해서 전자 셔터 수직 시프트 레지스터가 판독 수직 시프트 레지스터보다 앞서 하나의 로우를 선택하는 타이밍을 변경함으로써 화소 신호가 저장되는 경우의 문제를 설명하는데 도움이 되는 타이밍도.
도 7은 본 발명의 제1 실시예에 따른 CMOS 화상 센서의 등가 회로를 도시하는 도면.
도 8은 본 발명의 제2 실시예에 따른 CMOS 화상 센서의 등가 회로를 도시하는 도면.
도 9는 제2 실시예의 CMOS 화상 센서에서 한 필드의 간격들에서 2개의 전자 셔터 수직 시프트 레지스터가 전자 셔터의 동작을 교대로 제어하는 방법을 설명하는데 도움이 되는 타이밍 차트.
도 10은 본 발명의 제3 실시예에 따른 CMOS 화상 센서의 등가 회로도.
도 11은 도 10에서의 펄스 선택기의 예를 도시하는 회로도.
도 12는 도 10에서의 타이밍 발생기, 제1 내지 제3 수직 시프트 레지스터, 및 펄스 선택기의 동작의 예를 설명하는데 도움이 되는 타이밍 파형도.
도 13은 도 12에서의 하나의 필드 기간 동안 전자 셔터 동작의 예를 설명하는데 도움이 되는 타이밍 파형도.
도 14a는 도 13의 전자 셔터 동작에서의 노이즈의 간섭을 억제하는 동작을 설명하는데 도움이 되는 이미징 영역에서의 단위 셀들의 일부분의 평면도.
도 14b는 도 13의 전자 셔터 동작에서의 노이즈의 간섭을 억제하는 동작을 설명하는데 도움이 되는 이미징 영역에서의 단위 셀들의 일부분의 단면도.
도 14c는 도 13의 전자 셔터 동작에서의 노이즈의 간섭을 억제하는 동작을 설명하는데 도움이 되는 이미징 영역에서의 단위 셀들의 일부분에 대한 기판에서의 전위를 도시하는 도면.
도 14d는 도 13의 전자 셔터 동작에서의 노이즈의 간섭을 억제하는 동작을 설명하는데 도움이 되는 이미징 영역에서의 단위 셀들의 일부분에 대한 기판에서의 전위를 도시하는 도면.
도 15는 본 발명의 제4 실시예에 따른 CMOS 화상 센서에서 2개의 화소/유닛을 가진 단위 셀의 등가 회로를 도시하는 도면.
도 16a는 도 15의 2개의 화소/유닛을 가진 단위 셀의 평면 패턴의 예를 개략적으로 도시하는 도면.
도 16b는 도 15의 2개의 화소/유닛을 가진 단위셀의 단면의 예를 개략적으로 도시하는 도면.
도 17은 제4 실시예에서 하나의 필드 기간 동안 신호를 판독하는 동작의 예를 설명하는데 도움이 되는 타이밍 파형도.
도 18은 종래의 CMOS 화상 센서의 인터레이스(interlace) 동작의 예를 설명하는데 도움이 되는 타이밍 차트.
도 19는 본 발명의 제4 실시예에 따른 CMOS 화상 센서의 전체 구성의 예의 블럭도.
도 20은 도 19의 이미징부의 주요 구성 부분의 하나를 구성하는 단위 셀의 구성의 예를 도시하는 전기 회로도.
도 21은 도 19에 도시된 이미징부에 대응하는 이미징 영역의 구성의 예의 설명도.
도 22는 제5 실시예의 플리커(flicker) 보정 동작의 제1 예에 대한 타이밍 차트.
도 23은 제5 실시예의 동작의 제2 예에 대한 타이밍 차트.
도 24는 제5 실시예의 동작의 제3 예에 대한 타이밍 차트.
도 25는 플리커의 발생에 기여하는 종래에 형광 램프의 플리커링기간(flickering period)을 도시하는 도면.
도 26은 종래의 CMOS 화상 센서에 의해서 형광 램프 하에서 촬상된 화상을 도시한 도면.
도 27은 종래의 CMOS 화상 센서에서 플리커의 발생의 원인을 설명하는데 도움이 되는 도면.
도 28은 본 발명의 제6 실시예에 따른 CMOS 화상 센서의 개략적인 구성을 도시하는 블럭도.
도 29는 제6 실시예의 원리를 설명하는데 도움이 되는 타이밍 차트.
도 30은 제6 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 31은 제6 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 32는 제6 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 33은 본 발명의 제7 실시예에 따른 CMOS 화상 센서의 개략적인 구성을 도시하는 블럭도.
도 34는 제7 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 35는 본 발명의 제8 실시예에 따른 CMOS 화상 센서의 개략적인 구성을 도시하는 블럭도.
도 36은 제8 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 37은 제8 실시예에 따른 CMOS 화상 센서의 플리커 보정 동작을 설명하는데 도움이 되는 타이밍 차트.
도 38은 본 발명의 제9 실시예에 따른 CMOS 화상 센서의 개략적인 구성을 도시하는 블럭도.
도 39는 본 발명의 제10 실시예에 따른 CMOS 화상 센서에서 센서 블럭의 이미징부에 대응하는 이미징 영역의 구성의 예를 개략적으로 도시하는 도면.
도 40은 제10 실시예에서 수직 방향에서의 핸드 세이크 보정 동작(hand shake compensation operation)의 제1 예에 대한 설명도.
도 41은 제10 실시예에서 수평 블랭킹 기간의 핸드 세이크 보정 동작의 예에 대한 설명도.
도 42는 제10 실시예에서 수직 방향의 핸드 세이크 보정 동작의 제2 예에 대한 설명도.
도 43은 제10 실시예에서 수직 방향의 핸드 세이크 보정 동작의 제3 예에 대한 설명도.
도 44는 제10 실시예에서 수직 방향의 핸드 세이크 보정 동작의 제4의 예에 대한 설명도.
도 45는 제10 실시예에서 수평 방향에서의 핸드 세이크 보정 동작의 예에 대한 설명도.
도 46은 제10 실시예에서 시스템의 주요 부분의 구성의 예의 블럭도.
도 47은 본 발명의 제11 실시예에 따른 CMOS 화상 센서에서의 수직 방향에서의 핸드 세이크 보정 동작의 예에 대한 설명도.
도 48은 제11 실시예에서 시스템의 주요 부분의 구성의 예의 블럭도.
도 49는 제11 실시예에서 시스템의 주요 부분의 구성의 다른예의 블럭도.
도 50은 제11 실시예에서 하나의 칩 상에 집적되는 이미징부, 그의 주변 회로, 처리 블럭, 그 외의 부분의 예의 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
2a : 제1 수직 선택 회로
3 : 수평 선택 회로
6 : 판독 제어 수직 선택 라인
13 : 유닛 셀
14 : 이미징 영역
15a : 제2 수직 선택 회로
16 : 펄스 구동 회로
21, 22 : 전자 셔터 수직 시프트 레지스터
23 : 레지스터 선택기
24 : 펄스 선택기
이제부터, 본 발명에 따른 고체 이미징 장치의 바람직한 실시예에 대하여 첨부하는 도면을 참조하여 설명한다.
제1 실시예
도 7은 본 발명의 제1 실시예에 따른 증폭형 CMOS 화상 센서의 등가 회로도이다. 도 7의 CMOS 화상 센서는 판독 수직 시프트 레지스터(2a), 전자 셔터 수직 시프트 레지스터(15a) 등을 제외하고는 도 4의 종래의 제2 CMOS 화상 센서와 거의 동일하다. 따라서, 도 7에서, 도 4의 것과 동일한 부분에는 동일한 도면 참조 부호가 병기되어 있다.
제1 실시예의 CMOS 화상 센서는 예를 들면 도 1의 종래의 제1 등가물에서 설명된 바와 같이 구성된 단위셀(13)이 2차원 매트릭스로 배열된 이미징 영역(광전 변환부)(14), 이미징 영역(14)의 화소 컬럼의 방향으로 형성된 수직 신호 라인 VLIN, 이미징 영역(14)의 화소 로우의 방향에 형성되며 화소 로우를 기초로 한 수직 신호 라인 VLIN 상의 개개의 단위 셀(13)의 광전 변환 신호를 판독하는데 사용되는 판독 제어 수직 선택 라인(6), 주사 방식으로 판독 타이밍에 의해서 판독 제어 수직 선택 라인(6)을 선택적으로 제어하기 위한 제1 수직 선택 회로(판독 수직 시프트 레지스터)(2a), 주사 방식으로 신호 저장 타이밍에 의해서 판독 제어 수직 선택 라인(6)을 선택적으로 제어하기 위한 제2 수직 선택 회로(전자 셔터 수직 시프트 레지스터)(15a), 판독 수직 시프트 레지스터(2a)의 출력 및 전자 셔터 수직 시프트 레지스터(15a)의 출력에 기초하여 판독 제어 수직 선택 라인(6)을 선택적으로 구동하기 위해서 구동 신호를 발생시키는 수직 구동 회로(펄스 선택기)(16), 수직 신호 라인 VLIN을 선택하기 위한 수평 선택 트랜지스터 TH, 수평 선택 트랜지스터 TH를 선택적으로 제어하기 위한 수평 선택 회로(수평 선택 시프트 레지스터)(3), 수평 선택 시프트 레지스터(3)에 의해서 선택된 수직 신호 라인 VLIN으로부터의 신호를 판독하기 위한 수평 신호 라인 HLIN, 및 수평 신호 라인 HLIN 상에서 판독된 신호를 출력하기 위한 출력 증폭기 회로 AMP를 포함한다.
도 7은 이미징 영역의 제어 라인에 대한 판독 제어 수직 선택 라인(6) 만을 도시하고 있다. 그러나, 제어 라인은 판독 제어 수직 선택 라인(6)만으로 제한되지 않는다. 이것은 도 10에 도시된 바와 같이 3개의 제어 라인, 즉 φADDR 6,φRESET 7, φREAD 4를 제공하는 것이 가능하다. 필요한 제어 라인의 수는 단위 셀의 구조에 따라서 변동될 수 있다.
도 4의 제2 CMOS 화상 센서에서와 같이 특별히 도시는 되어 있지 않지만, 도 1에 도시된 부하 트랜지스터 및 노이즈 소거기 회로는 이미징 영역(14)의 부근에 제공된다.
또한, 제1 실시예는 다음의 3가지 점에 있어서 제2 CMOS 화상 센서와는 다르다.
(1) 2개의 더미 화소 로우(제1 더미 화소 로우 141및 제2 더미 화소 로우 142)가 원래의 화소 로우로부터 분리되어 이미징 영역(14)에 부가된다.
(2) 판독 수직 시프트 레지스터(제1 수직 시프트 레지스터)(2a)는 (이미징 영역(14)에서의 원래의 화소 로우의 수 + 1) 정도의 개수의 시프트 스테이지(shift stage)을 가지며, 전자 셔터 수직 시프트 레지스터(제2 수직 시프트 레지스터)(15a)는 (이미징 영역(14)에서의 원래의 화소 로우의 수 + 1) 정도의 개수의 시프트 스테이지를 갖는다.
(3) 펄스 선택기(16)는 이것이 판독 수직 시프트 레지스터(2a)의 최종 스테이지의 출력 신호를 선택하고 선택된 신호를 제1 더미 화소 로우 141에 공급하고 전자 셔터 수직 시프트 레지스터(15a)의 최종 스테이지의 출력 신호를 더 선택하고 선택된 신호를 제2 더미 화소 로우 142에 공급하도록 구성된다.
2개의 더미 화소 로우 141및 142는 원래의 화소 로우의 것과 동일한 구성을 갖는다. 이들 화소 로우는 이들이 펄스 선택기(16)에 의해서 선택될 때에 부하로서 작용하도록 부가된다.
도 7의 고체 이미징 장치의 경우에는 전자 셔터 수직 시프트 레지스터(15a) 및 판독 수직 시프트 레지스터(2a)가 사용됨으로써 동일한 수직 선택 라인이 하나의 필드 기간 동안에 선택적으로 2번 제어되어 화소(포토다이오드)의 전하 축적 시간을 제어하는 셔터 동작이 가능하게 된다.
전자 셔터 수직 시프트 레지스터(15a)는 전하 저장의 시작 타이밍을 제어하기 위한 시프트 클럭 신호를 기초로 하여 시프트 동작을 행한다. 시프트 레지스터(15a)는 화소가 신호 전하를 저장하고(신호 전하를 판독하지 않고), 셔터 동작 기간을 배제한 기간(다음 선택이 시작될 때까지 화소 로우가 선택되어 있는 기간) 동안에 제2 더미 화소 로우 142를 선택적으로 계속해서 제어하는 방식으로 셔터 동작 기간 동안 각각의 대응하는 화소 로우를 선택적으로 제어한다. 제2 더미 화소 로우 142의 전하는 방전된다.
판독 수직 시프트 레지스터(2a)는 신호 판독의 시작 타이밍을 제어하기 위한 시프트 클럭 신호에 기초하여 시프트 동작을 행한다. 시프트 레지스터(2a)는 수직 주사 기간 내의 유효 수직 주사 기간 동안에서 각 수평 기간 동안 각각의 대응하는 화소 로우를 선택적으로 제어한다. 수직 블랭킹 기간 동안에, 시프트 레지스터(2a)는 제1 더미 화소 로우 141의 선택적인 제어를 계속한다. 제1 더미 화소 로우 141의 전하는 방전된다.
상술한 바와 같이, 제1 실시예의 고체 이미징 장치의 경우에, 펄스 선택기(16)는 2개의 화소 로우, 판독 수직 시프트 레지스터(2a)의 출력에 대응하는 것, 전자 셔터 수직 시프트 레지스터(15a)의 출력에 대응하는 것의 전체를 항상 선택적으로 제어하고, 선택 부하를 일정하게 등화함으로 선택 부하의 경 또는 중의 여부에 의한 판독 레벨의 변동에 기인하는 표시 화면 상의 측방향 스트라이프의 발생을 방지한다.
이어서, 본 발명의 다른 실시예에 대하여 설명한다. 이하 설명되는 실시예들에서 제1 실시예에서의 것과 동일한 부분은 동일한 도면 참조 부호로 표시되어 있으며 이에 대한 설명은 생략한다.
제2 실시예
도 8은 본 발명의 제2 실시예에 따른 증폭형 CMOS 화상 센서의 등가 회로도이다.
도 8의 CMOS 화상 센서는 다음과 같은 점에서 도 7에 도시된 제1 실시예의 CMOS 화상 센서와 다르다.
(1) 이미징 영역(14)에 또 다른 더미 화소 로우(제3 더미 화소 로우 143)가 부가되어 있다.
(2) 제1 전자 셔터 수직 시프트 레지스터(15a)의 것과 동일한 개수의 스테이지들을 가진 제2 전자 셔터 수직 시프트 레지스터(15b)가 부가되어 있다. 시프트레지스터(15b)의 각 스테이지의 출력은 필드를 기초로 하여 전자 셔터 수직 시프트 레지스터(15a)의 각 스테이지의 출력을 대신하여 선택적으로 치환되며 선택된 출력은 펄스 선택기(16a)에서 사용된다.
(3) 펄스 선택기(16a)는 3개의 수직 시프트 레지스터(2a, 15a, 15b)의 출력에 기초하여 판독 제어 수직 선택 라인(6)을 선택적으로 구동하기 위한 구동 신호를 발생한다.
(4) 펄스 선택기(16a)는 추가된 제2 전자 셔터 수직 시프트 레지스터(15b)의 최종 스테이지의 출력 신호를 선택하고 이것을 제3 더미 화소 로우 143에 공급한다.
도 9는 도 8에 도시된 제2 실시예의 고체 이미징 장치에서 2개의 전자 셔터 수직 시프트 레지스터(15a, 15b)가 하나의 필드의 간격들에서 전자 셔터 동작을 교대로 제어하는 방법을 설명하는데 도움이 되는 타이밍 차트이다.
도 9의 타이밍 차트로부터 알 수 있는 바와 같이, 도 8의 고체 이미징 장치에 있어서, 2개의 전자 셔터 수직 시프트 레지스터(15a, 15b)의 시프트 동작이 하나의 필드의 간격들에서 교대로 시작됨으로 한 필드의 간격들에서 교호 출력의 각각을 선택할 수 있으므로 2개의 전자 셔터 수직 시프트 레지스터(15a, 15b)가 하나의 필드의 간격들에서 전자 셔터 동작을 교대로 행할 수 있다.
선택된 전자 셔터 수직 시프트 레지스터(15a, 15b)는 판독 수직 시프트 레지스터(2a)가 로우들을 선택하는 것 보다 앞서 로우들을 선택한다. 화소 신호가 저장되는 시간의 길이는 수직 시프트 레지스터(15a, 15b)가 로우들을 선택하는 타이밍을 변경시킴으로써 변경될 수 있다.
결국, 전자 셔터 수직 시프트 레지스터(15a, 15b) 및 판독 수직 시프트 레지스터(2)는 하나의 필드 기간 동안 동일한 수직 라인을 2번 선택하게 됨으로 선택된 화소들의 전하 축적 시간을 제어하는 가변 전자 셔터 동작이 가능하게 된다.
전자 셔터 제어 신호가 필드 기간 보다 더 짧은 시간의 간격들로 입력된 경우라 해도, 이미 셔터 동작을 시작한 전자 셔터 수직 시프트 레지스터(15a) 혹은 (15b)는 이것이 최종의 화소 로우를 선택할 때까지 하나씩 화소 로우를 선택할 수 있으므로, 레지스터의 시프트 동작이 최종 스테이지에 도달하기 전(또는 모든 판독된 화소 로우가 선택되기 전)의 도중에서 리셋되지 않고 선택된 화소에 대한 전하 축적 시간을 제어할 수 있다. 이것은 하나의 필드에서 전하 축적 시간이 화소 로우 마다 달라지는 것을 방지한다.
이어서, 시프트 레지스터는 이미징 영역(14)내의 마지막 화소 로우가 선택된 때로부터 그 후의 필드 기간 내에 제1 화소 로우가 선택될 때까지의 기간 동안 제2 더미 화소 로우 142또는 제3 더미 화소 로우 143을 계속해서 선택 제어한다.
판독 수직 시프트 레지스터(2a)는 유효 수직 주사 기간에서의 각 수평 기간 동안 각각의 대응하는 화소 로우를 선택적으로 제어한다. 수직 블랭킹 기간에서, 판독 수직 시프트 레지스터는 제1 더미 화소 로우 141를 계속해서 선택 제어한다.
즉, 수직 시프트 레지스터(2a, 15a, 15b)는 이들이 이미징 영역(14)에서 모든 화소 로우들을 선택한 후에도 더미 화소 로우 141, 142, 143를 계속 선택하며, 다음 필드 기간에서 선택의 시작을 기다린다.
상술한 바와 같이, 제2 실시예에 따른 고체 이미징 장치에 의하면, 전하 축적 시간은 필드에 기초하여 전자 셔터 동작을 2개의 전자 셔터 수직 시프트 레지스터(15a, 15b)에 교대로 할당함으로써 필드에 기초하여 변경될 수 있다.
판독 주사 시간을 변경하지 않은 채로 필드에 기초하여 전하 축적 시간을 연속적으로 변경하는 전자 셔터 기능을 실현하는 것이 가능하다. 동일한 필드에서, 임의의 선택된 화소 로우는 동일한 전하 축적 시간을 갖는다.
전하 축적 시간이 상술한 바와 같이 가변 전자 셔터 동작을 행하는 필드마다 변경되는 경우에, 화소 로우 간의 전하 충전 시간의 차이가 전하 축적 시간의 길이에 따라서 발생되는 것이 방지되므로, 출력 신호용의 표시 화면 상에서 측방향 스트라이프와 같은 화상 노이즈의 발생이 억제된다.
또한, 펄스 선택기(16a)는 항상 3개의 화소 로우, 판독 수직 시프트 레지스터(2a)의 출력에 대응하는 하나의 화소 로우, 2개의 전자 셔터 수직 시프트 레지스터(15a, 15b)의 출력들에 대응하는 2개의 화소 로우의 전체를 선택적으로 제어함으로 항상 선택 부하를 동일하게 할 수 있다. 이에 의해서 선택 부하의 경 또는 중의 여하에 의한 판독 레벨의 변동에 기인하는 표시 화면 상에서의 측방향 스트라이프의 발생이 방지된다.
도 7 및 도 8에 도시된 고체 이미징 장치는 화소 단위로 화소 신호를 판독할 수 있는 판독 회로를 포함하는 CMOS 고체 이미징 장치뿐만 아니라 수평 신호 라인에 기초하여 판독을 실시하는 CCD(전하 결합 소자) 고체 이미징 장치에도 적용될수 있다.
제3 실시예
도 10은 본 발명의 제3 실시예에 따른 CMOS 화상 센서의 등가 회로를 도시하고 있다.
도 10의 CMOS 화상 센서는 도 1에 도시된 종래의 제1 CMOS 화상 센서를 개선함으로써 얻어지며 이는 예를 들어, 수광 센서의 출력 레벨에 따라 자동적으로 전하 축적 시간을 변화시킴으로써 수광 시간을 등가적으로 변화시키는 필드를 기초로 하여 가변 전자 셔터 동작을 연속적으로 변화시킬 수 있도록 한다.
특히, 도 10의 CMOS 화상 센서의 대부분은 다음과 같은 점을 제외하고는 도 1에서 설명된 종래의 제1 CMOS 화상 센서와 동일하다.
(1) 2개의 전자 셔터 수직 시프트 레지스터(21, 22)가 판독 수직 시프트 레지스터(2)로부터 개별적으로 제공된다.
(2) 레지스터 선택기(SEL)(23)가 추가되는데 이는 필드의 간격에서 교대로 2개의 전자 셔터 수직 시프트 레지스터(21, 22)의 동작들(신호 저장 시간 제어 펄스를 출력하는 동작들) 사이에서 전환된다.
(3) 타이밍 발생기(10a)와 펄스 선택기(24)의 구성은 종래의 제1 CMOS 화상 센서의 구성과 다르다. 나머지 부분들은 제1 CMOS 화상 센서와 동일하므로, 도 1에서와 동일한 부분들은 동일한 참조 부호로 표시되어 있다.
도 10에서, 셀 영역 (이미징 영역)에 있어서, 하나의 화소/단위를 갖는 단위 셀이 2차원 매트릭스 형태로 배열된다. 단위 셀은 예를 들어, 4개의 트랜지스터들Ta, Tb, Tc, Td과 하나의 포토다이오드 PD로 구성된다. 접지 전위가 포토다이오드 PD에 인가된다. 판독 트랜지스터 (셔터 게이트 트랜지스터) Td의 한 단부는 포토다이오드 PD의 음극에 접속된다. 증폭 트랜지스터 Tb의 게이트는 판독 트랜지스터 Td의 다른 단부에 접속된다. 수직 선택 트랜지스터 (로우 선택 트랜지스터) Ta의 한 단부는 증폭 트랜지스터 Tb의 한 단부에 접속된다. 리셋 트랜지스터 Tc의 한 단부는 증폭 트랜지스터 Tb의 게이트에 접속된다.
셀 영역 내에서, 동일한 로우 내의 단위 셀들의 판독 트랜지스터들 Td의 게이트들에 공통으로 접속된 판독 라인(4)과, 동일한 로우 내의 단위 셀들의 수직 선택 트랜지스터들 Ta의 게이트들에 공통으로 접속된 수직 선택 라인(6)과, 동일한 로우 내의 단위 셀들의 리셋 트랜지스터들 Tc의 게이트들에 공통으로 접속된 리셋 라인(7)은 그들이 각각의 로우에 대응하는 방식으로 형성된다. 또한, 셀 영역 내에서, 동일한 컬럼 내의 단위 셀들의 증폭 트랜지스터들 Tb 각각의 다른 단부에 공통으로 접속된 수직 신호 라인 VLIN과, 동일한 컬럼 내의 단위 셀들의 수직 선택 트랜지스터들 Ta 각각의 다른 단부들 및 리셋 트랜지스터들 Tc 각각의 다른 단부에 공통으로 접속된 전원 라인(VCC)(9)은 이들이 각각의 컬럼에 대응하는 방식으로 형성된다.
또한, 셀 영역의 한 단부 외측에, 부하 트랜지스터들 TL이 수평 방향으로 배열된다. 이들은 수직 신호 라인들 VLIN 각각의 한 단부와 접지 노드 사이에 접속된다. 또한, 셀 영역의 다른 단부 외측에, 노이즈 소거기 회로들이 수평 방향으로 배열된다. 각각의 노이즈 소거기 회로는 예를 들어, 2개의 트랜지스터 TSH, TCLP와, 2개의 캐패시터 Cc, Ct로 구성된다.
개개의 노이즈 소거기 회로들을 통해 수직 신호 라인들 VLIN 각각의 다른 단부에 접속된 수평 선택 트랜지스터들 TH은 수평 방향으로 접속된다.
수평 신호 라인 HLIN은 하나의 로우에서 각각이 수평 선택 트랜지스터 TH의 다른 단부에 공통으로 접속된다. 수평 리셋 트랜지스터(도시 생략) 및 출력 증폭 트랜지스터 AMP는 수평 신호 라인 HLIN에 접속된다.
각각의 노이즈 소거기 회로는 한 단부가 수직 신호 라인 VLIN의 다른 단부에 접속된 샘플 홀드 트랜지스터 TSH와, 한 단부가 샘플 홀드 트랜지스터 TSH의 다른 단부에 접속된 커플링 캐패시터 Cc와, 커플링 캐패시터 Cc의 다른 단부와 접지 노드 사이에 접속된 전하 축적 캐패시터 Ct와, 캐패시터들 Cc, Ct의 접합 노드에 접속된 전위 클램핑 트랜지스터 TCLP로 구성된다. 수평 트랜지스터 TH의 한 단부는 캐패시터들 Cc, Ct의 접합 노드에 접속된다.
또한, 셀 영역의 외부에, 주사 방식으로 셀 영역 내에서 수직 선택 라인들(6)을 선택적으로 제어하기 위한 판독 수직 시프트 레지스터(2)와, 주사 방식으로 수평 선택 트랜지스터들 TH을 구동하기 위한 수평 시프트 레지스터(3)와, 노이즈 소거기 회로들에 공급되는 다양한 타이밍 신호들을 발생하기 위한 타이밍 발생기(10a)와, 노이즈 소거기 회로의 전위 클램핑 트랜지스터 TCLP의 한 단부에서 특정한 바이어스 전위를 생성하기 위한 바이어스 발생기(11)와, 판독 수직 시프트 레지스터(2)의 출력 펄스를 선택적으로 제어하여 주사 방식으로 셀 영역 내에서 각각의 로우 내의 수직 선택 라인들(6)을 구동하기 위한 펄스 선택기(24)가 제공된다.
필드 기간 타이밍 신호 φVR, 필드 기간 내에서 가변적으로 설정된 저장 (시작) 시간 제어 타이밍 신호 φES, 수평 블랭킹 기간에 대응하는 펄스 신호 φHP, 및 클럭 펄스 신호 φCK가 타이밍 발생기(10a)에 입력된다.
다음에, 타이밍 발생기(10a)는 입력된 타이밍 신호 φVR가 버퍼 성형되게 함으로써 판독 수직 시프트 레지스터(2)에 공급될 타이밍 신호 φVRR가 생성된다. 또한, 이 타이밍 발생기는 입력된 타이밍 신호 φHP가 버퍼 성형되게 함으로써 판독 수직 시프트 레지스터(2)와 2개의 전자 셔터 수직 시프트 레지스터들(21, 22)에 공급될 타이밍 신호 φHPV를 생성한다.
타이밍 발생기(10a)는 펄스 선택기(24)에 공급될 타이밍 신호들 φROREAD, φESREAD, φRESET, 및 φADDR과 노이즈 소거기 회로에 공급될 펄스 신호들 φCLP 및 φSH을 더 생성한다. 또한, 이 타이밍 발생기는 수평 시프트 레지스터(3)에 공급될 펄스 신호 φH를 생성한다.
또한, 타이밍 발생기(10a)는 필드 기간 타이밍 신호 φVR에 기초하여 필드 스위칭 펄스 신호 φFI를 생성하고 그것을 전하 축적 시간 제어 타이밍 신호 φESR와 함께 레지스터 선택기(23)에 공급한다.
레지스터 선택기(23)는 필드 스위칭 펄스 신호 φFI 입력을 기초로 하여 교대로 한 필드의 간격으로 전자 셔터 수직 시프트 레지스터들(21, 22) 사이에서 저장 시간 제어 타이밍 신호 φESR의 공급 대상을 스위칭한다.
여기서, 전자 셔터 수직 시프트 레지스터(21)에 공급된 전하 축적 시간 제어 타이밍 신호가 φESR1으로 표현되고, 전자 셔터 수직 시스트 레지스터(22)에 공급된 전하 축적 시간 제어 타이밍 신호는 φESR2로 표현된다.
도 11은 도 10에서의 펄스 선택기(24)의 예의 회로도이다.
판독 수직 시프트 레지스터(2)의 출력 신호 ROn 및 2개의 전자 셔터 수직 시프트 레지스터(21, 22)의 출력 신호 ES1n, ES2n 뿐만 아니라 타이밍 발생기(10a)로부터 공급된 타이밍 신호 φROREAD, φESREAD, φRESET, φADDR이 펄스 선택기(24)에 입력되고, 펄스 선택기가 다양한 구동 신호 φROADn, φRESETn, φADDRn을 출력하기 위해 이들 입력 신호들을 논리적으로 프로세스하여 이들 신호들을 셀 영역으로 공급하는 방식으로 도 11의 펄스 선택기(24)는 논리 게이트로 구성되어 있다.
특히, 판독 수직 시프트 레지스터(2)의 출력 신호 ROn이 활성일 때, 펄스 선택기(24)는 타이밍 신호 φROREAD를 선택하여, 이를 판독 라인 구동 신호 φREADn으로서 출력한다. 2개의 전자 셔터 수직 시프트 레지스터(21, 22)의 출력 ES1n 및 ESn2중 적어도 하나가 활성일 때, 펄스 선택기(24)는 타이밍 신호 φESREAD를 선택하여, 이를 판독 라인 구동 신호 φREADn로서 출력한다.
또한, 판독 수직 시프트 레지스터(2)의 출력 신호 ROn 및 2개의 전자 셔터 수직 시프트 레지스터(21, 22)의 출력 신호 ES1n, ES2n중 적어도 하나가 활성일 때, 펄스 선택기(24)는 타이밍 신호 φRESET을 선택하여 이를 리셋 라인 구동 신호 φRESETn로서 출력한다.
추가적으로, 판독 수직 시프트 레지스터의 적어도 하나의 출력 신호 ROn이 활성일 때, 펄스 선택기(24)는 타이밍 신호 φADDR을 선택하여 이를 수직 선택 라인 구동 신호 φADDRn로서 출력한다.
도 12는 도 10의 고체 이미징 장치에서 필드를 기초로하여 연속적으로 가변할 수 있는 가변 전자 셔터 동작에 대한 설명을 용이하게 하기 위한 타이밍 발생기(10a), 3개의 수직 시프트 레지스터(2, 21,22), 및 펄스 선택기(24)의 동작 예에 대한 타이밍 파형도이다.
도 12는 도 10의 이미징 장치가 하나의 필드=1/30 Hz를 갖는 화상 촬상 시스템에 인가되는 경우(하나의 프레임으로서 하나의 필드를 이용하여 30 프레임/초를 갖는 화상)를 도시한다.
도 12에서, φVR은 필드-기간 타이밍 신호 입력이며, φES는 필드 기간 내에 가변적으로 설정된 저장 시간 제어 타이밍 신호이며, φVRR은 판독 수직 시프트 레지스터(2)에 공급되는 필드-기간 타이밍 신호이고, φFI는 필드 스위칭 펄스 신호이며, φESR1은 전자 셔터 수직 시프트 레지스터(21)에 매 다른 기간마다 공급된 저장 시간 제어 타이밍 신호이며, φESR2는 전자 셔터 수직 시프트 레지스터(22)에 매 다른 기간마다 공급된 저장 시간 제어 타이밍 신호이며, RO(i)는 판독 수직 시프트 레지스터(2)의 출력이며, ES1(i)는 전자 셔터 수직 시프트 레지스터(21)의 출력이며, ES2(i)는 전자 셔터 수직 시프트 레지스터(22)의 출력이다.
도 13은 도 12의 하나의 필드 기간에서 전자 셔터 동작 예의 설명을 용이하게 하기 위한 타이밍도이다.
도 13에서, Esn은 전자 셔터 수직 시프트 레지스터(21 또는 22)중 어느 하나의 n번째 스테이지의 출력 신호이며, ROn은 판독 수직 시프트 레지스터(2)의 n번째스테이지의 출력 신호이다.
부호 tHES는 전자 셔터 수직 시프트 레지스터(21 또는 22)중 어느 하나의 n번째 스테이지의 출력 신호 ESn이 활성(하이 레벨)인 동안 하나의 수평 기간을 표시한다.
부호 tHRO는 판독 수직 시프트 레지스터(2)의 n번째 스테이지의 출력 신호 ROn이 활성(하이 레벨)인 동안 하나의 수평 기간을 가리킨다.
부호 HBLK는 하나의 수평 기간을 수평 블랭킹 기간 및 유효 수평 주사 기간로 분할하기 위한 제어 펄스 신호를 나타낸다.
부호 φCLP 및 φSH는 노이즈 소거기 회로에 공급된 펄스 신호들을 나타내며 각각 매 수평 블랭킹 기간마다 발생한다,
부호 φH는 수평 선택 트랜지스터 TH에 공급된 펄스 신호를 나타내고 수평 방향으로 배열된 수평 선택 트랜지스터 TH가 유효 주사 라인 기간에서 연속적으로 턴 온될 수 있도록 발생된다.
부호 φADDR, φRESET, 및 φREAD는 펄스 선택기(24)로부터 선택된 화소 로우로 공급되는 펄스 신호를 나타낸다. φRESET 및 φREAD는 전하 저장 동작 및 신호 판독 동작 각각에서 수평 블랭킹 기간 동안 각각 활성화된다. 그러나, φADDR은 전하 저장 동작 동안 발생되지 않으며, 신호 판독 동작에서 수평 블랭킹 기간동안 활성화되지 않는다.
이하 설명되는 이유로, 펄스 신호 φADDR는 신호 판독 동작시 수평 기간 동안의 동일한 로우에서 수직 선택 라인(6)을 선택적으로 제어하도록 2회 간헐적으로활성화되게 발생된다.
도 10의 고체 이미징 장치의 동작은 도 12 및 13을 참조하여 설명된다.
도 10의 고체 이미징 장치의 동작은 기본적으로 종래의 제1 고체 이미징 장치의 동작과 동일하기 때문에, 동일 동작에 대한 설명은 생략한다. 종래의 제1 예와 다른 점에 대해 주로 설명한다.
고체 이미징 장치에서, 전자 셔터 동작이 실행될 때, 레지스터 선택기(23)는 2개의 전자 셔터 수직 시프트 레지스터(21, 22)의 시프트 동작을 필드 간격으로 교대로 시작하고, 레지스터(21, 22)의 출력을 필드 간격으로 교대로 선택하여, 전자 셔터 수직 시프트 레지스터(21, 22)에 의해 필드 간격으로 교대로 실행되는 전자 셔터 동작을 유발한다.
이는 전하 축적 시간 제어 타이밍 신호 φES가 필드 기간보다 짧은 시간 간격으로 입력될 때에도, 전자 셔터 수직 시프트 레지스터(21 및 22)를 동시에 동작할 수 있게 해준다.
이미징 영역의 모든 화소 로우가 선택적으로 제어되기 전에, 제1 발생 타이밍 신호 φESR1 또는 φESR2에 의한 시프트 동작시 전자 셔터 수직 시프트 레지스터(21 또는 22)중 어느 하나의 시프트 동작을 리셋하지 않고도, 최종 로우가 도달할 때까지 이미징 영역의 화소 로우를 순차적으로 선택하는 동안, 선택된 화소의 전하 저장을 제어할 수 있다.
다시 말해, 필드에 기초하여 전하 저장 (시작) 시간을 연속적으로 가변시키는 전자 셔터 기능(연속 전자 셔터 기능)을, 나머지 판독 시작 주사 시간을 변화시키지 않은 채로 실현할 수 있다. 동일 필드에서, 임의의 선택된 화소 로우는 동일 전하 축적 시간을 갖는다.
도 13에 도시된 바와 같이, 펄스 신호 φRESET 및 φREAD가 수평 기간 tHES동안 전자 셔터 수직 시프트 레지스터의 n번째 시프트 스테이지에서 출력 신호 ESn에 의해 선택적으로 제어되는 n번째 화소 로우에 공급된다. n번째 화소 로우에서의 포토다이오드 PD는 증폭 트랜지스터 Tb의 게이트로 저장된 신호 전하를 판독하여, 포토다이오드 PD에서의 신호 전하를 제로(0)로 감소시킨다.
펄스 신호 φADDR가 로(low) 상태를 유지하고 수직 선택 트랜지스터가 오프 상태가 되기 때문에, 증폭 트랜지스터의 게이트 안으로 읽혀지는 신호 전하는 수직 신호 라인 VLIN에 출력되지 않는다.
이후, 신호 전하가 화소 로우로부터 판독될 때, 수평 기간 tHRO 동안의 수평 블랭킹 기간 내에 φRESET이 일시적으로 활성화된 다음, φADDR이 활성화되고 φREAD가 일시적으로 활성화된다.
φREAD가 활성 상태일 때 (하이 레벨일 때) 포토다이오드 PD와 그 주변 배선 (이 경우, 나중에 설명된 φADDR 배선)간의 용량 결합의 효과로 인한 노이즈의 간섭을 방지하도록, φADDR 펄스는 일시적으로 비활성화되어 (로우 레벨이 되어) 전하 축적 동작에서와 동일한 상태로 되어, φADDR이 비활성 상태인 기간에 φREAD를 일시적으로 활성화시킨다.
다음으로, 수평 기간 tHRO 동안의 수평 블랭킹 소거 기간에서 신호가 판독되는 동작을 설명한다. 증폭 트랜지스터 Tb의 게이트 전극이 φRESET에 의해 기준전위로 리셋된 후, φADDR은 비활성화되어 (제1 시간), n번째 화소로우의 수직 선택 트랜지스터 Ta를 턴온시키고, 이에 의해 활성 기간 동안에 노이즈 소거기 회로에 공급된 펄스 신호 φCLP를 활성화시켜 블랭킹 소거 레벨을 클램핑한다.
이어서, φADDR이 비활성 상태인 동안의 기간에 φREAD가 활성화되어, 포토다이오드 PD로 하여금 이 때까지 증폭 트랜지스터 Tb의 게이트 내로 저장된 신호 전하를 판독하게 한다.
그 후, φADDR이 다시 (두번째로) 활성화되어, n번째 화소 로우의 수직 선택 트랜지스터 Ta를 다시 턴온시키고, 이에 의해 증폭 트랜지스터 Tb의 게이트 내로 판독된 신호 전하가 수직 신호선(VLIN) 상으로 출력된다.
상기한 동작의 결과, 수평 기간(tHES) 동안에 판독 라인 구동 신호 φREAD의 활성 상태 (하이 레벨)가 종료되었을 때부터 판독 라인 구동 신호 φREAD가 수평 기간 tHRO 동안에 활성화되었을 때까지의 시간이 전하 축적 시간이 된다.
도 14a는 이미징 영역의 단위 셀 부분을 도시한 평면도로서 노이즈 간섭을 설명하기 위한 것이다.
도 14b는 도 14a의 선 ⅩⅣa-ⅩⅣa'을 따라 절취한 단면도이다.
도 14c 및 도 14d는, φREAD가 도 14a의 로우 레벨 및 하이 레벨에서 φADDR로 각각 활성화되어, 신호 전하를 판독하는 경우의 기판의 전위를 도시한다. 여기서, 전원 전위는 예를 들어 3.3 V이다.
도 14a 및 도 14b에서, 참조 부호 81은 실리콘 기판의 표면에 형성된 p 웰을 표시하며, 82는 기판의 표면에 선택적으로 형성된 소자 분리 영역 (예를 들어,LOCOS 영역)을 표시한다. 기판 표면의 소자 영역에는, 포토다이오드의 캐소드 영역 및 판독 트랜지스터 Td의 소스 영역 모두로서 작용하는 n형 영역 및 판독 트랜지스터 Td의 드레인 영역으로서 작용하는 n형 영역 [감지 노드(DN)]이 선택적으로 형성된다.
판독 트랜지스터 Td의 채널 영역 상에는, 폴리실리콘 배선으로 만들어진 게이트 전극 [판독 라인(4) 부분]이 절연 게이트막을 개재하여 형성된다. 포토다이오드 PD의 n형 영역 근처의 소자 분리 영역(82) 상에는, 폴리실리콘 배선으로 만들어진 수직 선택 라인(5) 및 리셋 라인(7)이 서로 거의 평행하게 형성된다.
제3 실시예의 판독 동작에서는, 도 14c에 도시한 바와 같이, 포토다이오드 PD에 인접한 φADDR 배선이 로우 레벨일 때 φREAD가 활성화되어, 신호 전하를 판독한다. 그 결과, 포토다이오드 PD 아래의 기판의 전위는 포토다이오드 PD와 φADDR 배선간에 존재하는 결합 용량 Ca에 의해 -V×Ca만큼 저하되어, 포토다이오드 PD에 축적된 전하 Q×Ca를 판독한다.
이에 반해, 도 14d에 도시한 바와 같이, 포토다이오드 PD에 인접한 φADDR이 하이 레벨인 경우, φREAD가 활성화되어, 신호 전하를 판독한다. 이에 의해, 포토다이오드 PD 아래의 기판의 전위가 포토다이오드 PD와 φADDR 배선간에 존재하는 결합 용량 Ca에 의해 +V×Ca만큼 상승한다. 그 결과, 포토다이오드 PD에 축적된 전하 Q×Ca가 판독되지 않아, 고체 이미징 장치의 출력 신호가 화상 표시 장치의 화면 상에 표시될 때 블랙 신호가 감쇠(collapse)된다.
상술한 바와 같이, 제3 실시예에서는, 가변 전자 셔터 동작을 필드에 기초하여 연속적으로 변화시킬 수 있다.
제2 실시예의 고체 이미징 장치와 마찬가지로, 제3 실시예의 고체 이미징 장치는: (1) 제1 내지 제3 더미 화소 로우가 이미징 영역에 부가되고; (2) 세 개의 수직 시프트 레지스터(2, 21, 22)의 시프트 스테이지의 수가 원래의 촬상 로우에 1을 더한 수로 설정되며; (3) 펄스 선택기(24)가 수직 시프트 레지스터(2, 21, 22)의 출력에 기초하여 수평 방향 제어 라인 그룹(4, 6, 7)을 선택적으로 구동하기 위한 구동 신호를 발생시킬 때, 제1 더미 화소 로우가 선택되어 수직 시프트 레지스터(2)의 최종 스테이지 출력 신호의 활성화 기간에서 구동되고, 제2 더미 화소 로우가 선택되어 제2 수직 시프트 레지스터(21)의 최종 스테이지 출력 신호의 활성화 기간에서 구동되며, 제3 더미 화소 로우가 선택되어 제3 수직 시프트 레지스터(22)의 최종 스테이지 출력 신호의 활성화 기간에서 구동되도록 구성될 수 있다.
이러한 구성에 의해, 세 개의 화소 로우가 판독 수직 시프트 레지스터(2) 및 두 개의 전자 셔터 수직 시프트 레지스터(21, 22)에 1 대 1의 비로 대응하는 방식으로, 펄스 선택기(24)는 세 개의 화소 로우 모두를 항상 선택하여 구동한다. 이에 의해, 선택 부하가 항상 동일해져, 선택 부하의 경중(輕重)으로 인한 판독 레벨의 변동에 의해 표시 화면 상에 측방향 스트라이프가 발생하는 것을 방지한다.
제3 실시예에서는, φADDR 배선이 포토다이오드 PD와의 용량 결합으로 인한 블랙 감쇠의 문제를 야기하는 주변 배선으로서 존재하는 경우를 설명하였다. φRESET 등이 주변 배선으로서 존재하더라도 주변 배선과 포토다이오드 PD간의 용량 결합으로 인한 블랙 신호의 감쇠 (블랙 감쇠)가 발생하기 때문에, 제3 실시예에서는 φADDR 배선에 관한 이들 배선의 레벨을 제어해야 한다.
구체적으로, 포토다이오드 PD에 인접한 판독 게이트 배선을 제외한 포토다이오드 PD의 주변 배선에 인가되는 전압으로서, 신호 판독 동작의 신호 판독 펄스 φREAD의 활성화 기간 및 전자 셔터 동작의 신호 판독 펄스 φREAD의 활성화 기간 모두에 동일한 전압이 인가된다. 이에 의해, 포토다이오드 PD 및 주변 배선간의 용량을 결합을 통해 포토다이오드 PD로부터 과도한 전하가 판독되는 것을 방지하여, 블랙 감쇠없이 재생된 화상을 제공한다.
제1 내지 제3 실시예는 1 화소/단위를 갖는 단위 셀 (도 10에 도시한 바와 같음)을 구비한 화상 센서에 관한 것이다. 단위 셀의 구성은 이에 제한되지 않는다. 단위 셀의 다른 구성도 사용가능하다. 예로서, 2 화소/단위를 갖는 단위 셀을 구비한 고체 이미징 장치의 실시예를 설명한다.
제4 실시예
도 15는 본 발명의 제4 실시예에 따른 증폭형 CMOS 화상 센서의 2 화소/유닛을 갖는 단위 셀의 등가 회로를 도시한다. 이 화상 센서는 단위 셀의 구성을 제외하고는 상기한 각각의 실시예와 동일한 방식으로 구성될 수 있다. 2 화소/단위를 가진 단위 셀의 구성을 중심으로 하여 설명한다.
도 15에 도시한 단위 셀(30)은 두 개의 포토다이오드(31a, 31b)를 가진다. 접지 전위는 두 개의 포토다이오드(31a, 31b)의 애노드에 인가된다. 포토다이오드(31a, 31b)의 캐소드는 각각 판독 트랜지스터 (셔터 게이트 트랜지스터)(32a, 32b)를 통해 증폭 트랜지스터(33)의 게이트에 공통 접속된다. 판독라인(4a, 4b)은 두 개의 판독 트랜지스터(32a, 32b)의 게이트에 각각 접속된다.
증폭 트랜지스터(33)는 수직 신호 라인(VLIN)(16)에 접속된 일 단부와, 수직 선택 트랜지스터(34)를 통해 전원 라인(9)에 접속된 다른 단부를 가진다 [즉, 증폭 트랜지스터(33)는 소스 플로워 접속 상태임]. 어드레스 선택 라인 (어드레스 라인 φADDR)(6)은 수직 선택 트랜지스터(34)의 게이트에 접속된다.
그리고, 리셋 트랜지스터(35)는 증폭 트랜지스터(33)의 게이트와 전원 라인(9)간에 접속된다. 리셋 라인(7)은 리셋 트랜지스터(35)의 게이트에 접속된다.
상술한 바와 같이 구성된 2 화소/단위를 가진 단위 셀(30)은 이미징 영역에 2차원 매트릭스로 배열된다. 2개의 판독 라인 φREAD1, φREAD2 [제1 판독 라인(4a) 및 제2 판독 라인(4b)], 수직 선택 라인 φADDR (어드레스 라인)(6), 및 리셋 라인(7)은 이미징 영역 상에 수평 방향으로 형성된다. 수직 신호 라인(VLIN) 및 전원 라인(9)은 이미징 영역 상에 수직 방향으로 형성된다.
도 16a는 도 15의 2 화소/단위를 가진 단위 셀의 평면 패턴의 예를 도시한다. 도 16b는 ⅩⅥB-ⅩⅥB'선에 따라 절취한 단면 구조를 도시한다.
도 16a 및 도 16b에서, p형 웰(91)은 n형 실리콘 기판(9)의 표면 영역에 형성된다. p형 웰(91)의 표면에는, 소자 분리 영역 (예를 들어, LOCOS 영역)(92), 하나의 포토다이오드(31a)의 캐소드 영역과 하나의 판독 트랜지스터(32a)의 소스 영역 모두로서 작용하는 n형 불순물 영역(931), 다른 하나의 포토다이오드(31b)의 캐소드 영역과 다른 하나의 판독 트랜지스터(32b)의 소스 영역 모두로서 작용하는n형 불순물 영역(932), 및 NMOS 트랜지스터의 소스, 드레인 및 게이트 영역 [도면에서는, 판독 트랜지스터(32a, 32b)의 공통 드레인으로서 작용하는 n형 불순물 영역(94)만을 도시함]이 선택적으로 형성된다.
이어서, 기판 표면 상에, 실리콘 산화막 (게이트 절연막)(95)이 형성된다. LOCOS 영역(92)의 바닥면 아래에, 필드 이온 주입 영역(96)이 형성된다.
기판 표면 상에는, 증폭 트랜지스터(3)의 게이트를 일부로 하고 있는 폴리실리콘 게이트 배선, 증폭 트랜지스터(33)의 드레인 영역과 수직 선택 트랜지스터(34)의 소스 영역 모두로서 작용하는 n형 불순물 영역(96), 및 리셋 트랜지스터(35)의 소스 영역, 증폭 트랜지스터(33)의 게이트 배선(97), 및 2개의 판독 트랜지스트(32a, 32b)의 공통 드레인 영역을 접속하는 배선(100)이 더 형성된다.
판독 배선(4a)은 판독 트랜지스터(32a)의 게이트 전극을 일부로 하고 있는 폴리실리콘 게이트 배선으로 이루어진다. 판독 배선(4b)은 판독 트랜지스터(32b)의 게이트 전극을 일부로 하고 있는 폴리실리콘 게이트 배선으로 이루어진다.
수직 선택 라인 (어드레스 라인)(6)은 수직 선택 트랜지스터(34)의 게이트 전극을 일부로 하고 있는 폴리실리콘 게이트 배선으로 이루어진다. 리셋 라인(7)은 리셋 트랜지스터(35)의 게이트 전극을 일부로 하고 있는 폴리실리콘 게이트 배선으로 이루어진다.
증폭 트랜지스터(33)의 소스 영역 및 수직 신호 라인(VLIN)에 대한 접촉부(33a), 수직 선택 트랜지스터(34)의 드레인 영역 및 전원 라인(9)에 대한 접촉부(34a), 증폭 트랜지스터(33)의 게이트 배선(97) 및 배선(100)에 대한 접촉부(97a), 리셋 트랜지스터(35)의 소스 영역(99) 및 배선(100)에 대한 접촉부(99a), 리셋 트랜지스터(35)의 드레인 영역 및 전원 라인(9)에 대한 접촉부(99b), 및 2개의 판독 트랜지스터(32a, 32b)의 공통 드레인 영역과 배선(100)에 대한 접촉부(100)가 제공된다.
2 화소/단위를 가진 단위 셀의 동작은, 5 개의 트랜지스터를 특정 순서대로 활성화시켜 포토다이오드(31a, 31b)로부터의 신호 전하를 판독하는 기본 동작에서는 1 화소/단위를 가진 단위 셀의 동작과 유사하지만, 신호 전하가 2개의 포토다이오드(31a, 31b)로부터 서로 다른 타이밍으로 판독된다는 점이 다르다. 구체적으로, 신호 전하가 하나의 포토다이오드(31a)로부터 판독되는 경우, 하이(H) 판독 신호가 제1 판독 라인(4a)에 공급되고 로우(L) 판독 신호가 제2 판독 라인(4b)에 공급되도록 유지된다. 신호 전하가 다른 포토다이오드(31b)로부터 판독되는 경우, 하이(H) 판독 신호가 제2 판독 라인(4b)에 공급되고 로우(L) 판독 신호가 제1 판독 라인(4a)에 공급되도록 유지된다.
상술한 바와 같은 2 화소/단위를 가진 단위 셀의 어레이를 구비한 CMOS 화상 센서에서는, 상술한 셔터 기능이 사용되지 않더라도, 신호 전하가 2개의 포토다이오드(31a, 31b)로부터 서로 다른 타이밍으로 판독될 때에 어드레스 라인 구동 신호를 간헐적으로 두 번 구동함으로써, 출력 신호가 화상 표시 장치 상에 표시되는 경우에 표시 화면 상에 측방향 스트라이프가 발생하는 것을 방지할 수 있다.
도 17은 제4 실시예의 CMOS 화상 센서의 1 필드 기간의 일부에서 신호를 판독하는 동작의 예를 설명하기 위한 타이밍 파형도이다.
도 17에서, φRESET, φADDR, φREAD1 또는 φREAD2는 펄스 선택기(24)로부터 선택된 화소 로우에 공급된 펄스 신호이다. 각각의 펄스 신호는 신호 판독 동작의 수평 블랭킹 소거 기간 동안에 활성화된다. φREAD1 및 φREAD2는 서로 다른 블랭킹 소거 기간에 공급된다.
φREAD2가 공급되는 제2 판독 라인(4B)과 어드레스 라인(6)간의 거리가 φREAD1이 공급되는 제1 판독 라인(4A)과 어드레스 라인(6)간의 거리보다 짧거나 길다면, 제2 판독 라인(4B)과 어드레스 라인(6)간의 결합 용량은 제1 판독 라인(4a)과 어드레스 라인(6)간의 용량 결합보다 크거나 작다. 이것은 2개의 포토다이오드(31a, 31b)로부터 판독된 신호 전하에 상이한 영향을 미쳐서, 출력 신호가 표시될 때의 표시 화면 또는 화상 표시 장치에 측방향 스트라이프를 발생시킬 수 있다.
그러나, 신호 판독 동작의 수평 블랭킹 소거 기간 동안에 동일한 로우의 어드레스 라인(6)을 선택적으로 제어하기 위하여 간헐적으로 두 번 활성화되도록 φADDR이 발생되고, 신호 전하가 두 개의 포토다이오드(31a, 31b) 각각으로부터 판독될 때에 φADDR이 로우 레벨이기 때문에, 신호 전하 판독 시의 영향이 거의 동일하여, 표시 화면 상에 측방향 스트라이프가 발생하는 것을 방지한다.
상술한 실시예는 상술한 유형의 고체 이미징 장치에만 제한되지 않으며, 이미징 영역이 다른 회로부 상에 적층되는 적층형 고체 이미징 장치에도 적용가능하다.
제1 내지 제4 실시예에 따르면, 전자 셔터 동작이 수행되는 경우에 판독 수직 시프트 레지스터 및 전자 셔터 수직 시프트 레지스터 상의 부하가 변동하는 것을 방지하고, 출력 신호의 표시 화면 상에 발생되는 측방향 스트라이프의 화상 노이즈를 억제하여, 높은 신호 대 노이즈 비를 가진 선명한 화상을 얻을 수 있다.
그리고, 전자 셔터 동작은 필드 간격들에서 교대로 2개의 전자 셔터 시프트 레지스터에 할당되어, 필드에 기초하여 전하 축적 시간을 변경시키는 가변 전자 셔터 동작 (연속적인 전자 셔터 동작)을 실현할 수 있다.
이로써, 전하 축적 시간의 길이에 따라 화소 로우들간의 전하 축적 시간에 차이가 생기는 것을 방지할 수 있다. 또한, 출력 신호의 표시 화면 상의 측방향 스트라이프와 같은 화상 노이즈가 생기는 것을 방지할 수 있다.
또한, 2개의 전자 셔터 수직 시프트 레지스터에 대응하도록 2개의 더미 화소로우가 제공되고, 판독 수직 시프트 레지스터와 두개의 전자 셔터 수직 시스트 레비스터에 의해 선택적으로 제어되는 3개의 화소 로우가 항상 구동되어, 화소로우 선택으로 인한 부하 변동을 제거하고, 표시 화면 상에 측방향 스트라이프가 발생하는 것을 방지한다.
또한, 신호 판독 동작에서의 판독 펄스 신호의 활성화 기간 및 전자 셔터 동작에서의 판독 펄스 신호의 활성화 기간동안, 포토다이오드에 인접한 판독 게이트를 제외한 주변 배선에 인가되는 전압이 동일해지고, 배선과의 용량성 결합을 통한 포토다이오드로부터의 과잉 전하 판독이 억제되어, 블랙 감쇠가 발생하지 않는 재생 화상을 제공한다.
또한, 이미징 영역 내에서 2화소/단위를 가지는 단위 셀 내의 2개의 화소의 광전 변환 소자로부터 저장된 전하가 판독될 때, 광전 변환 소자 부근에 배치된 판독 제어용 배선에 인접한 다른 배선의 전압이 각각의 화소의 판독시에 동일해져서, 2개의 화소 각각의 광전 변환 소자로부터 신호 전하가 판독될 때 다른 배선들의 전압의 영향이 거의 동일해진다. 따라서, 표시 화면 상에서의 측방향 스트라이프 발생이 방지된다.
제5 실시예
전술한 CMOS 화상 센서가 NTSC/PAL 카메라 또는 DV 카메라에 적용되는 경우, 상기 CMOS 화상 센서는 2개의 화소로우로부터의 출력의 가산이 센서 내에서 수행되는 인터레이스(interlace) 동작을 수행한다. 인터레이스 동작에서, 판독 동작은 제1 필드 내의 홀수 번호 로우로부터 시작되는 반면, 판독 동작은 제2 필드 내의 짝수 번호 로우로부터 시작된다.
도 18은 종래의 CMOS 화상 센서의 인터레이스 동작을 나타낸다. 센서는 도 21에 도시된 것과 같은 이미징 영역을 가지는 것으로 가정한다. 도면에서 FI는 필드 인덱스를 나타내고, VD는 수직 동기화 신호를 나타내며, HD는 수평 동기화 신호를 나타내고, BLK는 수직 블랭킹 기간을 나타낸다.
도 18에 도시된 바와 같이, 종래의 CMOS 화상 센서에서, 포토다이오드 내에 저장된 신호 전하에 대응하는 전기 신호는, 짝수 번호 필드 내에서 (제2로우 + 수직 광학 블랙 영역 내의 제3로우), (제4로우 + 수직 광학 블랙 영역 내의 제5로우), (제6로우 + 수직 광학 블랙 영역 내의 제7로우)....의 순서로 판독된다. 또한, 포토다이오드 내에 저장된 신호 전하에 대응하는 전기 신호는 홀수 번호 필드 내에서 (제1로우 + 수직 광학 블랙 영역 내의 제2로우), (제3로우 + 수직 광학 블랙 영역 내의 제4로우), (제5로우 + 수직 광학 블랙 영역 내의 제6로우)....의 순서로 판독된다.
그러므로, 도 18에 도시된 바와 같이, 홀수 번호 필드에서, 제2로우에 대한 저장 기간은 262.5H - α이고 (H는 1 수평 기간이고 α는 수평 블랭킹 기간 내에서 판독 타이밍에 의존하는 값임), 제3로우에서의 저장 기간은 263.5H - α (262.5H + 1H - α)이다. 짝수 번호 필드에서, 제2로우에 대한 저장 기간은 262.5H - α이고, 제3로우에서의 저장 기간은 261.5H + α (262.5H - 1H + α)이다
특히, 동일한 필드 내에서도, 짝수 번호 로우에 대한 저장 기간과 홀수 번호 로우에 대한 저장 기간은 서로 다르다. 또한, 동일한 로우 내에서도, 짝수 번호 필드에 대한 저장 기간과 홀수 번호 필드에 대한 저장 기간은 서로 다르다. CCD 화상 센서와 같이 동시성이 특징인 센서는 이러한 문제점을 갖지 않는다. CMOS 화상 센서와 같이 동시성을 가지지 않는 라인 판독형 센서의 경우, 인터레이스 주사가 수행될 때 저장 기간이 비균일해진다는 문제가 발생한다. 저장 기간이 긴 경우, 비균일한 저장 기간은 사진의 품질에 큰 영향을 미치지 않는다. 그러나, 저장 기간이 짧은 경우 (예를 들어, 밝은 화상 촬영의 가변 전자 셔터 동작으로 인해 저장 기간이 짧은 경우), 이와 같은 저장 기간의 비균일성은 사진의 품질에 큰 영향을 미친다.
한편, CMOS 화상 센서가 형광등 하에서 사용되는 경우, 수직 주사 기간과 상이한 기간 내에서의 형광등의 플리커는 사진의 품질에 악영향을 미친다. 플리커의 문제는 인터레이스 주사뿐만 아니라 한 프레임의 신호가 순차적으로 판독되는 순차주사에서도 발생할 수 있다.
이러한 문제점을 극복하기 위해, 종래의 CMOS 고체 촬상 소자에서 인터레이스 동작 실행시의 단점, 즉 짝수 번호 로우과 홀수 번호 로우 또는 짝수 번호 필드와 홀수 번호 필드 간의 광전 변환된 신호 전하의 저장 시간에서의 차이, 또는 수직 주사 기간 이외의 기간(1 프레임 또는 1필드의 기간)에서의 플리커가 사진의 품질에 미치는 악영향을 제거한 실시예가 설명될 것이다.
도 19는 본 발명의 제5 실시예에 따른 CMOS 화상 센서의 전체 구성을 도시하고 있다.
제5 실시예는, 주로 이미징부(111), 시스템 발생기(112), 수직 시프트 레지스터(113a 내지 113c), 펄스 선택기(114), 타이밍 발생기(115), 라인 메모리(116), 수평 시프트 레지스터(117) 및 출력 회로(118)로 구성된다. 이러한 각각의 소자들은 동일한 반도체 기판 (즉, 실리콘 기판) 상에 형성된다. 타이밍 발생기(15) 및 시스템 발생기(112)는 제3 실시예의 타이밍 발생기(10a)에 해당한다.
이미징부(111)는 로우과 컬럼 방향을 따라 2차원적으로 배열된 다수의 단위셀 등을 포함한다. 도 20은 단위 셀의 구성을 도시하고 있다. 각각의 단위셀은 광전 변환부의 역할을 하는 포토다이오드(121), 판독 트랜지스터(122), 증폭 트랜지스터(123), 어드레스 트랜지스터(124), 리셋 트랜지스터(125), 감지 노드(126) 등으로 구성된다.
공통 수직 신호선(127)은 컬럼 방향으로 배열된 각각의 단위 셀 내의 각각의 증폭 트랜지스터(123)에 접속된다. 포토다이오드(121) 내에 저장된 신호 전하에대응하는 전기 신호는 수직 신호선(127)으로 판독된다. 공통 판독 제어선(φREAD) (128), 어드레스 제어선(φADDR)(129) 및 리셋 제어선(φRESET)(130)은, 로우 방향으로 배열된 단위셀 내의 각각의 판독 트랜지스터(122), 어드레스 트랜지스터(124) 및 리셋 트랜지스터(125)에 접속된다. 또한, 공통 전원선(131)은, 컬럼 방향으로 배열된 단위셀 내의 각각의 어드레스 트랜지스터(124) 및 리셋 트랜지스터(125)에 접속된다.
시스템 발생기(112)에는 다양한 유형의 제어 신호가 외부로부터 공급된다. 제어 신호들로는, 수직 동기화 신호, 수평 동기화 신호, 인터레이스 주사/순차 주사 선택 신호, 짝수 번호 필드와 홀수 번호 필드 간의 스위칭을 위한 필드 인덱스 신호(FI 신호), 랜덤 액세스에서의 어드레스 신호 및 전자 셔터 제어 신호가 있다. 이러한 제어 신호들은 CMOS 화상 센서의 동작을 제어하는 데 사용된다.
수직 시프트 레지스터(113a)는 이미징부(111) 내에서 로우 방향으로 배열된 각각의 단위셀들을 특정 타이밍에 선택하는 데 사용된다. 각각의 선택된 단위셀 내의 포토다이오드(121) 내에 저장된 신호 전하에 대응하는 전기 신호는 수직 신호선(127)으로 판독된다.
수직 시프트 레지스터(113b 및 113c)도 이미징부(111) 내에서 로우 방향으로 배열된 각각의 단위셀을 특정 타이밍에 선택하는 데 사용된다. 이들은 각각의 선택된 단위셀 내에서 포토다이오드(121) 내에 저장되어 있는 불필요한 전하들을 방전시킴으로써, 포토다이오드(121)를 초기 상태로 리셋시킨다. 포토다이오드(121)를 초기 상태로 설정하기 위해 2개의 시프트 레지스터(113b, 113c)가 제공되는 이유는, 짝수 번호 필드의 초기 상태 설정 타이밍과 홀수 번호 필드의 초기 상태 설정 타이밍이 서로 다르기 때문이다.
초기 상태를 설정하기 위한 타이밍이 필드마다/로우마다 조절되면, 수직 시프트 레지스터(113a, 113b, 113c)의 출력 신호는, 각각의 포토다이오드(121) 내에서의 신호 전하 축적 시간이 각각의 필드에 대해, 그리고 각각의 로우에 대해 일정해지게 할 수 있다.
펄스 선택기(114)는 수직 시프트 레지스터(113a, 113b, 113c)에 의해 지정된 로우에 선택 신호를 공급한다. 특히, 펄스 선택기(114)는, 타이밍 발생기(115)로부터 타이밍 신호를 수신하면, 특정 타이밍에, 선택된 로우에 대한 판독 제어선(128), 어드레스 제어선(129) 및 리셋 제어선(130)에 제어 신호를 공급한다.
도면에서는 수직 시프트 레지스터(113a, 113b, 113c) 및 펄스 선택기(113)가 좌측과 우측 양측 모두에 제공되지만, 충분한 구동 능력이 있다면 한쪽에만 제공될 수도 있다.
라인 메모리(116)는 수직 신호선(127)을 통해 판독된 전기 신호를 저장하기 위한 것이다. 라인 메모리(116)으로 판독된 신호는, 수평 시프트 레지스터(117)에 의해 출력 회로(118)로부터 외부로 순차적으로 출력된다.
다음으로, 제5 실시예의 제1 동작예가 설명될 것이다. 우선, 도 21을 참조로 동작 원리가 설명될 것이다. 도 21은 도 19에 도시된 이미징부(111)에 대응하는 이미징 영역을 도시하고 있다.
이미징 영역은 수직 방향의 N로우과 수평 방향의 M컬럼로 이루어진 N×M 화소를 가진다. 이미징 영역은 빛에 민감한 유효 화소 영역, 및 유효 화소 영역 외부에 제공되어 블랙 신호를 출력하는 OB 화소 영역으로 구성된다. 특히, 수직 방향에서 최전방에 있는 12로우과 최후방에 있는 2로우가 OB 화소 영역을 이루고, 나머지 494로우가 유효 화소 영역을 이룬다. 수평 방향에서도, 최초 지정 번호의 컬럼과 최종 지정 번호의 컬럼이 OB 화소 영역을 이루고, 나머지 컬럼들이 유효 화소 영역을 이룬다.
본 실시예에서, x번째 로우의 신호를 판독하기 위한 판독 기간에 대응하는 수평 블랭킹 기간에서, (x-k)번째 로우는 홀수 번호 필드에서 초기 상태가 되고, (x-k-1)번째 로우는 짝수 번호 필드에서 초기 상태가 된다. 이러한 방식으로 각각의 수평 블랭킹 기간에서 판독 동작 및 초기화 동작을 수행함으로써, 각각의 로우에 제공된 포토다이오드의 저장 시간이 짝수 번호 필드와 홀수 번호 필드에 대해 동일해진다.
전술한 바와 같이, 저장 기간이 특히 짧은 경우 (예를 들어, 밝은 화상을 촬영할 때의 전자 셔터 동작에 의해 저장 기간이 짧아지는 경우), 저장 기간의 비균일성은 사진의 품질에 악영향을 미친다. 그러나, 제5 실시예에서는 저장 기간을 일정하게 함으로써 사진의 품질을 개선한다.
다음으도, 도 22의 타이밍도를 참조하여 제1 동작예가 설명될 것이다.
도 22에서, FI는 필드 인덱스를 나타내고, VD는 수직 동기화 신호를 나타내며, HD는 수평 동기화 신호를 나타내고, IS는 초기화 시작 신호를 나타낸다. 인터레이스 주사에서, 짝수 번호 필드 내의 포토다이오드에 저장된 신호 전하에 대응하는 전기 신호는, (제2로우 + 수직 광학 블랙 영역 내의 제3로우), (제4로우 + 수직 광학 블랙 영역 내의 제5로우), (제6로우 + 수직 광학 블랙 영역 내의 제7로우), ...의 순서로 판독된다. 또한, 홀수 번호 필드에서, 포토다이오드에 저장된 신호 전하에 대응하는 전기 신호는 (제1로우 + 수직 광학 블랙 영역 내의 제2로우), (제3로우 + 수직 광학 블랙 영역 내의 제4로우), (제5로우 + 수직 광학 블랙 영역 내의 제6로우), ...의 순서로 판독된다.
수직 동기화 신호 VD, 수평 동기화 신호 HD, 필드 인덱스 신호 FI 등의 신호들은 외부로부터 도 19에 도시된 시스템 발생기(112)에 공급된다. 시스템 발생기(112)는, 필드 인덱스 신호 FI가 높은지(짝수 번호 필드에 대응함) 또는 낮은지(홀수 번호 필드에 대응함)에 따라, 전가 셔터 수직 시프트 레지스터(113b, 113c)에 공급된 초기화 시작 신호 IS를 매 필드마다 1 수평 기간동안 변경한다. 특히, 수직 동기화 신호 VD에 대한 초기화 시작 신호 IS의 발생 시간은 짝수 번호 필드와 홀수 번호 필드에서 각각 다르다. 결과적으로, 각각의 로우에 대한 저장 기간은, 짝수 번호 필드 및 홀수 번호 필드에 대해서 261 수평 기간(261H)이다.
이하에서, 구체적인 동작이 상세하게 설명될 것이다.
짝수 번호 필드에서, 판독 동작은 (제2로우 + 수직 광학 블랙 영역의 제3로우)으로부터 시작된다. 짝수 번호 필드에 앞선 261 수평 기간의 홀수 번호 필드에서, 제2로우 및 제3로우에 대한 초기화 시작 신호 IS가 생성되고, 이 신호는 제2로우 및 제3로우 내에 있는 각각의 포토다이오드를 초기화한다. 마찬가지로, (제4로우 + 수직 광학 블랙 영역의 제5로우) 등에 대해서도, 판독 동작에 앞선 261 수평기간에서 초기화 시작 신호 IS가 생성되며, 이 신호는 상기와 같이 포토다이오드를 초기화한다 [(제4로우 + 제5로우) 이후에 대한 초기화 시작 신호 IS는 도시되지 않음].
홀수 번호 필드에서, 판독 동작은 (제1로우 + 수직 광학 블랙 영역의 제2로우)으로부터 시작된다. 짝수 번호 필드에 앞선 261 수평 기간의 홀수 번호 필드에서, 제1로우 및 제2로우에 대한 초기화 시작 신호 IS가 생성되고, 이 신호는 제1로우 및 제2로우 내에 있는 각각의 포토다이오드를 초기화한다. 마찬가지로, (제3로우 + 수직 광학 블랙 영역의 제4로우) 등에 대해서도, 판독 동작에 앞선 261 수평 기간에서 초기화 시작 신호 IS가 생성되며, 이 신호는 상기와 같이 포토다이오드를 초기화한다 [(제34로우 + 제45로우) 이후에 대한 초기화 시작 신호 IS는 도시되지 않음].
짝수 번호 필드에서, 예를 들어 (제2로우 + 수직 광학 블랙 영역의 제3로우)에 대한 판독이 수행될 때, 도 19에 도시된 수직 시프트 레지스터(113a) 등으로부터의 신호에 기초하여, 수평 블랭킹 기간의 초반부에 제2로우의 판독이 실행된다. 그 다음, 수평 블랭킹 기간의 후반부에서, 제3로우의 판독이 실행된다.
수평 블랭킹 기간의 초반부에서, 제2로우 내의 각각의 단위셀에 대해 제공된 어드레스 트랜지스터(124)(도 20 참조)가 턴온된다. 또한, 리셋 트랜지스터(125)가 턴온됨으로써, 감지 노드(126)의 전위가 특정 전위로 리셋된다. 그 다음, 판독 트랜지스터(122)가 턴온되어, 감지 노드(126)에서의 전압이 포토다이오드(121)의 기생 캐패시턴스에 저장된 전하에 따라 변할 수 있게 한다. 감지 노드(126)에서의전압은 증폭 트랜지스터(123)를 통해 수직 신호선(127)으로 판독된다. 수평 브랭킹 기간의 후반부에서, 제3로우에 있는 각각의 단위셀에 대해 동일한 동작이 수행된다.
수평 블랭킹 기간의 초반부 및 후반부에서 수직 신호선(127)으로 판독된 2로우의 신호는 라인 메모리(116)에 추가된다. 추가된 신호는 출력 회로(118)를 통해 외부로 출력된다.
(제2로우 + 제3로우)의 초기화는 (제2로우 + 제3로우)의 판독에 앞서 수평 블랭킹 기간의 261 수평 기간에서 수행된다. 초기화에서, 도 19의 시스템 발생기(112)는 초기화 시작 신호 IS를 수직 시프트 레지스터(113b)에 공급한다. 초기화 시작 신호 IS에 기초하여, 제2로우에 있는 각각의 단위셀에 제공된 판독 트랜지스터(122)(도 20 참조)는 수평 블랭킹 기간의 초반부에 턴온되고, 제3로우에 있는 각각의 단위셀에 제공된 판독 트랜지스터(122)는 수평 블랭킹 기간의 후반부에 턴온된다. 이것은 제2로우 및 제3로우에 있는 각각의 포토다이오드(121) 내에 저장된 불필요한 전하가 수평 블랭킹 기간의 초반부 및 후반부에서 방전되어 각각의 포토다이오드(121)를 초기화할 수 있게 한다.
판독 동작 및 초기화 동작이 각각의 수평 블랭킹 기간에서 수행되기 때문에, 판독되는 로우과 초기화되는 로우가 동일한 수평 기간 내에 존재한다.
예를 들어 홀수 번호 로우에서의 (제1로우 + 제2로우)의 판독과 (제1로우 + 제2로우)의 초기화에 대해서도 동일한 사실이 적용된다. 초기화에서, 시스템 발생기(112)는 초기화 시작 신호 IS를 수직 스프트 레지스터(113c)에 공급한다.
다음, 제5 실시예의 제2 예를 도 23의 타이밍도를 참조하여 설명하기로 한다.
제2 실시예 동작에서, 인터레이스 주사에 영향을 받는다면, 각 로우 당 저장 기간은 동일해지고 형광 램프의 플리커부터 화질의 열화는 경감된다. 형광 램프의 플리커 영향을 억제하기 위해, 저장 기간을 플리커 기간에 대응하도록 설정한다. 전체 구성 및 기본 구성은 상술한 제1 실시예의 동작과 동일하다.
제1 실시예의 동작에서, 초기화 시작 신호 IS의 발생 시간은 각 저장 기간이 261 수평 기간과 동일해지도록 설정되나, 제2 실시예에서 초기화 시작 신호 IS의 발생 시간은 각 저장 기간이 158 수평 기간(158H)와 동일해지도록 설정되므로써, 100 ㎐ 형광 램프의 플리커 영향을 억제한다. (60/100)은 (158/262.5)와 거의 동일하기 때문에, 저장 기간은 158 수평 기간과 동일해져서 10 ㎐ 형광 램프의 플리커를 감소시킬 수 있게 한다.
플리커 주파수는 100 ㎐와는 다를 수 있다. 플리커 주파수에 의하면, 저장 기간 또는 초기화 시작 신호 IS의 발생은 적당히 변경될 수 있다.
다음, 제5 실시예의 제3 예를 도 24의 타이밍도를 참조하여 기술하기로 한다.
제3 예의 동작에서, 순차 주사에 영향을 받는다면, 각 로우 당 저장 기간은 동일해지고 형광 램프의 플리커로부터의 화질 열화는 경감된다. 형광 램프의 플리커 영향을 억제하기 위해, 저장 기간을 플리커 기간에 대응하도록 설정한다. 전체 구성 및 기본 구성은 상술한 제1 실시예의 동작과 동일하다.
제3 예가 순차 주사에 기초하기 때문에, 1 프레임은 도 24에 도시된 바와 같은 525 수평 기간을 포함한다. 각 수평 기간에서, 화상 신호는 라인 마다 판독된다. 초기화 시작 신호 IS의 발생 시간은 1 프레임에 525 수평 기간로, 315 수평 기간을 저장 기간이 되도록 설정함으로써 100 ㎐ 형광 램프의 플리커의 영향을 억제하게 된다. (315/525)는 (60/100)가 거의 동일하기 때문에, 저장 기간은 315 수평 기간과 동일해져서 100 ㎐ 형광 램프의 플리커를 감소시킬 수 있게 된다.
플리커 주파수는 100 ㎐와는 다를 수 있다. 플리커 주파수에 의하면, 저장 기간, 또는 초기화 시작 신호 IS의 발생 시간은 적당히 변경될 수 있다.
인터레이스 주사 시스템의 전형적인 예로 NTSC/PAL 시스템 및 DV 시스템이 있고, 전형적인 순차 주사 시스템으로 ATV 시스템이 있다. 본 발명은 이러한 시스템에 적용가능하다.
제5 실시예로서, 판독 동작 전에 각 광전 변환부의 시작화는 저장 기간 또는 플리커로 인한 화질의 열화를 방지한다.
행렬 방향으로 2차원적으로 배열되고 입사광량에 대응하는 전하를 생성하는 광전 변환부와, 컬럼방향으로 배열되고 각 광전 변환부에 저장된 신호 전하에 대응하는 판독 전기 신호를 수신하는 수직 신호선을 포함하는 화상 장치에서, 신호 전하에 대응하는 전기 신호가 인터레이스 주사에 영향받는 수직 신호선 상에서 판독되고, 제5 실시예는 판독 동작 전에 각 광전 변환부를 초기화하고 초기화 동작으로부터 판독 동작까지의 시간이 각 로우에 대해 일정하도록 제어함으로써 특징지어진다.
제5 실시예에서, 각 광전 변환부는 판독 동작 전에 초기화되므로써, 각 로우에 대한 초기화 동작으로부터 판독 동작까지의 시간을 동일하게 한다. 그 결과, 각 광전 변환부의 신호 전하의 저장 시간은 다른 필드 (짝수 필드 및 홀수 필드) 간 및 다른 로우들 (짝수 로우 및 홀수 로우)간에 동일하여, 저장 기간의 불균일에 기인한 화질의 열화를 방지한다.
행렬 방향으로 2차원적으로 배열되고 입사광량에 대응하는 전하를 생성하는 광전 변환부와, 컬럼방향으로 배열되고 각 광전 변환부에 저장된 신호 전하에 대응하는 판독 전기 신호를 수신하는 수직 신호선을 포함하는 화상 장치에서, 신호 전하에 대응하는 전기 신호가 인터레이스 주사에 영향받는 수직 신호선 상에서 판독되고, 제5 실시예는 판독 동작 전에 각 광전 변환부를 초기화하고, 초기화 동작으로부터 판독 동작까지의 시간이 주변광의 플리커 기간에 대응할 수 있도록 제어함으로써 특징지어진다.
제5 실시예에서, 각 광전 변환부는 판독 동작 전에 초기화되므로써 초기화 동작으로부터 판독 동작까지의 시간을 주변광의 플리커 기간에 대응하도록 한다. 그 결과, 각 저장 기간의 플리커 영향이 동일해져서, 수직 주사 기간과 다른 플리커 기간 (1 프레임 또는 1 필드 기간)에 기인한 화질의 열화를 방지하게 된다.
제6 실시예
제5 실시예에서, 각 광전 변환부의 초기화는 판독 동작전에 행해져 저장 기간의 불균일성 또는 플리커에 기인한 화질의 열화를 방지한다. 본 발명의 제6 실시예는 다른 원리로 플리커 보정을 이룰 수 있게 한다. 일단, 플리커 원리를 설명하기로 한다.
CMOS 화상 센서가 형광 램프의 조사시 동작되면, CMOS 화상 센서가 CCD 화상 센서와는 동작이라는 개념에서 다르기 때문에 명암 측방향 스트라이프 플리커가 발생한다. 형광 램프의 발광 강도는 전원 주파수의 두배 기간로 변화한다. 결과적으로, 플리커 기간은 50 ㎐ 전원 영역에서 100 ㎐이고 60 ㎐ 전원 영역에서 120 ㎐이다. MOS 화상 센서가 이러한 형광 램프에서 30 프레임/초 (즉, 30 ㎐의 수직 주파수)에서 동작하면, 명암 측방향 스트라이프 (즉, 플리커)가 도 26에 도시된 바와 같이 발생한다. 도 26에서, 영역 A는 암을 나타내고 영역 B는 명을 나타낸다.
명암 동작 메카니즘을 도 27의 도면을 사용하여 설명하기로 한다. 도 27의 수직 주사 기간 (33 msec)는 상부 로우부터 하부 로우까지의 단위 셀을 판독하는 데 필요한 시간이다. 도 26의 영역 A의 시간 판독 (시작) 시간은 AE이고, 영역 B의 시간 판독 (시작) 시간은 BE이다. 이 경우, 도 27에 도시된 Δt의 노광 시간이 설정된다면, 영역 A의 노광 시작 시간은 AS이고, 영역 B의 노광 시작 시간은 BS이다. 영역 A의 전체 노광량은 영역 B에서보다 적음을 알 수 있다. 수직 주사 기간이 형광 램프의 플리커 주파수의 정수배가 아닌 경우, 수직 방향으로의 명암 측방향 스트라이프가 생겨 화질의 열화가 현저하다.
명암 측방향 스트라이프가 사라지게 하기 위해, 이론적으로 신호 출력 레벨은 화면 상의 수직 방향으로 있는 가변 증폭기에 의해서만 조정될 수 있다. 그러나, 실제로 다음과 같은 문제점이 존재하고 이러한 문제점을 해결하기 위한 구체적인 수단은 없다.
(1) 명암 측방향 스트라이프가 통상 수직 방향으로 진행하기 때문에, 이득 조정량은 수평선 상의 동일한 위치에서도 일정치 않다.
제5 실시예에서 설명된 바와 같이, 1 화면에 대한 판독 시간이 형광 램프의 플리커 주파수의 정수배로 설정되면, 명암 측방향 스트라이프의 위치는 움직이지 않아 전원 주파수에 동기시킬 필요가 없다. 주파수 시프트는 명암 측방향 스트라이프의 위치를 드리프트시키기 때문에, 이 경우 위치를 감지해야만 한다.
(2) 측방향 스트라이프 소자 패턴이 형광 램프의 플리커에 의해 야기된 측방향 스트라이프와 혼합된 패턴일 때, 명암 측방향 스트라이프부에서만의 보정될 신호 레벨 변화를 정확하게 감지하기는 어렵다.
CMOS 화상 센서가 형광 램프 하에서 사용될 때, 형광 램프의 플리커 (명암 측방향 스트라이프)가 발생하여, 화질을 손상시킨다. 이러한 문제점을 해결하기 위한 효율적인 보정 수단은 없다.
본 발명의 6 실시예는 화상의 수직 방향으로 발생하는 명암 측방향 스트라이프를 억제하는 것을 설명함으로써, 화질을 개선한다.
6 실시예
도 28은 본 발명의 6 실시예에 따른 CMOS 화상 센서의 개략적인 구성을 도시하는 도면이다.;
화상 센서부(210)는 행렬 방향으로 배열된 단위 셀(211)로 구성된다. 각 단위 셀은 도 20의 제5 실시예의 단위 셀과 동일한 구성을 갖는다. 수직 시프트 레지스터(212)는 화상 센서부(210)에 접속된다. 수직 시프트 레지스터(212)는 컬럼 방향으로 배열된 단위 셀(211) (수평 라인) 그룹을 순차 선택하고 선택된 단위 셀(211)로부터 다음에 설명되는 수직 신호선까지의 전기 신호의 전송을 제어한다. 도 15의 4 실시예의 단위 당 2 화소를 갖는 셀을 단위 셀로서 사용할 수 있다.
수직 시프트 레지스터(212)에 의해 선택된 단위 셀(211) 그룹의 화상 신호를 샘플 홀딩하기 위한 주사 회로(213)는 화상 센서부(210)에 접속된다. 주사 회로(213)에 의해 홀드된 수평 라인의 단위 셀(211)의 화상 신호를 판독하기 위한 수평 시프트 레지스터(214)가 제공된다. 화상 신호를 증폭시키기 위한 증폭기(215)가 수평 시프트 레지스터(214)에 접속된다.
수직 시프트 레지스터(212)는 수평 시프트 레지스터(214)는 타이밍 발생기(211)로부터 제공된 펄스에 의해 구동된다. 화상 센서부(210), 단위 셀(211), 수직 시프트 레지스트(212), 주사 회로(213), 수평 시프트 레지스터(214), 증폭기(215), 및 타이밍 발생기(216)가 단일 반도체 기판 상에 형성된다.
시스템 발생기(217)는 클럭 CLK, 수평 판독 기준 펄스 HP, 수직 판독 기준 펄스 VP, 및 전자 셔터 펄스 ESR을 타이밍 발생기(216)에 제공한다.
전자 셔터 펄스 ESR은 화상 센서부(210)를 스트라이킹하는 광이 강할 때, 화소로부터의 신호가 포화되는 것을 방지하도록 각 단위 셀(211) 당 노광 시간을 설정하는 펄스이다. 1 프레임의 각 화소에 공통인 값은 노광 시간으로서 설정된다.
증폭기(215)에 의해 증폭된 아날로그 신호를 디지탈 신호로 변환하는 A/D 컨버터(218)는 증폭기(215)에 접속된다. 제1 라인 메노리(220)와 제2 라인 메모리(221)가 제1 선택기(219)를 통해 A/D 변환기(218)에 접속된다. 프레임 메모리(223), 이득 보정 계수 산출기(224), 멀티플라이어(226), 및 제3 선택기(227)가 제2 선택기(222)를 통해 제1 및 제2 라인 메모리(220, 221)에 접속된다. 계수 메모리(225)는 이득 보정 계수 산출기(224)에 접속된다. 카메라 신호 프로세서(228)는 제3 선택기에 접속된다.
단위 셀(211)은 도 20에 도시된 것과 동일한 구성을 갖는다.
판독 동작을 간단하게 설명하기로 한다. 렌즈 (도시 안됨)에 의해 모여진 광은 포토다이오드(121) (도 20 참조)에 입사되어, 광을 입사광량에 따라 전자 전하 (또는 홀 전하)로 광전 변환된다. 판독 펄스 φREAD가 전송 게이트(122)에 인가되면, 정해진 저장 시간 (셔터 시간) 동안 저장된 전자 전하 Q는 전송 게이트(122)를 통해 감지 노드(126)에서 판독되고 감지 노드(126)의 기생 용량 C에 의해 전압 신호 Vsig로 변환된다. 어드레스 선택 펄스 φADDR은 어드레스 라인(129)에 인가되므로써, 어드레스 트랜지스터(124)를 턴온하여 신호 Vsig가 수직 신호선(127)에서 판독될 수 있게 한다. 신호 전하는 1 프레임 기간 동안 저장되고 이 신호의 판독은 수평 블랭킹 기간 내에서 실행된다. 감지 노드(126)의 전위는 판독 전 또는 후에 리셋 트랜지스터(125)에 의해 외부 전압 VDD로 리셋되어 고유의 기준 전압을 발생시킨다.
제6 실시예를 상세히 설명하기 앞서, 6 실시예의 신호 처리 방법의 원리를 도 29를 참조하여 설명하기로 한다. 도 29는 6 실시예에 따른 CMOS 화상 센서의판독용 타이밍을 도시한다.
도 29에서, VD는 수직 동기 신호를 나타내고 그 기간은 TV로서 나타내어진다. 또한, VP는 센서에 대한 수직 판독 기준 펄스를 나타낸다. 정상 판독 동작에서, 기준 펄스는 수직 동기 기간 VD 내에서 능동으로 설정된다.
형광 램프의 조사하의 센서 출력에서, 도 29에 도시된 바와 같이 진폭에서 정현 변동이 나타난다. 형광 램프의 플리커 주파수가 Tf라면, 50 ㎐ 전원에서는 Tf= 10 ㎳이고, 60 ㎐ 전원에서는 Tf= 8.3 ㎳이다.
제6 실시예는 수직 동기 기간 TV'를 제공함으로써 비교 수직 판독 기준 펄스 VP'의 위치가 시프트되어 인접한 정규 수직 판독 기준 펄스 VP동안 생성되어 센서의 판독을 시작한다. 비교 수직 판독 기준 펄스 VP'를 발생하기 위한 타이밍이 결정되므로써 다음 정규 수직 판독 기준 펄스 VP및 기간 TP는 실질적으로 다음의 수학식을 만족시킨다.
도 29는 N=1에 대한 비교 수직 판독 기준 펄스 VP'을 도시한다. 센서 판독선은 비교 수직 판독 기준 펄스 VP'에서 시작하여, 1, 2, 3, …까지 카운트한다. 비교 수직 판독 기준 펄스 VP'에서 판독된 i번째 라인의 출력 Xi의 판독 타이밍은정규 수직 판독 기준 펄스 VP에서 판독된 i번째 라인의 출력 Yi로부터 TP시간 시프트된다. 그 결과, 출력 Xi및출력 Yi는 부호는 다르지만 동일한 절대값을 갖는다.
따라서, Zi= (Yi+ Xi)/2가 산출되면, 형광 램프의 휘도 변화에 기인한 센서 출력 변화값은 오프셋되어, 피사체가 불변일 때 순 피사체 신호를 제공한다.
다음, 이하에서 구체적인 산출을 설명하기로 한다. 수평 방향에서 m번째 위치에 있고, 정체된 휘도하에 수직 방향으로 n번째 위치한 화소의 신호 레벨 Sreal(m, n)은 다음과 같이 결정된다:
P는 시간에 관계없는 정수이기 때문에,
여기서, Δt는 셔터 시간이고 P는 단위 시간 마다 피사체에 의해 화소 (m, n)에 주어지는 (일정한) 에너지량이다.
정현 수직 휘도 변화가 있을 때 화소에 의해 수신된 신호 레벨은 이하에서 설명할 것이다. 정현 휘도 변화가 있으면, 광 에너지는 광 진폭의 제곱에 비례하기 때문에, 시간 t에서 피사체에 의해 화소에 주어지는 신호는 다음과 같다:
따라서, 정현 휘도가 존재하는 상태에서 화소 (m,n)으로부터 출력된 센서 출력 신호 S(m,n)는 다음과 같다:
수평 방향으로의 화소가 동시에 판독되기 때문에, 형광 램프에 의해 야기된 휘도의 변화에 영향을 미치지 않는다.
시간 tn에서 (2N +1)Tf/2 (=tp) 시프트된 시간 t'n에서 화소 (m,n)로부터 출력된 비교 센서 출력 신호 T(m,n)는 다음과 같다:
이기 때문에,
그러면, S(m,n)과 T(m,n)의 산술 평균 SA는 다음과 같이 주어진다:
따라서, S(m,n)과 T(m,n)의 산술 평균 SA을 산출한 Sreal(m,n)은 형광 램프에 의해 야기딘 휘도 변화에 의해 영향받지 않는다.
수학식 6으로부터, 평균값을 취하면 휘도 변화가 없는 신호를 나타낸다.
물체가 이동하면, 신호 레벨은 동일한 화소에 따라 변동하고, 블러(blur) 문제를 야기한다. 또한, 평균값은 휘도 변화의 한 기간을 나타내는 시간 Tf 동안에만 산출된다.
이 문제를 극복하기 위해, 휘도 변화의 한 기간에 상당하는 시간 Tf동안 각수평 라인에 대해 평균함으로써 획득된 이득 보정 계수(gain compensation facter)가 산출되고 각 수평 라인에 대한 이득이 휘도 변화 기간마다 보정된다.
제n 라인에 대한 이득 보정 계수 G(n)은 다음과 같이 정의된다:
me는 수평 방향의 화소 갯수를 나타낸다. 그리고, 다음의 수학식이 산출되어 수정 출력 SCOMP(m,n)을 결정한다.
S(m,n)과 T(m,n)이 m에 독립적이고 일정하면, 이에 따라
이 되고,
이 된다.
다음에, 제6 실시예의 화상 센서가 도 30에서 도 32를 참조하여 설명될 것이다. 도 30은 수직 주사 단위로 나타낸 타이밍도이고, 도 31 및 도 32는 수평 주사 단위로 나타낸 타이밍도이다. 특히, 도 31은 전술한 비교 센서 출력 신호 T가 정규 수직 판독 기준 펄스 VP이전의 비교 수직 판독 기준 펄스 VP'에 의해 판독되는 수직 주사 기간 VD 내의 수평 주사 기간 HD의 단위로 나타낸 타이밍도이다. 도 32는 센서 출력 신호 S가 정규 수직 판독 기준 펄스 VP에 의해 판독되는 수직 주사 기간 VD 내의 수평 주사 기간 HD의 단위로 나타낸 타이밍도이다.
아래의 설명에서, 비교 센서 출력 신호 T(m,n)에서, 제n 라인 내의 모든 유닛 셀로부터의 신호는 일반적으로 비교 센서 출력 Tn으로 불린다. 전술한 센서 출력 신호 S'(m,n)에서, 제n 라인 내의 모든 유닛 셀로부터의 신호는 일반적으로 S'n으로 불린다. 전술한 신호 SA(m,n)는 Scomp(m,n)에 의해 지시되고 제n 라인 내의 모든 화소의 보정 신호는 일반적으로 Scompn로 불린다.
도 30, 31 및 32의 타이밍도에서, 제1 라인 메모리(220), 제2 라인 메모리(221), 또는 프레임 메모리(223) 내로의 신호 SX의 기록 및 판독, 그리고 이들 메모리로부터의 신호 SX의 기록 및 판독은 SX(W) SX(R)로 나타낸다.
우선, 시스템 발생기(217)가 정규 판독 시간에 앞서 비교 수직 판독 기준 펄스 VP' 시간 Tp를 발생시키고 비교 센서 출력 신호 T의 판독을 시작한다. 화상 센서부(210)로부터의 비교 센서 출력 신호 T는 차례로 디지털 신호로 변환된다. 그 다음에, 디지털화된 비교 센서 출력 T는 선택적으로 제1 선택기(219)를 통해 제1라인 메모리(220) 및 제2 라인 메모리(221)로 전달되고, 신호의 한 수평 주사선을 제1 라인 메모리(220) 및 제2 라인 메모리(221)에 각각 기록한다. 도 30의 타이밍도에서, 부분 E로 표시된 부분은 비교 센서 출력 신호 T의 제1 라인 메모리(220) 및 제2 라인 메모리(221)로의/로부터의 입력/출력의 판독(R)/기록(W) 기간에 대응한다.
도 31에서, 도 30의 부분 E는 수평 동기 단위로 나타낸다. 도 31의 타이밍 차트를 참조해서, 비교 센서 출력 신호 T의 수신이 더 상세하게 설명될 것이다. 우선, 수평 동기 신호 HD의 수평 동기 기간 HD1에서, 제1 선택기(219)는 A/D변환기를 제1 라인 메모리(220)에 접속하여, A/D 변환된 비교 센서 출력 신호 T(m,1)을 제1 라인 메모리(220)에 차례로 기록한다. 이에 따라 제1 라인의 화소 센서로부터의 비교 센서 출력 신호 T1이 제1 라인 메모리(220)에 기록된다.
또한, 수평 동기 기간 HD1의 후반부에서, 제2 선택기(222)는 제2 라인 메모리(221)를 프레임 메모리(223)에 접속하여, 제2 라인 메모리(221)에 기록된 비교 센서 출력 T0을 프레임 메모리(223)에 기록한다.
후속의 수평 동기 신호 HD의 수평 동기 기간 HD2에서, 제1 선택기(219)는 A/D 변환기(218)를 제2 라인 메모리(221)에 접속하여, 비교 센서 출력 신호 T1에서와 같이 제2 라인 내의 비교 센서 출력 신호 T2를 제2 라인 메모리(221)에 기록한다.
또한, 수평 동기 기간 HD2의 후반부에서, 제2 선택기(222)는 제1 라인 메모리(220)를 프레임 메모리(223)에 접속하여, 제1 라인 메모리(220)에 기록된 비교 센서 출력 T1을 프레임 메모리(223)에 기록한다.
특히, 수평 주사 기간 HDn에서, 제1 선택기(219)는 n이 홀수일 때 제1 라인 메모리(220)를 A/D 변환기(218)에 접속하고, n이 짝수일 때 제2 라인 메모리(221)를 A/D 변환기(218)에 접속하여, 디지털화된 비교 센서 출력 신호 Tn을 제1 라인 메모리(220) (홀수 라인) 또는 제2 라인 메모리(221) (짝수 라인)에 기록한다. 비교 센서 출력 신호 Tn을 제1 라인 메모리(220) 또는 제2 라인 메모리(221)에 기록함과 병행해서, 제2 선택기(222)는 n이 홀수일 때 제2 라인 메모리(221)를 프레임 메모리(223)에 접속하고, n이 짝수일 때 제1 라인 메모리(220)를 프레임 메모리(223)에 접속하여, 제1 라인 메모리(220) 또는 제2 라인 메모리(221)에 기록된 비교 센서 출력 신호 Tn-1을 프레임 메모리(223)에 기록한다.
그 다음에, 유사한 동작들이 차례로 실행되어, 제1 라인에서 제Nf라인까지의 비교 센서 출력 Tn을 프레임 메모리(223)에 기록한다. 여기서, Nf는 플리커링 기간 Tf중에 판독되는 수직 방향으로의 라인의 갯수이다.
그 다음에, 동작은 출력 이득 보정이 후속의 정규 수직 판독 기준 펄스 Vp에서 영향받는 수직 동기 기간으로 들어간다. 출력 이득 보정이 영향받는 수직 동기 기간에서의 동작이 도 32을 참조하여 설명될 것이다. 도 30의 출력 보정 기간에서, 각 플리커링 기간 Tf는 S(1), S(2), S(3) 및 S(4)로 표시된다.
우선, 수평 동기 기간 HD1에서, 제1 선택기(219)는 제1 라인 메모리(220)를 A/D 변환기(218)에 접속하여, A/D 변환된 센서 출력 신호 S(m,1)을 제1 라인 메모리(220)에 차례로 기록한다. 이에 따라 제1 라인으로부터 제1 라인 메모리(220)로의 센서 출력 신호 S1이 발생된다.
또한, 수평 동기 기간 HD1의 전반부에서, 제2 선택기(222)는 이득 보정 계수 산출기(224)를 프레임 메모리(223)와 제2 라인 메모리(221)에 접속하여, 프레임 메모리(223)에 기록된 비교 센서 출력 신호 T0및 제2 라인 메모리(221)에 기록된 센서 출력 신호 S0를, 동기화된 수평 화소 위치 (판독 클럭이 두 배가 됨)와 함께, 이득 보정 계수 산출기(224)에 송신한다.
그 다음에, 이득 보정 계수 산출기(224)는 동기화된 수평 화소 위치와 함께 판독되는 비교 센서 출력 신호 T(m,0) 및 센서 출력 신호 S(m,0)로부터 T(m,0)/S(m,0)를 산출한다. 모든 수평 화소 센서에 대해 T(m,0)/S(m,0)을 산출한 후에, 산출기(224)는 수학식 7을 이용하여 이득 보정 계수 G(0)을 산출하고 산출된 이득 보정 계수 G(0)을 계수 메모리(225)에 저장한다.
다음에, 수평 동기 기간 HD1의 후반부에서, 제2 선택기(222)는 제2 라인 메모리(221)를 이득 보정 계수 산출기(224)에 접속하여, 센서 출력 신호 S0및 계수메모리(225)로부터의 이득 보정 계수 G(0)을 판독한다. 멀티플라이어(226)는 센서 출력 신호 S(m,0)에 이득 보정 계수 G(0)를 곱하여 보정된 센서 출력 신호 Scomp(m,0)를 생성한다. 그 다음에, 멀티플라이어(226)는 보정된 센서 출력 신호 Scomp(m,0)를 차례로 제3 선택기(227)를 통해 카메라 신호 프로세서(228)로 전송한다. 동시에, 멀티플라이어(226)는 보정된 센서 출력 신호 Scomp(m,0)를 차례로 제2 선택기(222)를 통해 프레임 메모리(223)에 기록한다.
그 다음에, 후속의 수평 동기 기간 HD2에서, 제1 선택기(219)제2 라인 메모리(221)를 A/D 변환기(218)에 접속하여, 센서 출력 신호 S1이 기록될 때 제2 라인으로부터의 센서 출력 신호 S2를 제2 라인 메모리에 기록한다.
또한, 수평 동기 기간 HD2의 전반부에서, 제2 선택기(222)는 이득 보정 계수 산출기(224)를 프레임 메모리(223) 및 제1 라인 메모리(220)에 접속하여, 센서 출력 신호 S(m,1) 및 비교 센서 출력 신호 T(m,1)를 동기화된 수평 화소 위치와 함께 이득 보정 계수 산출기(224)에 전송한다.
그 다음에, 이득 보정 계수 산출기(224)는 동일한 화소의 비교 센서 출력 신호 T(m,1) 및 센서 출력 신호 S(m,1)로부터 T(m,1)/S(m,1)를 산출한다. 모든 수평 화소에 대해 T(m,1)/S(m,1)를 산출한 후에, 산출기(224)는 수학식 7을 사용해서 이득 보정 계수 G(1)를 산출하고 산출된 이득 보정 계수 G(1)를 계수 메모리(225)에 저장한다.
또한, 수평 동기 기간 HD2의 후반부에서, 제2 선택기(222)는 제1 라인 메모리(220)를 이득 보정 계수 산출기(224)에 접속하여, 센서 출력 신호 S1및 계수 메모리(225)로부터의 이득 보정 계수 G(1)를 판독한다. 멀티플라이어(226)는 센서 출력 신호 S1에 이득 보정 계수 G(1)를 곱하여 보정된 센서 출력 신호 Scomp(m,1)를 생성한다. 그 다음에, 멀티플라이어(226)는 보정된 센서 출력 신호 Scomp(m,1)를 제3 선택기(227)를 통해 카메라 신호 프로세서(228)로 전송한다. 동시에, 멀티플라이어(226)는 보정된 센서 출력 신호 Scomp(m,1)를 차례로 제2 선택기(22)를 통해 프레임 메모리(223)에 기록한다.
그 다음에, 유사한 동작들이 실행되어 보정된 출력 신호 Scomp(m,n)를 생성한다. 특히, 수평 주사 기간 HDn에서, 제1 선택기(219)는 n이 홀수일 때 제1 라인 메모리(220)를 A/D 변환기(218)에 접속하고, n이 짝수일 때 제2 라인 메모리(221)를 A/D 변환기(218)에 접속하여, A/D 변환된 센서 출력 신호Sn을 제1 라인 메모리(220) (홀수 라인) 또는 제2 라인 메모리(221) (짝수 라인)에 기록한다.
그 다음에, 수평 동기 기간 HDn의 전반부에서, 제2 선택기(222)는 n이 홀수일 때 이득 보정 계수 산출기(224)를 프레임 메모리(223) 및 제2 라인 메모리(221)에 접속하고, n이 짝수일 때 이득 보정 계수 산출기(224)를 프레임 메모리(223) 및제1 라인 메모리(220)에 접속하여, 센서 출력 신호 Sn-1및 비교 센서 출력 신호 Tn-1를 동기화된 수평 화소 위치와 함께 이득 보정 계수 산출기(224)에 전송한다. 그 다음에, 이득 보정 계수 산출기(224)는 이득 보정 계수 G(n-1)을 산출하고, 이득 보정 계수 G(n-1)을 계수 메모리(225)에 저장한다.
그 다음에, 수평 동기 기간 HDn의 후반부에서, 제2 선택기(222)는 n이 홀수일 때 제2 라인 메모리(221)를 이득 보정 계수 산출기(224)에 접속하고, n이 짝수일 때 제1 라인 메모리(220)를 이득 보정 계수 산출기(224) 에 접속하여, 센서 출력 신호 Sn-1및 계수 메모리(225)로부터의 이득 보정 계수 G(n-1)을 판독한다. 멀티플라이어(226)는 센서 출력 신호 Sn-1에 이득 보정 계수 G(n-1)를 곱하여 보정된 신호 출력 Scompn-1를 생성한다.
그 다음에, 프레임 메모리 내의 비교 센서 출력 신호 Tn은 휘도 변화의 한 기간인 시간 Tf 동안 판독되어, 즉, 부분 S(1)에서 보정 계수 G(n)을 결정한다.
그 다음에, 부분 S(2), S(3), S(4)에서, 센서 출력 신호 Sn은 두 배의 속력으로 수평 주사 기간의 후반부에서 제1 및 제2 라인 메모리(220, 221)로부터 판독된다. 동시에, 대응하는 보정 계수 G(n)은 계수 메모리(225)로부터 판독된다. 그 다음에, 멀티플라이어(226)는 보정된 신호 Scompn을 생성한다. 그 다음에, 획득된이득 보정된 신호 Scompn은 제3 선택기(227)를 통해서 카메라 신호 프로세서(228)로 전송되고 제2 선택기(22)를 통해서 프레임 메모리(223)로 전송된다.
프레임 메모리(225)에 기록된 이득 보정된 신호 Scompn은 부분 E 및 부분 D 내의 각 수평 동기 기간HD의 전반부에서 이득 보정 비교 출력이 도 30에서 주어질 때 도 32의 프레임 메모리에 대한 타이밍 내의 FR1', FR2', FR3', 및 FR4'에서 판독된다. 이 동작은 선행의 수직 동기 기간 내의 이득 보정된 신호가 이득 보정 비교 출력 기간에 유도되도록 한다.
전술한 동작들에서, 프레임 메모리(223)는 기준 데이터 속도에 두 배로 판독되고 기록된다. 프레임 메모리(223)의 기간에 제한이 있을 때, 두 화소 내의 데이터를 액세스에 대해 병렬이 되게 하는 것 (가령, 8 비트 폭을 16 비트 폭으로 변환함)은 속도를 두 배로 할 필요를 제거한다.
전술했듯이, 제6 실시예의 CMOS 화상 센서와 함께, 한 개의 프레임 메모리와 두 개의 라인 메모리의 사용은 형광 램프의 휘도 변화가 보정 되어 있는 센서 출력이, 비교 센서 출력이 수직 판독 기준 펄스 VP'를 발생 시키는 타이밍 전에 획득되는 수직 동기 기간 및 정규 수직 판독 기준 펄스 VP에 대한 수직 동기 기간 모두에서 유도되도록 한다.
라인 메모리들은 IC로 쉽게 통합되기 때문에, 싱글 프레임 메모리의 구성은 제조 단가 면에서 선호된다. 그런데, 출력은 수평 기간의 전반부 혹은 후반부에서만 단지 두배의 데이터 속도로 나타난다. 대부분의 경우에서, 카메라 신호 프로세서는 색 분리 라인 메모리를 갖기 때문에, 데이터 속도를 초기값으로 회복시키고 최종 화상 출력을 연속적으로 공급하는 것은 용이하다.
카메라의 동화상을 압축하고 압축된 동화상을 전송하기 위해, 프레임 메모리가 전송 속도의 제한 때문에 속도 버퍼로 사용된다.
제7 실시예
두 개의 프레임 메모리의 사용은 기록 동작 및 판독 동작이 동시에 실행될 수 있도록 하며, 이에 따라, 라인 메모리에 대한 필요뿐만 아니라 신호를 프레임 메모리로부터 두 배의 속력으로 기록하고 판독할 필요까지도 제거된다. 본 발명의 제 7 실시예에 따라 두 개의 프레임 메모리를 구비한 CMOS 화상 센서가 도 33 및 34를 참조하여 설명될 것이다.
도 33은 두 개의 프레임 메모리(262, 263)를 구비한 CMOS 화상 센서의 개략적인 구성을 나타내는 블럭도이다. 도 33에서, 도 28에서와 같은 부분이 동일한 참조 부호로써 표시되며 그것들에 대한 자세한 설명은 생략한다. 도 34는 도 33의 화상 센서의 동작을 설명하는 타이밍도이다.
A/D 변환기(218), 제1 프레임 메모리(262), 제2 프레임 메모리(263), 이득 보정 계수 산출기(224) 및 멀티플라이어(226)가 선택기(261)에 접속되어 있다. 선택기(261)는 제1 프레임 메모리(262)와 제2 라인 메모리(263)간의 A/D 변환기(218)의 접속에 스위치를 넣는다.
도 34에 도시한 수직 동기 기간 내의 타이밍도에서, A/D 변환기(218)로부터의 비교 센서 출력 Tn은 보정 센서 출력 수용 기간에 선택기(261)를 통해 제1 프레임 메모리(262)로 기록된다. 그 다음에, 출력 이득 보정 기간에, 센서 출력 신호 Sn는 동시에 선택기(261)를 통해 제1 프레임 메모리(263)로 기록되어, 이득 보정 계수 산출기(224)로 전송된다.
센서 출력 신호 Sn의 이득 보정 계수 산출기(224)로의 전송과 동시에, 제1 프레임 메모리(262)는 대응하는 비교 센서 출력 Tn을 선택기(261)를 통해 이득 보정 계수 산출기(224)로 전송하고, 이득 보정 계수 산출기(224)는 이득 보정 계수 G(n)를 산출하여 계수 메모리(255)에 저장한다.후속의 보정 비교 출력 수용 기간에서, 제2 프레임 메모리(263)에 기록된 센서 출력 신호 Sn은 선택기(261)를 통해 멀티플라이어(226)로 전송된다. 동시에, 이득 보정 계수 G(n)가판독된다. 그 다음에, 멀티플라이어(226)는 센서 출력 신호 Sn에 이득 보정 계수 G(n)을 곱해 형광 램프의 플리커에 기인한 출력 변동이 보정되어 있는 이득 보정된 신호 Scompn를 생성한다. 획득된 이득 보정된 신호 Scompn는 카메라 신호 프로세서(228)로 전송된다.
제1 및 제2 메모리(262, 263)이 구비될 때, 제2 메모리(263)는 선택적으로 수직 주사 기간이 도 34의 타이밍도에서와 같이 시작하는 각 시간에 기록되고 판독된다. 따라서, 이득 보정된 신호 Scompn는 수직 주사 기간의 간격으로 간헐적으로출력된다. 프레임 스키핑이 행해져서 동화상을 압축할 때, 그러한 간헐적 출력이 허용될 수 있다. 연속 출력을 얻기 위해, 듀얼 포트 프로덕트를 프레임 메모리로서 사용하는 것과 또 다른 프레임 메모리를 더하는 것이 필요하다.
제8 실시예
다음에 설명되는 제8 실시예는 화상 출력이 매 프레임 마다 제공될 필요없는 시스템에 관한 것인데, 가령, 동화상들이 실시간에 30 프레임/초의 속도가 아니라 15 프레임/초의 속도로 전송되는 경우이다.
도 35는 본 발명의 제8 실시예에 따른 CMOS 화상 센서의 주요 부분의 구성에 대한 블럭도이다. 도 35에서, 도 28에서와 같은 부분이 동일한 참조 부호로써 표시되며 그것들에 대한 자세한 설명은 생략한다.
제8 실시예의 동작에서, 화상 센서부의 신호는 Sn, Sn+1, 등의 순서로 판독된다. 간격 프레임에서, 비교 센서 출력 신호 T가 판독되고 프레임 메모리(223)에 기록된다. 비교 센서 출력 신호 T가 판독되면, 신호들은 이전 실시예에서와 같이 일부 라인들로부터가 아니고, 모든 라인들로부터 판독된다.
도 37의 타이밍도를 참조해서, 센서 출력 신호 Sn+1와 관련된 신호의 동작이 설명될 것이다. 센서 출력 신호 Sn+1는 선택기(261)를 통해 제2 라인 메모리(221)로 기록될 것이다. 동시에, 이득 보정 계수 산출기(224)는 센서 출력 Sn+1및 프레임 메모리(223)로부터 판독되는 동일한 화소의 비교 센서 출력 T2으로부터의보정 계수를 산출한다.
컬러 필터들이 단위 셀의 표면에 놓여 있을 때, 이득 보정 계수는 각 컬러 필터 화소에 대해 산출되어야 하는데, 이는 수평 라인 상의 다른 컬러 필터가 형광 램프의 플리커 - 형광 램프의 스펙트럼의 불균일 분포에 기인함 -에 따라 신호 레벨의 다른 변화량을 갖기 때문이다. 이를 행하기 위해, 제8 실시예의 화상 센서는 각 컬러 필터 화소에 대한 이득 보정 계수를 산출하고 그 결과를 제1 계수 레지스터(282) 또는 제2 계수 레지스터(283)에 기록한다. 널리 사용되는 컬러 필터 배치인 RGB 베이어 배치에서, 수평 라인 배치에 두 유형이 있다: 하나는 R(적) 및 G(녹)가 선택적으로 배치되는 라인이고 다는 것은 G(녹) 및 B(청)가 선택적으로 배치되는 라인이다. 따라서, 계수 레지스터는 두 개의 루트에 대해서만 제공되어야 한다.
다음으로, 센서 출력 신호(S2)가 제2 라인 메모리(221)로부터 판독된다. 화소의 칼라에 따라, 선택기(284)는 제1 계수 레지스터(282) 및 제2 계수 레지스터(283)내에 기록된 이득 계수를 선택한다. 다음으로, 승산기(226)는 이득 보정된 신호를 생성한다.
제7 및 제8 실시예에서, 형광 램프의 플리커의 주파수는 수직 동기 기간의 정수배가 아니다. 그러므로, 각각의 수직 동기 기간에서, 비교 센서 출력은 출력이 유닛 셀로부터 취해지는 정규 수직 동기 기간 이전의 각각의 비교 수직 판독 기준 펄스(Vp')에 따라 비교 센서 출력이 취해진다. 주파수의 드리프트로 인한 명 및 암 위치(light and dark position)의 느린 변화에 대처할 수 있으므로, 형광 램프의 플리커의 주파수가 수직 주사 기간의 정수배로 설정되는 경우(예를 들면, 플리커링 주파수가 10ms이고 수직 동기 기간이 30ms), 수직 판독 기준 펄스(Vp) 위치가, 예를 들면 한번에 10배, 천이되는 비교 센서 출력이 취해질 뿐이다.
제9 실시예
제7 및 제8 실시예에서, 비교 프로세스가 수행되고, 형광 램프 플리커링 주파수(Tf)는 공지된 것으로 가정된다. 그러나 실제로는 전원의 주파수는 일부 영역에서는 50Hz이고, 다른 영역에서는 60Hz이다. 이와 결부하여, 본 발명의 제9 실시예에 따라 형광 램프 플리커링 주파수(Tf)를 감지하기 위한 수단을 구비한 CMOS 화상 센서가 설명된다.
먼저, 형광 램프 플리커링 주파수(Tf)를 자동으로 감지하는 원리가 설명된다. 시간 tn에서 판독된 정규 판독 출력 S(m,n)이 수학식 4를 이용하여 산출된다.
<수학식 4>
시간 t0에 의한 정규 판독 시작 시간 tn을 진행시킴에 의해 얻어진 시간(tn-t0)에서의 출력 S''(m,n)은 아래와 같이 주어진다.
S''(m,n) 및 S'(m,n) 사이의 편차는 아래와 같이 주어진다.
ΔS(m,n)은 t0=(2N+1)Tf/2인 경우 최대값을 갖는다. 다음으로, 산출은 아래의 수학식에 따라 t0(50Hz)=10ms(50Hz의 경우) 및 t0(60Hz)=8.3ms(60Hz의 경우)에 대해 산출된다.
여기서, Nf는 플리커링 기간(Tf) 동안 판독된 수평 라인의 수이다.
다음으로, ΔSAVE(50Hz)는 ΔSAVE(60Hz)와 비교된다. 예를 들면, ΔSAVE(50Hz)>ΔSAVE(60Hz)이면, 전원의 주파수는 50Hz이다.
다음으로, 플리커링 기간의 주파수를 감지하기 위한 수단을 구비한 장치가 설명된다. 도 38은 본 발명의 제9 실시예에 따른 CMOS 화상 센서의 개략적 구성을도시하는 블럭도이다. 도 38에서, 도 28과 동일한 구성 요소에는 동일 참조 번호가 표기되고 이들의 상세한 설명은 생략한다.
시스템 발생기(217)는 t0(50Hz)에서의 비교 펄스(Vp')와 정규 판독 기준 펄스(Vp) 사이의 시간 편차를 설정하고, 각 신호를 타이밍 발생기(216)에 전송한다. 다음으로, 비교 센서 출력 신호 S''(m,n) 및 센서 출력 신호 S(m,n)은 ΔSAVE산출부(291)로 전송된다. 비교 센서 출력 신호 S''(m,n)과 센서 출력 신호 S(m,n)으로부터, ΔSAVE산출부(291)는 수학식 13을 이용하여 ΔSAVE(50Hz)를 산출하고 그 결과를 Tf결정부(292)로 전송한다. 다음으로, 시스템 발생기(217)는 t0(50Hz)에서의 비교 펄스(Vp')와 정규 판독 기준 펄스(Vp) 사이의 시간 편차를 설정하고, 각 신호를 시간 발생기(216)로 전송한다. ΔSAVE산출부(291)는 유사한 방식으로 ΔSAVE(50Hz)를 산출하고 그 결과를 Tf결정부(292)로 전송한다.
전송된 ΔSAVE및 시간 편차 (t0)를 기준으로, Tf변형부(292)는 ΔSAVE(50Hz)와 ΔSAVE(60Hz)를 비교한다. 예를 들면, ΔSAVE(50Hz) > ΔSAVE(60Hz)인 경우, Tf변형부(292)는 전원의 주파수가 50Hz임을 결정한다.
상술한 것처럼, 제9 실시예에서, 플리커링 주파수는 자동으로 감지될 수 있고, 전원의 주파수가 입력될 필요가 없다.
제6 내지 제9 실시예에 따른 고체 이미징 장치로부터의 신호를 처리하는 방법에 있어서, 로우 및 컬럼 2 차원 방향으로 정렬되고 입사광의 양에 따라 전기 신호를 생성하는 광전 변환부, 광전 변환부로부터의 전기 신호가 컬럼 단위로 판독되는 수직 신호 라인, 광전 변환부에서 생성된 전기 신호의 판독을 수직 신호 라인에 대해 제어하는 수직 제어부, 및 수직 제어부에 의해 판독된 전기 신호의 수평 방향의 전송을 수직 신호 라인에 대해 제어하기 위한 수평 제어부를 구비하되, 상기 방법은 광전 변환부로부터 판독된 제1 전기 신호와 이 제1 전기 신호의 판독 시간보다 Δt 느린 광전 변환부로부터 판독된 제2 전기 신호를 기초로 로우 방향으로 제공된 광전 변환부에 대한 입사광의 양의 휘도의 변동에 대한 이득 보정 계수를 산출하는 단계 및 상기 이득 보정 계수에 기초하여 제2 전기 신호를 보정하는 단계를 포함하는 것을 특징으로 한다.
상기 시간 △t는 상기 광전 변환부로부터 판독된 제1 신호 S와, 제1 신호 S의 판독 시각으로부터 시간 △t'씩 해서 제1 신호 S가 판독된 광전 변환부로부터 판독된 제2 신호 S''와의 차 △S를, 상기 시간 △t'를 변화시켜 복수 구하는 단계와, 상기 시간 △t'를 변화시켜 구해진 복수의 △S를 비교함으로써, 휘도 변화의 동기를 구하는 단계를 포함하여 결정된다.
제6 내지 제9 실시예의 고체 이미징 장치는 로우 방향 및 컬럼 방향으로 2차원적으로 배열된 입사 광량에 따라 전기 신호를 생성하는 복수의 광전 변환부와, 상기 광전 변환부로부터의 전기 신호가 컬럼 마다 순차 판독되는 수직 신호선과, 상기 광전 변환부에서 발생하는 전기 신호의 상기 수직 신호선에의 판독을 제어하는 수직 제어부와, 상기 수직 제어부에 의해 상기 수직 신호선에 판독된 전기 신호의 수평 방향으로의 전송을 제어하는 수평 제어부를 구비한 고체 이미징 장치에 있어서, 상기 광전 변환부로부터 판독된 제1 신호와, 상기 제1 신호의 판독 시각에서 시간 △t씩 해서 상기 제1 신호가 판독된 광전 변환부로부터 판독된 제2 신호로부터, 로우 방향으로 배치된 상기 광전 변환부에의 입사 광량의 휘도 변화에 따른 이득 보정 계수를 산출하는 이득 보정 계수 산출 수단과, 산출된 이득 보정 계수에 기초하여, 제2 신호를 보정하는 보정 수단을 구비하여 이루어지는 것을 특징으로 한다.
제6 내지 제9 실시예에 따른 고체 이미징 장치에 있어서, 로우 및 컬럼 2 차원 방향으로 정렬되고 입사광의 양에 따라 전기 신호를 생성하는 광전 변환부, 광전 변환부로부터의 전기 신호가 컬럼 단위로 판독되는 수직 신호 라인, 광전 변환부에서 생성된 전기 신호의 판독을 수직 신호 라인에 대해 제어하는 수직 제어부, 및 수직 제어부에 의해 판독된 전기 신호의 수평 방향의 전송을 수직 신호 라인에 대해 제어하기 위한 수평 제어부를 구비하되, 상기 고체 이미징 장치는 시간(Δt')를 변경하는 동안 광전 변환부로부터 판독된 제1 신호 S와 제1 신호 S의 판독 시간 보다 느린 시간으로 광전 변환부로부터 제1 신호(S)를 판독함에 의해 얻어진 제2 신호(S'') 사이의 편차(ΔS)를 산출하기 위한 산출 소자 및 시간(Δt')를 변경하는 동안 산출된 다수의 ΔS를 비교함에 의해 휘도의 변동의 기간 (Δt)를 결정하기 위한 결정 소자를 포함한다. 여기서, 시간(Δt)은 플리커링 기간(Tf)를 (2N+1)/2(여기서, N은 정수)로 곱함에 의해 얻어진다.
상술한 구성으로, 제6 내지 제9 실시예가 아래의 효과를 산출한다.
제1 전기 신호와 제1 전기 신호의 판독 시간보다 특정 시간 만큼 느린 광전 변환부로부터 판독된 제2 전기 신호를 기준으로 로우 방향으로 제공된 광전 변환부에 대한 입사광의 양의 휘도의 변동에 대한 이득 보정 계수를 산출하고, 산출된 이득 보정 계수를 기준으로 제2 전기 신호를 보정함에 의해 입사광의 양의 휘도의 변동은 억제될 수 있다.
또한, 휘도의 변동 기간은 시간(Δt')를 변화하면서 광전 변환부로부터 판독된 제1 신호(S)와 제1 신호(S)의 판독 시간보다 시간(Δt')만큼 느린 광전 변환부로부터 제1 신호(S)를 판독함에 의해 얻어진 제2 신호(S") 사이의 편차(ΔS)를 산출하고, 시간(Δt')를 변화하면서 산출된 복수의 ΔS를 비교함에 의해 감지될 수 있다.
상술한 것처럼, 제6 내지 제9 실시예에서, 입사광 양의 휘도의 변동은 광전 변환부로부터 판독된 제1 전기 신호(비교 센서 출력 신호)와 이 제1 전기 신호의 판독 시간보다 특정 시간 느린 광전 변환부로부터 판독된 제2 전기 신호(센서 출력 신호)를 기초로 로우 방향으로 제공된 광전 변환부에 대한 입사광의 양의 휘도의 변동에 대한 이득 보정 계수를 산출하고, 산출된 이득 보정 계수를 기준으로 승산기와 같은 연산 동작 회로에 의해 제2 전기 신호를 비교함에 의해 억제될 수 있다.
상술한 것처럼, 전력 소비가 적은 CMOS 화상 센서가 동화상 정보를 처리할 수 있는 PC 카메라, 높은 화상 품질을 제공하는 디지털 카메라, DV 카메라, 및 ATV 카메라에 채용될 것이다. 일반적으로, NTC 시스템, DVC(디지탈 비디오 캠코더), 및 ATV(고품위 TV) 카메라는 핸드 세이크 보정 기술을 채용한다. 핸드 세이크 보정에서, 촬영 동안의 낮은 주파수(약 5Hz)의 약간의 핸드 세이크가 감지되고, 다음으로 시프트 양이 감지되며, 피드백이 카메라 시스템이 응용된다. 핸드 세이크를 보정하기 위해서는, 스크린 상에 실제 디스플레이될 화소보다 더 많은 화소를 칩 상에 배열하고 핸드 세이크의 양에 따라 디스플레이 면적을 변경시키기 위해 스크린 상에 디스플레이될 면적만을 절단할 필요가 있다. CCD 화상 센서를 위한 핸드 세이크 보정 기술이 고려되었지만, CMOS 화상 센서를 위한 효과적인 핸드 세이크 보정 기술은 제안된 바 없다.
CCD 화상 센서에서, 그 동작 원칙 때문에 임의의 화소는 특정화될 수 없으며, 그러므로 모든 화소는 판독 동작 동안 액세스되어야 한다. 결과적으로, CCD 화상 센서를 이용하여 핸드 세이크가 보정되는 경우, 스크린 상에 도시되지 않은 수직 방향의 화소내에 저장된 전하는 폐기되고, 수평 방향의 모든 화소는 그로부터 판독된다. 그후, 스크린 상에 디스플레이될 영역내의 화상 신호가 취해진다.
반면에, CMOS 화상 센서는 랜덤 액세스를 가능하도록 하는 특징 뿐만 아니라 각각의 수평 기간내의 라인 단위의 판독을 위한 라인-판독 센서의 특징을 가진다. 그러므로, CMOS 화상 센서는 CCD 화상 센서의 것과는 아주 상이한 특징을 갖는다. CCD 화상 센서에 이용되는 것과 유사한 핸드 세이크 보정 기술이 CMOS 화상 센서의 핸드 세이크 보정에 직접 이용되는 것은 바람직하지 않다.
상술한 것처럼, CMOS 화상 센서를 이용하는 카메라의 핸드 세이크를 효과적으로 보정하기 위한 방법은 고려된 바 없다. 더욱이, CCD 화상 센서에 이용되는 핸드 세이크 보정 기술이 CMOS 화상 센서에 직접 응용되는 것은 효과적인 방법이아니다.
다음으로, 증폭형 고체 화상 픽업 장치에 효과적으로 이용되는 핸드 세이크를 보정할 수 있는 본 발명의 실시예가 설명된다.
제10 실시예
본 발명의 제10 실시예의 전체 구성이 도 19의 제5 실시예와 동일하므로, 생략한다.
도 39는 도 19의 이미징부(111)에 대응하는 이미징 영역을 도시한다. 이미징 영역은 수직 방향으로 N 로우 및 수평 방향으로 M컬럼의 N×M 화소로 구성된다. 이미징 영역에서, 특정 외곽 영역은 블랙 신호를 출력하는 OB(광 블랙) 화소 영역을 생성한다. OB 화소 영역에 의해 둘러싸인 영역은 광에 민감한 효과적인 화소 영역을 생성한다. CRT 또는 LCD의 스크린 상에 실제 디스플레이된 영역은 유효 화소 영역보다 더 작은 실제 유효 화소 영역을 생성한다. 실제 유효 화소 영역의 외부 (유효 화소 영역의 안쪽)는 핸드 세이크 보정을 위한 보정 화소 영역을 생성한다. 실제 유효 화소 영역의 위치는 핸드 세이크 보정 정보에 따라 유효 화소 영역내로 이동한다. 실제 유효 화소 영역이 이동하므로, 이에 따라서 보정 화소 영역은 이동한다.
제10 실시예에서, 핸드 세이크 센서 등으로부터 얻어진 핸드 세이크 정보를 기초로, 도 39의 실제 유효 화소 영역(Xa부터 Xb까지의 컬럼 및 Ya부터 Yb까지의 로우 영역)이 지정되고, 화상 신호는 지정된 실제 유효 화소 영역내에 포함된 단위 화소로부터 선택적으로 판독된다.
특히, 실제 유효 화소 영역이 핸드 세이크 보정 정보를 기초로 결정된 경우, 수직 방향 및 수평 방향 각각에 대한 어드레스 정보는 도 19의 시스템 발생기(112)에 주어진다. 어드레스 정보는 시작 어드레스 만을 포함하거나 또는 시작 어드레스와 정지 어드레스 모두를 포함한다. 예를 들면, 시작 어드레스(Xa 컬럼, Ya 로우)가 시스템 발생기(112)에 주어지는 경우, 컬럼 Ya에 대응하는 어드레스가 수직 방향의 수직 시프트 레지스터(113a)에 대한 시작 어드레스로서 설정된다. 화상 신호는 시작 어드레스에 대응하는 로우로부터 판독된다. 수평 방향에서, 컬럼(Xa)에 대응하는 어드레스는 수평 시프트 레지스터(117)에 대한 시작 어드레스로서 설정된다. 라인 메모리(116)내의 화상 정보는 순차적으로 판독되고, 시작 어드레스에 대응하는 컬럼 상의 화상 정보가 저장되는 위치에서 시작한다.
도 40은 제10 실시예의 동작의 제1 예에서의 수직 시프트 레지스터(113a 내지 113c)의 동작을 도시한다.
도 40에서, 수평 축은 시간 축이고, 수직 축은 수직 방향의 화소 위치를 표시한다. 즉, 도 40은 수직 방향의 화소(수직 방향의 로우)이 어떻게 시간이 경과함에 따라 선택되는 지를 도시한다. 수직 시프트 레지스터(113a, 113b, 및 113c) 각각의 동작은 각각 도 40의 113A, 113B, 및 113C에 대응한다. 심볼 ID는 수직 동기 신호를 표시한다. (전진 주사 시의) 1 프레임 또는 (보간 주사 시의) 1 필드는 수직 블랭킹 기간 및 수직 유효 기간로 구성된다. 도 40은 단지 2개 프레임(또는 2개 필드)에서의 동작을 도시한다. 제10 실시예에서, 주로 전진 주사를 기초로 설명된다.
실제 유효 화소 영역이 외부 센서(도시 없음)에 의해 감지된 핸드 세이크 정보를 기초로 지정되고 시스템 발생기(112)에 공급되는 경우, 랜덤-액세스 수직 시프트 레지스터(113a)에 대한 시작 어드레스는 실제 유효 화소 영역에 따라 결정된다. 화상 신호는 시작 어드레스에 대응하는 로우로부터 순차적으로 판독된다(도 40의 라인 113A에 대응함).
수직 시프트 레지스터(113b 또는 113c)는 각각의 로우의 판독 보다 특정 시간 빠른 각각의 로우(수직 시프트 레지스터(113b)는 일 프레임 간격으로 수직 시프트 레지스터(113c)와 교호(交互)함)을 선택하여, 포토다이오드를 초기 상태로 복귀시키도록 선택된 로우내의 포토다이오드에 저장된 불필요한 전하는 방전한다. 초기화 동작이 도 40의 라인(113B 및 113C)로 도시된다. 초기화 동작으로부터 판독 동작까지의 저장 기간은 각각의 로우 및 각각의 프레임(보간 주사내의 각각의 필드)에서 일정하다. 이는 화상 품질이 손상되는 것을 방지하는 핸드 세이크 보정이 수행되는 경우라도 각각의 로우에서의 감도를 일정하게 한다.
제10 실시예에서, 수직 시프트 레지스터(113b 또는 113c)는 랜덤 액세스 유형이 아니라고 가정한다, 그러므로, 수직 시프트 레지스터(113b 및 113c)는 모든 로우를 선택한다. 결과적으로, 전체 로우를 초기화하기 위하여 수직 시프트 레지스터(113b 및 113c)에 필요한 시간은 1 프레임 기간보다 길다.
도 40에 도시된 판독 동작 및 초기화 동작은 수평 블랭킹 기간내에서 수행된다. 도 41은 수평 블랭킹 기간을 설명하는데 도움이 되는 타이밍도이다.
수평 블랭킹 기간에서, 판독될 로우내의 각각의 화소에 대한 어드레스 레지스터(124: φADDR)(도 20 참조)가 턴 온된다. 다음으로, 리셋 트랜지스터(125: φRESET)이 턴 온되어, 감지 노드(126)에서의 전위를 특정 전위로 리셋한다. 그후, 판독 레지스터(122)가 턴 온되고, 감지 노드(126)에서의 전압을 포토다이오드(121)에서의 기생 용량내에 저장된 전하에 따라 변화하도록 한다. 감지 노드(126)에서의 신호 전압은 증폭 트랜지스터(123)를 통해 수직 신호 라인(127)을 판독한다.
반면에, 초기화될 로우의 각각의 화소의 판독 트랜지스터(122)는 판독될 로우의 판독 트랜지스터에 대한 것과 동일한 타이밍으로 턴 온된다. 이는 초기화될 로우내의 각각의 포토다이오드가 초기 상태가 되도록 한다.
특히, 도 40에 도시된 바와 같이, 판독 동작(선 113A에 대응)이 시간에 맞춰 초기화 동작(선 113B 및 113C에 대응)과 중복되는 기간이 있다. 도 41은 도 40의 선 113A, 113B 및 113C로 나타낸 각각의 기간에서 상기 동작들이 서로 중복되는 경우를 도시한다.
적절하게 초기화 동작을 위한 타이밍을 설정함으로써, 전자 셔터 동작은 각 로우의 저장 기간이 일정하게 되면서 수행될 수 있다. 또한, 플러커에 기인하는 화질의 열화는 저장 기간이 형광 램프의 플리커 기간에 대응하도록 함으로써 방지될 수 있다.
도 42는 도 40의 제1 예와 같이 제10 실시예의 동작의 제2 예에서의 수직 시프트 레지스터(113a 내지 113c)의 동작을 도식적으로 도시한다. 제2 예의 기본 동작은 도 40 및 41을 이용하여 설명된 제1 예와 동일하다. 제2 예의 특징적인 동작에 대해 설명한다.
도 40의 예에서는, 판독 수직 시프트 레지스터(113a)가 랜덤 액세스형이고, 판독 수직 시프트 레지스터(113b와 113c)는 랜덤 액세스형이 아닌 것으로 가정했다. 그러나, 도 42의 제2 예에서는, 수직 시프트 레지스터(113a)뿐만 아니라 수직 시프트 레지스터(113b 및 113c)도 랜덤 액세스형인 것으로 가정했다. 수직 시프트 레지스터(113b 및 113c) 모두가 랜덤 액세스형이므로, 핸드 세이크 정보에 기초하여 특정된 실제 유효 화소 영역(차단 영역)에 대응하는 로우들만이 초기화된다.
제2 예에서는, 또한, 초기화 동작에서 판독 동작으로의 저장 시간이 각 로우 및 각 프레임마다 동일하여, 핸드 세이크가 보정될 때에도 각 로우의 감도가 일정하게 되어, 화질의 열화가 방지된다.
도 43은 도 40의 제1 예와 같이 제10 실시예의 동작의 제3 예에서의 수직 시프트 레지스터(113a 내지 113c)의 동작을 도식적으로 도시한다. 제3 예의 기본 동작은 도 40 및 41을 이용하여 설명된 제1 예와 동일하다. 제3 예의 특징적인 동작에 대해 설명한다.
도 40의 예에서는, 판독 수직 시프트 레지스터(113a)가 랜덤 액세스형이고 초기화 수직 시프트 레지스터(113b 및 113c)는 랜덤 액세스형이 아닌 것으로 가정했다. 그러나, 제3 예에서는, 수직 시프트 레지스터(113a, 113b 및 113c) 모두를 랜던 액세스형이 아닌 것으로 가정한다.
판독 수직 시프트 레지스터(113a)가 랜덤 액세스형이 아니므로, 수직 시프트 레지스터(113a)는 모든 로우들을 액세스한다. 제3 예에서는, 수직 시프트 레지스터(113a)가 핸드 세이크 정보에 기초하여 특정된 실제 화소 영역(차단 영역)에 대응하는 로우들을 제외한 로우들, 즉 스크린 상에 실제 표시되지 않는 로우들에 대해 고속으로 동작된다. 실제 유효 화소 영역은 도 40에 도시된 것과 동일하다. 초기화 동작에서 판독 동작으로의 저장 시간은 각 로우 및 각 프레임마다 동일하여, 핸드 세이크가 보정될 때에도 각 로우의 감도가 일정하게 되어, 도 40의 예에서와 같이 화질의 열화를 방지한다.
도 44는 도 40의 제1 예와 같이 제10 실시예의 동작의 제4 예에서의 수직 시프트 레지스터(113a 내지 113c)의 동작을 도식적으로 도시한다. 제4 예의 기본 동작은 도 40 및 41을 이용하여 설명된 제1 예와 동일하다. 제4 예의 특징적인 동작에 대해 설명한다.
도 43의 제3 예와 마찬가지로, 제4 예에서는, 수직 시프트 레지스터(113a, 113b 및 113c) 모두가 랜덤 액세스형이 아닌 것으로 가정한다. 도 43의 제3 예에서는, 수직 시프트 레지스터(113a)만이 핸드 세이크 정보에 기초하여 특정된 실제 유효 화소 영역에 대응하는 로우들을 제외한 로우들(스크린 상에 실제 표시되지 않는 로우들)에 대해 고속으로 동작된다. 그러나, 제4 예에서는, 수직 시프트 레지스터(113a) 뿐만 아니라 수직 시프트 레지스터(113b 및 113c)도 실제 유효 화소 영역에 대응하는 로우들을 제외한 로우들에 대해 고속으로 동작된다.
제4 예에서는, 또한, 초기화 동작에서 판독 동작으로의 저장 시간이 각 로우 및 각 프레임마다 동일하여, 핸드 세이크가 보정된 경우에도 각 로우의 감도가 일정하게 되어, 도 40, 42 및 43의 예에서와 같이 화질의 열화를 방지한다.
도 40 내지 44에 도시된 예들에 따르면, 카메라 시스템에서 사용되는 마스터 클럭 C1(또는 시스템에서 처리하는 신호의 데이터 속도 D1)이 마스터 클럭 C2(또는 시스템에서 판독하는 신호의 데이터 속도 D2)와 동일하게 될 수 있다. 이는 시스템의 내부 클럭과 외부 클럭 간에 발생되는 간섭에 기인하는 노이즈를 방지한다.
도 40 내지 44에 도시된 예들이 하나의 판독 시프트 레지스터와 2개의 전자 셔터 시프트 레지스터를 사용했지만, 2개의 판독 시프트 레지스터와 2개의 전자 셔터 시프트 레지스터가 사용된 경우에도 고속으로 시프트 레지스터를 동작할 수 있다. 2개의 시프트 레지스터는 매 프레임 또는 필드마다 선택적으로 동작된다.
도 45는 제10 실시예의 제1 내지 제4 예 중 어느 것에도 적용할 수 있는 수평 방향에서의 판독 동작을 도시한다.
상술한 바와 같이, 각 화소에 의해 광전 변환된 화상 신호는 수평 블랭킹 기간 동안 수직 신호선 상에 판독된다. 수직 신호선 상에 판독된 신호는 도 10의 라인 메모리(116)에 일시적으로 저장되고 나서, 수평 시프트 레지스터(117)에 의해 출력 회로(118)로 순차 판독된다.
실제 유효 영역(차단 영역)이 핸드 세이크 정보에 기초하여 특정된 때, 랜덤 액세스 수평 시프트 레지스터(117)를 위한 시작 어드레스가 실제 유효 영역에 따라 결정된다. 시작 어드레스에 대응하는 컬럼을 시작 어드레스로서 이용하여, 각 화상 신호가 라인 메모리(116)로부터 순차 판독된다. 도 45의 예에서는, 컬럼 Xa의 화상 신호가 n번째 프레임의 각 수평 유효 기간 동안 순차 판독된다. 다음의 (n+1)번째 프레임에서는, 컬럼 Xc의 화상 신호가 각 수평 유효 기간 동안 순차 판독된다. 이와 같이, 실제 유효 화소 영역에 대응하는 컬럼의 화상 신호만이 핸드 세이크 정보에 따라 각 프레임에서의 수평 시프트 레지스터(117)의 시작 어드레스를 변화시킴으로써 선택적으로 판독될 수 있다.
상술한 바와 같이, 제10 실시예에서는, 화상 신호가 핸드 세이크 정보에 기초하여 특정된 실제 유효 화소 영역 내에 포함된 화소들만으로부터 선택적으로 판독된다. 이는, CCD 화상 센서와 다른 CMOS 화상 센서가 임의의 로우 및 컬럼을 랜덤 액세스에 의해 특정하도록 할 수 있기 때문이다.
CCD 화상 센서에서는, 그의 동작 원리 때문에 랜덤 액세스가 행해질 수 없고, 따라서 모든 화소들은 판독 동작에서 액세스되야만 한다. 그 결과, 핸드 세이크가 보정된 때에도, 스크린 상에 표시하는 실제 유효 화소 영역 내의 화소들을 제외한 수직 방향에서의 화소들 내에 저장된 전하가 방전된다. 수평 방향에서는, 모든 화소가 판독된다. 그 후, 실제 유효 영역 내의 화상 신호만이 추출된다.
따라서, 핸드 세이크가 CCD 화상 센서를 이용하여 보정된 때, 수평 방향에서의 실제 유효 화소들의 수가 일정하게 된 경우, 핸드 세이크가 보정되지 않은 경우보다 판독 속도가 높아야만 한다. 수평 방향에서의 유효 화소 수는 판독 속도가 일정하게 된 경우 핸드 세이크가 보정되지 않은 때보다 적어야만 한다.
이에 반해, 제10 실시예에서는, 화상 신호가 CMOS 화상 센서의 랜덤 액세스 기능을 이용하여, 실제 유효 화소 영역 내에 포함된 화소만으로부터 선택적으로 판독된다.
따라서, 핸드 세이크가 CCD 화상 센서를 이용하여 보정된 경우와 비교할 때,수평 방향에서의 실제 유효 화소 수가 일정할 때 판독 속도는 낮아지고, 또는 판독 속도가 일정하게 된 때 수평 방향에서의 실제 유효 화소 수는 증가될 수 있다(수평 방향에서의 해상도가 증가될 수 있다). 즉, 제10 실시예에 따르면, 핸드 세이크가 보정되지 않은 때의 데이터 속도와 동일한 데이터 속도로 화상 신호가 판독될 수 있다.
도 46은 도 19의 CMOS 화상 센서를 이용하는 카메라 시스템의 주요부의 구성을 도시한 블럭도이다.
카메라 시스템은, 예를 들면 3판형이다. 렌즈 시스템을 통과하는 광은 프리즘에 의해 RGB로 색 분리된다. 색 분리된 광은 화상 센서(301)의 이미징부(111)(도 19의 CMOS 화상 센서의 것과 동일한 구성을 가짐)에 의해 광전 변환된다. 화상 센서(301)의 구성 및 동작은 상술한 바와 같다.
핸드 세이크(촬상시의 저주파(약 5 Hz)에서의 셰이크)는 핸드 세이크 검출기(302)에 의해 감지된다. 예를 들면, 각속도 센서가 핸드 세이크 검출기(302)에서 사용되는 핸드 세이크 센서로서 사용된다. 각속도 센서는 수직 및 수평 방향으로 배치되어 핸드 세이크를 감지한다. 핸드 세이크 검출기(302)로부터의 핸드 세이크 정보는 영역 특정부(303)로 보내진다. 영역 특정부(303)는 핸드 세이크 검출기(302)에 의해 검출된 핸드 세이크 량에 따라 각 프레임마다의 화상 센서(301) 내의 이미징부의 특정 영역(실제 유효 화소 영역)을 특정한다. 구체적으로, 예를 들면, 시작 어드레스(컬럼 Xa, 로우 Ya)가 각각의 수직 및 수평 방향에서의 어드레스 정보로서 도 19의 시스템 발생기(112)에 제공된다. 이는 화상 정보가 이미징부(111)의 특정 영역에서만 판독되게 한다.
화상 센서(301)로부터 판독된 화상 정보는 DSP 등으로 이루어진 프로세서(304)에 입력된다. 프로세서(304)에서는, 화상 센서(301)의 출력 회로(118)(도 19 참조, CDS 회로, AGC 회로, A/D 변환 회로 등으로 이루어짐)로부터의 신호를 수신하여, 각종의 신호 처리(AE(자동 노광) 처리, AF(자동 포커스) 처리, AWB(자동 화이트 밸런스) 처리, 색 신호 처리) 등이 행해진다. 또한, 이 프로세서(304)에서는, 표시부(305)(표시용 모니터 등)에 대한 인터페이스 제어나, 기록부(306)(기록 매체는 EEPROM, MD,DVD, HDD 등)에 대한 인터페이스 제어 등도 행해진다. 또한, 이 프로세서(304)로부터는 화상 센서(301)에 대하여 제어 신호 등의 송출도 행해진다.
상술한 바와 같이, 본 실시예에서는 CMOS 화상 센서의 랜덤 액세스 기능을 이용하여, 유효 화소 영역에 포함되는 화소로부터만 화소 신호를 판독함으로써, 핸드 세이크의 보정을 행하지 않는 경우의 데이터 속도와 같은 데이터 속도로 판독을 행할 수 있게 된다. 따라서, 도 46에 도시된 카메라 시스템에서는, 단일의 마스터 클럭으로만 시스템의 구축이 가능하고, 시스템의 간단화와 저 소비 전력화를 도모할 수 있다. 구체적으로는, 화상 센서(301)로부터 프로세서(304)로 화상 신호를 추출할 때의 데이터 속도(도 19의 라인 메모리(116)로부터 화상 신호를 판독할 때의 데이터 속도에 대응), 프로세서(304)에서 신호 처리를 행할 때의 데이터 속도, 기록부(306)에 화상 신호를 기록할 때의 데이터 속도를, 모두 다 데이터 속도 M1(예를 들면, 13.5 MHz)로 할 수 있다.
또한, 도 46에 도시된 예에서는, 화상 센서(301)와 프로세서(304)를 별도 IC 칩으로 구성하고 있지만, 화상 센서(301)와 프로세서(304)를 동일한 IC 칩 내에 집적화하도록 해도 된다.
본 실시예는, 인터레이스 동작을 행하는 NTSC/PAL 방식이나 DV 방식에도, 차세대 TV라 불리는 프로그래시브 동작의 ATV에도 적용할 수 있다.
제11 실시예
이후, 본 발명의 제11 실시예에 대해 설명한다.
CMOS 화상 센서 내의 센서 블럭의 기본 구성은 도 19의 것과 동일하다. 센서 블럭 내의 이미징부를 구성하는 단위 셀 및 그 외의 구성은 도 20의 것과 동일하다. 도 19에 도시된 이미징부에 대응하는 이미징 영역의 구성은 도 39에 도시된 것과 동일하다. 이들의 상세한 설명이 제10 실시예에서 이루어졌으므로, 그에 대한 설명은 생략한다.
제11 실시예에서는, 화상 신호가 도 39에 도시된 이미징 영역의 적어도 유효 화소 영역 내에 포함되는 모든 화소들로부터 판독된다. 통상, 화상 신호는 이미징 영역 내에 포함되는 (N×M) 화소 모두로부터 판독된다. 판독은 핸드 세이크 보정없이 판독 속도 M1(예를 들면, 13.5 MHz)보다 높은 속도 M2(예를 들면, 18.0 MHz)로 하나의 프레임 기간 내에 행해진다. 판독된 모든 화소들의 화상 정보가 버퍼 메모리 내에 저장된다.
그 후, 실제 유효 화소 영역(도 39에 도시된 컬럼 Xa 내지 Xb 및 로우 Ya 내지 Yb 범위의 영역)이 핸드 세이크 센서 및 그 외의 것에 의해 얻어진 핸드 세이크정보에 기초하여 특정된다. 그리고, 특정 영역에 대응하는 버퍼 메모리의 어드레스 내에 저장된 화상 신호가 판독된다. 이는 핸드 세이크 정보에 대응하는 실제 유효 화소 영역만이 스크린 상에 표시되게 한다.
도 47은 제11 실시예의 동작의 제1 예에서의 수직 시프트 레지스터(113a 내지 113c)의 동작을 도식적으로 도시한다.
도 47에서, 횡축은 시간축이고 종축은 수직 방향에서의 화소 위치를 나타낸다. 즉, 도 47은 수직 방향에서의 화소(수직 방향에서의 로우들)가 시간 경광에 따라 선택되는 것을 도시한다. 각각의 수직 시프트 레지스터(113a, 113b 및 113c)의 동작은 도 47의 라인 113A, 113B 및 113C에 각각 대응한다. 참조 기호 VD는 수직 동기 신호를 나타낸다. 하나의 프레임(순차 주사에서) 또는 하나의 필드(인터레이스 주사에서)는 수직 블랭킹 기간 및 수직 유효 기간으로 이루어진다. 도 47은 2개의 프레임(또는 2개의 필드)에서만의 동작을 도시한다. 또한, 제11 실시예에서는, 주로 순차 주사에 기초하여 설명한다.
제11 실시예에서는, 화상 신호가 판독 속도 M2(예를 들면, 18.0 MHz)로 이미징 영역 내에 포함된 (N×M) 화소 모두로부터 판독된다. 또한, 수직 시프트 레지스터(113b 또는 113c)는 각 로우의 판독보다 이른 특정 시간에서 각 로우를 선택하여(수직 시프트 레지스터(113b)는 매 프레임마다 수직 시프트 레지스터(113c)와 교대됨), 선택된 로우의 포토다이오드 내에 저장된 불필요한 전하를 방전시켜 포토 다이오드를 초기 상태로 복귀시킨다.
초기화 동작은 도 47의 라인 113B 및 113C로 나타낸다. 초기화 동작으로부터 판독 동작으로의 저장 기간은 각 로우 및 각 프레임(인터레이스 주사에서는 각 필드)에서 일정하다. 이는 핸드 세이크 보정이 행해진 때에도 각 로우의 감도가 일정하게 되어, 화질의 열화를 방지한다.
초기화 동작을 위한 타이밍을 적절하게 설정함으로써, 각 로우의 저장 기간이 동일하게 되면서 전자 셔터 동작이 수행될 수 있다. 또한, 플리커로 인한 화질의 열화는 저장 기간이 형광 램프의 플리커 기간에 대응하도록 함으로써 방지될 수 있다.
판독 동작 및 초기화 동작은 수평 블랭킹 기간 중에 수행된다. 이들 동작은 제10 실시예에서 설명된 도 40의 동작과 기본적으로 동일하므로 그에 대한 설명은 생략한다.
수평 블랭킹 기간 중에 수직 신호선 상으로 판독되는 각각의 화상 신호(제1 컬럼로부터 제M 컬럼까지의 화상 신호)의 한 라인은 도 19의 라인 메모리(116) 내에 일시적으로 저장된다. 그 후, 신호가 수평 시프트 레지스터(117)에 의해 수평 유효 기간 중에 출력 회로(118)로 순차 판독된다. 출력 회로(118)는 신호를 버퍼 메모리에 저장한다.
도 48은 제11 실시예의 센서를 이용하는 카메라 시스템의 제1 예의 주요부의 구성을 도시한 블럭도이다.
카메라 시스템은, 예를 들면 3판형이다. 렌즈 시스템을 통과한 광은 프리즘에 의해 RGB로 색 분리된다. 색 분리된 광은 화상 센서(311)(도 19의 CMOS 화상 센서의 것과 동일한 구성을 가짐)의 이미징부(111)에 의해 광전 변환된다. 화상센서(311)의 구성 및 동작을 상술했다.
화상 센서(311)의 출력 회로(118)(도 19에 도시된 바와 같이 CDS 회로, AGC 회로, A/D 변환 회로 등으로 구성된 출력 회로(118)는 이미징부의 모든 영역(모든 화소) 내의 화상 정보가 저장되는 메모리부(버퍼 메모리)(312)로 보내진다. 화상 신호가 핸드 세이크 보정없이 데이터 속도 M1보다 높은 데이터 속도 M2로 화상 센서(311)로부터 메모리부(312)로 기록되는 데이터 속도는 화상 신호가 도 19의 라인 메모리로부터 판독되는 데이터 속도에 대응한다.
핸드 세이크는 핸드 세이크 검출기에 의해 감지된다. 예를 들면, 각속도 센서가 핸드 세이크 검출기(313)에서 사용되는 핸드 세이크 센서로서 사용된다. 각속도 센서는 수직 및 수평 방향으로 배치되어 핸드 세이크를 감지한다.
핸드 세이크 검출기(313)로부터의 핸드 세이크 정보는 영역 특정부(314)로 보내진다. 영역 특정부(314)는 핸드 세이크 검출기(313)에 의해 검출된 핸드 세이크 량에 따라 실제 유효 화소 영역을 특정하고, 결정된 실제 유효 화소 영역에 대응하는 메모리부(312) 내의 저장 영역을 특정한다.
특히, 메모리부(312)에 저장된 모든 화소들로부터의 화상 신호들 중, 실제 유효 화소 영역에 포함되는 각 화소들로부터의 화상 신호들만이, 영역 특정부(314)로부터의 정보에 기초하여 각 프레임에 대하여 선택적으로 판독된다. 이는, 핸드 세이크 정보에 따른 유효 화소 영역만을 화면 상에 표시되도록 한다.
메모리부(312)로부터 판독된 화상 정보는 DSP 등으로 구성되는 프로세서(315)에 입력된다. 메모리부(312)가 판독되는 데이터 속도는 M1 또는 M2일 수 있다. 프로세서(315)는 메모리부(312)로부터 신호를 수신하여, (AE(autoexposure ; 자동 노광) 처리, AF(autofocus ; 자동 초점) 처리, AWB(autowhitebalance ; 자동 백 밸런스) 처리, 및 컬러 신호 처리를 포함한) 다양한 신호 처리를 수행한다. 또한, 이 프로세서(315)는 표시부(316, 디스플레이 모니터 등)와의 인터페이스 뿐만 아니라 기록부(317, EEPROM, MD, DVD, 또는 HDD와 같은 기록 매체)와의 인터페이스를 제어한다. 프로세서(315)는 제어 신호 및 다른 신호들을 화상 센서(311)로 송신한다. 프로세서(315)가 신호 처리를 수행하는 데이터 속도는 M1이고, 기록부(317)가 기록 매체에 화상 신호를 기록하는 데이터 속도도 또한 M1이다.
상술한 바와 같이, 제11 실시예에 있어서, 이미징부로부터 판독되는 화상 신호들은 메모리부에 일시적으로 저장된다. 동시에, 실제 유효 이미징 영역이 핸드 세이크 정보에 따라 결정된다. 결정된 실제 유효 화소 영역에 대한 화상 정보만이 메모리부로부터 선택적으로 판독된다. 상술한 바와 같이, 화상 정보가 판독된 후에 핸드 세이크가 CMOS 화상 센서의 라인 판독에 의해 보정되는 경우, 이러한 특징들 중 하나는 핸드 세이크가 CCD 화상 센서보다 높은 속도로 보정될 수 있다는 것이다.
특히, CMOS 화상 센서가 라인 판독형이므로, 한 프레임의 나머지 반에서 판독되는 로우는 피사체(subject)의 움직임 정보를 포함한다. 그러므로, 예컨대, 한 프레임에 대한 화면이 8 × 8 부분, 즉 64 분할로 분할되고, 움직임 벡터가 감지되는 경우, 나머지 반은 움직임 벡터들을 포함할 수 있다. 따라서, CMOS 화상 세서로는, 제1 프레임 (또는 필드)의 화상 처리는 제2 프레임 (또는 필드)의 판독 동안 수행될 수 있고, 핸드 세이크가 보정된 화상은 제3 프레임 (또는 필드)로서 표시될 수 있다. 이와 달리, CCD 화상 센서는 라인 판독형이 아니므로, 화상 정보가 제1 및 제2 화면에서 판독되는 경우에만 움직임 벡터들이 감지될 수 있다. 결과적으로, 제1 및 제2 화면의 화상 처리는 제3 프레임 (또는 필드)으로 수행되고, 핸드 세이크가 보정된 화상은 제3 프레임 (또는 필드)에 표시된다.
이 때문에, 화상 정보가 판독된 후에 핸드 세이크가 CMOS 화상 센서의 라인 판독에 의해 보정되는 경우, 이러한 특징들 중 하나는 핸드 세이크가 CCD 화상 센서보다 높은 속도로 보정될 수 있다는 것이다.
도 49는 제11 실시예의 센서를 사용한 카메라 시스템의 제2 예의 주요부의 구성을 도시하는 블럭도이다.
제2 예에 있어서, 핸드 세이크 검출기(323)는 각속도 센서 및 그와 유사한 장치 대신에 움직임 감지 LSI로 구성된다. 핸드 세이크는 움직임 감지 LSI에 의해 감지된다.
화상 센서(311)로부터의 화상 신호는 메모리부(312) 뿐만 아니라 핸드 세이크 감지부(323)를 구성하는 움직임 감지 LSI에도 입력된다. BPF(band pass filter ; 밴드 패스 필터, 341)는 움직임 감지 LSI(323)에 입력된 화상 신호로부터 움직 벡터들을 감지하기 위한 필수 주파수 성분들을 추출한다. BPF(341)의 출력은 대표점 메모리(342) 및 상관 산출부(343) 모두에 입력된다. 상관 산출부(343)의 출력은 움직임 벡터 검출기(344)에 입력된다. 움직임 벡터들은 대표점 매칭법에 의해감지된다. 이러한 점으로부터의 기본 동작은 도 48에 도시된 바와 동일하다.
제2 예에 있어서, 화상 신호가 화상 센서(311)로부터 메모리부(312)에 기록되는 데이터 속도, 및 메모리 감지 LSI(323)의 데이터 속도는 M2이다. 프로세서(315)가 신호 처리를 수행하는 데이터 속도, 및 기록부(317)가 화상 신호를 기록 매체에 기록하는 데이터 속도는 M1이다.
상술한 바와 같이, 제11 실시예에 있어서, 화상 정보가 영역 특정부에 의해 결정된 영역보다 더 큰 영역으로부터 미리 판독되었으므로, 핸드 세이크 정보 등은 판독 정보를 사용하여 획득될 수 있는데, 이는 각속도 센서와 같은 핸드 세이크 센서가 사용되지 않는 경우에도 핸드 세이크가 효과적으로 보정될 수 있게 한다.
도 50은 상술한 이미징부, 그 주변 회로들, 처리 블럭 등이 단일 칩에 집적된 경우를 도시한다.
이미징부(351), 시스템 발생기(352), (실제로 하나의 판독 레지스터와 2개의 초기화 레지스터로 구성된) 수직 시프트 레지스터(353), 펄스 선택기(354), 타이밍 발생기(355), 라인 메모리(356) (또는 노이즈 소거기, 및 컬럼 A/D 회로), 수평 시프트 레지스터(357) 등의 기본적인 기능들은 도 19에 도시된 제5 실시예의 센서의 기능과 거의 동일하다. 프로세서(361)는 DSP 등으로 구성된다. 그 기본적인 기능은 상술한 프로세서와 거의 동일하다. 이 예에서, 프로세서(361)에는 핸드 세이크 감지 기능이 더 제공된다.
본 예에서, 라인 메모리(356)로부터 출력된 화상 신호는 디지털 신호로서 버퍼(362)를 통하여 프로세서(361) 및 메모리(363)에 입력된다. 프로세서(361)는 화상 신호들의 여러 프레임에 기초하여 산출하고, 그 산출 결과에 기초하여 핸드 세이크의 양 (수직 및 수평 방향의 핸드 세이크의 양)을 결정하며, 결정된 핸드 세이크의 양에 기초하여 메모리(263)의 특정한 저장 영역을 결정한다. 모든 화소에 대한 화상 정보는 이 메모리에 저장된다. 프로세서(361)가 저장 영역을 특정한 경우, 실제로 화면에 표시되는 실제 유효 화소 영역에 대한 화상 정보는 버퍼(364)를 통해 외부로 출력된다.
본 예에서, 버퍼(362)로부터 출력된 화상 신호의 데이터 속도 및 프로세서(361)가 신호 처리를 수행하는 데이터 속도는 M2이다. 메모리(363)로부터 버퍼(364)를 통해 외부 세계로 출력되는 신호의 데이터 속도는 M1이다.
제10 및 제11 실시예의 화상 정보 획득 장치는, 로우 및 컬럼의 방향으로 2차원적으로 배열되고, 입사광의 양에 따라 전하를 생성하는 광전 변환부들과, 로우의 방향으로 배열된 유닛 셀들에 대응하도록 제공되고 각 광전 변환부에 축적된 신호 전하에 대응하는 전기 신호가 판독되는 수직 신호 라인들을 갖는 유닛 셀들을 포함하는 이미징부, 촬상 시에 핸드 세이크 정보를 획득하기 위한 핸드 세이크 정보 획득부, 핸드 세이크 획득부에 의해 획득된 핸드 세이크 정보에 기초하여 이미징부 중 특정 영역을 지정하기 위한 영역 특정부, 및 수직 신호 라인에서 특정 영역 수단에 의해 특정된 영역에 포함되는 각 유닛 셀로부터 전기 신호를 선택적으로 판독하기 위한 판독 제어부를 포함하는 것을 특징으로 한다.
CMOS 화상 센서가 랜덤 액세스할 수 있으므로, 화상 신호는 임의의 로우 및 컬럼로부터 판독될 수 있다. 제10 및 제11 실시예에 있어서, 이미징부의 특정 영역은 핸드 세이크 정보에 기초하고 CMOS 화상 센서의 특성을 이용하여 특정된다. 화상 신호는 이 특정된 영역으로부터 선택적으로 판독된다. 따라서, 화상 신호가 이미징부의 모든 영역으로부터 판독되는 경우와 비교할 때, 판독율은 낮아질 수 있어서, 한 프레임 또는 한 필드 기간이 일정하게 제공된다. 결과적으로, CMOS 화상 센서를 사용하여 핸드 세이크를 효과적으로 보정하는 것이 가능하다.
제10 및 제11 실시예는, 로우 및 컬럼 방향으로 2차원적으로 배열되고, 입사광의 양에 따라 전하를 생성하는 광전 변환부들, 및 로우 방향으로 배열된 유닛 셀들에 대응하도록 제공되며 각 광전 변화부에 축적된 신호 전하에 대응하는 전기 신호가 판독되는 수직 신호 라인들을 갖는 유닛 셀들을 포함하는 이미징부, 수직 신호 라인에서 이미징부의 각 유닛 셀들로부터 전기 신호를 판독하기 위한 판독 제어부, 판독 제어부에 의해 판독된 전기 신호에 대응하는 신호 정보를 저장하기 위한 저장부, 촬상 시 핸드 세이크 정보를 획득하기 위한 핸드 세이크 정보 획득부, 및 핸드 세이크 정보 획득부에 의해 획득된 핸드 세이크 정보에 기초하여 이미징부의 특정 영역을 결정하고, 저장부에 저장된 신호 정보로부터 특정된 영역에 포함되는 각 유닛 셀로부터 획득된 신호 정보를 선택적으로 판독하기 위한 영역 특정부를 포함하는 것을 특징으로 한다.
제10 및 제11 실시예에 있어서, 화상 정보가 영역 특정부에 의해 특정된 영역보다 큰 영역으로부터 미리 판독되었고, 특정 영역은 핸드 세이크 정보에 기초하여 특정된다. 특정 영역보다 큰 영역으로부터 미리 화상 정보를 판독함으로써, 다양한 처리 (예를 들면, 핸드 세이크 정보 획득)가 판독된 화상 정보를 이용하여 수행될 수 있다. 따라서, 본 발명에 있어서, 핸드 세이크는 CMOS 화상 센서를 사용하여 효과적으로 보정될 수 있다.
본 발명은 상기 실시예들에 국한되지 않고, 본 발명의 사상 및 필수적인 특성에서 벗어나지 않으면서 다른 방법들로 실시되고 구현될 수 있다. 예를 들면, 도 15에 도시된 제5 실시예의 유닛 셀은 제5 이후의 실시예들에도 적용될 수 있다. 본 발명은 인터페이스 동작을 수행하는 NTSC/PAL 시스템 및 DV 시스템 뿐만 아니라 진보적인 동작을 수행하여 차세대 TV로서 알려진 ATV에도 적용될 수 있다.
본 발명의 고체 이미징 장치는, 화소마다 화소 신호를 판독할 수 있는 판독 회로를 포함하는 CMOS 고체 이미징 장치 뿐만 아니라 수평 신호 라인에 기초하여 판독할 수 있는 CCD(charge-coupled device ; 전하 결합 소자) 고체 이미징 장치에도 적용될 수 있다.
상술한 실시예들은 상술한 유형의 고체 이미징 장치에 국한되지 않으며, 이미징부가 또 다른 회로부에 스택되는 스택형 고체 이미징 장치에 적용될 수 있다.
본 발명에 따르면, 여러 가지 전자 셔터 동작이 수행될 때 판독 수직 시프트 레지스터 및 전자 셔터 시스트 레지스터에 대한 부하가 변동되는 것을 방지하여, 표시 화면에 나타나는 측방향 스트라이프 잡음을 억제하고, S/N 비가 높은 선명한 화상을 제공하는 고체 이미징 장치가 제공된다.
대안으로써, 매 필드 마다 2개의 전자 셔터 시프트 레지스터를 사용하여, 신호 전하 축적 시간이 필드 단위로 제어되는 다양한 전자 셔터 동작 (연속적인 전자셔터 동작)을 구현할 수 있다. 여러 가지 전자 셔터 동작이 수행될 수 있으면서도 모든 화소 로우에 대하여 신호 축적 시간 사이의 차이가 없으므로, 표시 화면에 나타나는 측방향 스트라이프 잡음을 억제하고, S/N 비가 높은 선명한 화상을 제공한다.
본 발명에 따르면, 화상 신호를 출력하기 위한 이미징 영역보다 더 큰 영역을 갖는 수광 표면을 구비한 이미징부, 이미징부 내의 화소 로우들을 구동하기 위한 수직 레지스터 회로, 이미징부 내의 화소 컬럼들을 구동하기 위한 수평 레지스터 회로, 및 상기 수직 레지스터 회로에 신호 전하 시간 제어 신호를 제공하기 위한 타이밍 발생기를 포함하며, 수직 레지스터 회로는 수평 블랭킹 기간 동안 3개 이상의 화소 로우를 동시에 선택할 수 있다.
상술한 실시예들에 있어서, 수평 블랭킹 기간 동안 3개 이상의 화소 로우들을 선택하기 위한 3개의 수직 시프트 레지스터가 존재한다. 그러나, 이러한 3개의 수직 시프트 레지스터를 반드시 구비할 필요는 없다. 만일 펄스 선택기가 멀티플렉서 기능을 포함하다면 즉, 복수의 구동 신호를 출력할 수 있고 복수의 구동 신호를 시프트할 수 있다면, 본 발명은 하나의 수직 시프트 레지스터 및 펄스 선택기를 사용하여 구현될 수 있다.
본 발명에 따르면, 2개의 전자 셔터 수직 시프트 레지스터에 대응하는 2개의 더미 화소 컬럼이 제공된다. 따라서, 3개의 화소 컬럼이 항상 판독 수직 시프트 레지스터 및 2개의 전자 셔터 수직 시프트 레지스터에 의해 구동된다. 수직 시프트 레지스터의 부하가 동일하므로, 선택 부하가 큰지 작은 지의 여부에 기인한 판독 레벨 시 변동으로 유발되는 표시 화면 상의 측방향 스트라이프의 발생을 방지한다.
포토다이오드에 인접한 판독 게이트들을 제외한 주변 배선들에 인가된 전압이, 신호 판독 동작 시 판독 펄스 신호의 활성 기간, 및 전자 셔터 동작 시 판독 펄스 신호의 활성 기간 동안 동일하게 되고, 배선들과의 정전 용량 접속을 통해 포토다이오드들로부터의 초과 전하의 판독이 억제되어, 블랙 감쇠(black collapse)없이 재생된 화상을 제공한다.
축적된 전하가 이미징 영역에서 유닛 셀의 2개의 화소의 광전 변환 소자들로부터 유닛 당 2 화소(2 화소/유닛)로 판독될 때, 판독을 제어하기 위한 배선들에 인접하고 광전 변환 소자들의 부근에 위치한 다른 배선들의 전압은 각 화소를 판독할 때 기본적으로 동일하게 되는데, 이는 신호 전하가 2개의 화소 각각의 광전 변환 소자로부터 판독될 때 다른 배선들의 전압에 대한 효과를 거의 동일하게 만든다. 결과적으로, 표시 화면 상에서의 측방향 스트라이프의 발생이 방지된다.
각 광전 변환부는 판독 동작 전에 초기화되므로, 각 로우에 대하여 초기화 동작에서 판독 동작까지의 시간을 동일하게 한다. 결과적으로, 각 광전 변환부에서의 신호 전하의 축적 시간은 다른 필드 (짝수 필드 및 홀수 필드) 사이 및 다른 로우 (짝수 로우 및 홀수 로우)에서 동일하여, 축적 기간의 비균일성으로 인해 화질이 저하되는 것을 방지한다.
각 광전 변환부는 판독 동작 전에 초기화되므로, 초기화 동작에서 판독 동작까지의 시간을 주변 광의 플리커 기간에 대응하게 한다. 결과적으로, 각 축적 기간에 대한 플리커의 효과를 동일하게 하는데, 이는 수직 주사 기간 (한 프레임 또는 한 필드 기간)와 프리커 기간이 다른 것으로 인해 화질이 저하되는 것을 방지한다.
입사광의 양 중 휘도의 변동이, 제1 전기 신호의 판독 시간보다 이후의 특정 시간에 광전 변환부로부터 판독된 제1 전기 신호 및 제2 전기 신호에 기초하여 로우의 방향으로 제공되는 광전 변환부로의 입사광의 양 중 휘도의 변동에 대한 이득 보정 계수를 산출하고, 멀티플라이어와 같은 산술 연산 회로에 의해 산출된 이득 보정 계수에 기초하여 제2 전기 신호를 보정함으로써 억제될 수 있다.
이미징 영역의 일부가 핸드 세이크 정보에 기초하여 특정되고, 그 신호는 이미징 영역의 특정된 영역으로부터만 판독된다. 그러므로, 프레임 (또는 필드) 기간이 일정한 경우 신호가 전 이미징 영역으로부터 판독될 때보다 판독율이 낮아질 수 있다. 결과적으로, 고체 이미징 장치를 사용하여 핸드 세이크를 효과적으로 보정하는 것이 가능하다.
화상 정보는 영역 특정부에 의해 특정된 영역보다 큰 영역으로부터 미리 판독되고, 특정 영역은 핸드 세이크 정보에 기초하여 특정된다. 특정 영역보다 더 큰 영역으로부터 미리 화상 정보를 판독함으로써, 판독 화상 정보를 사용하여 다양한 처리 (예를 들면, 핸드 세이크 정보 획득)가 수행될 수 있다. 따라서, 본 고체 이미징 장치를 사용하여 핸드 세이크가 효과적으로 보정될 수 있다.

Claims (14)

  1. 고체 이미징 장치에 있어서,
    반도체 기판 상에 2차원적으로 배열되어 화소 로우들(pixel rows)을 형성하는 단위 셀들을 포함하는 이미징 영역 - 상기 단위 셀들 각각은 화소 상의 입사광을 광전 변환하고 전하를 저장하기 위한 광전 변환 소자, 및 상기 저장된 전하를 감지 노드에 판독하는 판독부로 구성됨 -;
    상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어, 대응하는 화소 로우들 내의 단위 셀들의 상기 판독부들을 구동하기 위한 판독 구동 신호를 전송하는 판독 라인들;
    상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어, 대응하는 화소 로우들 내의 단위 셀들의 수직 선택 소자들을 구동하는 로우 선택 구동 신호를 전송하는 수직 선택 라인들;
    상기 판독 구동 신호를 상기 판독 라인들에 선택적으로 공급하여 상기 판독부들을 구동하고, 상기 로우 선택 구동 신호를 상기 수직 선택 라인들에 선택적으로 공급하여 상기 수직 선택 소자들을 구동하는 수직 구동 회로;
    상기 이미징 영역 내의 각각의 화소 로우 내의 상기 판독부들이 원하는 신호 저장 타이밍과 신호 판독 타이밍에서 이 순서대로 구동되도록 상기 수직 구동 회로를 제어하는 로우 선택 회로 - 상기 로우 선택 회로는 상기 수직 구동 회로가 상기 신호 판독 타이밍에서 각각의 화소 로우 내의 상기 판독부들을 구동하도록 야기하는 제1 로우 선택기, 및 상기 수직 구동 회로가 상기 신호 저장 타이밍에서 각각의 화소 로우 내의 상기 판독부들을 구동하도록 야기하는 적어도 두개의 제2 로우 선택기들을 포함함 -; 및
    상기 이미징 영역 내의 화소 컬럼들 각각에 대응하도록 배치되어, 상기 수직 구동 회로에 의해 순차 구동된 상기 화소 로우들 내의 각각의 단위 셀로부터 출력된 신호를 수직 방향으로 전송하는 수직 신호 라인들
    을 포함하는 고체 이미징 장치.
  2. 제1항에 있어서,
    상기 이미징 영역은 신호들을 판독하기 위해 상기 화소 로우들 이외에 적어도 세개의 더미 화소 로우들을 포함하고;
    상기 제1 로우 선택기는 상기 수직 구동 회로가 상기 더미 화소 로우들 중 하나를 구동하도록 야기하고;
    상기 적어도 두개의 제2 로우 선택기들은 제각기 상기 수직 구동 회로가 나머지 적어도 두개의 상기 더미 화소 로우들을 각각 구동하도록 야기하는 고체 이미징 장치.
  3. 제1항에 있어서,
    상기 로우 선택 회로는 일 필드 간격으로 일 필드 기간 내의 신호 저장 타이밍을 변화시키는 고체 이미징 장치.
  4. 제3항에 있어서,
    상기 적어도 두개의 제2 로우 선택기들은 상기 수직 구동 회로가 상기 신호 판독 타이밍과 상대적으로 다르게 정해진 상기 신호 저장 타이밍에서 상기 판독부들을 구동하도록 야기하고, 상기 적어도 두개의 제2 로우 선택기들에 의한 상기 수직 구동 회로의 제어 동작은 일 필드 간격으로 전환되는 고체 이미징 장치.
  5. 제1항에 있어서,
    상기 제1 로우 선택기는 상기 단위 셀들로부터 신호가 판독되는 시작 시간을 제어하는 판독 수직 시프트 레지스터를 포함하고;
    상기 적어도 두개의 제2 로우 선택기들은 제1 필드 기간 내에 상기 단위 셀들 내의 신호 저장 시작 시간을 제어하는 제1 전자 셔터 수직 시프트 레지스터와, 상기 제1 필드 기간과 교호(交互)되는 제2 필드 기간 내에 상기 단위 셀들 내의 신호 저장 시작 시간을 제어하는 제2 전자 셔터 수직 시프트 레지스터를 포함하는 고체 이미징 장치.
  6. 제1항에 있어서,
    상기 로우 선택 회로는 상기 이미징 영역 내의 각각의 화소 로우 내의 상기 판독부들이 상기 신호 저장 타이밍과 상기 신호 판독 타이밍에서 두번 구동될 때, 상기 광전 변환 소자의 근처에 있는 각각의 판독 라인에 인접한 다른 배선의 전압이 상기 두번의 구동 동안 실질적으로 동일하도록 상기 수직 구동 회로를 제어하는 고체 이미징 장치.
  7. 제6항에 있어서,
    상기 다른 배선은 상기 수직 선택 라인인 고체 이미징 장치.
  8. 반도체 기판 상의 이미징 영역 내에 2차원적으로 배열된 단위 셀들 내의 광전 변환 소자로부터 저장된 전하가 판독될 때, 원하는 신호 저장 타이밍과 원하는 신호 판독 타이밍에서 판독 제어 배선을 순차 구동하고, 상기 원하는 신호 판독 타이밍에서 판독된 신호를 출력함으로써 전자 셔터 동작을 수행하는 고체 이미징 장치에 있어서,
    상기 원하는 신호 저장 타이밍에서 상기 광전 변환 소자 근처의 상기 판독 제어 배선에 인접한 다른 배선의 전압은 실질적으로 상기 원하는 신호 판독 타이밍에서의 전압과 동일한 고체 이미징 장치.
  9. 반도체 기판 상에 2차원적으로 배열되며 제각기 두개의 화소들을 갖는 단위 셀들로 형성된 이미징 영역을 포함하는 고체 이미징 장치에 있어서,
    상기 두개의 화소들 내에 저장된 전하들은 순차 판독되고, 하나의 화소 내에 저장된 전하가 판독될 때 광전 변환 소자 근처의 판독 제어 배선에 인접한 다른 배선의 전압은 다른 한 화소 내에 저장된 전하가 판독될 때의 전압과 실질적으로 동일한 고체 이미징 장치.
  10. 제9항에 있어서, 상기 단위 셀들 각각은
    애노드들이 접지되고, 두개의 화소들을 구성하는 두개의 포토다이오드들;
    제각기 한쪽 단자가 상기 두개의 포토다이오드들의 캐소드들에 각각 접속되고 게이트들은 두개의 판독 라인들에 각각 접속된 두개의 판독 트랜지스터들;
    게이트가 상기 두개의 판독 트랜지스터들 각각의 다른쪽 단자에 접속되고 한쪽 단자가 수직 신호 라인에 접속된 증폭 트랜지스터;
    한쪽 단자가 상기 증폭 트랜지스터의 다른쪽 단자에 접속되고 게이트가 수직 선택 라인에 접속된 수직 선택 트랜지스터;
    상기 수직 선택 트랜지스터의 다른쪽 단자에 접속된 전원-공급 라인; 및
    상기 증폭 트랜지스터의 게이트와 상기 전원 공급 라인 사이에 접속되고 게이트가 리셋 라인에 접속된 리셋 트랜지스터
    를 포함하는 고체 이미징 장치.
  11. 고체 이미징 장치에 있어서,
    반도체 기판 상에 2차원적으로 배열되어 화소 로우들을 형성하는 단위 셀들을 포함한 이미징 영역 - 상기 단위 셀들 각각은 화소 상의 입사광을 광전 변환하여 전하를 저장하는 광전 변환 소자, 및 상기 저장된 전하를 감지 노드에 판독하는 판독부로 구성되고, 상기 이미징 영역은 신호들을 판독하기 위한 복수개의 화소 로우들과 적어도 두개의 더미 화소 로우들을 포함함 - ;
    상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어 대응하는 화소 로우들 내의 단위 셀들의 상기 판독부들을 구동하기 위한 판독 구동 신호를 전송하는 판독 라인들;
    상기 이미징 영역 내의 화소 로우들 각각에 대응하도록 수평 방향으로 배치되어 대응하는 화소 로우들 내의 단위 셀들의 수직 선택 소자들을 구동하기 위한 로우 선택 구동 신호를 전송하는 수직 선택 라인들;
    상기 판독 라인들에 상기 판독 구동 신호를 선택적으로 공급하여 상기 판독부들을 구동하고, 상기 수직 선택 라인들에 상기 로우 선택 구동 신호를 선택적으로 공급하여 상기 수직 선택 소자들을 구동하는 수직 구동 회로;
    상기 이미징 영역 내의 각각의 화소 로우 내의 상기 판독부들이 원하는 신호 저장 타이밍과 신호 판독 타이밍에서 이 순서대로 구동되도록 상기 수직 구동 회로를 제어하는 로우 선택 회로; 및
    상기 이미징 영역 내의 화소 컬럼들 각각에 대응하도록 배치되어, 상기 수직 구동 회로에 의해 순차 구동된 상기 화소 로우들 내의 각각의 단위 셀로부터 출력된 신호를 수직 방향으로 전송하는 수직 신호 라인들 - 상기 로우 선택 회로는, 상기 신호 판독 타이밍에서 복수개의 상기 화소 로우들 내의 상기 단위 셀들로부터 상기 저장된 전하가 판독된 후에 상기 적어도 두개의 더미 화소 로우들중 하나가 구동되고, 상기 신호 저장 타이밍에서 상기 복수개의 화소 로우들 내의 상기 단위 셀들에 초기화가 수행된 후에 상기 적어도 두개의 더미 화소 로우들 중 다른 하나가 구동되도록, 상기 수직 구동 회로를 제어함 -;
    을 포함하는 고체 이미징 장치.
  12. 제11항에 있어서,
    상기 로우 선택 회로는 전하 저장 시작 시간을 제어하는 전자 셔터 수직 시프트 레지스터와, 전하 판독 시작 시간을 제어하는 판독 수직 시프트 레지스터를 포함하고, 상기 전자 셔터 수직 시프트 레지스터는 상기 수직 구동 회로가 제1 더미 화소 로우를 구동하도록 야기하고, 상기 판독 수직 시프트 레지스터는 상기 수직 구동 회로가 제2 더미 화소 로우를 구동하도록 야기하는 고체 이미징 장치.
  13. 삭제
  14. 삭제
KR1020010075380A 1998-11-30 2001-11-30 고체 이미징 장치 KR100361945B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP10338936A JP2000165752A (ja) 1998-11-30 1998-11-30 固体撮像装置の信号処理方法及び固体撮像装置
JPJP-P-1998-00338936 1998-11-30
JPJP-P-1999-00021311 1999-01-29
JP02131199A JP4087971B2 (ja) 1999-01-29 1999-01-29 固体撮像装置
JP9172099 1999-03-31
JPJP-P-1999-00091720 1999-03-31
JP9296499 1999-03-31
JPJP-P-1999-00092964 1999-03-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053720A Division KR100344505B1 (ko) 1998-11-30 1999-11-30 고체 이미징 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035126A Division KR100361946B1 (ko) 1998-11-30 2002-06-22 고체 이미징 장치

Publications (2)

Publication Number Publication Date
KR20020007266A KR20020007266A (ko) 2002-01-26
KR100361945B1 true KR100361945B1 (ko) 2002-11-22

Family

ID=27457561

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019990053720A KR100344505B1 (ko) 1998-11-30 1999-11-30 고체 이미징 장치
KR1020010075380A KR100361945B1 (ko) 1998-11-30 2001-11-30 고체 이미징 장치
KR1020020035126A KR100361946B1 (ko) 1998-11-30 2002-06-22 고체 이미징 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019990053720A KR100344505B1 (ko) 1998-11-30 1999-11-30 고체 이미징 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020020035126A KR100361946B1 (ko) 1998-11-30 2002-06-22 고체 이미징 장치

Country Status (3)

Country Link
US (1) US6507365B1 (ko)
KR (3) KR100344505B1 (ko)
TW (1) TW439285B (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3700488B2 (ja) * 1999-09-06 2005-09-28 日本ビクター株式会社 広角画像撮像装置
JP4179719B2 (ja) * 1999-10-07 2008-11-12 株式会社東芝 固体撮像装置
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
JP2001285717A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 固体撮像装置
US9622058B1 (en) 2000-06-02 2017-04-11 Timothy G. Newman Apparatus, system, methods and network for communicating information associated with digital images
JP2002044373A (ja) * 2000-07-28 2002-02-08 Canon Inc 画像処理装置、画像処理方法及び記憶媒体
US7978219B1 (en) 2000-08-30 2011-07-12 Kevin Reid Imes Device, network, server, and methods for providing digital images and associated processing information
US8326352B1 (en) 2000-09-06 2012-12-04 Kevin Reid Imes Device, network, server, and methods for providing service requests for wireless communication devices
US7719573B2 (en) * 2000-10-03 2010-05-18 Sony Corporation Device and method for processing photographic image data
US20020063198A1 (en) * 2000-10-26 2002-05-30 Krymski Alexander I. Frame shutter for CMOS APS
US7317480B1 (en) * 2000-10-30 2008-01-08 Micron Technology, Inc. Imaging apparatus providing black level compensation of a successive approximation A/D converter
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
US6759657B2 (en) * 2001-03-27 2004-07-06 Kabushiki Kaisha Toshiba Infrared sensor
US7298401B2 (en) * 2001-08-10 2007-11-20 Micron Technology, Inc. Method and apparatus for removing flicker from images
JP2003143480A (ja) * 2001-11-06 2003-05-16 Sony Corp 固体撮像装置およびその駆動方法
JP4489338B2 (ja) * 2002-03-05 2010-06-23 富士フイルム株式会社 撮像装置およびその制御方法
JP4483293B2 (ja) * 2002-03-20 2010-06-16 ソニー株式会社 固体撮像装置およびその駆動方法
CN1269364C (zh) * 2002-05-01 2006-08-09 佳能株式会社 摄影装置、摄影方法
JP3925415B2 (ja) * 2003-01-22 2007-06-06 ソニー株式会社 画像処理装置および方法、記録媒体、並びにプログラム
JP2004264332A (ja) * 2003-01-24 2004-09-24 Hamamatsu Photonics Kk 多重画像形成位置ずれ検出装置、画像濃度検出装置及び多重画像形成装置
US7324145B2 (en) * 2003-02-26 2008-01-29 Digital Imaging Systems Gmbh Multiplexing prism CMOS imagers to a single data bus
JP4276879B2 (ja) * 2003-04-28 2009-06-10 オリンパス株式会社 撮像素子
US7417675B2 (en) * 2003-05-12 2008-08-26 Altasens, Inc. On-chip black clamp system and method
JP4207659B2 (ja) 2003-05-16 2009-01-14 ソニー株式会社 固体撮像装置およびその駆動方法、ならびにカメラ装置
JP2005210693A (ja) * 2003-12-25 2005-08-04 Toshiba Corp 固体撮像装置、デジタルカメラ、及びデジタルビデオカメラ
JP2005197922A (ja) * 2004-01-06 2005-07-21 Fuji Xerox Co Ltd 画像読取装置
JP2005244440A (ja) * 2004-02-25 2005-09-08 Matsushita Electric Ind Co Ltd 撮像装置、撮像方法
JP4354854B2 (ja) * 2004-03-17 2009-10-28 富士通マイクロエレクトロニクス株式会社 固体撮像装置の駆動方法及び固体撮像装置
US7443432B2 (en) * 2004-06-15 2008-10-28 Digital Imaging Systems Gmbh Suppression of noise in pixel VDD supply
JP4647404B2 (ja) * 2004-07-07 2011-03-09 三星電子株式会社 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
JP4723592B2 (ja) * 2004-11-01 2011-07-13 アルタセンス、インコーポレイテッド オンチップブラッククランプシステムおよび方法
US8120077B2 (en) * 2004-12-16 2012-02-21 Panasonic Corporation Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise
JP2006311051A (ja) * 2005-04-27 2006-11-09 Matsushita Electric Ind Co Ltd 固体撮像素子用の信号処理回路および固体撮像装置
US7205522B2 (en) * 2005-05-18 2007-04-17 Alexander Krymski D. B. A Alexima Pixel circuit for image sensor
US7656448B2 (en) * 2005-06-22 2010-02-02 Xerox Corporation System for selecting a format for control data in an imaging device
JP4530961B2 (ja) * 2005-06-30 2010-08-25 オリンパスイメージング株式会社 電子的ぶれ補正装置
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
US7630000B2 (en) * 2005-07-29 2009-12-08 Olympus Imaging Corp. Electronic blurring correction apparatus
JP2007124288A (ja) * 2005-10-28 2007-05-17 Olympus Corp カプセル内視鏡
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP2007235545A (ja) * 2006-03-01 2007-09-13 Konica Minolta Holdings Inc 撮像ユニット
JP4695541B2 (ja) * 2006-04-28 2011-06-08 三星電子株式会社 撮像装置
JP2008011298A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 固体撮像装置及びその制御方法
US7764315B2 (en) * 2006-08-24 2010-07-27 Dalsa Corporation CMOS imaging facility and a modular array for use in such a facility
JP4961982B2 (ja) 2006-12-07 2012-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7893981B2 (en) * 2007-02-28 2011-02-22 Eastman Kodak Company Image sensor with variable resolution and sensitivity
CN101622658B (zh) * 2007-04-09 2012-05-23 夏普株式会社 液晶显示装置
JP5063372B2 (ja) * 2008-01-07 2012-10-31 キヤノン株式会社 画像処理装置、制御方法、及びプログラム
JP5223448B2 (ja) * 2008-05-12 2013-06-26 ソニー株式会社 固体撮像装置及び固体撮像素子の駆動方法、並びにカメラ
US7948534B2 (en) 2008-10-22 2011-05-24 Eastman Kodak Company Charge-coupled device image sensor with vertical binning of same-color pixels
JP5311987B2 (ja) 2008-11-27 2013-10-09 キヤノン株式会社 撮像装置
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8164669B2 (en) * 2008-12-19 2012-04-24 Truesense Imaging, Inc. Charge-coupled device image sensor with efficient binning of same-color pixels
JP2010183435A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 固体撮像装置
JP5229148B2 (ja) * 2009-07-28 2013-07-03 ソニー株式会社 撮像素子、撮像装置、信号処理方法及びプログラム
US8970721B2 (en) * 2009-10-07 2015-03-03 Panasonic Intellectual Property Corporation Of America Imaging device, solid-state imaging element, image generation method, and program
JP2011091775A (ja) * 2009-10-26 2011-05-06 Toshiba Corp 固体撮像装置
JP2011114843A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 固体撮像装置
KR101094304B1 (ko) * 2010-02-23 2011-12-19 삼성모바일디스플레이주식회사 표시 장치 및 그의 영상 처리 방법
JP5578915B2 (ja) * 2010-04-01 2014-08-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP2012109794A (ja) * 2010-11-17 2012-06-07 Toshiba Corp 固体撮像装置
US9823339B2 (en) * 2010-12-21 2017-11-21 Microsoft Technology Licensing, Llc Plural anode time-of-flight sensor
US9392196B2 (en) * 2012-11-08 2016-07-12 Leap Motion, Inc. Object detection and tracking with reduced error due to background illumination
US10037085B2 (en) * 2015-12-21 2018-07-31 Intel Corporation Techniques for real object and hand representation in virtual reality content
KR102515664B1 (ko) 2016-03-08 2023-03-29 삼성전자주식회사 Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
JP6872795B2 (ja) * 2017-10-05 2021-05-19 株式会社Ｊｏｌｅｄ 表示装置
US10873714B2 (en) 2017-11-09 2020-12-22 Semiconductor Components Industries, Llc Image sensor with multiple pixel access settings
TWI694436B (zh) * 2018-11-09 2020-05-21 瑞昱半導體股份有限公司 降低動態模糊的顯示裝置及顯示方法
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05316431A (ja) * 1992-05-06 1993-11-26 Sony Corp 固体撮像装置
JP3758205B2 (ja) * 1995-06-07 2006-03-22 ソニー株式会社 固体撮像装置及びこれを用いたビデオカメラ、並びにｘ‐ｙアドレス型固体撮像装置の駆動方法
JP3031606B2 (ja) * 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
WO1997007630A1 (fr) * 1995-08-11 1997-02-27 Kabushiki Kaisha Toshiba Dispositif mos de prise d'image
EP0809395A3 (en) * 1996-05-22 1998-03-18 Eastman Kodak Company An X-Y addressable CMOS APS with compact pixel pitch
JPH10224696A (ja) * 1997-01-31 1998-08-21 Toshiba Corp 固体撮像素子及びこの固体撮像素子を用いる画像システム
JPH10304238A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 固体撮像素子を備えたカメラの自動露光時間設定装置
US6215113B1 (en) * 1999-04-22 2001-04-10 National Science Council CMOS active pixel sensor

Also Published As

Publication number Publication date
KR20000057027A (ko) 2000-09-15
TW439285B (en) 2001-06-07
KR100344505B1 (ko) 2002-07-24
KR20020070183A (ko) 2002-09-05
KR20020007266A (ko) 2002-01-26
US6507365B1 (en) 2003-01-14
KR100361946B1 (ko) 2002-11-22

Similar Documents

Publication Publication Date Title
KR100361945B1 (ko) 고체 이미징 장치
KR101473275B1 (ko) 이미지 센서, 전자 기기, 및 전자 기기의 구동 방법
EP1139658B1 (en) Amplification type solid-state imaging device and high-speed readout method
US6947087B2 (en) Solid-state imaging device with dynamic range control
US8189086B2 (en) Image sensing apparatus and image capturing system that performs a thinning-out readout
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
US7893979B2 (en) Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus
US7821571B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus
US7697038B2 (en) Imaging apparatus and method for controlling thereof and imaging system
US20080002038A1 (en) Imaging apparatus, control method thereof, and imaging system
US20080049132A1 (en) Image sensing apparatus and driving control method
US20050206757A1 (en) Image pickup device and image pickup apparatus
JP2004282552A (ja) 固体撮像素子および固体撮像装置
JP2000224492A (ja) 固体撮像装置
JP2000350101A (ja) 固体撮像装置及び画像情報取得装置
KR100426907B1 (ko) 고체 촬상 시스템
JP5906596B2 (ja) 撮像装置
JP2005210693A (ja) 固体撮像装置、デジタルカメラ、及びデジタルビデオカメラ
JP2007104728A (ja) 固体撮像装置
JP6213596B2 (ja) 撮像装置
JP2000350097A (ja) 固体撮像装置
JPH0879631A (ja) 固体撮像素子用疑似感度調整装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee