KR100199257B1 - 매트릭스형 액정표시장치와 그 구동회로 - Google Patents

매트릭스형 액정표시장치와 그 구동회로 Download PDF

Info

Publication number
KR100199257B1
KR100199257B1 KR1019950003118A KR19950003118A KR100199257B1 KR 100199257 B1 KR100199257 B1 KR 100199257B1 KR 1019950003118 A KR1019950003118 A KR 1019950003118A KR 19950003118 A KR19950003118 A KR 19950003118A KR 100199257 B1 KR100199257 B1 KR 100199257B1
Authority
KR
South Korea
Prior art keywords
voltage
display
data
signal
scan
Prior art date
Application number
KR1019950003118A
Other languages
English (en)
Other versions
KR950025626A (ko
Inventor
시게유끼 니시따니
히로유끼 마노
쯔또무 후루하시
야스유끼 구도
다쯔히로 이누즈까
도시오 후따미
사또루 쯔네까와
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR950025626A publication Critical patent/KR950025626A/ko
Application granted granted Critical
Publication of KR100199257B1 publication Critical patent/KR100199257B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치 및 그 구동회로에 관한 것으로서, 고속응답의 액정재료를 사용하고 높은 프레임 주파수에서 액정을 구동하여 고콘트라스트를 얻고 균등펄스폭 변조에 의해 입력표시 데이터의 수평주파수의 n 배 정도의 데이터 시프트 클럭주파수에서 2의 n 승의 계조표시를 실현하고 높은 프레임주파수에서 액정을 구동할 때 소비전력을 저감하고 또 종래의 중속, 저속 응답의 액정을 사용하더라도 소비전력을 저감할 수 있도록 하기 위해서, N개(N은 0 이외의 정의 정수)의 데이터 전극, M개(M은 0이외의 정의 정수)의 주사 전극 및 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 액정표시패널을 갖는 액정표시장치의 데이터 전극 구동회로로서, 표시정보의 리드와 라이트가 가능한 메모리 장치, 표시정보를 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 메모리 영역으로부터 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하는 리드 제어수단 및 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 표시전압을 데이터 전극에 부여하는 출력회로를 포함하는 구성으로 하였다.
이러한 구성에 의해, 고속응답 액정재료를 고콘트라스트로 구동할 수 있고 소비전력을 저감할 수 있으며, 액정의 스래쉬홀드의 주파수 특성에 의한 표시불일치를 저감할 수 있다는 효과가 얻어진다.

Description

매트릭스형 액정표시장치와 그 구동회로
제1도는 본 발명에 의한 액정표시장치 및 방법의 실시예 1을 도시한 블록도.
제2도는 제1도에 있어서의 액정패널(I)의 구체적인 1예를 도시한 개략적인 구조도.
제3도는 제1도에 있어서의 데이터 전극구동회로의 구체적인 1예를 도시한 블록도.
제4도는 제3도에 있어서의 각부의 신호의 타이밍관계를 도시한 도면.
제5도는 제3도에 있어서의 데이터 드라이버의 구체적인 1예를 도시한 블록도.
제6도는 제5도에 있어서의 멀티플렉서와 라이트래치의 구체적인 1예를 도시한 블록도.
제7도는 40진 카운터와 디코터의 동작타이밍을 도시한 도면.
제8도는 제6도에 있어서의 8 비트래치의 동작을 도시한 도면.
제9도는 제6도에 있어서의 메모리라이트 출력회로의 동작 타이밍을 도시한 도면.
제10도는 제1도에 있어서의 표시메모리의 메모리맵의 구체적인 1예를 도시한 도면.
제11도는 제5도에 있어서의 메모리 엑세스 제어회로의 구체적인 1예를 도시한 블록도.
제12도는 제11도에 있어서의 리드신호 생성회로의 동작을 도시한 타이밍도.
제13도는 제11도에 있어서의 라이트 신호 생성회로의 동작의 1예를 도시한 타이밍도.
제14도는 제11도에 있어서의 라이트 신호 생성회로의 동작의 다른 1예를 도시한 타이밍도.
제15도는 제5도에 있어서의 라이트제어회로의 구체적인 1예를 도시한 블록도.
제16도는 제15도에 도시한 구체예의 동작을 도시한 타이밍도.
제17도는 제5도에 있어서의 리드제어회로의 구체적인 1예를 도시한 블록도.
제18도는 제17도에 도시한 구체예의 동작을 도시한 타이밍도.
제19도는 제5도에 있어서의 리드래치의 동작을 도시한 타이밍도.
제20도는 제5도에 있어서의 디코더, 레벨시프터 및 출력회로의 구체적인 1예를 도시한 회로구성도.
제21도는 제1도에 있어서의 전원회로(5)의 구체적인 1예를 도시한 회로 구성도.
제22도는 제1도에 있어서의 표시클럭 발생기의 구체적인 1예를 도시한 블록도.
제23도는 제22도에 도시한 구체예의 동작을 도시한 타이밍도.
제24도는 제1도에 있어서의 주사전극 구동회로의 구체적인 1예를 도시한 블록도.
제25도는 제24도에 있어서의 주사드라이버의 구체적인 1예를 도시한 블록도.
제26도는 제25도에 도시한 구체예의 동작을 도시한 타이밍도.
제27도는 제1도에 있어서의 액정패널에서의 표시패턴의 1예를 모식적으로 도시한 도면.
제28도는 제27도에 도시한 표시패턴에 대한 액정패널의 데이타 전극과 주사전극에서의 액정구동 정압파형의 1예를 도시한 도면.
제29도는 제28도에 도시한 전압파형에 대해서 액정의 표시화소에 인가되는 전압의 1예를 도시한 도면.
제30도는 본 발명에 의한 액정표시장치 및 방법의 실시예 2에서의 표시메모리의 메모리맵을 모식적으로 도시한 도면.
제31도는 제30도에 도시한 메모리맵에 대한 실시예 2의 리드제어회로의 동작을 도시한 타이밍도.
제32도는 제30도에 도시한 메모리맵에 대한 실시예 2의 액정구동 파형의 1예를 도시한 도면.
제33도는 제30도에 도시한 메모리맵에 대한 실시예 2의 액정 표시화소에 인가되는 전압의 1예를 도시한 도면.
제34는 본 발명에 의한 액정표시장치 및 방법의 실시예 3을 도시한 블록도.
제35도는 제34도에 있어서의 데이터 전극 구동회로의 구체적인 1예를 도시한 블록도.
제36도는 제35도에서의 입력클럭과 8비트 표시데이터와의 타이밍 관계를 도시한 도면.
제37도는 제35도에 있어서의 데이터 드라이버의 구체적인 1예를 도시한 블록도.
제38도는 제37도에 있어서의 입력래치의 구체적인 1예를 도시한 블록도.
제39도는 제37도에 있어서의 입력래치와 출력래치와의 동작을 도시한 타이밍도.
제40도는 제37도에 있어서의 디코더, 레벨시프터 밀 출력회로의 구체적인 1예를 도시한 구성도.
제41도는 제34도에 있어서의 주사 전극 구동회로의 구체적인 1예를 도시한 블록도.
제42도는 제34도에 있어서의 전원회로의 구체적인 1예를 도시한 구성도.
제43도는 제34도에 있어서의 액정패널에서의 표시패턴의 1예를 모식적으로 도시한 도면.
제44도는 제34도에 도시한 실시예 3에서의 제43도에 도시한 표시패턴에 대한 액정구동 파형의 1예를 도시한 도면.
제45도는 제44도에 도시한 액정 구동파형에 대한 실시예 3에서의 액정의 표시화소에 인가되는 전압의 1예를 도시한 도면.
제46도는 종래의 액정표시 장치의 1예를 도시한 블록도.
제47도는 액정의 표시특성을 도시한 도면.
제48도는 제46도에 있어서의 전압생성회로의 구성을 도시한 회로도.
제49도는 제46도에 있어서의 표시데이터 제어회로의 구성을 도시한 블록도.
제50도는 종래의 균등 펄스폭 변조방식을 도시한 타이밍도.
제51도는 종래의 균등 펄스 폭 변조방식의 구동파형을 도시한 도면.
제52도는 가중 펄스폭 변조방식을 도시한 타이밍도.
제53도는 종래의 가중펄스폭 변조방식의 구동파형을 도시한 도면.
제54도는 단순 매트릭스형의 액정패널의 주사전극을 여러개 동시에 선택하는 경우의 주사 신호의 예를 도시한 파형도.
제55도는 제54도의 파형을 모식적으로 도시한 도면.
제56도는 본 발명에 의한 액정표시장치 및 방법의 실시예 4를 도시한 블록도.
제57도는 제56도에 있어서의 표시데이터, FLM 신호, CL 1신호의 타이밍관계를 도시한 도면.
제58도는 제56도에 있어서의 데이터 드라이버의 구체적인 1예를 도시한 블록도.
제59도는 제58도의 각부의 신호를 도시한 타이밍도.
제60도는 제58도에 있어서의 연산기의 구체적인 1예를 도시한 블록도.
제61도는 제58도에 있어서의 출력회로의 레벨시프터와 전압셀렉터의 구체적인 1예를 도시한 회로도.
제62도는 제56도에 있어서의 주사드라이버의 구체적인 1예를 도시한 블록도.
제63도는 제62도에 있어서의 각부의 신호를 도시한 타이밍도.
제64도는 제62도에 있어서의 디코더의 구체적인 1예를 도시한 블록도.
제65도는 제64도에 있어서의 디코더의 구체적인 1예를 도시한 블록도.
제66도는 제62도에 있어서의 출력회로의 구체적인 1예를 도시한 회로도.
제67도는 제56도에 있어서의 전원회로의 구체적인 1예를 도시한 블록도.
제68도는 제56도에 있어서의 주사함수 발생기의 구체적인 1예를 도시한 블록도.
제69도는 제68도에 도시한 주사함수 발생기의 동작을 도시한 타이밍도.
제70도는 제68도의 주사함수 ROM에 저장되어 있는 데이터의 구체적인 1예를 도시한 도면.
제71도는 제68도의 주사함수 ROM에 저장되어 있는 데이터의 또 다른 구체예를 도시한 도면.
제72도는 제68도의 주사함수 ROM에 저장되어 있는 데이터의 또 다른 구체예를 도시한 도면.
제73도는 제68도의 주사함수 ROM에 저장되어 있는 데이터의 또 다른 구체예를 도시한 도면.
제74도는 제71도에 도시한 저장데이터에 대한 주사신호 파형을 도시한 도면.
제75도는 제72도에 도시한 저장데이터에 대한 주사신호 파형을 도시한 도면.
제76도는 제73도에 도시한 저장데이터에 대한 주사신호 파형을 도시한 도면.
본 발명은 액정표시장치에 관한 것으로, 특히 단순 매트릭스형 액정표시장치에서의 높은 콘트라스트로 다계조 표시가 가능한 구동시스템에 관한 것이다.
단순 매트릭스형의 액정표시패널을 갖는 액정표시장치의 구동방법으로서는 일본 학술진흥회 제142 위원회편 「액정디바이스 핸드북」 제6장 제2절에 기재되어 있는 저압평균화법이 알려져 있다.
또, 계조표시방법으로서는 패널폭 변조방식이 알려져 있다. 이 펄스폭 변조 방식은 주사신호의 선택기간(이하, 1수평기간이라 한다)에 신호전극에 부여하는 표시 온(ON)전압의 펄스폭을 제어하고, 그 펄스폭에 따른 휘도의 계조표시를 실행하는 방식이다. 펄스폭 변조방식으로는 1수평기간을 균등하게 분할한 펄스의 조합에 의해서 계조표시를 실행하는 균등펄스 폭 변조나 1수평기간을 분할하는 펄스폭에 가중(weighting)을 실행하고, 이 분할한 펄스의 조합에 의해 계조 표시를 실행하는 가중 펄스폭 변조가 있으며, 이들은 일본국 특허공개공보 소화 52-76897호에 개시되어 있다. 이하, 제46도 제53도를 참조해서 이 방식의 개요를 설명한다.
제46도는 종래의 액정표시장치의 1예를 도시한 블록도로서, (225)는 액정패널, (226)은 데이타전극 구동회로, (227)은 주사전극 구동회로, (228)은 전압생성회로, (229)는 타이밍신호 생성회로, (230)은 표시데이터 제어회로이다.
동일도면에 있어서, 데이터전극 구동회로(226)에서는 표시데이타 제어회로(230)에서 공급되는 액정패널(225)의 1주사전극(액정패널의 수평방향의 액정셀의 1열의 배치에 대한 주사전극)분의 직렬의 액정셀(화소)에 대한 액정표시 데이터(204)가 타이밍신호 생성 회로(229)에서 공급되는 1주사 전극분의 데이타시프트 클럭(211)에 의해 순차 시프트되어 축적된다. 데이타 전극 구동회로(226)에 1주사 전극분의 표시데이타 (204)가 축적되면 타이밍 신호 생성회로(229)로부터 데이터래치클럭(214)가 공급되고, 이것에 의해서 축적된 1주사 전극분의 표시데이타(204)가 데이타 전극 구동회로(226)의 출력측으로 로드된다.
이것과 동시에 전압생성회로(228)에서 공급되는 액정구동용의 표시온 전압(221)또는 표시 오프(OFF)전압(222) 중 어느 하나의 전압이 선택되고, 이 로드된 1주사 전극분의 표시데이타(204)에 따른 데이타 전극 구동전압이 액정패널(225)의 대응하는 X 전극 X1 ∼XN (N은 0이외의 정의 정수)에 동시에 인가된다.
한편, 주사전극 구동회로(227)에서는 타이밍 신호 생성회로(229)로부터의 라이트클럭(213)이 공급되고 있다. 타이밍 신호 생성회로(229)로부터 선두라인클럭(215)가 페치되면, 액정패널(225)에서의 선두라인(Y1)이 선택 주사되고, 그 후 라인클럭(213)이 공급될 때마다 선택주사되는 라인이 Y2,Y3... 으로 이동해간다. 그리고, 최후의 라인 YM(M은 0이외의 정의 정수)이 선택 주사되면, 다시 타이밍신호 생성회로(229)로 부터 선두라인 클럭(215)가 주사전극 구동회로(227)에 페치되고 동일한 동작을 반복한다. 그리고, 선택된 라인에는 전압생성회로(228)에서 공급되는 액정구동용의 주사선택전압(223) 또는 비주사전압(224) 중 어느 하나의 전압이 선택되어 인가된다. 이것에 의해, 액정패널(225)에서의 선택된 라인과 데이타 전극과의 교점의 표시도트에서 이 표시도트의 데이타전극과 Y전극과의 인가전압의 차분의 전압실효값에 따른 계조의 표시가 실행된다.
제47도는 액정의 표시특성을 도시한 도면으로서, 이 액정의 동작점으로서는 휘도가 인가전압 실효값에 대략 비례해서 변화하는 전압 Voff ~ Von 의 범위 내로 설정되고, 이 범위내에 상기 데이타전극과 주사전극과의 인가전압의 차분의 전압실효값이 들어가도록 설정하는 것에 의해 휘도의 계조 표시가 실행된다.
제48도는 전압생성회로(228)의 구성을 도시한 회로도이다.
동일도면에 도시한 바와 같이, 간단한 직렬 저항회로에 의해 기준 전압 VLCD를 분압하여 각 구동전압(221)~(224)를 생성하고 있다.
제49도는 표시데이터 제어회로(230)의 구성을 도시한 블록도로서, (231),(232)는 라인메모리, (233),(234)는 데이터셀렉터,(235)는 리드셀렉터이다.
데이타 시프트 클럭(211)은 제49도에서의 라인 메모리(231),(232)의 리드클럭이기도 하고, 데이타클럭(207)의 n(=3)배의 주파수의 신호로서 고속클럭(208)에서 생성된다.
동일도면에 있어서, 라인메모리(231),(232)에 1수평기간 마다 교대로 병렬 n 비트의 표시데이터(여기에서는 n=3으로 하고, 표시데이터를 형성하는 3비트를 하위비트 로부터 차례로 (201),(202),(203)으로 하고 있다.)를 1수평기간만큼씩 라이트한다. 또, 라인메모리 (231),(232)중의 라이트가 실행되어 있지 않은 쪽으로부터 1수평기간에 라이트 횟수의 n(=3)매의 횟수만큼 리드가 실행되고, 직렬 3비트의 표시데이타를 리드한다. 리드셀렉터(235)는 라이트 이네이블신호(210)에 의해서 제어되고, 이들 라인메모리(231),(232)중의 리드가 실해되어 있는 쪽에 대한 셀렉터(233) 또는 (234)를 선택한다. 데이터 셀렉터(233),(234)는 테이터 선택신호(212)에 의해서 제어되고, 라인메모리(231,(232)에서 리드된 3비트의 표시 데이타를 1비트씩 선택해서 직렬 3비트 데이타로 하고 리드셀렉터(235)로 공급한다. 이것에 의해, 병렬비트의 표시 데이타는 라인메모리(231),(232)의 라이트, 리드에 의해서 직렬비트의 표시데이타로 변환된다. 이 리드셀렉터(235)에서 출력되는 직렬비트의 표시데이타가 제46도의 데이타 전극 구동회로(226)에 공급된다.
라인메모리(231),(232)는 라이트 이네이블신호(210)에 의해, 표시데이타의 라이트와 리드를 교대로 실행하도록 제어된다.
라이트는 1수평기간에 라이트클럭(209)에 동기해서 실행되고, 리드는 라이트클럭(209)의 n(=3)의 속도의 데이타시프트 블럭(211)에 동기해서 1수평기간에 라이트횟수의 n 배의 횟수가 실행되며 1비트씩 리드된다. 이 경우, 라인메모리(231),(232)에서는 표시데이타의 각 비트(201),(202),(203)은 각각의 메모리에 라이트되고, 이들 메모리에서는 라이트가 동시에 실행되지만 리드는 1비트씩 순번으로 실행된다. 이것에 의해, 표시데이터는 직렬 3비트의 데이터로 된다.
데이터 셀렉터(233) 또는 (234)는 데이터 선택신호(212)에 의해서 전환되어 제어되고, 라인메모리(231) 또는 (232)에서 순번으로 리드되는 비트를 선택하고, 리드셀렉터(235)를 거쳐서 데이터전극 구동회로(226)으로 표시데이터(204)로서 보낸다.
다음에, 균등펄스폭 변조의 경우인 제46도에 있어서의 각 타이밍 신호와 액정패널(225)에 인가되는 전압파형을 n=3인 경우를 예로 해서 제50도 및 제51도를 사용해서 설명한다.
제50도에 있어서 선두라인신호(215)는 수직동기신호(205)를 수평동기신호(206)에 의해 래치해서 얻어진 신호이고, 라인클력(213)은 수평동기신호(206)과 동일한 주기의 신호이다.
라이트 이네이블신호(210)은 수평동기신호(206)을 분주해서 얻어진 신호이고, 라이트클럭(209)는 데이터클럭(207)과 동일한 신호이다. 데이터 래치 클럭(214)는 라인클럭(213))의 3배의 주파수의 신호, 데이타 선택신호(212)는 라인클럭(213)과 데이타래치 클럭(214)에서 생성된 신호이다.
표시데이터(204)는 어떤 1수평기간에서는 라인메모리(232)로 부터 1비트씩 리드되고 이들을 비트 1B,2B,3B로 나타내고, 또 다음의 1수평기간에서는 라인메모리(231)로부터 1비트씩 리드되고 이들을 비트 1A,2A,3A로 나타내고 있다.
제51도는 이들 타이밍신호에 의해서 구동했을 때의 액정패널(225)의 어떤 액정셀에 1수평기간 인가되는 전압의 파형을 도시한 도면이다.
동일도면에 있어서 어떤 액정셀(화소)에 착안하면 1수평기간이 3등분되고, 각각의 기간에 이 액정셀에 대한 표시데이타의 각각의 비트를 할당하고, 각각의 비트에 따른 (즉, 1 0에 따른)전압을 이 액정셀에 인가한다.
제51도 (a)는 표시데이터의 각 비트(201),(202),(203)이 모두1일 때의 1수평기간에서의 온표시의 전압파형을 도시한 도면으로서, 이 경우에는 1수평기간을 3등분한 3개의 기간 모두가 로레벨로 된다.
제51도 (b)는 표시데이터의 비트(201),(202),(203)이 모두0일때의 1수평기간에서의 오프표시의 전압파형을 도시한 도면으로서, 이 경우에는 1수평기간을 3등분한 3개의 기간 모두가 저레벨로 된다.
제51도 (c)는 표시데이타의 비트(201),(202),(203)중의 1개가 1이고 나머지 2개가 0일때의 1수평기간에서의 1/3 온표시의 전압파형을 도시한 도면으로서, 이 경우에는 1수평기간을 3등분한 3개의 기간중의 1개가 고레벨로 되고 다른 2개의 기간이 저레벨로 된다. 이와 같이, 1수평기간을 균등하게 3분할하고 있기 때문에, 표시 데이터의 비트(201),(202)(203)의 1,0의 조합에 관계없이 1개의 표시데이타만이 1인 경우, 인가되는 전압의 실효값은 마찬가지로 동일한 휘도의 1/3온표시로 된다.
제51도 (d)는 표시데이타의 비트(201),(202),(203)중의 2개의 비트가 1이고 나머지 1개의 비트가0일때의 1수평기간에서의 2/3 온표시의 전압파형을 도시한 도면으로서 제51도 (c)와 마찬가지로 표시데이타의 비트(201),(202),(203)의 1, 0의 조합에 관계없이 2개의 비트가 1인 경우, 인가되는 전압의 실효값은 마찬가지로 동일한 휘도의 2/3 온표시로 된다.
이상에 의해, 3비트로 이루어지는 표시데이터에 의해 온(ON), 오프(OFF),1/3온, 2/3온의 4개조 표시가 가능하다.
다음에, 가중펄스폭 변조의 경우인 제46도에 있어서의 각 타이밍 신호와 액정패널(225)에 인가되는 전압파형을 n=3인 경우를 예로해서 제52도 및 제53도를 사용해서 설명한다.
제52도에 있어서, 표시데이타를 형성하는 3비트의 값의 비율은 20:21:22, 즉 1:2:4 이기 때문에 1수평기간의 분할의 가중을 각각의 비트에 대해서 1:2:4 의 비율로 한다. 즉, 최하위비트에 대해서는 1수평기간의 1/7 의 기간을, 그것보다 1개 상위인 비트에는 1수평기간의 2/7의 기간을, 최상위의 비트에는 1수평기간의 4/7의 기간을 각각 할당한다.
그래서, 데이타래치 클럭(214)는 라인클럭(213)의 주기를 1:2:4로 분할한다. 데이타 선택신호(212)는 라인클럭(13)과 데이터래치 클럭(214)에서 생성된 신호, 데이타 시프트클럭(211)은 제49도에서의 라인메모리(231),(232)의 리드클럭이기도 하고, 데이타클럭(207)의 7배의 주파수의 클럭, 7/2배의 주파수의 클럭 및 7/4배의 주파수의 클럭을 데이터 선택신호(2120에 의해 순차 전환해서 얻어진 신호로서, 고속 클럭(208)에서 생성된다. 선두라인 신호(215), 라인클럭(213), 리드 이네이블 신호(210) 및 라이트클럭(209)는 상기의 균등 펄스폭 변조의 경우와 마찬가지의 타이밍 신호이다.
제53도는 이들 타이밍 신호에 의해서 구동했을 때의 액정패널(225)에 인가되는 전압의 파형을 도시한 도면이다.
제53도에 있어서, 상기와 같이 1수평기간을 분할해서 표시데이타의 각 비트에 할당했을 때, 제53도 (a)는 표시데이타의 비트(201)이 1 비트(202).)(203)이 0일 때의 1/7 온표시의 1수평기간의 전압파형이다. 이 경우, 1수평기간의 최초의 1/7 의 기간은 고레벨이고 나머지 6/7 의 기간은 저레벨로 된다.
제53도의 (f)는 표시데이터의 비트(202)가 1, 표시데이터의 비트(201),(203)이 0일 때의 2/7온표시의 1수평기간에서의 전압파형이다. 이 경우, 1수평기간의 최초의 1/7기간후의 2/7기간은 고레벨이고 나머지 5/7의 기간은 저레벨로 된다.
제53도의 (g)는 표시데이터의 비트(203)이 1, 표시데이터의 비트(201),(202) 가 0일때의 4/7온표시의 1수평기간에서의 전압파형도이다. 이 경우, 1수평기간의 최초의 4/7기간은 고레벨이고 나머지 3/7 기간은 저레벨로 된다.
또, 다른 형태도 있지만, 요컨대 1수평기간을 1: 2: 4로 3분할하고 있기 때문에, 표시데이터의 비트(201),(202),(203)의 1,0의 조합에 의해 온, 오프, 1/7온, 2/7온, 3/7온, 4/7온, 6/7온의 합계 8 ( 23)계조표시가 가능하다.
이상과 같은 계조표시방식의 다른 예로서는 고속응답의 액정재료를 사용해서 높은 콘트라스트를 실현하는 구동방식이 일본국 특허 공개공보 평성4-57018호에 개시되어 있다. 근래, 액정 디스플레이는 퍼스널컴퓨터나 워드프로세서 등의 소형 정보기기의 표시 디바이스로서 널리 사용되고 있다. 정보기기의 표시디바이스에서는 화면의 스크롤이나 마우스의 움직임에 신속하게 추종하도록 하기 위해서 액정의 고속 응답화가 요구되고 있다. 그러나, 고속응답의 액정재료를 사용해서 종래의 구동방식을 실행하면, 콘트라스트가 충분히 얻어지지 않는다는 문제가 있었다. 그래서, 상기 일본국 특허공개공보 평성 4-57018호에 개시되는 기술에 있어서는 높은 프레임주파수에서 액정을 구동하고, 이것에 의해 고속응답의 액정재료라도 높은 콘트라스트를 실현할 수 있도록 하고 있다.
종래의 단순 매트릭스형의 액정표시장치에서는 균등 펄스폭 변조에 의해 계조표시를 실행할 때에는 상기와 같이 입력되는 표시데이터의 수평주파수의 n 배의 수평주파수에서 표시데이터를 출력하더라도 (n+1)계조의 표시밖에 실행할 수 없어 (예를 들면, n=3에서 4계조표시), 다계조 표시라고 하는 점에서 표시데이터의 입력/출력 수평주파수의 배율수(n)에 비해 계조수가 많이 얻어지지 않는다.
한편, 가중 펄스폭 변조에 의해 계조표시를 실행하면, 상기와 같이 n 비트의 표시데이터에 따라서 2의 n 승(2n) 계조 표시(예를 들면, 3비트 표시데이터에서 8계조표시)가 가능하다. 그러나, 이 방식의 경우에는 데이터전극 구동회로가 표시데이터를 폐치하기 위한 데이터시프트 클럭이 매우 고속(상기의 경우, 입력표시데이터의 수평주파수의 7배)으로 되고, 데이터전극 구동회로의 데이터시프트 클럭의 정격주파수 이상으로 되어 오동작이 발생하므로 원하는 계조표시를 실행할 수 없는 경우도 있다.
또, 고속응답 액정재료를 사용한 상기 공개공보에 개시된 액정표시 장치에 있어서는 높은 표시콘트라스트를 얻기 위해서, 프레임주파수를 높게 할 필요가 있다. 그러나, 프레임 주파수를 높게 하는데 비례해서 데이터 전극 구동수단의 데이터시프트 클럭의 주파수도 상승하기 때문에 그것에 적합한 데이터 전극 구동수단이 필요하지만, 상기 공개공보에는 그 방법이 개시되어 있다. 또, 데이터시프트 클럭 주파수의 상승에 따라서 데이터전극 구동수단의 소비전력이 상승한다고 하는 문제도 있지만, 이것을 해결하기 위한 수단도 명시되어 있지 않다.
또, 종래의 중속, 저속 응답의 액정재료를 사용한 액정표시장치에서는 구동방법으로서 전압평균화법이 널리 이용되고 있다. 전압 평균화법에서 240행의 액정디스플레이를 구동하기 위해서는 데이터 전극 구동수단, 주사전극 구동수단이 모드 30V 이상의 내압을 필요로 한다.
또, 액정재료는 장시간 직류 전압을 계속 부여하면 그 특성이 저하하기 때문에, 프레임주기나 수평주기 또는 그들의 배수의 주기에서 액정인가전압의 극성을 반전하는 교류구동을 실행하고 있다. 그리고, 전압평균화법에 의해서 이 교류 구동을 실행하면, 데이터전극 구동수단에서 출력되는 데이터전압과 주사전극 구동수단에서 출력되는 주사전압은 그 극성의 전환시에 30V정도 변화하므로, 교류주기가 짧게 될수록 액정표시장치의 소비전력은 증대한다고 하는 문제가 있었다.
본 발명의 목적은 이러한 문제를 해소하고, 고속응답의 액정재료를 사용해서 높은 프레임주파수에서 액정을 구동하여 고콘트라스트를 얻을 수 있도록 한 액정표시장치 및 그 구동회로를 제공하는 것이다.
본 발명의 다른 목적은 균등펄스 폭 변조에 의해 입력표시 데이터의 수평주파수의 n배 정도의 데이터시프트 클럭주파수에서 2의 n 승의 계조표시를 실현할 수 있도록 한 액정표시장치 및 그 구동회로를 제공하는 것이다.
본 발명의 또 다른 목적은 높은 프레임주파수에서 액정을 구동할 때에 소비전력을 저감할 수 있도록 한 액정표시장치 및 그 구동회로를 제공하는 것이다.
본 발명의 또 다른 목적은 종래의 중속, 저속 응답의 액정을 사용하더라도 소비전력을 저감할 수 있도록 한 액정표시 장치 및 그 구동회롤 제공하는 것이다.
본 발명의 한 관점에 의하면, 데이터 전극 구동회로는 표시데이터를 라이트할 수 있는 프레임메모리를 내장하고 있고, 이것으로부터 표시데이터를 입력속도보다 고속으로 리드하는 것에 의해 높은 프레임주파수에서 액정패널의 구동을 실행한다.
본 발명에 의한 액정표시장치는 N개(N은 0이외의 정의 정수)의 데이터 전극, M 개(M은 0 이외의 정의 정수)의 주사전극, 상기 데이터전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 액정표시패널 및 데이터 전극 구동회로를 갖는다. 데이터 전극 구동회로는 표시정보의 리드와 라이트가 가능한 메모리 장치, 표시정보를 상기 메모리장치의 메모리영역에 라이트하는 동작을 제어하는 라이트제어회로, 메모리영역으로부터 N 개의 데이터전극에 대응한 표시정보를 라이트주기와는 다른 주기에서 동시에 리드하는 리드제어회로 및 메모리장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 표시전압을 데이터전극에 부여하는 출력회로를 갖는다.
본 발명의 액정표시장치의 실시예에 있어서는 1수평기간을 n분할한 표시전압을 각각 n비트의 표시데이터에 따라서 부여하는 데이터 전극 구동회로 및 주사라인을 선택지시하고 주사전압을 부여하는 주사전극 구동회로가 마련된다. 주사전극과 데이터전극과의 교점의 액정셀에 상기 주사전압과 상기 표시전압과의 차분의 전압을 인가해서 계조표시를 실행시킨다. 주사전극 구동회로가 주사전극에 부여하는 주사전압은 1수평기간에서 일정한 진폭으로 하고, 데이터전극 구동회로가 데이터전극에 부여하는 표시전압은 1수평기간을 n 개의 기간으로 분할하고, 각 기간마다 표시전압의 진폭을 변화시키는 것에 의해 다계조표시를 실행한다.
또, 본 발명에 의한 액정표시장치의 실시예에는 데이터 전극 구동회로가 표시의 온(ON), 오프(OFF)에 따른 표시전압만을 발생해서 표시를 실행한다.
또, 본 발명에 의한 액정표시장치의 실시예에서는 데이터 전극 구동수단이 n 라인분의 표시데이터를 저장하는 라인메모리, 주사신호를 생성하기 위한 주사함수 데이터 발생수단, 상기 n 라인 분의 표시데이터와 주사함수 데이터 사이에서 연산하는 연산기, 연산기의 연산결과 에서 (m+1)레벨의 전압중의 1개를 선택해서 액정패널에 표시전압으로서 부여하는 것에 의해 표시를 실행한다.
데이터전극 구동회로가 프레임메모리를 내장한 것에 의해, 외부로부터의 표시데이터의 전송속도는 종래 그대로 해서 높은 프레임주파수에서 액정의 구동이 가능하게 된다. 이것에 의해, 고속응답의 액정재료를 사용한 액정패널을 구동했을 때의 콘트라스트저하를 억제하여 높은 콘트라스트 표시의 액정표시장치를 실현할 수가 있다.
또, 1수평기간을 n개의 기간으로 분할하고 각 기간마다 표시전압의 진폭을 변화시키므로, 선택기간의 표시전압의 진폭의 조합에 의해 2의 n승 종류의 계조표시가 가능하게 된다.
또, 데이터전극 구동회로를 저전압으로 동작시킬 수 있으므로, 소비전력을 저감할 수가 있다.
이하, 본 발명의 실시예를 도면을 사용해서 설명한다.
제1도는 본 발명에 의한 액정표시장치 및 방법의 실시예 1을 도시한 블록도로서, (1)은 액정패널, (2)는 데이터 전극 구동회로, (3)은 주사전극 구동회로 (4)는 표시클럭 발생기,(5)는 전원회로, (6)은 액정표시모듈 (7)은 표시 컨트롤러, (8)은 비디오 메모리, (9)는 시스템버스이다.
동일도면에 있어서 표시 컨트롤러(7)은 예를 들면 히다찌제 CRT 컨트롤러 HD6845등으로 구성되고, 비디오 메모리(8)과 함께 표시시스템을 형성하고 있다. 시스템버스(9)는 도시하지 않은 퍼스널 컴퓨터나 워드프로세서 등과 액정표시장치를 결합하는 기본적인 버스로서, 도시하지 않은 CPU나 마이크로 프로세서와 메모리에 저장된 프로그램에 의해서 표시 컨트롤러(7)의 제어나 표시데이터(10)을 비디오메모리(7)에 저장하기도 한다.
액정패널(1)은 N 개 (N은 0 이외의 정의 정수)의 데이터전극과 M개 (M은 0 이외의 정의 정수)의 주사전극을 갖고, 그들 데이터전극과 주사전극과의 교점에 화소를 배치한다. 이 실시예에서는 N=320개의 데이터 전극과 M=240개의 주사전극을 구비한 단순 매트릭스형의 STN 액정 디스플레이장치이다. 데이터 전극 구동회로(2)는 데이터전극 구동신호(14)르 출력해서 액정패널(1)을 구동하고, 주사전극 구동회로(3)은 주사전극 구동신호(15)를 발생해서 액정패널(1)을 구동한다. 전원회로(5)는 데이터전극 구동회로(2)가 출력하는 데이터전극 구동신호(14)의 기준으로 되는 데이터 기준전압(13)을 발생함과 동시에, 주사전극 구동회로(3)이 출력하는 주사전극 구동신호(15)의 기준으로 되는 주사기준전압(16)을 발생한다. 표시클럭발생기(4)는 액정 패널(1)을 구동하는 데이터전극 구동회로(2)와 주사전극 구동회로(3)의 동작의 기준으로 되는 표시클럭(12)를 생성한다.
표시데이터(10)(여기에서는 8비트로 이루어지는 것으로 하고, 이하 8비트 표시데이터(10)이라 한다)과 입력 클럭(11)은 표시 콘트롤러(7)에서 출력되고, 데이터 전극 구동회로(2)에 공급된다.
이하, 이 실시예의 동작을 설명한다.
표시 컨트롤러(7)은 비디오메모리(8)내에 저장되어 있는 표시데이터를 리드하고, 액정표시 모듈(6)으로 8비트 표시데이터(10)으로서 송출한다. 또, 표시 컨트롤러(7)은 기준 클럭인 입력 클럭(11)을 액정표시모듈(6)으로 송출한다. 이 입력클럭(11)은 8비트 표시데이터(10)에 동기하고 있다.
여기에서, 표시데이터(10)를 송출하는 속도는 1화면을 구성하는 모든 표시데이터(10)를 송출하는 횟수, 즉 프레임주파수에서 표시되며 표준적이 60~70Hz 이다.
액정표시모듈(6)에서는 프레임주파수 60~70Hz 로 송출된 8비트 표시데이터(10)이 데이터전극 구동회로(2)에 공급된다.
이 데이터전극 구동회로(2)는 후술하는 표시메모리를 내장한 데이터 드라이버를 구비하고 있고, 공급받은 8비트 표시데이터(10)이 표시메모리에 일시 기억된다.
표시클럭발생기(4)는 표시클럭(12)를 데이터전극 구동회로(2)와 주사전극 구동회로(3)에 공급한다. 표시클럭(12)는 입력클럭(11)의 프레임주파수보다 높은 프레임주파수를 갖고 있다. 이 표시클럭(12)에 의해서 데이터 전극 구동회로(2)에 축적되어 있는 표시데이터(10)이 리드되고, 데이터전극 구동신호(14)로 변환되어 액정패널(1)에 공급된다. 이와 같은 더욱 높은 프레임주파수의 표시클럭(12)에 의한 리드에 의해서 높은 프레임주파수의 표시를 가능하게 하고 있다.
한편 , 주사전극 구동회로(3)은 표시클럭(12)에 의해 주사전극 구동신호(15)를 생성해서 액정패널(1)에 공급한다. 또 전원회로(5)는 여러가지 다른 직류레벨의 전류를 발생할 수 있는 직류전압 발생기이다. 전원회로(5)는 액정패널(1)에 공급되는 데이터전극 구동신호(14)와 주사전극 구동신호(15)의 기준으로 되는 전압, 즉 데이터 기준전압(13)과 주사 기준전압(16)을 생성한다.
제2도는 제1도에 도시한 액정패널(1)의 구체적인 1예의 개략적인 구조도이다. 동일도면에 있어서 320개의 데이터 전극 X0~X319와 240개의 주사전극 Y0~Y239에 의해 매트릭스 구조로 되어 있고, 이들 데이터전극과 주사전극과의 교점이 표시화소 Dij(단, i는 수평기간의 라인주사 순번을, j는 1수평기간에서의 표시화소의 화면 왼쪽으로부터의 순번을 각각 나타내고 있고, i=0,1,2, .....,239, j=1,2, ...319)로 되어 있다. 또, 이와 같은 전극수는 1예이며, 본 발명은 이것에 한정되는 것은 아니다.
데이터 전극 구동회로(2)(제1도)로부터의 1라인분 320도트의 데이터전극 구동신호(14)는 데이터전극 X0~X 319에 동시에 인가되고, 주사전극 구동회로(3)으로부터의 주사전극 구동신호(15)는 데이터 전극 구동회로(2)에서 테이터전극 X0~X319에 데이터전극 구동신호(14)가 인가될 때마다 주사전전극 Y0부터 차례로 주사전극 Y239까지 1씩 인가된다.
또 데이터전극 X0~X319와 주사전극 Y0~Y239사이에 액정재료가 봉입되어 있고, 각각의 전극에 부여된 전압에 따라서 액정의 광학적 특성이 변화하는 것에 의해서 표시가 실행된다.
이들 전극의 교점이 표시를 위한 화소, 즉 표시화소 DIJ이며, 제2도에 도시한 예에서는 320 × 240개 있다. 또한, 각 전극에 부여되는 전압의 파형에 대해서는 후술한다.
제3도는 제1도에 있어서의 데이터전극 구동회로(2)의 구체적인 1예를 도시한 블록도로서, (17-1)(17-2)는 데이터 드라이버이다.
동일도면에 있어서, 데이터전극 구동회로(2)는 데이터 드라이브(17-1),(17-2)에 의해 구성되고, 데이터 드라이버(17-1)은 액정패널(1)의 데이터 전극 X0~X159에 공급하는 데이터전극 구동신호(14-1)을, 데이터 드라이버(17-2)는 액정패널(1)의 테이터 전극 X160~X319에 공급하는 데이터전극 구동신호(14-2)를 각각 생성한다. 이들 데이터 드라이버(17-1),(17-2)에는 표시 컨트롤러(7)(제1도)로부터 8비트 표시데이터(10)과 입력클럭(11)이, 표시클럭 발생기(4)(제1도)로부터 표시클럭(12)가, 전원회로(5)(제1도)로부터 데이터 기준전압(13)이 각각 공급된다. 또한, 이곳에 공급되는 입력클럭(11)은 1프레임(1화면분)주기의 FLM(프레임)신호(20)과 2개의 클럭신호, 즉 CL 1신호(21)과 CL 2신호(22)로 이루어져 있다.
다음에, 제4도를 사용하여 이들 8비트 표시 데이터(10), FLM신호(20), CL1신호(21)및 CL 2신호(22)의 타이밍관계에 대해서 설명한다. 단, 제4도는 제3도에 있어서의 각부의 신호의 타이밍을 도시한 도면으로서, 제3도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
FLM신호(20)은 1화면 (1프레임)분의 8비트 표시데이터(10)을 송출한 것을 나타내는 신호로서, 이 FLM신호(20)의 주기의 역수가 프레임주파수이다. 또한, 이 실시예에서 이 프레임 주파수는 상기와 같이 길이 60~70Hz정도이다.
FLM 신호(20)의 1주기의 기간(1프레임기간)에 CL 1신호(21)이 240개 펄스로서 공급된다. 이 CL 1신호(21)은 8비트 표시데이터(10)의 1라인분이 송출되어 올 때마다 발생하는 클럭으로서, 이 CL 1신호(21)의 1주기가 1수평기간이고 1프레임은 240수평기간이다. FLM신호(20)과 CL1신호(21)에 의해 표시메모리(43)으로의 표시데이터의 라이트 동작의 타이밍이 제어된다.
이 CL 1신호(21)의 1주기에 펄스로서의 CL 2 신호(22)가 80개 공급되고, 이것에 동기해서 8비트 표시데이터(10)이 송출되어 온다. 8비트 표시데이터(10)은 1개의 CL 2 신호(22)마다 8비트씩 공급되지만, 1화소데이터는 2비트로 이루어지고, 따라서, 1개의 CL 2 신호(22)마다 화소데이터의 4개분의 8비트 표시데이터가 송출되어 온다. 그래서 1수평기간에 CL 2 신호(22)가 80개 송출되어 오므로, 함계 4×80=320 화소분의 8비트 표시데이터(10)이 송출되어 온다. 이상과 같이 해서 1화면분의 표시데이터는 프레임 주파수 60~70Hz에서 CL 1신호(21), CL 2 신호(22)에 동기해서 송출되어 온다.
다시 제3도로 되돌아 가서 전원회로(5)(제1도)에서 데이터 드라이버 (17-1),(17-2)에 공급되는 데이터 기준전압(13)은 4종류의 전압, 즉 V0전압(30), V1전압(31), V2전압(32)및 V3저압(33)으로 이루어져 있다. 데이터 드라이버(17-1),(17-2)에 일시 저장된 표시데이터(10)는 표시클럭(12)에 따라서 리드되고, 데이터 기준전압(13)을 기본으로 해서 데이터전극 구동신호(14)가 생성된다. (또한, 이점에 대한 상세한 내용은 후술한다). 데이터 드라이버(17-1)(17-2)에 공급되는 시프트방향 신호(24)와 이네이블 입력신호(25)는 각각 데이터 드라이버(17)의 동작을 제어하기위한 제어신호이다.
제5도는 제3도에 있어서의 데이터 드라이버(17-1)의 구체적인 1예를 도시한 블록도로서, (38)은 메모리 액세스 제어회로, (39)는 멀티플렉서, (40)은 라이트래치,(41)은 라이트 제어회로,(42)는 리드제어회로, (43)은 표시메모리, (44)는 리드래치, (45)는 디코더, (46)은 레벨시프터,(47)은 출력회로이다.
또한, 데이터 드라이버(17-2)도 동일한 구성을 이루고 있지만, 동일도면의 멀티플렉서(39)에서 출력되는 이네이블 출력신호(26)을 마찬가지의 멀티플렉서의 이네이블 입력신호로서 공급되지만 데이터 드라이버8(17-1)과는 다르다.
동일 도면에 있어서, 메모리 엑세스 제어회로(38)은 표시메모리(43)의 라이트, 리드 동작을 제어한다. 라이트래치(40)은 멀티플랙서(39)의 제어하에 1수평기가의 절반, (이하 이와 같이 수평기간의 1/2분을 1행분이라 한다) 분인 160개의 표시화소의 8비트 표시데이터(10)를 축적하고, 메모리 엑세스 제어회로(38)의 지시에 의해 이 축적된 1행분의 표시데이터를 표시데이터(51)로서 표시메모리(43)에 공급한다. 표시메모리(43)은 라이트 제어회로(41)로부터의 라이트 어드레스(52)에 따라서 1행분의 표시데이터(51)을 소정의 어드레스에 저장하고, 리드제어 회로(42)로부터의 리드어드레스(53)에 따라서 저장된 표시데이터를 메모리 리드 데이터(54)로서 출력한다. 리드래치(44)는 이 메모리 리드 데이터(54)를 메모리 엑세스 제어회로(38)로부터의 제어신호(49)에 의해 래치하고, 리드 래치 출력데이터(55)로서 디코더(45)에 공급한다. 디코더(45)는 이 리드 래치 출력데이터(55)를 리드제어회로(42)로부터의 데이터 비트 신호(56)과 후술하는 M 신호(29)로부터 디코드 신호(57)을 생성한다. 디코드신호(57)은 레벨시프터(46)에 의해 출력회로 구동신호(58)로 변환되어 출력회로(47)에 인가된다.
출력회로(47)의 이 출력회로 구동신호(58)에 따라서 전원회로(5)(제1도)로부터 V0 전압(30), V1전압(31), 3V2 전압(32) 및 V3전압(33)중의 1개를 선택하고, 각 데이터 전극 X0∼X159 (제2도)를 구동하는 데이터전극 구동신호(14)로서 출력한다. 다음에 , 이 구체예의 동작을 설명한다.
8비트 표시데이터(10)은 라이트래치(40)에 공급된다.
이 라이트래치(40)의 동작은 멀티플렉서(39)에 의해서 제어된다. 즉, 멀티플렉서(39)는 CL 1신호(21), CL 2 신호(22)를 기본으로 라이트래치(40)에 래치신호(50)을 공급하고, 차례차례 송출되어 오는 8비트 표시 데이터(10)의 1행분을 라이트래치(40)에 일시 기억한다. 메모리 엑세스 제어회로(38)은 FLM 신호(20)과 CL 1신호(21)을 기본으로 라이트 제어신호(48)을 생성하고, 이것에 의해서 라이트래치(40)에 일시 기억된 1행분의 표시데이터를 메모리 라이트 데이터(51)로서 표시 메모리(43)에 공급함과 동시에, 라이트 제어회로(41)은 라이트 어드레스(52)를 생성해서 표시메모리(43)에 공급하고, 그 곳에서의 메모리 라이트 데이터(51)을 라이트하는 어드레스를 지정한다.
또, 메모리 액세스 제어회로(38)은 표시메모리(43)에 기억된 이 표시데이터를 리드하기 위해서, 표시개시신호(27)과 라인신호(28)을 기본으로 리드 제어신호(49)를 생성한다. 표시개시신호를 리드하는 표시데이터의 1프레임의 선두를 나타내고, 라인신호(28)은 라인의 선두를 나타낸다. 이것을 기본으로 리드 제어회로(42)에 의해 리드 어드레스 신호(53)이 생성되고, 이 리드 어드레스 신호(53)에 의해서 표시메모리(43)으로부터 1행분의 표시데이터가 메모리 리드데이터(54)로서 리드된다. 이 메모리 리드데이터(54)는 리드래치(44)에 래치되어 일시 보존된다.
여기에서, 표시메모리(43)으로의 메모리 라이트데이터(51)의 라이트 주파수와 표시메모리(43)으로부터의 메모리 리드데이터(54)의 리드 주파수는 반드시 동일하지 않아도 좋고, 특히 고속응답의 액정을 사용했을 때에는 리드 주파수 쪽을 높게 할 수가 있다. 또한 이경우의 효과에 대해서는 다음에 상세하게 설명한다.
다음에, 리드래치(44)에 일시 보존된 메모리 리드데이터(54)는 리드래치 출력데이터(55)로서 디코더(45)에 공급되고, 데이터 비트신호(56)과 M 신호(29)에 의해서 디코드되어 디코드신호(57)이 생성된다. 이 디코드신호(57)은 레벨시프터(46)에 의해 출력구동신호(58)로 변환된 후 출력회로(47)에 공급된다. 출력회로(47)에서는 이 출력회로 구동신호(58)에 따라서 V0 전압(30),V1전압(31),V2 전압(32),V3 전압(33) 중의 1개가 선택되고, 제2도에서의 데이터 전극 X0∼X159를 구동하는 데이터 전극 구동신호(14-1)로서 액정패널(1)(제1도)에 공급된다.
이상과 같이, 데이터 드라이버(17-1),(17-2)는 동작하지만 이하 제5도의 각부에 대해서 상세하게 설명한다.
제6도는 제5도에 있어서의 멀티플렉서(39)와 라이트 래치(40)의 구체적인 1예를 도시한 블록도로서, (62)는 40진 카운터, (63)은 논리부정회로, (64)는 논리곱 회로, (66)은 디코더, (67)은 40개의 8비트 래치, (69)는 메모리 라이트 공급회로이며, 제5도에 대응하는 부분에는 동일부호를 붙이고 있다.
동일도면에 있어서, 멀티플렉서(39)는 주로 40진 카운터(62)와 디코더(66)으로 구성되어 있다. 40진 카운터(62)는 CL 2 신호(22)를 계수하고, 이 카운터 값(65)가 디코더(66)에 공급된다. 이네이블 입력신호(25)는 논리곱회로(64)를 경유해서 카운트 이네이블신호(70)으로서 40진 카운터(62)에 공급된다. 이 카운트 이네이블 신호(70)은 40진 카운터(62)의 동작의 실행 또는 정지를 지시하는 신호로서, 그 값이 논리1일 때 카운터 동작을 실행시키고 논리0일 때 카운트 동작을 정지시킨다.
CL 1신호(21)은 40진 카운터(62)의 카운터값을 클리어 또는 프리 셋트시키기 위한 신호이다. 클리어할 것인지 프리셋트 할 것인지의 선택은 시프트방향신호(24)에 따라서 실행된다.
시프트방향신호(24)가 논리 0일 때에 CL 1신호(21)에 의해서 40진 카운터(62)는 0으로 클리어되고, CL 2 신호(22)가 공급될 때마다 카운트 값이 차례로 1,2,3.... 로 1개씩 증가해 간다. 시프트 방향신호(24)가 논리 1일때에는 CL 1신호(21)에 의해서 40진 카운터(62)가 값 40으로 프리세트되고 CL 2 신호(22)가 공급될 때마다 카운트값이 이 프리세트값 40에서 차례로 40,39,38...로 1씩 감소해 간다.
40진 카운터(62)는 CL 2 신호(22)를 40회 카운트했을 때, 논리1의 이네이블 출력신호(26)을 출력한다. 이 이네이블 출력신호(26)은 논리부정회로(63)에 의해 논리0으로 된 후, 논리곱회로(64)에 공급되어 카운트 이네이블신호(70)을 논리 0으로 하고 40진 카운터(62)의 카운트 동작을 정지시킨다.
또, 40진 카운터(62)의 카운트값(65)는 디코더(66)에 의해 디코드 되고, 8비트 래치신호(50)으로서 라이트래치(40)에 공급된다.
제7도는 이상의 40진 카운터(62), 디코더(66)의 동작 타이밍도를 도시한 도면이다.
동일도면에 있어서, 40진 카운터(62)는 이네이블 입력신호(25), CL 1신호(21) 및 CL 2 신호(22)에 의해 제어된다.
CL 1신호(21)이 공급되면 40진 카운터(62)는 그 카운트값(65)가 0으로 되도록 초기화되고, 이것과 함께 이 40진 카운터(62)에서 출력되는 이네이블 출력신호(26)도 논리0으로 초기화된다.
다음에, CL 2 신호(22)가 입력되지만, 이네이블 입력신호(25)가 논리 0인 동안은 40진 카운터(62)는 카운트값(65)가 0 으로 초기화된 채이다. 즉, 이네이블 입력신호(25)가 논리 0이기 때문에, 논리곱회로(64)에 의해서 카운트 이네이블 신호(70)도 논리 0으로 고정되고, 이 때문에 40진 카운터(62)는 동작이 정지된 채이다.
그 후, 이네이블 입력신호(25)가 논리 1이 되면 논리곱회로(64)에 의해서 카운트 이네이블 신호(70)도 논리 1로 되고, 그 후 최초에 공급되는 CL 2 신호(22)에의해 40진 카운터(62)의 동작이 개시한다. 40진 카운터(62)의 카운트값(65)는 CL 2 신호(22)가 공급될 때마다 0,1,2,3,4,...로 1씩 증가해 간다. 그리고, 40진 카운터(62)는 그의 카운트값(65)가 40으로 되었을 때, 이네이블 출력신호(26)을 논리 1로 한다. 이것에 의해, 카운트 이네이블 신호(70)이 논리 0으로 되고, 40진 카운터(62)의 동작은 정지한다. 이 이네이블 출력신호(26)은 데이터 드라이버(17-2)을 동작시키는 데 사용된다.
이러한 동작중, 40진 카운터(62)의 카운트값(65)는 디코더(66)에 의해 디코더되고, 40개의 8비트 래치신호(50)이 순번으로 논리 1로 되어 간다. 이들 8비트 래치신호(50)은 라이트래치(40)에 공급된다. 라이트래치(40)은 40개의 8비트 래치(67)과 메모리 라이트 공급회로(69)로 구성되어 있고, 이들 40개의 8비트 래치(67)중 논리1인 8비트 래치신호(50)이 공급되는 것에 8비트 표시데이터(10)이 페치되어 일시 기억된다. 따라서 40개의 8비트 래치(67)에 8비트 표시데이터(10)이 1개(8비트, 즉 4표시화소)씩 기억되어 간다. 이와 같이 해서 일시 기억된 8비트 표시데이터(10)은 8비트 래치신호(68)로서 메모리 라이트 출력된(69)에 공급된다.
여기에서, 제8도에 의해 8비트 래치(67)의 동작을 더욱 상세하게 설명한다.
순번에서 공급되어 오는 논리1의 8비트 래치신호(50)에 의해 8비트 표시데이터(10)이 40개의 8비트 래치(67)에 순번으로 래치되고, 래치된 이들 8비트 데이터는 8비트 래치신호(68)로서 출력된다. 40개의 8비트 래치(67)는 차례로 송출되어 오는 8비트 표시데이터(10)을 래치하는 것에 의해, 전체로서 1행분(즉, 160 표시화소분)으 8비트 표시데이터(10)을 일시 유지한다.'
8비트 래치(67)에서 출력되는 8비트 래치신호(68)은 메모리 라이트 출력회로(69)에 공급되고, 메모리 라이트 신호(48-2)가 논리 1로 되었을 때에만 메모리 라이트 데이터(51)로서 제5도의 표시데이터(43)에 공급된다.
이 상태는 제9도에 의해서, 설명하면, 메모리 라이트 출력회로(69)는 메모리 라이트 신호(48-2)가 논리 1일 때, 8비트 래치신호(68)을 메모리 라이트 데이터(51)로서 출력한다. 또, 메모리 라이트 신호(48-2)가 논리 0일 때, 메모리 라이트 출력회로(69)의 출력은 고임피던스로 된다.
이상은 제3도에 있어서의 데이터 드라이버(17-1)에 관한 설명이지만, 데이터 드라이버(17-2)에 대해서도 마찬가지이다.
단, 데이터 드라이버(17-1)에서의 제6도에 도시한 40진 카운터(62)로부터 추력되는 이네이블 출력신호(26)이 마찬가지의 40진 카운터에 이네이블 입력신호로서 공급되고, 제7도에 도시한 바와 같이 이 이네이블 출력신호(26)이 논리 1로 되면 상기의 데이터 드라이버(17-1)과 마찬가지의 동작을 실행하고, 1수평기간의 후반의 8비트 표시데이터(10)으로부터 액정패널(1)(제2도)의 데이터 전극 X160∼X319의 데이터 전극 구동신호(14-2)를 생성한다.
제10도는 제5도에 있어의 표시메모리(43)의 각 어드레스와 표시데이터의 저장의 관계를 도시한 메모리맵의 구체적인 1예를 도시한 도면이다.
동일도면에 있어서 표시데이터(43)은 2개의 비트 플레인 A,B로 이루어지고, 합계 76.8 kBit (=320도트×240라인×2 비트 플레인)의 기억용량을 갖고 있다. 또한, 이와 같이 2개의 비트 플레인으로 구성되어 있는 것은 8비트 표시데이터(43)의 2비트의 화소 4개로 이루어져 4계조를 나타내기 때문이다. 따라서 8비트 표시데이터(43)의 계조비트수나 표시의 도트수, 라인수에 따라서 기억용량이 다른 것은 말할 필요도 없다.
표시메모리(43)의 각 비트 플레인 a,b 는 표시데이터(43)의 각 계조비트와 대응하고 있다. 따라서, 라이트시에 있어서 라이트래치(40)으로부터의 메모리 라이트 데이터(51)은 메모리 액세스 제어회로(38)과 라이트 제어회로(41)의 제어에 의해 1행분이 표시메모리(43)에 기억되지만, 각 계조비트(즉, 화소를 구성하는 2개의 비트)는 각각의 대응하는 각각의 비트 플레인에 기억된다. 예를 들면, i행 j 열째의 표시데이터 Dij의 비트 0 (즉, 상위비트로서 Dij(0)이라 표시한다)는 비트 플레인 A의, 비트 1(즉, 하위비트로서 Dij(1)이라 표시한다)은 비트 플레인 B의 각각 소정의 라이트 어드레스에 기억된다.
또한, 데이터 드라이버(17-2)에서와 마찬가지의 표시메모리에는 표시화소 Di,160∼ Di,319의 표시데이터가 기억된다.
한편, 표시메모리(43)에 기억된 각 표시데이터는 메모리 엑세스 제어회로(38)과 리드 제어회로(42)의 제어에 따라서 순번으로 리드된다. 이때, 리드어드레스는 각 비트 플레인 A,B 마다 설정되고, 제10도에 도시한 예에서는 비트 플레인 A에는 어드레스 0∼239가, 비트 플레인 B에는 어드레스 240∼479가 설정되어 있다. 따라서, 표시메모리(43)에 라이트된 표시데이터는 480회로 나누어서 순번으로 리드되어 간다.
제11도는 제5도에 있어서의 메모리 액세스 제어회로(38)의 구체적인 1예를 도시한 블록도로서, (59)는 라이트 신호 생성회로, (60)은 리드신호 생성회로이다.
동일도면에 있어서, 메모리 액세스 제어회로(38)은 라이트신호 생성회로(59)와 리드신호 생성회로(60)으로 구성되어 있다.
먼저, 이 리드신호 생성회로(60)의 동작을 제12도를 사용해서 설명한다.
리드 신호 생성회로(60)은 표시개시신호(27)과 라인신호(28)로부터 리드 제어신호(49)와 비지(busy) 신호(61)을 생성한다.
표시데이터의 표시메모리로의 라이트 동작과 리드동작이 비동기적으로 실행되는 경우, 양 동작 즉 메모리로의 라이트 엑세스와 리드 엑세스가 경합하는 경우가 있다. 그 경우에는 양 액세스를 조정해서 어느 한 액세스를 우선시킬 필요가 있다. 비지신호(61)은 조정을 위해 발생한다. 제12도에 도시한 바와 같이, 리드 선두신호(49-1)은 표시개시신호(27)를 논리반전해서 생성된다. 또, 메모리 리드신호(49-2)는 라인신호(28)보다 시간 twp만큼 지연해서 논리 1로 되고, 이것으로부터 시간trp후에 논리 0으로 복귀한다. 여기에서, 시간 trp는 표시메모리(43)에 기억된 표시 데이터를 리드하기 위한 리드 세트업 시간임과 동시에, 상세한 것에 대해서는 후술하겠지만 표시메모리(43)에 8비트 표시데이터(10)를 라이트하는데 필요한 시간이다. 또, 비지신호(61)은 라인신호(28)과 메모리 리드신호(49-2)와 논리합을 취한 것으로서, 메모리 리드신호(49-2)에 앞서서 출력된다. 이와 같이 생성되는 리드 선두신호(49-1)과 메모리 리드신호(49-2)에 의해 표시메모리(43)에서 표시데이터가 리드되지만, 그에 대한 상세한 것은 후술한다.
다음에, 제11도에 있어서의 라이트신호 생성회로(59)의 동작을 제13도 및 제14도를 사용해서 설명한다.
라이트 신호 생성회로(59)는 FLM 신호(20)과 CL 1신호(21)과, CL 2 신호(22), CL 2 신호(22)로부터 라이트 선두신호(48-1)과 메모리 라이트신호(48-2)를 생성한다. 라이트 선두신호(48-1)은 FLM 신호(20)를 논리반전해서 생성된다. 또 비지신호(61)이 논리 0인 경우에는 제13도에 도시한 바와 같이, 메모리 라이트신호(48-2)는 CL 1신호(21)의 상승에 따라서 시간폭 twp의 펄스로서 생성된다. 비지신호(61)이 논리 1인 경우에 제 14도에 도시한 바와 같이, 메모리 라이트 신호(48-2)는 CL 1신호(21)의 상승시에 비지신호(61)이 논리 1일 때 비지신호(61)이 논리 0으로 된 후 상승하는 시간폭 twp의 펄스로서 생성된다.
여기에서, 비지신호(61)이 논리 1이라는 것은 리드 신호 생성회로(60)(제11도)이 메모리 리드신호(49-2)를 표시메모리(43)에 공급하고, 표시메모리(43)으로의 데이터 라이트는 리드 동작중 대기되어지는 이라는 , 리드우선으로 동작한다.
일반적으로, 메모리는 리드동작과 라이트 동작을 동시에 실행할 수 없기 때문에 표시메모리(43)으로의 액세스 의 제어를 이상과 같이 실행하는 것에 의해 동시에 라이트신호와 리드신호가 발생하지 않도록 하였다.
또, 제12도에 도시한 바와 같이 비지신호(61)를 메모리 리드신호(49-2)에 앞서서(즉, 메모리 리드신호 (49-2)를 라인신호(28)에 의해 시간 twp 지연해서 )발생시키고 있다. 이것은 표시메모리(43)의 라이트동작 중에 (즉, 처음에는 비지신호(61)은 논리 0이었다) 라인신호(28)이 상승하더라도 그 즉시 메모리 리드 동작을 실행시키지 않고 시간 twp분 지연시켜서 리드동작으로 들어가도록 하는 것에 의해, 표시메모리(43)의 라이트 동작과 리드 동작이 동시에 발생하지 않도록 하기 위함이다.
이상과 같이, 리드신호 생성회로(60)과 라이트 신호 생성회로(59)의 동작에 의해, 표시메모리(43)으로의 리드와 라이트의 엑세스가 제어된다.
제15도는 제5도에서의 라이트 제어회로(41)의 구체적인 1예를 도시한 블록도로서, (71)은 라이트 어드레스 카운터, (72)sms 라이트 어드레스 버퍼이다. 또, 제16도는 이 구체예의 동작을 도시한 타이밍도로서, 제15도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
제15도에 있어서, 라이트 제어회로(41)은 라이트 어드레스 카운터(71)와 라이트 어드레스 버퍼(72)로 구성된다. 라이트 어드레스 카운터(71)은 제16도에 도시한 바와 같이, 메모리 액세스 제어회로(38)(제5도)로부터 라이트 선두신호(48-1)이 공급될 때마다 그의 카운트 값이 0으로 되도록 초기화되고, 그 후 메모리 액세스 제어회로(38)로부터의 메모리 라이트 신호(48-2)를 카운트하고, 0,1,2... 로 1씩 증가해 가는 라이트 어드레스 카운트값(73)을 출력한다.
라이트 어드레스 카운트값(73)은 라이트 어드레스 버퍼(72)를 거쳐서 메모리 라이트 어드레스(52)로서 표시메모리(43)(제5도)에 공급된다. 라이트 어드레스 버퍼(72)는 메모리 라이트 신호(48-2)가 논리 0일 때 (즉, 메모리 라이트 신호(48-2)의 논리 1의 펄스 간의 기간), 메모리 라이트 어드레스(52)를 출력하지 않고 고임피던스상태로 되고, 메모리 라이트신호(48-2)가 논리 1일때에 라이트 어드레스 카운트값(73)을 메모리 라이트 어드레스 신호(52)로서 표시메모리(43)(제5도)로 출력한다.
이상과 같이, 라이트 제어회로(41)은 라이트래치(50)(제5도)으로부터의 메모리 라이트 데이터(51)이 표시메모리(43)에 라이트될 때, 메모리 라이트 신호(48-2)이 표시메모리(43)에 라이트될 때, 메모리 라이트 신호(48-2)에 의해서 메모리 라이트 어드레스 신호(52)를 표시메모리(43)에 공급한다.
제 17도는 제5도에서의 리드제어회로(42)의 구체적인 1예를 도시한 블록도로서, (74)는 리드 어드레스 카운터, (74)는 리드어드레스 버퍼이다. 또, 제18도는 이 구체예의 동작을 도시한 타이밍도로서, 제17도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
제17도에 있어서, 리드 제어회로(42)은 리드 어드레스 카운터(74)와 리드 어드레스 버퍼(75)로 구성된다. 리드어드레스 카운터(74)은 제18도에 도시한 바와 같이, 메모리 액세스 제어회로(38)(제5도)로부터 리드 선두신호(49-1)이 공급될 때마다, 그의 카운트 값이 0으로 되도록 초기화되고, 그 후 메모리 액세스 제어회로(38)로부터이 메모리 리드 신호(49-2)를 카운트하고, 0,1,2... 로 1씩 증가해 가는 리드 어드레스 카운트값(76)을 출력한다.
리드 어드레스 카운트값(76)은 리드 어드레스 버퍼(75)를 거쳐서 메모리 라이트 어드레스(53)로서 표시메모리(43)(제5도)에 공급된다. 리드 어드레스 버퍼(75)는 메모리 리드 신호(49-2)가 논리 0일 때 (즉, 메모리 리드 신호(49-2)의 논리 1의 펄스 간의 기간), 메모리 리드 어드레스(53)을 출력하지 않고 고임피던스 상태로 되고, 메모리 리드신호(49-2)가 논리 1일때에 리드 어드레스 카운트값(76)을 메모리 리드 어드레스 신호(53)로서 표시메모리(43)로 출력한다.
이상과 같이, 리드 제어회로(42)은 메모리 리드 데이터(51)의 표시메모리(43)으로부터의 리드와 동일한 타이밍에서 메모리 리드 신호(49-2)에 의해서 메모리 리드 어드레스 신호(53)를 표시메모리(43)에 공급한다.
또, 리드 어드레스 카운터(74)는 데이터 비트신호(56)도 생성한다. 이 데이터 비트 신호(56)은 표시메모리(43)의 각 비트 플레인 A,B (제10도) 중의 어느 비트 플레인에 기억되어 있는 표시데이터를 리드하고 있는지를 나타내는 신호로서, 제18도에 도시한 바와 같이 리드 어드레스 카운트 값(76)이 값 0∼239일 때 논리0, 값 240∼479일 때 논리 1이 된다. 즉, 데이터 비트신호(56)이 논리 0일 때에는 비트 플레인 A에서 리드가 실행되고, 논리 1일때에는 비트 플레인 B에서 리드가 실행되고 있는 것으로 된다. 이 데이터 비트 신호(56)은 디코더(45)에 공급된다.
이상과 같이 해서 생성되는 메모리 리드 어드레스 신호(53)을 기본으로 표시메모리(43)에서 표시데이터가 리드되지만, 다음에 이 리드동작을 제19도를 사용해서 설명한다.
제5도 및 제19도에 있어서, 메모리 액세스 제어회로(38)에서 생성되는 메모리 리드 신호(49-2)와 리드 제어회로(42)에서 생성되는 도로서, 메모리 리드 어드레스 신호(53)에 의해서 표시메모리(43)에서 메모리 리드데이터(54)가 리드되고 리드래치(44)에 공급된다. 이 리드래치(44)는 메모리 리드신호(49-2)가 논리1에서 논리0으로 변화할 때 메모리 리드데이터(54)를 래치하고, 이것을 리드래치 출력데이터(55)로서 디코더(45)에 공급한다.
제 20도는 제5도에서의 디코더(45), 레벨시프터(46) 및 출력회로(47)의 구체적인 1예를 도시한 회로도이다.
동일 도면에 있어서, 리드래치(44)로부터의 상기 리드래치 출력데이터(55)는 디코더(45)에 공급된다. 디코더(45)는 이 리드래치 출력데이터(55)와 리드 제어회로(42)(제5도)로부터의 데이터 비트신호(56)과 액정에 인가되는 전압의 구성전환을 위한 기준 신호인 M 신호(29)로부터 디코드 신호(57)을 생성하고 레벨 시프터(46)에 공급한다.
레벨시프터(46)은 이 디코드신호(57)을, 예를 들면 트랜지스터로 이루어지는 출력회로(47)을 구동하기 위한 신호로 변환하는 회로이다. 이것에 의해, 출력회로(47)은 V0 전압(30), V1전압(31), V2전압(32) 및 V3전압(33)의 4레벨의 전압중 1개를 선택하고, 그것을 데이터 전극 구동신호(14-1)로서 액정패널(1)(제2도)이 데이터 전극 X0∼X 159에 공급한다.
리드래치 출력데이터(55), 데이터 비트 신호(56) 및 M 신호(29)와 데이터 전극 구동신호(14)의 관계를 다음의 표1에 도시한다.
표1은 디코더(45), 레벨시프터(46) 및 출력회로(47)에 의해 생성되는 데이터전극 구동신호(14)의 출력진리값표이다.
이상의 것은 제3도에 있어서의 데이터 드라이버(17-2)에 대해서도 마찬가지이고, 이것에 의해 액정패널(1)의 데이터 전극 X160∼X319에 대한 데이터 구동신호(14-2)가 얻어진다.
제21도는 제1도에 있어서의 전원회로(5)의 구체적인 1예를 도시한 회로도로서, (77)∼(83)은 버퍼앰프, R1∼R3은 저항이다.
동일도면에 있어서, 전원회로(5)는 직렬로 접속된 분압용의 저항 R3,R2,R1,R1,R2,R3과 버퍼 앰프(77)∼(83)으로 구성된다. 이들 직렬저항의 한쪽의 단자에 전압 V가 인가되고 다른쪽의 단자에 전압 V가 각각 인가되고, 전압V, 전압 VV간의 5개의 전압 및 전압 V와의 7개의 값이 다른 직류의 전압을 얻고 있다. 이들 전압은 각가 버퍼앰프(77)∼(83)에 공급되고, 전원회로(5)의 출력전압으로서 V4 전압(99), V0전압(30), V1전압(31),V5 전압(100), V2 전압(32), V3 저압(33), V6전압(101)을 얻고 있다. 여기에서 V4 V0 V1 V5 V2 V3 V6이다. 이들 출력전압이 소정값으로 되도록 저항 R1∼R3에 의한 분압비가 설정된다.
제22도는 제1도에 있어서의 표시 클럭 발생기(4)의 구체적인 1예를 도시한 블록도로서, (84)는 카운터, (85)는 논리곱 회로, (87)은 기준클럭 발생기, (102)는 2분주회로이다.
제23도는 제22도에 있어서의 각부의 신호를 도시한 타이밍도로서, 제22도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
제22도 및 제23도에 있어서, 기준클럭 발생기(87)은 기준클럭(88)을 발생한다. 기준클럭(88)의 1주기가 1수평기간과 동일하고 , 상기 표시메모리(43)에 저장되어 있는 8비트 데이터(10)을 리드해서 데이터전극 구동신호(14)를 생성하기 위한 기준으로 되는 클럭이다.
이 기준클럭(88)은 카운터(84)에 공급되고, 이것에 의해서 분주되어 표시개시 신호(27), 주사 개시신호(105) 및 표시유효신호(86)이 생성된다. 표시개시신호(27)은 표시메모리(43)(제5도)에 저장되어 있는 표시데이터의 리드개시를 나타내는 신호로서, 그의 1주기에서 1프레임의 모든 표시데이터가 리드되게 된다. 주사개시신호(105)는 액정패널(1)(제2도)의 주사전극 Y0∼Y239의 주사를 개시하는 것을 나타내는 신호로서, 이 실시예에서는 표시개시신호(27)의 1주기에 2회 주사개시신호(105)가 발생하도록 하고 있다.
또, 표시유효신호(86)은 표시개시신호(27)의 발생후의 실제의 표시동작의 유효기간을 나타내는 신호로서, 이 표시유효신호(86)가 기준클럭(88)이 논리곱 회로(86)에서 논리곱 연산되는 것에 의해 표시유효기간에서의 기준 클럭, 즉 라인신호(28)이 얻어진다.
2분주 회로(102)는 표시 개시신호(27)을 2분주하고, 표시개시신호(27)마다 논리 0이고 논리 1이 전환되는 M 신호(29)를 생성한다. 이 M 신호(29)는 액정에 인가되는 전압의 극성을 전환하기 위한 기준신호이다. 액정은 주로 고분자의 화합물로 이루어지고 장시간 직류전압이 인가되면 그 특성이 저하하기 때문에, 이와 같이 액정의 인가전압의 극성을 전환하는 것이 필요한 것이다. 이 실시예에서는 표시개시신호(27)마다 액정의 인가전압의 극성을 전환해서 액정의 특성 저하를 방지하도록 하고 있다.
제24도는 제1도에 있어서의 주사 전극 구동회로(3)의 구체적인 1예를 도시한 블록도로서, (89-1),(89-2)는 주사드라이버이다.
동일도면에 있어서, 주사전극 구동회로(3)은 주사드라이버(89-1),(89-2)로 구성되어 있다. 이들 주사드라이버(89-1),(89-2)에는 표시클럭 발생기(4)(제22도)에서 표시클럭(12)가, 전원회로(5)(제21도)에서 주사기준전압(16)이 각각 공급된다. 여기에서, 표시클럭(12)는 제23도에서 설명한 타이밍의 주사개시신호(105),라인신호(28) 및 M 신호(29)로 이루어지고, 주사기준전압(16)은 제21도에 도시한 V4 전압(99), V5 전압(100) 및 V6 전압(101)로 이루어져 있다.
제25도는 제24도에 있어서의 주사 드라이버(89-1)의 구체적인 1예를 도시한 블록도로서, (92)는 카운터, (93)은 디코더, (94)는 레벨시프터,(95)는 출력회로이다.
제26도는 제25도의 각부의 신호르 도시한 타이밍도로서, 제25도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
제25도 및 제6도에 있어서, 카운터(92)는 이네이블 입력신호(91)이 논리 0일 때 카운트 동작을 실행하지 않고, 이네이블 입력신호(91)이 논리 1로 되면 카운트 동작을 실행한다. 그래서, 이네이블 입력신호(91)이 논리1로 되면, 카운터(29)는 주사개시신호(105)가 공급될 때마다 그의 카운트 값이 초기화되고, 주사개시신호(105)후의 라인신호(28)을 카운트해서 그의 카운트값을 카운터 출력신호(96)으로서 발생한다. 그리고, 카운터(92)는 라인신호(28)을 120회 카운트하면, 이네이블 출력신호(97)을 논리1로 하고, 그 후는 다음의 주사개시신호(105)가 공급될 eo까지 카운트동작을 정지한다. 이 이네이블 출력신호(97)는 마찬가지의 구성을 이루는 주사 드라이버(89-2)와 마찬가지의 카운터에 이네이블 입력신호로서 공급된다.
카운터(92)로부터의 카운터 출력신호(96)은 디코더(93), 레벨시프터(94) 및 출력회로(95)에 의해서 주사전극 구동신호(15-1)로 변환된다. 이 주사전극 구동신호(15-1)은 카운터 출력신호(96)의 값에 따라서 액정패널(1)(제2도)에서의 주사전극 Y0∼Y119 중의 주사전압을 인가하는 것을 선택하는 것이고, 또 디코더(93)에 공급되는 M 신호(29)에 따라서 선택된 주사전극에 인가되는 주사전압의 극성을 다르게 한다.
여기에서, 제24도에 있어서의 주사 드라이버(89-1)과 주사드라이버(89-2)는 각각 240개의 주사전극 Y0∼Y239의 절반씩을 부담하고 있다. 여기에서는 주사 드라이버(89-1)이 주사전극 Y0∼Y119 에 주사전압을 공급하고, 주사 드라이버(89-2)가 주사전극 Y120∼Y239에 주사전압을 공급하는 것으로 한다.
그래서, 주사 드라이버(89-1)에 대해서 설명하면, M 신호(29)가 논리 1일때에는 출력회로(95)는 전원회로(5)(제21도)로 부터의 V4 전압(99)를 선택하고, 카운터 출력신호(96)에 따른 주사전극에 이 V4 전압(99)를 인가한다. 즉,
카운터 출력신호(96)의 값이 1일 때 주사전극 Y0에,
카운터 출력신호(96)의 값이 2일 때 주사전극 Y1에,
카운터 출력신호(96)의 값이 3일 때 주사전극 Y2에,
카운터 출력신호(96)의 값이 4일 때 주사전극 Y3에,
. .
. .
. .
카운터 출력신호(96)의 값이 120일때 주사전극 Y119에 각각 V4 전압을 부여하고, 이 V4 전압(99)에 의해 주사된다. 또, M 신호(29)가 논리 0일때에는 출력회로(95)는 전원회로(5)(제21도)로부터의 V6 전압(101)을 선택하고, 이 V6 전압(101)을
카운터 출력신호(96)의 값이 1일 때 주사전극 Y0에,
카운터 출력신호(96)의 값이 2일 때 주사전극 Y1에,
카운터 출력신호(96)의 값이 3일 때 주사전극 Y2에,
카운터 출력신호(96)의 값이 4일 때 주사전극 Y3에,
. .
. .
. .
카운터 출력신호(96)의 값이 120일 때 주사전극 Y119에 각각 부여하고, V6 전압(101)에서 주사된다.
또한, V4 전압(99), V6 전압(101)이 부여되지 않는 주사전극에는 V5 저압(100)이 부여된다. V4 전압(99), V6 전압(101)은 제26도에 도시한 바와 같이 V5 전압(100)에 관해서 극성이 다르다.
제24도에 있어서의 주사 드라이버(89-2)에서는 제25도에서의 카운터(92)로부터의 이네이블 출력신호(97)이 논리 1로 되는 것에 의해, 마찬가지로 해서 주사전극 Y120∼Y239에 순차 V4 전압(99) 또는 V6전압(101)을 공급하여 이들에 의해 주사전극이 실행된다.
이상과 같이, 실시예 1의 동작을 제1도 ∼제26도를 사용해서 설명하였다. 다음에, 제27도 ∼제29도에 의해 실제로 표시패턴을 상정해서 액정패널(1)에 인가되는 전압에 대해서 구체예를 도시한다.
제27도는 액정패널(1)(제2도)을 8×8 도트로 상정했을 때의 표시패턴의 1예를 도시한 것이다. 여기에서도 표시의 계조수는 상기와 같이 4계조로 한다.
또, 제28도는 제27도에 도시한 표시패턴에 대한 각 데이터 전극 X0∼X7과 각 주사 전극 Y0∼Y7 에서의 전압파형을 도시한 것이다. 데이터 전극 X0∼X7에서의 전압파형은 상기의 표1에 의한 것이고, 주사전극 Y0∼Y7에서의 전압파형은 상기에 의한 것이다.
여기에서는 표시개시신호(27)의 주기를 프레임 주기,주사개시신호(105)의 주기를 필드주기, M 신호(29)의 주기를 교류주기라고 한다. 필드주기의 2배는 프레임 주기와 동일하다. 이것은 2비트의 표시데이터로 4계조를 표시하기 위해, 표시데이터를 구성하는 2개의 비트에 각각 다른 필드를 대응시키기 때문이다. 제28도에 도시한 예에서는 2 필드 중의 전반의 필드(이하, 필드기간 F라고 한다)에 계조비트의 가중이 큰 비트(상위비트)를 대응시키고, 후반의 필드(이하, 필드기간 R이라고 한다)에는 계조 비트으 가중이 작은 비트(하위 비트)를 대응시키고 있다. 그리고, 1프레임내의 2 필드의 각각의 비트로 4계조를 표시한다.
또, 프레임마다 M신호(29)를 논리반전하는 것에 의해, 액정에 인가되는 전압의 극성을 프레임마다 반전한다. 이것을 프레임 교류라고 한다.
따라서, 제28도에 도시한 바와 같이, 상기 표1에 의해 M 신호(29)가 논리 1일때에는 제10도에서의 비트 플레인 A로부터 상위비트 D(0)이 리드되는 필드기간 F에서 데이터 비트신호(56)이 논리 0이기 때문에, 데이터 전극 X0∼X7에는 상위 (0)에 따라서 V0전압(30) 또는 V3 전압(33)이 인가되고 제10도에서의 비트 플레인 A로부터 하위비트 D(1) 이 리드되는 필드기간 R에서 데이터 비트 신호(56)이 논리 1이기 때문에 데이터 전극 X0∼X7에는 하위비트 D(1) 에 따라서 V2 전압(32)또는 V1전압(31)이 인가된다. 또, M 신호(29)가 논리 0일때에도 마찬가지이지만, 리드되는 비트에 대한 V0 전압(30) 또는 V3 전압(33)의 관계, V2 전압(32)또는 V1전압 (31)의 관계가 각각 반대로 된다.
이상과 같이 부여되는 데이터 전극과 주사전극에서의 실제로 표시화소에 인가되는 전압의 예를 제29도에 도시하고 있으며, 이것에는 제27도에서의 주사전극 Y0(Y0 전극 이라고 한다. 이하, 동일) 과 X2 전극과의 교점, Y0 전극과 X5 전극과의 교점, Y0 전극과 X7 전극과의 교점 및 Y0 전극과 X1전극과의 교점의 각각의 표시화소에 인가되는 전압파형이 도시되어 있다.
여기에서, 제27도에서의 Y0 전극에 대해서 살펴보면, Y0 전극과 X2 전극과의 교점의 표시화소(X2-Y0화소라고 한다. 이하, 동일)는 가장 밝고 X5-Y0 화소는 조금 밝으며, X7-Y0 화소는 조금 어둡고, X1-Y0 화소는 가장 어둡다. 이와 같은 계조에서 X2-Y0 화소의 표시데이터는 상위비트 D(0)=1, 하위비트 D(1)=0이다. 또, X7-Y0 화소의 표시데이터는 상위비트 D(0)=0 , 하위비트 D(1)=1이며, X1-Y0 화소의 표시데이터는 상위비트 D(0)=0 , 하위비트 D(1)=0이다.
제29도에 있어서는 제25도와 제26도에서 설명한 바와 같이, 주사전극에 V4 전압(99) 또는 V6 전압(101)이 인가되어 있는 기간을 선택기간이라고 하고, 그이외의 V5 전압(100)이 인가되는 기간을 비선택기간이라고 한다. 계조 표시는 프레임 주기내의 2회의 선택기간에 표시화소에 인가되는 전압에 의해 결정된다.제28도에서는 명확한 바와 같이, M 신호(29)가 논리 1에서의 프레임 주기내의 최초의 필드기간 F 의 선택기간에서는 표시데이터의 가중이 큰 계조비트(상위 비트)가 온(즉, 논리 1)일때에 V4 전압(99)와 V3 전압(33)과의 차전압(V4-V3의 전압이라고 한다. 이하 동일)이, 이 계조 비트가 오프(즉, 논리0-)일때에 V4-V0의 전압이 각각 화소에 인가된다. 또, 다음의 필드기각 R의 선택기간에서는 표시데이터의 가중이 작은 계조비트(하위비트)가 온일때 V4-V2의 전압이, 이 계조비트가 오프일 때 V4-V1의전압이 각각 화소에 인가된다.
그래서, X2-Y0 화소에서는 필드기간 F, R에서 온이고, 필드기간 F의 선택기간에 V4-V3의 전압이 인가되고 필드기간 F의 선택기간에 V4-V2의 전압이 인가되는 것에 의해서 가장 밝은 표시가 이루어진다. X5-Y0 화소에서는 필드기간 F에서 온이고 필드기간R에서 오프이며, 필드기간 F의 선택기간에 V4-V3 의 전압이 인가되고 필드기간 R의 선택기간에 V 4-V1의 전압이 각각 인가되는 것에 의해서 조금 밝은 표시가 실행된다. X7-Y0 화소에서 필드기간 F에서 오프이고 필드기간 R에서 온이며, 필드기간R의 선택기간에 V4-V2 의 전압이 각각 인가되고 필드기간 R의 선택기간에 V 4-V2의 전압이 각각 인가되는 것에 의해서 조금 어두운 표시가 실행된다. X1-Y0 화소에서는 필드기간 F,R 에서 온이고 필드기간 F의 선택기간에 V4-V0 의 전압이 인가되고 필드기간 R의 선택기간에 V 4-V1의 전압이 각각 인가되는 것에 의해서 가장 어두운 표시가 실행된다.
이와 같이, 계조는 각 필드기간 F 또는 R 에 인가되는 선택전압의 대소의 조합에 의해서 표시한다.
M 신호(29)가 논리 0으로 되는 다음의 프레임에서는 제29도에서 도시한 바와 같이 필드기간 F에서 X2-Y0화소에 V6-V0 전압이, X5-Y0화소에 V6-V0 전압이, X7-Y0화소에 V6-V3 전압이, X1-Y0화소에 V6-V3 전압이 각각 인가되고, 또 필드기간 F에서 X2-Y0화소에 V6-V1전압이, X5-Y0화소에 V6-V2 전압이, X7-Y0화소에 V6-V1전압이, X1-Y0화소에 V6-V2 전압이 각각 인가된다. 단, 이 경우에는 M 신호(29)가 논리 1인 경우와는 역극성으로 되어 있다.
이상과 같이, 이 실시예에서는 균등펄스 폭 변조방식에 따라서 액정이 구동하는 수평주파수를 라이트 표시데이터의 수평주파수의 n 배로 하더라도, 액정의 구동신호에 펄스의 레벨에 의한 가중을 실행한느 것에 의해, 데이터 시프트 클럭을 대폭으로 고속으로 하지 않고 2의 n 승 계조를 표시할 수가 있다. 또, 표시의 주사주파수를 높게 할 수 있는 것에 의해, 고속 응답 액정재료를 높은 콘트라스트로 구동하는 액정표시장치를 실현할 수가 있다. 예를 들면,액정을 구동하는 주사주파수를 2배(약 60㎐∼ 약 120㎐)로 하는 것에 의해서 4계조를 실현할 수 있고, 또 프레임 주파수를 2배로 하는 것에 의해 합계 4배의 주사주파수(약 120㎐∼약 240㎐)로 구동할 수 있게 되어 고속 응답 액정을 고콘트라스트로 구동할 수가 있다.
또, 데이터 드라이버에 표시메모리를 내장하고 있기 때문에, 액정 패널로 출력하는 데이터전압의 주파수에 맞게 표시 컨트롤러에서 전송되어 오는 표시데이터의 주파수를 일치시킬 필요가 없어 표시와는 독립적으로 표시 컨트롤러를 동작시킬 수가 있다. 따라서, 소형 정보기기나 퍼스널컴퓨터, 워드 프로세서, 전자 수첩, 그밖의 이 실시예에 의한 액정 표시 장치를 구비한 전자기기의 소비 전력을 저감하기 위해 표시하는 내용에 변화가 없는 경우에는 표시 컨트롤러의 동작 주파수를 저감하거나 정지할 수가 있다.
본 발명에 의한 액정표시장치는 CRT 나 플라즈마 디스플레이 등의 다른 액정과 다른 방식의 표시장치와 함께 사용할 수가 있다.
그 경우, CRT 나 플라즈마 디스플레이가 액정표시 장치와는 다른 동작 주파수를 갖고 있어도 좋다. 그 경우에는 표시 컨트롤러의 동작 주파수를 원하는 표시장치의 주파수와 일치시킨다. 그것에 의해서, 액정표시장치와 다른 표시장치에 동시에 화상을 표시할 수 있다.
또, 프레임마다 표시화소에 인가되는 전압이 극성반전되는 것이기 때문에 액정의 특성저하를 억제할 수가 있다.
또한, 이 실시예에서는 표시데이터를 2비트로 해서 4계조 표시하는 경우를 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고 계조의 비트수에 따라서 표시 메모리의 용량이나 데이터 전압의 레벨수, 디코더의 구성을 변경하는 것은 용이하게 가능하다.
다음에, 본 발명에 의한 액정표시 장치 및 방법의 실시예 2를 제30도 ∼제33도에 의해 설명한다.
이 실시예 2도 기본적으로 상기 실시예 1와 마찬가지의 구성을 이루고 있지만, 상기 실시예 1와는 표시메모리(43)에서의 표시데이터의 저장방식이 다르낟.
제30도는 실시예 2에 있어서의 표시메모리(43)의 각 어드레스와 그곳에 저장되는 표시데이터의 관계를 도시한 메모리맵의 구체적인 1예를 도시한 도면이다.
이 메모리 맵이 제10도에 도시한 메모리맵과 다른 점은 다음과 같고, 제10도에서는 비트 플레인 A에 표시데이터의 비트0(상위비트)만을 저장하고 비트 플레인 B에 비트1(하위비트)만을 저장하는 것이었지만, 제30도에서는 각 비트 플레인 A,B에 표시데이터의 비트 0,1을 교대로 저장하도록 한 것이다.
즉, 제5도에서 설명한 바와 마찬가지로 해서, 라이트시 메모리 액세스 제어회로(38)과 라이트 제어회로(41)의 제어에 의해 1행분의 표시데이터(51)이 표시메모리(43)에 공급되어 기억되지만, 표시메모리(43)의 각 비트 플레인 A,B 에서는 제30도에 도시한 바와 같이 다른 계조 비트(즉, 상위비트와 하위비트)가 교대로 배열되도록 저장된다.
예를 들면, 비트 플레인 A의 0행째(라이트 어드레스0)에서는 상위 비트를 계조비트 0으로 하고 하위비트를 계조비트 1로 해서 표시데이터 D의 계조비트 0, 표시데이터 D의 계조비트 1, 표시데이터 D의 계조비트 0, 표시데이터 D의 계조비트 1, .....과 같이, 계조비트 0,1,0,1,0,1,... . 로 계조 비트 0,1이 교대로 저장된다. 비트 플레인 B 의 1행째(라이트 어드레스1)에서는 이들과 반대로, 표시데이터 D의 계조비트 1, 표시데이터 D의 계조비트 0, 표시데이터 D의 계조비트 1, 표시데이터 D의 계조비트 0, .....과 같이, 계조비트 1,0,1,0,1,0,... . 로 계조 비트 0,1이 교대로 저장된다. 그리고, 다음의행 (2행째)에는 상기와는 또 반대의 순서로 계조비트가 각 비트 플레인 A,B 에 저장된다.
이상과 같이, 각 비트 플레인 A,B 에는 각 계조비트가 행방향, 열방향 모두 교대로 계조비트 0,1이 배열되도록 저장된다.
한편, 이와 같이 표시메모리(43)에 저장된 각 표시데이터는 메모리 액세스 제어회로(38)과 리드제어회로(42)에 의해, 제10도에 도시한 맵의 표시메모리(43)의 리드방법과 동일한 방법에 의해 순번으로 리드된다.
제31도는 제30도에 도시한 메모리 맵에서의 제17도에 도시한 리드제어회로(42)의 동작을 도시한 타이밍도이다.
리드제어회로(42)는 제17도에서 설명한 바와 같이, 리드 어드레스 카운터(74)와 리드 어드레스 버퍼(75)로 구성되어 있지만, 리드 어드레스 카운트값(76)과 메모리 리드 어드레스(53)은 제18도에 도시한 타이밍에서 발생한다. 따라서 표시메모리(43)의 리드 방법도 상기 실시예 1과 마찬가지이다. 이 실시예 2의 동작이 상기 실시예 1과 다른 것은 리드 어드레스 카운터(74)로부터 발생되는 데이터 비트 신호(56)이다.
즉, 이 실시예에서는 제31도에 도시한 바와 같이, 데이터 비트 신호(56)은 리드 어드레스 카운트값(76)이 우수값일때에 논리 0, 기수값일대에 논리 1로 되도록 발생된다. 이 데이터 비트 신호(56)는 디코더(45)(제5도)에 공급되고, M 신호(29)에 의해 리드 래치 출력데이터(55)를 디코드해서 디코드신호(57)이 생성된다. 이 디코드신호(57)은 레벨시프터(46)(제5도 )에 의해 출력회로(47)(제5도)를 구동하기 위한 신호로 변환되고, 이것에 의해 출력회로(47)은 V0전압(30), V1전압(31), V2 전압(32), V3전압(33)의 4레벨의 전압중의 1개를 선택해서 데이터 전극 구동신호(14)로 한다.
또한, 이 실시예에서의 디코더(45)는 제20도에 도시한 디코더(45)와는 구성이 다르다. 제5도에 있어서의 디코더(45), 레벨시프터(46) 및 출력회로(47)이 리드래치 출력데이터(55), 데이터 비트 신호(56) 및 M 신호(29)로부터 데이터 전극 구동신호(14)를 생성하는 관계를 다음의 표2에 도시한다.
표2는 이 실시예 2에 있어서, 디코더(45), 레벨시프터(46) 및 출력회로(47)에 의해 생성되는 데이터전극 구동신호(14)의 출력진리값표이다.
제5도에 있어서, 표시메모리(43)에서 리드래치(44)에 리드된 메모리 리드데이터(54)는 디코더(45), 레벨시프터(460 및 출력회로(47)에서 처리되어 표2에 도시된 바와 같이 변환되고, 데이터전극 구동신호(14)로서 액정패널(1)(제2도)에 공급된다. 이때, 데이터전극 구동신호(14)는 리드 래치 출력데이터(55), 데이터 비트 신호(56) 및 M 신호(29)의 조합이 상기 실시예 1의 경우와 동일하더라도 데이터전극 구동신호(14)가 공급되는 데이터전극이 우수번째인지 기수번째인지에 따라서 그의 조합이 다르게, 표2에 도시한 출력진리값 표에 따라서 디코더(45)가 구성되어 있다.
다음에, 제27도에 도시한 표시패턴을 예로해서 액정패널(1)에 인가되는 전압을 제32도 및 제33도에 의해서 설명한다.
제32도는 액정구도파형의 구체적인 1예를 도시한 것이다.
동일도면에 있어서, 상기와 마찬가지로 표시개시신호(27)의 주기를 프레임 주기, 주사개시신호(105)의 주기를 필드주기, M 신호(29)의 주기를 교류주기라고 하고, 각 주기의 관계는 제28도에 도시한 타이밍도와 동일하다.
제32도에 도시한 액정구동파형에서는 처음의 필드(필드기간 F)에서 1수평기간마다 계조 비트의 가중을 전환하고 (즉, 상위비트, 하위비트로 전환), 또 제2도에 도시한 데이터 전극마다 (열마다)에서도 그 전환하는 순서를 변경하고 있다. 그리고, 다음의 필드(필드기간R)에서는 전환순서를 상기와는 반대로 한다.
이와 같이 부여되는 각 데이터 전극 및 주사전극에서의 실제로 표시화소에 인가되는 전압의 예를 제33도에 도시한다. 1프레임 주기내의 2회의 필드기간내의 선택기간에서 각 화소에 인가되는 전압의 조함에 의해 각 화소의 계조가 결정된다. 또, 각 열마다 및 행마다 계조비트의 가중을 전환하도록 액정의 인가 전압을 부여하므로, 1수평기간마다 액정의 인가전압이 변화한다. 이것에 의해서, 액정의 스레쉬홀드의 주파수 특성에 의한 표시 불일치(nonuniformity)를 저감할 수가 있다.
이상과 같이, 이 실시예에서는 상기 실시예 1와 마찬가지의 효과가 있음과 동시에 1수평기간마다 액정인가전압이 변화하는 것에 의해서, 액정의 스레쉬홀드의 주파수 특성에 의한 표시불일치를 저감할 수 있다는 효과가 있다.
제34도는 본 발명에 의한 액정표시 장치 및 방법의 실시예3을 도시한 블록도로서, (106)은 액정표시 모듈, (107)은 표시 컨트롤러,(108)은 비디오 메모리, (109)는 데이터 전극 구동회로, (133)은 전원회로이며, 제1도에 대응하는 부분에는 동일부호를 붙이고 있다.
동일도면에 있어서, 시스템버스(9)는 퍼스널 컴퓨터나 워드프로세서등의 기본적인 시스템버스로서, 도시하지 않은 CPU 나 마이크로프로세서와 프로그램이 저장된 메모리에 의해 표시 컨트롤러(107)의 제어나 표시데이터를 비디오 메모리(108)에 저장한다. 표시컨트롤러(107)은 히다찌제 CRT 컨트롤러 HD 6845등과 동등한 기능을 갖지만, 비디오메모리(108)에 저장되어 있는 표시데이터를 고속(예를 들면, 프레임 주파수 150㎐ 이상)에서 리드하고 8비트 표시데이터(112)로서 액정표시 모듈(106)으로 높은 프레임 주파수에서 송출한다. 또, 표시 컨트롤러(107)은 8비트 표시데이터(112)에 동기한 기준 클럭인 입력클럭(11)도 액정표시 모듈(106)으로 송출한다.
여기에서, 8비트 표시데이터(112)를 송추라는 속도는 1화면을 구성하는 모든 표시데이터를 송출하는 횟수, 즉 프레임 주파수이고 비디오메모리(108)에서 고속으로 리드하기 위해 150㎐이상이다.
프레임 주파수 150㎐ 이상에서 송출되는 8비트 표시데이터(112)는 액정표시모듈(106)에 있어서 데이터 전극 구동회로(109)에 공급된다. 데이터 전극 F동회로(109)에서는 이 8비트 표시데이터(112)를 높은 프레임 주파수인 채로 수신하고, 데이터전극 구동신호(14)를 생성출력하여 액정패널(1)을 높은 프레임 주파수에서 구동한다.
한편, 주사전극 구동회로(3)은 입력클럭(111)로부터 주사전극 구동신호(15)를 생성하고, 이것에 의해서 액정패널(1)을 예를 들면 150㎐와 같은 높은 프레임 주파수에서 구동한다.
이와 같이, 액정패널(1)을 높은 프레임 주파수에서 구동하기 위해서, 표시 컨트롤러(107)은 높은 프레임 주파수에서 8비트 표시데이터(112)를 출력하고, 데이터 전극 구동회로(109)와 주사전극 구동회로(3)은 이 높은 프레임 주파수에 대응가능한 구성으로 되어 있다.
제35도는 제34도에 있어서의 데이터 전극 구동회로(109)의 구체적인 1예를 도시한 블록도로서, (117-1),(117-2)는 데이터 드라이버이다.
동일도면에 있어서, 데이터 전극 구동회로(109)는 데이터 드라이버(117-1)(117-2)로 구성되어 있다. 그리고 이들 데이터 드라이버(117-1),(117-2)에는 표시컨트롤러(107)9(제34도)로부터 8비트 표시데이터(112), CL 1신호(114), CL 2신호(115) 및 M 신호9116)으로 이루어지는 입력 클럭(111)이 공급되고, 각각의 데이터 전극 X0∼X159의 구동신호(14-1), 데이터 전극 X160∼X319의 구동신호(14-2)를 생성한다.
제36도는 이러한 입력클럭(111)과 8비트 표시데이터(112)의 타이밍도를 도시한 것이다.
동일도면에 있어서, FLM 신호(113)은 1화면분의 모든 8비트 표시데이터(112)를 송출했는지 송출하지 않았는지를 나타내는 신호로서, 이 FLM 신호(113)의 주기의 역수가 프레임 주파수이다. (또한, 이 실시예에서는 프레임 주파수는 상기와 같이 150㎐ 이상이다). 그리고 FLM 신호(113)의 1주기당 CL 1신호(114)가 240개의 펄스로서 송출되어 온다. 이 CL 1신호(114)는 8비트 표시데이터(112)의 1행분이 송출되어 올 때 마다 발생하는 클럭으로서, 이 CL 1신호(114)의 1주기가 1수평기간이며, 240개의 1수평기간으로 1프레임을 구성하고 있다.
이 CL 1신호(114)의 1주기마다 CL 2신호(115)와 함께 8비트 표시데이터(112)가 40개 직렬로 송출되어 온다.
이 8비트 표시데이터(112)는 1개의 CL 2 신호(115)에 의해 8화소분의 데이터가 송출되어 온다. 따라서, 1수평기간마다 8×40=320 화소의 8비트 표시데이터(112)가 송출되어 오게 된다.
이상과 같이 해서, 1화면분의 8비트 표시데이터(112)가 프레임 주파수 150㎐에서 각 클럭에 동기해서 송출되어 온다.
제35도로 되돌아가서, 전원회로(133)(제34도)으로부터 데이터 드라이버(117-1),(117-2)에 공급되는 데이터 기준전압(131)은 V0 전압(126)과 V1전압(127)로 이루어져 있다. 입력클럭(111)로 따라서 데이터 드라이버(117-1),(117-2)에 공급된 8비트 표시데이터(112)로부터 데이터 기준전압(131)을 기본으로 데이터전극 구동신호(14)를 생성한다. 또 데이터 드라이버(117-1),(117-2)에 공급되는 시프트방향신호(24)와 이네이블 입력신호(25)는 이들 데이터 드라이버(117-1),(117-2)의 동작을 결정하는 제어신호로서, 그의 동작은 상기 실시예 1과 동일하므로 그 설명을 생략한다.
제37도는 제35도에 있어서의 데이터 드라이버(117-1)의 구체적인 1예를 도시한 블록도로서, (118)은 입력래치,(120)은 출력래치, (122)는 디코더, (124)는 레벨시프터, (135)는 출력회로이며, 제5도에 대응하는 부분에는 동일부호를 붙이고 있다.
동일도면에 있어서, 8비트 표시데이터(112)는 멀티플렉서(39)의 동작에 따라서 입력래치(118)에 1행분 축적되고, CL 1신호(114)에 의해서 동시에 8비트 래치 출력신호(119)로서 출력된다. 또한, 이 멀티 플렉서(39)의 구성과 동작은 제6도에 도시한 상기 실시예 1과 동일하므로 그 설명은 생략한다.
이 8비트 래치 출력신호(119)는 CL 1신호(114)에 의해 또 출력래치(120)에 축적되고, 래치 출력신호(121)로서 출력된다. 디코더(122)는 래치 출력신호(121)을 M 신호(116)과의 조합에 의해서 디코드하고, V0 전압(126)이나 V1전압(1278)중 어느쪽을 선택할 것인지를 지시하는 디코더 출력신호(123)을 생성한다. 이 디코더 출력신호(123)은 레벨시프터(124)에 의해 출력회로(135)를 구동하는 레벨시프터 출력신호(125)로 변환된다. 출력회로(135)에서는 이 레벨시프터 출력신호(125)에 따라서, V0신호(126), V1신호(127)중 어느 1개가 선택되고, 액정패널(1)의 데이터 전극 X0,X1,....X159(제2도)에 데이터전극 구동신호(14)로서 공급된다.
제35도에 있어서의 데이터 드라이버(117-2)도 마찬가지의 구성을 이루고 있고, 제37도에서의 이네이블 출력신호(26)이 논리 1로 됨과 동시에 데이터 드라이버(117-1)과 마찬가지의 동작을 실행하며 데이터 전극 구동신호(14-2)를 생성한다.
제38도는 제37도에 있어서의 입력래치(118)의 구체적인 1예를 도시한 블록도로서, (134)는 8비트래치이다.
동일도면에 있어서, 입력래치(118)은 40개의 8비트 래치(134)로 구성되어 있고, 멀티플렉서(39)(제37도)로부터의 래치신호(50)의 지시에 의해 이들 8비트래치(134)에 순차 8비트 표시데이터(112)가 1행분 축적되며, 8비트 래치신호(119)로서 출력된다. 여기에서도, 제2도에 도시한 바와 같이 액정패널(1)의 데이터 전극의 개수는 320개로 하고 있고, 데이터 전극 구동회로(109)에서 제35도에 도시한 바와 같이 2개의 데이터 드라이버(117-1),(117-2)가 사용되기 때문에, 입력래치 (118)은 40개의 8비트 래치(134)를 내장하고 있는 것이다.
다음에, 제39도에 의해 제37도에 있어서의 입력래치(118)과 출력래치(120)의 동작을 설명한다.
입력래치(118)에 있어서는 순번으로 입력되어 8비트 래치신호(50)에 의해서 8비트 표시데이터(112)가 순차의 8비트 래치(134)로 래치되고, 8비트 래치 출력신호(119)로서 출력된다. 즉, 40개의 8비트 래치(134)는 차례로 송출되어 오는 8비트 표시데이터(112)를 순번으로 래치하고, 이것을 1행분의 표시데이터로서 일시 유지한다. 그리고, 이들에서 출력되는 8비트 래치 신호(68)은 출력래치(120)에 공급되고, 다음에 제공되는 CL 1신호(114)에 의해서 동시에 출력래치(120)에 페치되고, 그곳에서 래치출력(121)로서 디코더(122)로 출력된다.
제40도는 제37도에 있어서의 디코더(122), 레벨시프터(124) 및 출력회로(135)의 구체적인 1예를 도시한 구성도로서, 제37도에 대응하는 부분에는 동일부호를 붙이고 있다.
동일 도면에 있어서, 출력래치(120)에서 출력되는 상기의 래치출력(121)은 디코더(122)에 공급되고, M 신호(116)을 사용해서 디코드신호(123)이 생성된다. 이 디코드신호(123)은 레벨시프터(124)에 의해 출력회로(135)를 구동하기 위한 신호(125)로 변환된다. 예를 들면, 트랜지스터로 이루어지는 출력회로(135)는 이 신호(125)에 따라서 V0 전압(126) 과 V1전압(127)의 다른 레벨의 전압 중의 1개를 선택해서 데이터 전극 구동신호(14-1)로 한다.
이상과 같이, 디코더(122), 레벨시프터(124) 및 출력회로(135)가 M 신호(116)과 함께 데이터전극 구동신호(14)를 생성하는 관계를 표 3에 도시한다.
표 3은 디코더(122), 레벨시프터(124) 및 출력회로(135)에 의 생성되는 데이터전극 구동신호(14)의 출력진리값표이다.
출력래치(120)에서 출력된 1행분의 표시데이터는 상기와 같이 변환되고, 데이터전극 구동신호(14)로서 액정패널(1)에 공급된다.
이상의 것은 제35도에 있어서의 데이터 드라이버(117-2)에 대해서도 마찬가지이다.
제41도는 제34도에 있어서의 주사전극 구동회로(3)의 구체적인 1예를 도시한 블록도로서, 제24도의 요소에 대응하는 요소에는 동일부호를 붙이고 있다.
동일도면에 있어서, 주사드라이버(89-1),(89-2)는 제24도에 있어서의 주사드라이버(89-1),(89-2)와 마찬가지의 구성을 이루고 있다. 그러나 제24도에서는 표시클럭 발생기(4)(제1도)에서 표시클럭이 공급되었지만, 제41도에 있어서는 그 대신에 표시컨트롤러(107)(제34도)에서 입력클럭(111)이 공급된다. 이 공급되는 입력클럭(111)은 FLM 신호(113), CL 1신호(114) 및 M 신호(116)으로 이루어져 있다. 이들 FLM 신호(113), CL 1신호(114)는 각각 제24도에서 의 주사개시신호(105), 라인신호(28)에 대응하고 이들에 의해 제 41도에 도시한 주사드라이버(89-1),(89-2)는 제34도에 있어서의 주사드라이버(89-1),(89-2)와 마찬가지의 동작을 해서 각각 주사전극 구동신호(15-1),(15-2)를 생성한다.
제42도는 제34도에 있어서의 전원회로(133)의 구체적인 1예를 도시한 구성도로서, (136)∼(140)은 버퍼 앰프, R4, R5는 저항이다.
동일도면에 있어서, 전원회로(133)은 전압 V의 단자와 전압 V의 단자 사이에 직렬 접속된 분압저항 R5,F4,R4,R5와 버퍼앰프(136)∼(140)으로 구성된다. 전압 V는 버퍼앰프(136)에 공급되어 V 4 전압(128)이 얻어지고, 전압 V가 버퍼앰프(140)에 공급되어 V6 전압(130)이 얻어진다. 또, 저항 R5와 저항 R4의 접속점, 저항 R5와 저항 R4의 접속점, 저항 R5와 저항 R4의 접속점의 각각의 전압이 버퍼앰프(137),(138),(139)에 각각 공급되고 , V0 전압(126), V5 전압(129), V1전압(127)이 얻어진다. 단 V4V0 V5 V1V6 이다.
여기에서, 이들 V4 저압(128), V0 전압(126), V5 전압(129), V1전압(127), V6 전압(130)이 소정의 값으로 되도록 전압 V,V및 저항 R4,R5 가 설정된다.
다음에, 제43도에 도시한 바와 같은 표시패턴을 얻는 경우에, 이 실시예 3 에서의 액정패널(1)(제34도)에 인가되는 전압파형에 대해서 설명한다. 단, 제43도는 액정패널(1)을 8×8 도트라고 상정했을 때의 표시패턴의 구체적인 1예를 도시한 것으로, 여기에서는 [밝다],[어둡다]의 2진 표시로 한다. 또, X0∼X7은 데이터 전극, Y0∼Y7은 주사전극이다.
제44도는 이러한 표시패턴을 얻기 위한 데이터 전극 X0∼X7의 전압파형과 주사전극 Y0∼Y7의 전압파형을 도시한 것이다.
동일도면에 있어서, FLM 신호(113)의 주기를 프레임 주기라고 한다. M 신호(116)은 프레임 주기마다 논리가 반전하고 있으므로 실시예 1과 동일한 프레임 교류이다. 주사전극 Y0∼Y7은 순번으로 V4 전압 또는 V6 전압을 부여하고, 이들에 따라 표시의 온,오프에 따라서 데이터 전극에 V0 전압 도는 V1전압이 부여되고 있다.
그런데, 처음에 M 개의 행 전극(주사전극)을 갖는 액정패널을 시분할 구동법에 의해 표시하는 경우(240 분의 1듀티), 부여하는 액정구동 전압으로서 주사전극 V와 데이터 전극 V를
의 관계로 부여했을 때, 표시온과 표시 오프의 실효값의 비가 최대로 되는 것이 일반적으로 알려져 있다.
여기에서, 주사전극 전압 Vs와 데이터 전극 전압 Vd의 비를 바이어스비라고 하고, 데이터 전극 전압 Vd(즉, 이 실시예 3에서는 V0 전압(126)과 V1전압(127))를 특히 바이어스 전압이라고 한다. 액정에 스레쉬홀드 전압이 2.5 볼트이고 240 분의 1듀티 구동했을 때의 바이어스 전압은 약 2 볼트이다. 이 실시예 3에서는 이러한 바이어스 전압의 극성을 변경하는 것에 의해서 표시온, 표시 오프가 실행되므로, 데이터 전극 구동회로(109)가 출력하는 V0 전압(126)과 V1전압(127)의 데이터 전극 전압의 진폭은 ±2 볼트로 된다.
한편, 표시컨트롤러(107)은 고속응답의 액정에 대해서는 프레임 주파수를 약 150㎐이상으로 하도록, 8비트 표시데이터(112)와 입력 클럭(111)을 출력한다. 이것에 의해, 주사전극 Y0∼Y7의 전압파형과 데이터 전극 X0∼X7의 전압파형은 높은 프레임 주파수로 되고, 고속응답의 액정을 높은 콘트라스트로 구성할 수가 있다.
제45도는 이상과 같이 부여되는 데이터 전극 X0∼X7과 주사전극 Y0∼Y7에서의 실제로 표시화소에 인가되는 전압파형의 예를 도시한 것이다.
선택기간에 부여되는 데이터 전극 전압에 의해 액정에 부여되는 실효값이 결정되고, 이것에 의해 표시의 온, 오프가 이루어진다.
또, 프레임 주파수는 150㎐ 이상으로 높게 설정할 수 있으므로, 고속응답의 액정을 고콘트라스트로 표시하는 것이 가능하게 된다.
또, 일반적으로 반도체회로의 소비전력은 동작주파수, 부하용량 및 동작전압의 2승에 비례한다. 따라서, 동작전압을 1/2 로 할 수 있으면, 소비전력을 1/4로 하는 것이 가능하다. 종래의 전압 평균화법에서는 데이터전극 구동신호에는 고내압의 출력회로가 필요하였지만, 상기 실시예 3에서는 바이어스 전압을 출력하는 것뿐이므로 데이터 전극 구동회로(109)에서의 데이터 드라이버(117-1),(117-2)의 제37도에 도시한 출력회로(135)(예를 들면, 트랜지스터)의 내압은 작아도 좋다. 따라서, 이들 데이터 드라이버(117-1),(117-2)의 동작전압은 이것에 따라서 저감할 수 있게 되고 대폭적으로 소비전력을 저감할 수 있게 됨과 동시에, 프레임 주파수를 높게 하는 등의 동작을 고속화하더라도 소비전력을 증가시키지 않고 고콘트라스트 표시를 실현할 수가 있다.
예를 들면, 종래의 전압평균화법에서는 240분의 1듀티에서 약 30볼트의 내압이 필요하였던 것이 약 5볼트의 내압으로 액정의 구동이 가능하게 된다. 따라서, 동작전압을 1/6으로 저감할 수 있어 소비 전력은 1/36으로 저감할 수 있으며, 가령 프레임 주파수를 4배로 고속화하더라도 소비전력은 합계 4/36, 즉 1/9까지 저감할 수 있다.
이상과 같이, 이 실시예 3에서는 고속응답의 액정을 고콘트라스트로 표시할수 있게 됨과 동시에 데이터 전극 구동회로의 소비전력을 대폭으로 저감할 수 있게 된다.
다음에, 본 발명에 의한 액정표시장치 및 방법의 실시예 4를 제54도 ∼제73도를 사용해서 설명한다.
이 제 실시예 4는 기본 구성에 있어서, 상기 실시예 3과 마찬가지이지만 , 액정 패널의 주사전극을 여러개 라ㅇ;ㄴ L (L 은 2 이상의 정의 정수)동시에 선택하는 것에 의해 액정 구동전압을 저감해서 디스플레이 시스템의 소비전력을 저감하는 것이다. 또, 이 구동방법(제58도)은 실시예 1(제5도)에서 설명한 바와 같은 표시메모리를 내장한 데이터 전극 구동회로로 구동하는 방법에도 적용할 수 있다. 또한, 주사전극을 여러개 동시에 선택하는 구동방법은 일본국 특허 공개공보 평성 6-67628호, 그의 대응 미국 출원 시리얼 No. 08/340,485 (1994년 11월 14일 출원)에 개시되어 있지만, 이하 그 원리를 제54도 및 제55도를 사용해서 간단하게 설명한다.
제54도는 단순 매트릭스형의 액정 패널의 주사전극을 여러개 동시에 선택하는 경우의 주사신호의 파형예를 도시한 것이다.
동일도면에 있어서, 제2도에 도시한 바와 같은 액정패널의 구성에서 주사전극은 240개로서 그들을 Y1∼Y240으로 하면, 4개씩 주사전극을 동시에 구동한다. 따라서, 액정패널 전체의 주사는 60회 실행되게 되고, 이것에 의해 모든 주사전극에 주사신호가 부여된다. 여기에서, 여러개의 주사전극을 동시에 선택하는 기간을 분할기간이라고 하고, 최초의 제1분할기간에서는 주사전극 Y1∼Y4 가 선택구동되고, 제2 분할기간에서는 주사전극 Y5∼Y8이, 제3 분할기간에서는 주사전극 Y9∼Y12가 각각 선택구동되고, 이하 마찬가지로 순차 4개씩의 주사 전극이 구동되며, 최후의 제60 분할기간에서는 주사전극 Y237∼Y240 이 선택구동된다. 제54도의 파형을 모식적으로 도시하면 제55도에 도시한 바와 같이 된다.
각 분할 기간에 있어서 주사전극을 선택하는 전압은 + Vsel과 -Vsel이고, 그 이외의 기간에서는 0V 로 된다. 여기에서 Vsel은 다음과 같은 식(2)로 정의된다.
단, M 은 주사전극의 총갯수, m은 동시에 선택되는 주사전극의 개수, Vth은 액정의 스레쉬홀드 전압이다. 여기에서, 일반적으로 i 행째의 주사전압 Fi(t)는
로 된다. 단, Wi는 선택기간에서 +1또는 -1, 비선택기간에서 0으로 되는 함수이고, 선택기간에는 직교함수를 사용한다.
직교함수의 1예로서 윌시(Walsh)함수가 있다. 따라서, 상기 식(3)의 값은 상기 식(2)의 값에 +1, 0,-1을 곱한 값이다. 이와 같은 주사전압에 대해 j 열 째의 데이터 전극의 구동전압, Gj(t)는
로 주어진다. 여기에서 Iij는 I행 j 열째의 표시화소의 표시데이터이고, 표시온일 때 -1, 표시오프일 때 +1의 값을 취한다. 이러한 것에 의해, 상기 식(4)는 상기 식(2), 식(3)을 사용해서 변형하면 다음의 식(5)로 된다.
여기에서, D 는 일치수라고 하고, 표시데이터 Iij를 취할 수 있는 값 +1,-1과 함수 Wi를 취할 수 있는 값 +1,-1에 의해 I행째 (i=1∼N)에서 일치한 수를 반올림 한 것이다. 1행째에서 Iij= -1, Wi= -1또는 Iij= +1, Wi= +1를 일치했다고 하고, 그 이외의 조합은 불일치이다. 이와 같이 정의된 일치수 D는 0∼m 범위의 정수로 된다.
식(3)과 식(5)에 따라서 액정패널을 구동하는 것에의해, I행 j 열 째의 표시화소에 주어지는 실효값 Vrms(on),Vrms(off)는
로 되고, 이것은 종래부터 알려져 있는 전압평균화 구동법과 동일하다.
이상을 정리하면, 여러개를 동시에 선택하는 방법에서는 주사전압이 상기 식(3)으로, 데이터 전압이 상기 식(5)로 각각 주어진다.
또, 식(3)과 식(5)에서 액정을 구동하는 드라이버 LSI 에 요구되는 내압을 계산하면, M=240, m=4, Vth= 2.5v로 했을 때, 주사드라이버 LSI 는 28.3 Vp-p, 데이터 드라이버 LSI는 7.3 Vp-p를 필요로 한다. 이것은 종래의 전압평균화 구동법에서는 주사 드라이버 LSI , 데이터 드라이버 LSI가 모두 30V 이상의 내압을 필요로 하는데 대해서, 이 실시예에서는 주사 드라이버 LSI 는 동등하지만 데이터 드라이버 LSI 는 1/4로 내압을 저감할 수 있어 액정표시장치의 소비전력의 저감화가 가능하게 된다.
이상과 같은 여러개를 동시에 선택하는 방법을 실현하는 본 발명에 의한 액정표시장치의 실시예 4를 제56도 ∼제73도를 사용해서 설명한다.
제56도는 이러한 실시예 4를 도시한 블록도로서, (143)은 주사함수 발생기, (146),(147)은 데이터 드라이버, (151),(152)는 주사 드라이버, (156)은 전원회로이며, 상술한 도면에 대응하는 부분이나 상술한 도면에 도시된 신호에 대응하는 것에는 동일부호를 붙이고 있다.
제57도는 제56도에 있어서의 표시데이터(141), FLM 신호(20), CL 1신호(21) 및 CL 2 신호(22)의 타이밍 관계를 도시한 도면이다.
제56도 및 제57도에 있어서, 표시데이터(141)은 CL 2신호(22), CL 1신호(21) 및 FLM 신호(20)과 함께 도시하지 않은 표시 컨트롤러 등, 예를 들면 실시예 1에서 예시한 히다찌제 CRT 컨트롤러 HD 6845등에서 공급된다. 표시데이터(141)은 CL 2 신호 (22)에 동기해서 1도트 마다 공급되고, 1행분의 표시도트가 송출되어 올 때마다 CL 1신호(21)이 공급된다. 또, 소정의 행수의 표시데이터가 공급될 때마다 FLM 신호(20)이 공급된다. 이하, 특히 언급이 없는 한, 320 도트/행, 240 행의 표시도트를 갖는 액정패널을 상정해서 설명한다.
표시데이터(141)은 CL 2신호(22)에 동기해서 데이터 드라이버(146),(147)에 공급된다. 데이터 드라이버(146),(147)은 공급된 표시데이터(141)을 4행분 페치한다.
한편, 주사함수 발생기(143)은 CL 1신호(21)과 FLM 신호(20)으로부터 4라인 클럭(145)와 주사함수 데이터(144)를 생성하고, 데이터 드라이버(146),(147)로 송출한다.
데이터 드라이버(146),(147)에서는 이 주사함수 데이터(144)와 상기 43행분 페치한 표시데이터 사이에서 소정의 연산처리가 실시되고, 데이터전극 구동신호 (148),(149)로서 액정패널(1)이 공급한다.
또, 주사 드라이버(151),(152)는 CL 1신호(21), FLM 신호(20), 4라인 클럭(145) 및 주사함수 데이터(144)로부터 선택전압을 생성하고, 주사 전극 구동신호 (154),(155)로서 액정패널(1)에 공급한다. 전원회로(156)은 5v 전원전압(142)로부터 V×0, V×1, V×2, V×3, V×4, V×5의 5가지 레벨의 전압으로 이루어지는 데이터 드라이버 전원전압(157)을 생성하고, 각각 데이터 드라이버(146),(147)과 주사 드라이버(151),(152)에 공급한다.
제58도는 제56도에 있어서의 데이터 드라이버(146)의 구체적인 1예를 도시한 블록도로서, (161)은 타이밍 조정회로, (163-1)∼(163-4)는 4라인 시프트 레지스터, (167)은 연산기, (169)는 출력회로, (170)은 레벨시프터, (172)는 전압 셀렉터이며, 제56도에 도시한 신호에 대응하는 신호에는 동일 부호를 붙이고 있다. 또한, 데이터 드라이버(147)도 이것과 동일한 구성을 이루고 있다. 이 예에서는 m=4개의 주사전극을 동시에 선택한다.
다음에 제59도를 사용해서 이 구체예의 동작을 설명한다.
단, 제59도는 제58도의 각부의 신호의 타이밍 관계를 도시한 도면이다.
동일도면에 있어서, 이네이블 입력신호(159)는 데이터 드라이버(146)의 동작, 비동작을 제어하는 것으로서, 이네이블 출력신호(160)은 데이터 드라이버를 여러 개 접속한 다음의 데이터 드라이버의 이네이블 입력에 접속한다. 제56도에서는 이들을 인에이블 신호(150)으로서 도시하고 있고, 이들 이네이블 출력신호(160)과 이네이블 입력신호(159)의 동작은 이미 시판되고 있는 데이터 드라이버에도 채용, 실용화되고, 이것과 동일한 동작이므로 상세한 설명은 생략한다.
타이밍 조정회로(161)은 FLM 신호(20), CL 1신호(21) 및 CL 2 신호(22)에 따라서 시프트 클럭(162)와 이네이블 출력신호(160)을 생성하고, 이 시프트 클럭(162)의 타이밍에서 4라인 시프트레지스터(163)이 표시데이터 (141)을 순번으로 페치하며, 4라인분 페치하면 이것을 시프트 레지스터 출력(164)로서 출력한다.
4라인래치(165)는 시프트 레지스터 출력(164)를 4라인 클럭(145)에서 래치하고, 래치출력(166)으로서 출력한다.
연산기(167)은 래치출력(166)과 주사함수 데이터(144)로부터 소정의 연산을 실행하고, 출력회로(169)에서는 연산기(167)의 출력(168)을 레벨 시프터(170)으로 레벨시프터고, 전압셀렉터(172)가 이 레벨시프터(170)의 출력 (171)에 따라서 데이터 드라이버 전원전압(157)의 5가지 레벨의 전압에서 1개를 선택하고 액정구동전압(148)로서 출력한다.
제60도는 제58도에 있어서의 연산기(167)의 구체적인 1예를 도시한 블록도로서, (174)∼(177)은 배타적 논리합회로,(178)은 디코더이다.
또한, 여기에서 도시한 연산기는 1개의 데이터 전극을 구동하는 것으로서, 예를 들면, 이 실시예에서의 데이터 드라이버(146)이 160개의 데이터 전극을 구동하는 것으로 하면 이러한 연산기는 160개 필요하게 된다. 이하, 이 연산기는 160개중의 j 열째 (j 도트째) 로 한다.
제60도에 있어서, 배타적 논리합회로(174)∼(177)은 j 열 째의 4라인 표시데이터(166)과 제58도의 4라인 래치(165)로부터의 주사함수 데이터(144) 사이에서 배타적 논리합 연산을 실행하는 것이다. 4라인 래치(165)는 래치(165-1),(165-2), (165-3),(165-4)에 각각 1라인 분씩 표시데이터(141)을 저장하는 것에 의해 합계 4라인의 표시데이터(141)을 저장한다.
j 열째의 4라인 표시데이터(166)은 각각 래치(165-1)의 j 열째 ,래치(165-2)의 j 열째 ,래치(165-3)의 j 열째 ,래치(165-4)의 j 열째의 표시데이터이고, 주사함수 데이터(144)와의 사이에서 배타적 논리합 연산되어 데이터 E0,E1,E2,E3으로서 디코더(178)에 공급된다.
디코더(178)에서는 공급된 데이터 E0,E1,E2,E3으로부터 선택신호(168)인 S0,S1,S2,S3,S4를 생성하지만, 데이타 E0,E1,E2,E3,E4과 선택신호 S0,S1,S2,S3,S4의 관계는 다음의 표 4에 도시한 바와 같다.
표4에서 도시한 바와 같이, 디코더(178)에서는 입력데이터 E0,E1,E2,E3중 논리 1로 된 수가 0개이면 S0을 논리 1로 하고, 1개이면 S1논리 1로 하고, 2개이면 S2를 논리 1로 하고, 3개이면 S3을 논리 1로 하고, 4개이면 S4를 논리1로 되도록 선택신호(168)을 생성한다. 이와 같이 생성된 선택신호(168)은 제 58도의 출력회로(169)에 공급된다.
이상의 연산기(167)의 연산처리를 식으로 나타내면, 다음의 식(8)로 된다.
여기에서, 상기와 같이 m 은 동시에 선택되는 주사전극의 개수, w는 선택기간에서 +1또는 -1, 비선택 기간에서 0으로 되는 함수, Iij는 I행 j 열째의 표시화소의 표시데이터이다.
제61도는 제58도에 있어서 출력회로(169)의 레벨시프터(170)과 전압셀렉터(172)의 구체적인 1예를 도시한 회로도로서, (172-1)∼(172-5)는 출력 트랜지스터이고, 제58도에 대응하는 부분에는 동일부호를 붙이고 있다.
이 구체적으로 제60도에 도시한 연산기의 출력에 접속되는이고, 따서 연산기와 동일한 개수가 사용된다.
제61도에 있어서, 제60도에서의 디코더(178)에서 생성된 선택신호(168)은 출력회로(169)의 레벨시프터(170)에 공급된다. 레벨시프터(170)은 이 선택신호(168)을 그 논리에 따라서 전압셀렉터(172)의 출력트랜지스터(172-1)∼(172-5)를 온, 오프 제어하는데 필요한 전압으로 변환한다.
출력 트랜지스터(172-1)∼(172-5)는 레벨시프터(170)의 출력에 따라서, 데이터 드라이버 전원전압(157)의 5가지 레벨의 전압 Vy0,Vy1,Vy2,Vy3,Vy4에서 1개를 선택하고 액정구동전압(148)로서 출력한다.
제62도는 제 56도에 있어서의 주사 드라이버(151),(152)의 구체적인 1예를 도시한 블록도로서, (179)는 클럭제어회로, (181)은 래치, (182)는 디코더, (184)는 출력회로, (185)는 레벨 시프터, (187)은 전압셀렉터이다.
또, 제63도는 제62도의 각부의 신호의 타이밍 관계를 도시한 도면으로서, 제62도의 신호에 대응하는 신호에는 동일부호를 붙이고 있다.
제62도 및 제63도에 있어서, 클럭제어회로(179)는 FLM 신호(20)과 4라인 클럭(145)로부터 클럭 제어출력(180)과 이네이블 신호(189)를 생성해서 출력한다. 한편, 주사함수 데이터(144)는 CL 1신호(21)에 동기해서 공급되고, 래치(181)에 래치된다. 래치된 주사함수 데이터(144)와 클럭 제어회로(179)의 출력(180)은 디코더 (182)에 공급되고, 디코더 출력(183)으로서 출력회로(184)에 공급된다.
출력회로(184)는 레벨시프터(185)와 전압셀렉터(187)로 이루어지고, 전압셀렉터(187)은 레벨시프터 출력(186)으로부터 주사 드라이버 전원전압(158)의 3 레벨의 전압에서 1개를 선택해서 액정구동전압(154)로서 출력한다.
제64도는 제62도에 있어서의 디코더(182)의 구체적인 1를 도시한 블록도로서, (182-1),(182-2),(182-3),....(182-30)은 디코더이고, 제62도에 대응하는 부분에는 동일 부호를 붙이고 있다.
동일도면에 있어서, 디코더(182)는 30개의 디코더 (182-1),(182-2), (182-3),....(182-30)으로 구성되어 있고, 그 중의 1개가 클럭 제어회로(제62도)의 출력(180)에 의해서 선택된다. 선택된 디코더로부터는 래치(181)에서 래치된 주사함수 데이터(144)에 따른 코드데이터(183)을 출력하고, 나머지 선택되지 않은 디코더로부터는 비선택의 디코드데이터(183)이 출력된다.
디코더 (182-1)∼(182-30)은 제65도에 도시한 바와 같이 구성되어 있고, 클럭 제어회로(179)의 출력(180)이 논리 0일 때 선택상태 논리 1일 때 비선택 상태로 된다. 그리고 선택사태일 때 주사함수 데이터(144)의 논리에 따른 디코더 출력(183)을 출력하고, 제62도에서의 출력회로(184)에 공급한다.
제66도는 제62도에 있어서의 출력신호(184)의 구체적인 1예를 도시한 회로도로서, 제62도에 대응하는 부분에는 동일부호를 붙이고 있다.
동일도면에 있어서, 디코더 출력(183)은 레벨시프터(185)에서 레벨시프트되고, 그 출력(186)에 의해 전압셀렉터(187)이 동작한다. 선택 상태일 때 전압 셀렉터(187)은 디코더출력(183)에 따라서 동작하고, 주사함수 데이터(144)가 논리 1일 때, 전압 Vy 0 (제63도에 도시한 +Vsel)을, 0 일 때, 전압 Vy z (제63도에 도시한 -Vsel)을 각각 선택하고, 액정구동전압(154)로서 출력된다. 또, 비선택상태일 때, 주사함수 데이터(144)의 논리에 관계없이 Vy1이 액정구동전압(154)로서 출력한다.
이상, 제56도의 주사 드라이버(151)에 대해서 설명하였지만, 다른 한쪽의 주사드라이버(152)에 대해서도 마찬가지이다.
제67도는 제56도에서의 전원회로(156)의 구체적인 1예를 도시한 블록도로서, (190)은 DC -DC 컨버터, (191)∼(196)은 연산증폭기, R1,R2,R3,R4,R5는 저항이다.
동일도면에 있어서, DC -DC 컨버터(190)은 5V 전원전압(142)로부터 +15V, -15V,+15V,-15V 의 4레벨의 전압을 생성한다. +15V 의 전압은 저항 R1,R2로 분압되고, 연산증폭기(191)에서 전류 증폭되어 전압 Vy 0이 형성된다. 마찬가지로, -15V 의 전압이 저항 R1,R2 로 분압되고, 연산증폭기(192)에서 전류증폭되어 전압 Vy2가 형성된다. 또, 전압 Vy0,Vy1,Vy2로 이루어지는 주사 드라이버 전원전압(158)이 얻어진다.
한편, +5V의 전압이 저항 R3,R4,R5로 분압되고, 연산증폭기(193),(194)에서 전류증폭되어 전압 V×0, V×1이 형성된다. 마찬가지로, -5V 의 전압이 저항 R3,R4,R5 로 분압되고, 연산증폭기(195),(196)에서 전류증폭되어 전압 V×3,V×4가 형성된다. 또, 전압 V×2는 접지 (0v)로 한다. 이와 같이 해서, 전압 V×1,V×2, V×3,V×4로 이루어지는 데이터 드라이버 전원전압(157)이 얻어진다.
주사 드라이버 전원전압(158)의 상기 전압은 상기 식(3), 즉 상기 식(2)에 wi의 +1,0, -1을 곱셈한 식으로 N=240, m=4, Vth=2.5V 로 하면
Vy0 = +14.2V, Vy1= 0V, Vy2 = -14.2V로 된다. 또, 데이터 드라이버 전원전압(157)의 상기 전압은 각각 V xk (단, k는 0∼m 개의 범위의 정수)로 하면, 상기 식(5)에서 다음의 식(9)와 같이 도시되며,
따라서,
V ×0 = +3.66V, V ×1= +1.83V, V ×2 = 0V, V ×3 = -1.83V, V ×4 = +3.66V 로 된다. 그리고, 저항 R1∼R5 는 이와 같은 전압이 설정되도록 상기의 분압비를 설정하면 좋다.
제68도는 제56도에 있어서의 주사함수 발생기(143)의 구체적인 1예를 도시한 블록도로서, (197)은 카운터, (199)는 주사함수 ROM 이다. 또, 제69도는 이 구체예의 동작을 도시한 타이밍도이다.
제68도에 있어서, 카운터(197)은 FLM 신호(20)과 CL 1신호(21)로 이루어지는 주사함수 ROM (199)의 리드 어드레스 신호(198)과 4라인 클럭(145)를 생성한다. 어드레스 신호(198)에 의해서 주사함수 발생 ROM 에 저장된 데이터가 주사함수 데이터(144)로서 리드된다.
이상의 동작을 제69도에 따라서 설명하면 , 4라인 클럭(145)는 FLM 신호(20)에 동기하고 CL 1신호(21)이 4개 공급될 때마다 1개씩 발생한다. 또, CL 1신호(21)이 카운트에 의해서 어드레스 신호(198)이 발생되고, 이 때문에 주사함수 ROM(199)에 저장된 데이터는 CL 1신호(21)이 공급될 때마다 어드레스가 갱신되어 리드되며 주사함수 데이터(144)로 된다.
여기에서, 주사함수 ROM (199)에 저장된 데이터의 1예를 제70도에 도시한다. 제70도는 주사함수 ROM (199)의 어드레스 맵으로서, 제54도에 도시한 주사신호 파형을 주사 드라이버(151)에서 출력하기 위한 데이터이다.
제70도에 있어서, CL 1신호(21)의 카운터(197)에서의 카운트는 주사함수 ROM(199)를 리드하기 위한 어드레스(198)과 등가인 것이고, 최초 어드레스(198)신호가 0일 때 주사함수 데이터(144)의 W0,W1,W2,W3, 은 모두 1, 다음에 어드레스(198)신호이 1로 되면 주사함수 데이터(144)는 W0=1,W1=1W2=0 W3=0 으로 되고, 어드레스 신호(198)이 2로 되면 주사함수 데이터(144)는 W0=1,W1=0 W2=0 W3=1으로 되며, 이하 제70도에 따른 주사함수 데이터(144)가 출력된다.
제54도의 제1분할기간의 주사 전압은 어드레스 신호(198)이 0∼3일때의 데이터에 상당하고, 제2 분할기간의 주사전압은 어드레스 신호(198)이 3∼7일때의 데이터에 상당하고, 이하 마찬가지로 제60 분할기간의 주사전압은 어드레스 신호(198)이 236∼239일 때의 데이터에 상당한다. 그 결과, 주사신호 파형은 제54도에 도시한 바와 같이 된다.
또, 우수프레임과 기수프레임 에서는 주사함수 ROM (199)에 저장된 데이터의 논리가 반전한 관계의 것으로 된다. 이것에 의해, 프레임마다 액정셀에 인가되는 전압을 , 그 실효값을 일정하게 한 상태에서 극성을 교대로 반전시킬 수 있어 액정재료의 저하를 방지할 수가 있다.
또한, 주사함수 ROM(199)에 저장하는 데이터는 제70도에 도시한 것 뿐만 아니라 다른 예도 고려되며, 이것을 제71도 ∼제73도에 도시한다.
제54도에 도시한 주사신호 파형은 각 분할기간마다 동일하게 변화하는 선택레벨, 즉 직교함수를 부여하고 있지만, 각 분할기간마다 다른 조합의 선택펄스를 부여해도 좋고, 제71도에 도시한 주사함수 ROM(199)의 어드레스 맵에 대해서는 제74도에 도시한 주사신호파형이 얻어진다.
또, 각 분할기간마다 선택펄스의 극성을 반전하여도 좋다. 제72도는 그 경우의 주사함수 ROM(199)의 어드레스맵의 1예를 도시한 것으로서, 이것에 대한 주사신호 파형은 제75도에 도시한 바와 같이 된다.
또, 프레임마다 직교함수의 조합을 변경하여도 좋다. 제73도는 그 경우의 주사함수 ROM(199)의 어드레스 맵의 1예를 도시한 것이고, 제76도는 그 때의 주사전극 Y1∼Y4의 주사신호 파형을 도시한 것이다.
제74도 ∼제76도에 도시한 바와 같이, 선택펄스로서는 분할기간중에서 모두 전압 변화하지 않는 것, 전압의 극성이 1회 변화하는 것, 전압의 극성이 2회 변화하는 것, 전압의 극성이 3회 변화하는 것의 합계 4종류가 있다. 액정은 인가되는 전압의 주파수에 의해서 광학적인 특성이 변화한다. 따라서, 선택펄스의 전압극성이 변화하는 횟수의 차이는 주파수의 차이로 되기 때문에, 표시 불일치로 되어 나타나지만, 제74도 ∼제76도에 도시한 바와 같이 분할 기간마다 주사함수의 조합을 변경하거나 극성을 반전시키거나 프레임마다 주사함수의 조합을 변경하는 것은 표시 불일치의 저감에 기여하게 된다.
이상과 같이, 이 실시예 4에서는 여러 개를 동시에 선택하는 방법을 이상 설명한 데이터 드라이버나 주사 드라이버, 전원회로, 주사 함수 발생기를 사용해서 실시할 수 있고, 특히 데이터 드라이버의 내압을 저감할 수 있으므로 디스플레이 시스템의 소비전력을 저감하는 것이 가능하게 된다.
또, 데이터 드라이버의 표시 데이터나 각종 클럭 등의 입력 인터페이스는 종래와 마찬가지로 할 수 있으므로, 종래의 액정패널의 인터페이스와 호환성을 갖게 할 수 있어 사용상 편리하게 된다는 효과가 있다.
또, 단순 매트리스형의 액정표시장치에서는 데이터 전극에 부여하는 전압력 변화가 크로스토크로 되어 주사전극상에 나타난다. 특히, 비선택 기간에서 본래 0V 로 일정하게 되어야 하는 곳에 스파이크 형상의 잡음이 크로스토크로 되어 나타나기 때문에, 액정에 인가되는 전압실효값이 변동해서 표시 불일치로 된다. 이 스파이크 형상의 잡은 주사드라이버의 출력 임피던스와 이것에 접속되는 전원회로의 임피던스 때문에 잡음이 흡수되지 않고 발생하는 것이다.
그래서, 이 실시예와 같이 비선택기간의 전압을 0V(접지)로 하는 것에 의해 전원회로의 임퍼던스를 충분히 작게 할 수 있으므로, 스파이크 형상의 잡음을 흡수할 수 있어 크로스토크에 의한 표시 불일치를 저감할 수 있다는 효과가 있다. 또, 비선택기간의 전압을 발생하기 위한 연산 증폭기 등의 부품은 불필요하게 되어 전원회로의 소형화나 저가격화가 가능하게 된다는 효과가 있다.
또한, 이 실시예 4에서의 전원회로는 상기의 실시예1, 2에서도 적용가능하다.
또, 이 실시예 4에는 실시예 1에서 설명한 바와 같은 표시메모리를 내장한 데이터 전극 구동회로에도 적용가능하다. 그와 같은 응용은 제58도에 도시한 데이터 드라이버 전체의 구성 중 4라인 시프트 레지스터(163)에서 전압 셀렉터(172)까지의 구성을 제5도에 도시한 데이터 드라이버의 구성의 리드래치(44)에서 출력회로(47)까지의 구성과 교체하는 것에 의해 실현할 수 있다.
그 경우, 4라인 시프트 레지스터(163)은 표시 메모리로부터의 데이터를 1라인 씩 합계 4회 래치하는 동작을 실행해서 4라인분의 데이터를 래치한다. 그 응용예의 상세한 동작에 대해서는 제1∼제4 실시예에 대한 설명에서 당업자가 용이하게 추정할 수 있을 것이다.
또, 전원회로는 DC-DC 컨버터를 구비하고 있으므로, +5V 의 단일 전원만으로 표시장치의 전력을 공급할 수 있어 액정패널의 사용상 편리함이 향상한다는 효과가 있다. 또, +5V 의 단일 전원에 한정되지 않고, 액정 패널을 사용하는 시스템에 맞게 3.3V,3V 등의 단일 전원으로 하여도 좋다.
또, 이 실시예에서는 주사함수 발생기를 독립적으로 마련하고 있지만, 데이터 드라이버나 주사 드라이버에 내장하여도 좋다. 이것에 의해, 부품점수를 삭감할 수 있어 액정표시장치의 소형화, 저각격화가 가능하게 된다.
또, 이 실시예에서는 4라인 동시선택 구동법으로서 설명하였지만, 이것에 한정되지 않고, 데이터 드라이버나 주사 드라이버의 가격 저감, 양산 가능성 등에 따라서 동시선택의 라인수를 증감하여도 좋다.
또, 이 실시예에서는 프레임 주파수(FLM 신호(20)의 주기의 역수)를 60∼70㎐ 전후로 하는 것에 의해, 종래의 중속, 저속 응답의 액정패널을 저소비 전력으로 구동할 수 있음과 동시에 실시예1,2 와 같은 고속응답의 액정패널에 대해서는 프레임 주파수를 높게 하는 것에 의해 고콘트라스트로 표시하는 액정표시장치를 실현할 수 있다는 효과가 있다.
또, 이 실시예에서는 데이터 드라이버에 입력하는 표시데이터에 프레임레이트 컨트롤 등의 계조처리를 미리 실시해 두는 것에 의해, 계조표시가 가능하게 된다.
또, 이 실시예에서는 흑백의 액정패널에 적용한 경우를 설명하였지만, 컬러의 액정패널에도 적용할 수 있어 저소비 전력의 컬러 액정패널을 실현할 수 있다는 효과가 있다.
또, 주사함수의 조합이나 극성반전을 분할기간마다나 프레임마다 실행하는 것에 의해, 표시 불일치가 없는 액정 표시 장치를 실현할 수가 있다.
이상 설명한 바와 같이, 본 발명에 의하면 액정을 구동하는 수평 주파수를 n 배로 해서 수평기간을 n 개의 기간으로 분할하고, 각각의 기간을 n 비트의 표시데이터의 각각의 비트에 대응시키고, 각 기간에서 대응하는 비트의 논리값이나 표시데이터에서의 순위에 따른 진폭의 전압을 할당해서 표시패널의 데이터 전극 구동신호로 하는 것에 의해서, 2의 n 승 계조를 표시할 수 있음과 동시에 주사 주파수를 높게 할 수 있으므로 고속응답 액정재료를 고콘트라스트로 구동하는 액정표시장치를 실현할 수가 있다.
또, 본 발명에 의하면 데이터 드라이버에 표시메모리가 내장되어 있으므로 액정패널로 출력하는 데이터전압의 주파수에 맞게 표시컨트롤러로부터 전송되어 오는 표시데이터의 주파수를 일치시킬 필요가 있고, 표시와는 독립적으로 표시컨트롤러를 동작시킬 수가 있다.
따라서, 표시하는 내용의 변화가 없는 경우, 표시컨트롤러의 동작주파수를 저감하거나 정지할 수 있어 소비전력을 저감할 수 있다.
또, 본 발명에 의하면 1수평기간마다 액정인가전압이 변화하는 것에 의해서, 액정의 스레쉬 홀드의 주파수 특성에 의한 표시불일치를 저감할 수가 있다.
또, 본 발명에 의하면 고속응답의 액정을 고콘트라스트로 표시하는 것이 가능함과 동시에 데이터 전극 구동회로의 소비전력을 대폭으로 저감하는 것이 가능하게 된다.

Claims (12)

  1. N개(N은 0 이외의 정의 정수)의 데이터 전극, M 개 (M은 0이외의 정의 정수)의 주사 전극 및 상기 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 액정표시패널을 갖는 액정표시장치의 데이터 전극 구동회로로서, 표시정보의 리드와 라이트가 가능한 메모리 장치, 상기 표시정보를 상기 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 상기 메모리 영역으로부터 상기 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하는 리드 제어수단 및 상기 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 상기 표시전압을 상기 데이터 전극에 부여하는 출력회로를 포함하고, 1화면 분의 표시정보를 상기 메모리 영역에 라이트하는 주기와 상기 메모리 영역에서 리드하는 주기가 다르며, 상기 메모리 영역에는 상기 화소에 대응한 영역이 설정되어 있고, 1개의 주사전극상에 배치하는 모든 화소가 구동되는 기간인 1수평기간내에 n(n≤N) 화소분마다 상기 표시정보가 계속해서 상기 구동회로에 입력되고, 상기 라이트제어수단은 라이트래치회로를 갖고, 상기 라이트래치 회로는 입력된 표시정보를 n(n≤N) 화소분의 표시정보를 페치한 후에 페치된 이 표시정보를 상기 메모리 영역에 라이트 하는 것을 특징으로 하는 데이터 전극 구동회로.
  2. 제1항에 있어서, 상기 라이트 정보는 입력 수평클럭 신호에 따라서 상기 데이터 전극 구동회로에 입력되고, N 화소분의 표시정보가 리드수평클럭신호에 따라서 상기 메모리 영역으로 리드되고, 상기 입력수평클럭신호와 리드수평클럭신호가 서로 다른 주기를 갖는 것을 특징으로 하는 데이터 전극 구동회로.
  3. 제2항에 있어서, 메모리액세스 제어회로를 더 포함하고, 상기 메모리 액세스 제어회로는 상기 메모리 장치로의 표시정보의 라이트동작과 리드동작이 경합한 경우에 리드 동작을 우선시키고 라이트동작은 리드 동작후 에 실행하도록 상기 라이트 및 리드제어수단을 제어하고, 상기 메모리 영역에서 상기 표시정보를 리드하는 주기가 일정한 것을 특징으로 하는 데이터 전극 구동회로.
  4. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 리드제어수단은 리드래치 회로를 갖고, 상기 리드래치 회로는 상기 메모리영역에서 리드된 표시정보르 페치하고, 상기 데이터 전극 구동회로는 상기 리드래치 회로에서 래치된 표시정보를 소정 주기의 교류신호에 따라서 상기 표시전압을 선택하기 위한 선택신호로 변환하는 디코더 회로를 더 포함하고, 상기 출력회로는 여러개의 다른 전압에서 상기 전압선택신호에 따라 1개의 전압을 선택하여 그것을 상기 표시전압으로 하는 것을 특징으로 하는 데이터 전극 구동회로.
  5. 제1항, 제2항 또는 제3항 중 어느 한항에 있어서, 상기 리드 제어 수단은 m개 (m 은 2 이상의 정의 정수)의 리드래치 회로를 갖고, 상기 리드래치 회로는 상기 메모리 영역에서 리드된 표시정보를 페치하고, 상기 데이터 전극 구동회로는 상기 리드래치회로에서 래치된 표시정보를 연산데이터에 따라 상기 표시전압을 선택하기 위한 선택신호로 변환하는 연산기를 더 포함하고, 상기 출력회로는 여러 개의 다른 전압에서 상기 전압 선택신호에 따라 1개의 전압을 선택하여 그것을 상기 표시전압으로서 출력하는 출력셀렉터를 갖는 것을 특징으로 하는 데이터전극 구동회로.
  6. N개(N은 0 이외의 정의 정수)의 데이터 전극, M 개 (M은 0이외의 정의 정수)의 주사 전극 상기 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 매트릭스형 액정표시패널 및 표시정보의 리드와 라이트가 가능한 메모리 장치, 상기 표시정보를 상기 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 상기 메모리 영역으로부터 상기 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하는 리드 제어수단, 상기 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 데이터 전극에 부여하는 출력회로를 구비하고, 1화면 분의 표시정보를 상기 메모리 영역에 라이트하는 주기와 상기 메모리 영역에서 리드하는 주기가 다른 데이터 전극 구동회로를 갖는 액정표시장치로서, 주사선택전압과 비주사선택전압을 선택적으로 상기 주사전극으로 출력하는 주사전극 구동회로와 여러개의 다른 표시전압 및 상기 주사선택전압과 상기 비주사선택전압을 발생하는 전압생성회로를 포함하고, 상기 주사전극 구동회로는 상기 데이터전극 구동회로가 출력하는 상기 표시전압이 공급되고 있는 화소에 대응하는 주사전극에 대해서 상기 교류신호에 따라 상기 제1과 제2 주사선택전압 중 어느 하나를 출력하고, 그 밖의 주사전극에 대해서는 상기 비주사선택전압을 출력하는 것을 특징으로 하는 매트릭스형 액정표시장치.
  7. N개(N은 0 이외의 정의 정수)의 데이터 전극, M 개 (M은 0이외의 정의 정수)의 주사 전극 상기 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 액정표시패널 및 표시정보의 리드와 라이트가 가능한 메모리 장치, 상기 표시정보를 상기 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 상기 메모리 영역으로부터 상기 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하는 리드 제어수단, 상기 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 데이터 전극에 부여하는 출력회로, 상기 리드래치 회로에서 래치된 표시정보를 소정 주기의 교류신호에 따라서 상기 표시전압을 선택하기 위한 선택신호로 변환하는 디코더회로를 구비하고, 1화면 분의 표시정보를 상기 메모리 영역에 라이트하는 주기와 상기 메모리 영역에서 리드하는 주기가 다르고, 상기 출력회로는 여러개의 다른 전압에서 상기 전압선택신호에 따라 1개의 전압을 선택하여 그것을 상기 표시전압으로 하는 데이터 전극 구동회로르 갖는 매트릭스형 액정표시 장치로서, 주사선택전압과 비주사선택전압을 선택적으로 상기 주사전극으로 출력하는 주사전극 구동회로와 여러개의 다른 표시전압 및 상기 주사선택전압과 상기 비주사선택전압을 발생하는 전압생성회로를 포함하고, 상기 주사전극 구동회로는 상기 데이터전극 구동회로가 출력하는 상기 표시전압이 공급되고 있는 화소에 대응하는 주사전극에 대해서 상기 교류신호에 따라 상기 제1과 제2 주사선택전압 중 어느 하나를 출력하고, 그 밖의 주사전극에 대해서는 상기 비주사선택전압을 출력하는 것을 특징으로 하는 매트릭스형 액정표시장치.
  8. 제7항에 있어서, 상기 전압생성회로는 직류전압 발생회로와 분압회로를 갖고, 상기 직류전압 발생회로는 소정의 상기 비주사 선택전압으로서의 기준전압과 상기 기준전압에 관해 플러스와 마이너스의 전압을 각각 발생하고, 상기 분압회로는 상기 플러스와 마이너스의 전압을 분압해서 상기 제1과 제2 주사선택전압을 생성하는 것을 특징으로 하는 매트릭스형 액정표시장치.
  9. 제8항에 있어서, 상기 직류 전압 발생회로는 상기 액정표시장치에 공급되는 소정의 직류전압을 변환해서 상기 플러스와 마이너스의 전압을 생성하는 것을 특징으로 하는 매트릭스형 액정표시장치.
  10. N개(N은 0 이외의 정의 정수)의 데이터 전극, M 개 (M은 0이외의 정의 정수)의 주사 전극, 상기 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 액정표시패널 및 표시정보의 리드와 라이트가 가능한 메모리 장치, 상기 표시정보를 상기 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 상기 메모리 영역으로부터 상기 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하고 이 메모리 영역에서 리드된 표시정보를 페치하기 위한 m 개(m 은 2 이상의 정의 정수)의 리드래치회로를 갖는 리드제어수단, 상기 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 상기 표시전압을 상기 데이터 전극에 부여하는 출력회로, 상기 리드래치회로에서 래치된 표시정보를 연산데이터에 따라 상기 표시전압을 선택하기 위한 선택신호로 변환하는 연산기를 구비하고, 1화면 분의 표시정보를 상기 메모리 영역에 라이트하는 주기와 상기 메모리 영역에서 리드하는 주기가 다르고, 상기 출력회로는 여러개의 다른 전압에서 상기 전압선택신호에 따라 1개의 전압을 선택하여 그것을 상기 표시전압으로 출력하는 출력셀렉터를 갖는 데이터 전극 구동회로를 포함하는 매트릭스형 액정표시장치로서, 주사선택전압과 비주사선택전압을 선택적으로 상기 주사전극으로 출력하는 주사전극 구동회로와 여러개의 다른 표시전압 및 상기 주사선택전압과 상기 비주사선택전압을 발생하는 전압생성회로를 포함하고, 상기 주사전극 구동회로는 상기 비주사선택전압과 소정의 연산데이터에 따라서 서로 다른 제1과 제2 주사선택전압을 생성하여 그것 중 하나를 출력하는 것을 특징으로 하는 매트릭스형 액정표시장치.
  11. 제10항에 있어서, 상기 주사전극 구동회로는 상기 m 개의 리드래치회로에 페치한 표시정보가 부여되는 화소에 대응하는 주사전극에 대해서 상기 연산데이터에 따라 상기 제1과 제2 주사선택전압을 출력하고, 그밖의 주사전극에 대해서는 상기 비주사선택전압을 출력하는 것을 특징으로 하는 매트릭스형 액정 표시 장치.
  12. N개(N은 0 이외의 정의 정수)의 데이터 전극, M 개 (M은 0이외의 정의 정수)의 주사 전극, 상기 데이터 전극과 상기 주사전극과의 교점에 화소를 배치하고 있는 매트릭스형 액정표시패널 및 표시정보의 리드와 라이트가 가능한 메모리 장치, 상기 표시정보를 상기 메모리 장치의 메모리 영역에 라이트하는 동작을 제어하는 라이트 제어수단, 상기 메모리 영역으로부터 상기 N 개의 데이터 전극에 대응한 표시정보를 동시에 리드하는 리드제어수단, 상기 메모리 장치에서 리드된 표시정보를 대응하는 표시전압으로 변환해서 상기 표시전압을 상기 데이터 전극에 부여하는 출력회로를 구비하고, 1화면 분의 표시정보를 상기 메모리 영역에 라이트하는 주기와 상기 메모리 영역에서 리드하는 주기가 다른 데이터 전극 구동회로, 주사선택전압과 비주사선택전압을 선택적으로 상기 주사전극으로 출력하는 주사전극 구동회로, 여러개의 다른 표시전압 및 상기 주사선택전압과 상기 비주사선택전압을 발생하는 전압생성회로를 포함하는 매트릭스형 액정표시장치를 갖는 정보처리 장치로서, 다른 화상표시장치를 더 포함하고, 상기 매트릭스형 액정표시장치로의 1화면분의 표시정보를 입력하는 프레임주파수는 상기 다른 화상표시장치의 프레임 주파수인 것을 특징으로 하는 정보 처리장치.
KR1019950003118A 1994-02-21 1995-02-18 매트릭스형 액정표시장치와 그 구동회로 KR100199257B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP94-022295 1994-02-21
JP2229594 1994-02-21
JP14038794 1994-06-22
JP94-140387 1994-06-22
JP94-164360 1994-07-15
JP16436094 1994-07-15

Publications (2)

Publication Number Publication Date
KR950025626A KR950025626A (ko) 1995-09-18
KR100199257B1 true KR100199257B1 (ko) 1999-06-15

Family

ID=27283792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003118A KR100199257B1 (ko) 1994-02-21 1995-02-18 매트릭스형 액정표시장치와 그 구동회로

Country Status (3)

Country Link
US (1) US5764212A (ko)
KR (1) KR100199257B1 (ko)
TW (1) TW270993B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995625B1 (ko) 2003-12-29 2010-11-19 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996899B2 (ja) * 1995-07-20 2000-01-11 インターナショナル・ビジネス・マシーンズ・コーポレイション データ供給装置、液晶表示装置及びコンピュータ
JPH09127918A (ja) * 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法
KR100186556B1 (ko) * 1996-05-15 1999-05-01 구자홍 액정표시장치
JP3294114B2 (ja) * 1996-08-29 2002-06-24 シャープ株式会社 データ信号出力回路および画像表示装置
JP3349638B2 (ja) * 1996-11-15 2002-11-25 シャープ株式会社 表示装置を駆動する方法および回路
JP3322175B2 (ja) * 1997-06-17 2002-09-09 日本ビクター株式会社 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置
US6563482B1 (en) 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3664059B2 (ja) * 2000-09-06 2005-06-22 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP2002189452A (ja) * 2000-12-19 2002-07-05 Seiko Epson Corp 半導体集積回路
US6919872B2 (en) * 2001-02-27 2005-07-19 Leadis Technology, Inc. Method and apparatus for driving STN LCD
JP4695770B2 (ja) * 2001-03-28 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
US7015889B2 (en) * 2001-09-26 2006-03-21 Leadis Technology, Inc. Method and apparatus for reducing output variation by sharing analog circuit characteristics
US7068248B2 (en) * 2001-09-26 2006-06-27 Leadis Technology, Inc. Column driver for OLED display
JP3552699B2 (ja) * 2001-11-08 2004-08-11 セイコーエプソン株式会社 パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器
US7046222B2 (en) * 2001-12-18 2006-05-16 Leadis Technology, Inc. Single-scan driver for OLED display
GB0215721D0 (en) * 2002-07-06 2002-08-14 Koninkl Philips Electronics Nv Matrix display and method of driving a matrix display
US7184001B2 (en) * 2002-08-02 2007-02-27 Chi Mei Optoelectronics Corp. Method and apparatus for frame processing in a liquid crystal display
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
KR100485799B1 (ko) * 2002-10-10 2005-04-28 (주)토마토엘에스아이 드라이버 집적회로를 위한 제어신호 발생회로 및 방법
KR100687336B1 (ko) * 2003-03-25 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정구동장치 및 그 구동방법
US7320531B2 (en) * 2003-03-28 2008-01-22 Philips Lumileds Lighting Company, Llc Multi-colored LED array with improved brightness profile and color uniformity
JP4581488B2 (ja) * 2003-08-12 2010-11-17 セイコーエプソン株式会社 表示装置およびその駆動方法、並びに投射型表示装置
US7298351B2 (en) * 2004-07-01 2007-11-20 Leadia Technology, Inc. Removing crosstalk in an organic light-emitting diode display
US7358939B2 (en) * 2004-07-28 2008-04-15 Leadis Technology, Inc. Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods
DE102004046441B8 (de) * 2004-09-24 2006-07-06 Siemens Ag Verfahren zur Bildwiedergabe, insbesondere bei medizinischen Einzel- oder Serienaufnahmen
TWI261796B (en) * 2005-05-23 2006-09-11 Sunplus Technology Co Ltd Control circuit and method for liquid crystal display
KR100885913B1 (ko) * 2007-01-23 2009-02-26 삼성전자주식회사 티어링 효과를 감소시키는 방법 및 그에 따른 ｌｃｄ 장치
KR100952390B1 (ko) * 2008-06-30 2010-04-14 주식회사 실리콘웍스 액정표시장치의 구동회로 및 그 구동방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5276897A (en) * 1975-12-23 1977-06-28 Hitachi Ltd Half tone picture display device using liquid crystal matrix panel
JPS5576393A (en) * 1978-12-04 1980-06-09 Hitachi Ltd Matrix drive method for guestthostttype phase transfer liquid crystal
US4830467A (en) * 1986-02-12 1989-05-16 Canon Kabushiki Kaisha A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal
US5260698A (en) * 1986-08-13 1993-11-09 Kabushiki Kaisha Toshiba Integrated circuit for liquid crystal display
EP0368572B1 (en) * 1988-11-05 1995-08-02 SHARP Corporation Device and method for driving a liquid crystal panel
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
JPH0457018A (ja) * 1990-06-27 1992-02-24 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
JPH04113314A (ja) * 1990-09-03 1992-04-14 Sharp Corp 液晶表示装置
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JPH04242790A (ja) * 1991-01-08 1992-08-31 Toshiba Corp 電子機器
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
JP3190141B2 (ja) * 1991-07-08 2001-07-23 旭硝子株式会社 液晶表示素子の駆動法
JPH0627906A (ja) * 1991-07-08 1994-02-04 Asahi Glass Co Ltd 液晶表示素子の駆動法
JPH0627905A (ja) * 1991-07-08 1994-02-04 Asahi Glass Co Ltd 液晶表示素子の駆動法
JP3373226B2 (ja) * 1991-07-08 2003-02-04 旭硝子株式会社 液晶表示素子の駆動方法
JP3368926B2 (ja) * 1992-04-22 2003-01-20 旭硝子株式会社 液晶表示素子の駆動法
JPH0535200A (ja) * 1991-07-31 1993-02-12 Hitachi Ltd 表示装置とその駆動方法
JPH0540456A (ja) * 1991-08-07 1993-02-19 Mitsubishi Electric Corp 表示装置
JPH0546127A (ja) * 1991-08-16 1993-02-26 Asahi Glass Co Ltd 液晶表示素子の駆動法
JPH0627907A (ja) * 1992-04-22 1994-02-04 Asahi Glass Co Ltd 液晶表示素子の駆動法
JP3460247B2 (ja) * 1992-06-18 2003-10-27 株式会社日立製作所 マトリックス型表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995625B1 (ko) 2003-12-29 2010-11-19 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법

Also Published As

Publication number Publication date
KR950025626A (ko) 1995-09-18
US5764212A (en) 1998-06-09
TW270993B (en) 1996-02-21

Similar Documents

Publication Publication Date Title
KR100199257B1 (ko) 매트릭스형 액정표시장치와 그 구동회로
KR100246150B1 (ko) 액정 디스플레이 장치 및 그 구동 방법
US7102610B2 (en) Display system with frame buffer and power saving sequence
KR100194402B1 (ko) 데이터전극 구동회로, 주산전극 구동회로, 액정표시장치 및 그구동방법
US20020196241A1 (en) Scan-driving circuit, display device, electro-optical device, and scan-driving method
JP3750734B2 (ja) 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置
KR100220959B1 (ko) 액정구동방법 및 액정표시장치
KR100517153B1 (ko) 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체
US6806858B2 (en) Electro-optical apparatus and method of driving electro-optical material, driving circuit therefor, electronic apparatus, and display apparatus
JP2003140114A (ja) コレステリック液晶ディスプレイ用ドライバ
KR20040101533A (ko) 그레이 쉐이드 구동 방식의 저전력 엘씨디
US8659528B2 (en) Electro-optical device driven by polarity reversal during each sub-field and electronic apparatus having the same
JPH05341734A (ja) 液晶表示装置
JP3415727B2 (ja) 液晶表示装置の駆動装置および駆動方法
JP4908813B2 (ja) 電気光学装置、電気光学装置の駆動方法、電子機器
JPH0876091A (ja) 液晶パネル駆動方法及び装置
US6340964B1 (en) Driving device and liquid crystal display device
JP2002149119A (ja) 液晶表示装置の駆動方法および駆動回路
KR100982083B1 (ko) 액정 디스플레이 장치
JPH0990914A (ja) 液晶駆動方法
JPH0869266A (ja) 液晶表示装置及び方法
JP3863997B2 (ja) 駆動装置及び液晶表示装置
JP3453987B2 (ja) 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP2011137929A (ja) 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置及び電子機器
JP3707806B2 (ja) ドライバ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee