KR0121783B1 - 플래쉬메모리 및 그의 제조방법 - Google Patents
플래쉬메모리 및 그의 제조방법Info
- Publication number
- KR0121783B1 KR0121783B1 KR1019930004154A KR930004154A KR0121783B1 KR 0121783 B1 KR0121783 B1 KR 0121783B1 KR 1019930004154 A KR1019930004154 A KR 1019930004154A KR 930004154 A KR930004154 A KR 930004154A KR 0121783 B1 KR0121783 B1 KR 0121783B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- flash memory
- film
- electrode
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 20
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 149
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007429 general method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- -1 Si 3 N 4 Chemical class 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
플래쉬메모리가 본 발명에 의한 새로운 제조방법에 의해 생산되고, 이 방법을 게이트부에 인접해 형성되는 측벽을 사용하는 에칭공정에 의해 전계절연막을 제거하고, 게이트부는 플로팅게이트 전극, 제어게이트 전극 및 중간게이트 절연막으로 구성되고 에칭을 할 때 마스크의 일부로서 사용된다. 본 발명에 의한 방법으로 기판위의 플로팅게이트 전극 부분과 불순물확산소스전극 사이에 위치하는 게이트 절연막에 손상이나 특히 절연내력의 저하를 방지하면서 고집적 플래쉬메모리를 제조할 수 있다.
Description
제1도는 실시콘 기판의 표면위에 형성된 산화막을 도시한 도면.
제2a-제2g도는 본 발명의 플래쉬메모리의 제조를 설명하기 위한 도면.
제3도는 본 발명의 플래쉬메모리의 평면도.
제4a-4b도는 각각 IVA-IVA와 IVB-IVB선을 따라 잘라낸 플래쉬메모리의 단면도.
제5도는 종래의 메모리의 제조방법에 의한 필드산화막 제거를 도시한 도.
제6도는 또다른 종래의 플래쉬메모리의 중간 제조과정에 있는 플래쉬메모리의 평면도.
본 발명은 MOS(Metal-Oxide Semiconductor)구조 특히, 플래쉬메모리라 불리는 반도체 장치와 그 제조방법에 관한 것이다. 비휘발성 기억장치로서는 예를 들면 자외선 조사에 의해 기억 데이터가 소거될 수 있는 EPROM(Erasable Programmable ROM)이 알려져 있다. EPROM은 자외선 조사를 위한 공정과 데이터의 바꿔쓰기 비용을 요하므로, 최근에는 데이터를 전기적으로 바꿔 쓸 수 있는 비휘발성 기억장치로서 EPROM(Erasable Programmable ROM)이 채용되고 있다.
EPROM의 다양한 형태중에서, 단어(word) 또는 칩(chip) 단위로서 데이터를 일괄적으로 서거할 수 있는 플래쉬메모리가 특히 플로피디스크와 같은 자기기억매체를 대신하는 비휠발성 기억장치로서 고려되고 있다. 일반적으로 말해, 플래쉬메모리에는 두가지 형태가 있다. 하나는 NAND형 플래쉬메모리이고, 다른 하나는 NOR형 플래쉬메모리이다. 해당분야에서는 플래쉬메모리를 제조하기 위한 몇가지 방법이 알려져 있다. NOR형 플래쉬메모리를 제조하는 전형적인 한 방법으로서는, 실리콘 웨이퍼 표면위에 형성된 산화막을 패터닝하여 소정의 필드산화막을 형성하고 그 다음에는 플로팅게이트(Floating gate)와 제어게이트(Controlgate) 전극이 구비된 적어도 두 개의 전극과 공통소스전극을 위해 게이트 전극들 사이에 불순물 확산영역을 형성하는 것이다. 이방법에서는 필드산화막을 형성시키기 위해 사진석판(photolithography) 공정이 사용되고, 이 공정에서 레지스트패턴이 하부의 산화막에 전사된다. 사진석판 공정은 또한 게이트 전극을 제작하는 데 사용된다. 사진석판에 의해서는 미세한 레지스트패턴의 정밀한 전사가 어렵기 때문에 패턴전사가 항상 완전히 실행되지는 않고(특히, 형성된 필드산화막의 각각의 모서리 부분이 흔히 둥글게 된다), 게이트 전극을 만들 때 편차를 갖는 마스크 얼라인먼트(alignment)의 경우에 있어서는 필드산화막과 게이트 전극의 위치의 관계가 의도한 상태에서 벗어나고, 결과적으로 메모리 셀의 특성변화를 일으킬 수 있다. 플래쉬메모리의 집적도가 높을수록, 이러한 문제점들은 더 중대하게 된다.
플래쉬메모리를 제조하는 또 다른 방법으로서는, 게이트 전극을 게이트산화막과 필드산화막위에 형성하고, 다음에 게이트산화막과 필드산화막을 게이트 전극 사이에서 패터닝하여 게이트 전극들 사이에 공통 소스전극을 위한 불순물확산영역을 형성하는 것이다. 불순물확산영역을 형성하는 것이다. 불순물확산영역을 형성하기 위한 공정에는, 레스트막이 게이트 전극과 에칭되지 않은 영역을 덮도록 패터닝되고, 노출된 산화막은 이온방응에칭 등에 의해 이방성으로 에칭된다. 게이트 전극을 완전히 덮기 위해서 마스크 얼라이먼트를 위한 마진(margin)이 각각의 게이트 전극과 에칭되는 영역사이에 필요하고, 게이트 전극은 반드시 전극사이에 에칭되는 영역쪽에 일정한 폭을 갖는 레스트재료를 갖는다. 마스크 얼라인먼트 마진을 위해 공간이 필요하다는 점은 플래쉬메모리에서 고집적을 위해 불리하다.
따라서, 플래쉬메모리를 제조하는데 있어 잘 알려진 방법은 공통소스전극을 위한 불순물확산영역을 형성시키기 위해 사진석판 공정을 사용한다. 더욱이 플래쉬메모리에서 불순물확산영역이 자기정합되어 형성되는 방법은 알려져 있지 않다. 따라서 자기정합방식(self-aligned manner)으로 고집적 플래쉬메모리를 제조하는 방법을 제공하는 것은 해당기술에 있어서 유익한 것이다. 플래쉬메모리외에 다른 반도체 장치를 제조하는데 있어서, 기판의 에칭과 이온주입을 행하기 위한 마스크로서, 게이트 전극의 측면에 바로 인접해 형성되는 측벽을 사용하는 것이 알려져 있다. 예를들면, 일본특개 평3-46275는 반도체 장치를 제조하는 방법으로, 스페이서(spacer,예를들면 측벽)를 게이트 전극 양측면에 형성하고 나서, 이를 마스크로서 사용하여 게이트 전극과 스페이서가 형성되는 반도체 기판을 에칭하여, 기판의 에칭영역속에 불순물이온을 주입한다. 이온주입영역은 트랜지스터의 소스와 드레인영역으로 할당된다. 일본특개 평2-72671은 EPROM같은 비휘발성 메모리 장치의 제조방법을 개시하고 있다. 이 방법은 메모리셀의 트랜지스터의 소스와 드레인 양쪽 영역이 고밀도와 저밀도의 불순물밀도를 갖는 영역으로 형성되는 비휘발성 메모리 장치를 만드는 것을 가능케 한다. 개시된 자료에 의하면, 절연막, 플로팅게이트 전극, 또다른 절연막 및 제어게이트 전극이 층이 반도체 장치에 순차적으로 형성되고 나서, 제어게이트 전극이 최우선으로 형성되고, 불순물이온이 마스크로 사용되는제어게이트 전극의 양측면에서 반도체 영역속으로 주입되고, 측벽(side wall)이 제어게이트 전극 양측면에 형성되고, 다음에 플로팅게이트 전극을 패터닝하는데 사용되며, 이어서 제어게이트 전극과 측벽이 다시 이온주입을 위한 마스크로서 사용된다.
출원인이 아는 바로는, 공통소스전극으로 사용되는 불순물확산영역을 자기정합방식으로 형성시키기 위해 게이트 전극의 한 측면에 바로 인접한 측벽을 사용하여 고집적의 플래쉬메모리의 제조가 행해지는 방법이 알려져 있지 않다. 본 발명의 목적은 고집적 플래쉬메모리를 자기정합방식으로 제조할 수 있는 플래쉬메모리 제조방법을 제공하는데 있다. 본 발명의 방법은, (가) 전도의 한 형태로 반도체기판의 표면위에 게이트절연막과 필드절연막을 형성시키고, (나) 패터닝함으로써 게이트절연막과 필드절연막의 선택된 표면위에 적어도 한쌍의 게이트부를 형상시키되, 게이트부가 본질적으로 플로팅게이트 전극, 제어게이트 전극 및 플로팅과 제어게이트 전극사이에 중간게이트절연막으로 형성되고, (다) 기판의 전도형태에 반대되는 또 다른 전도형태를 갖는 불순물을 게이트부의 종방향을 따라 게이트부에 의해 덮히지 않은 영역속으로 도입하고, (라) 기판위에 게이트부와 막을 덮기위하여 절연막을 형성하고,(마) 게이트절연막을 노출하여 게이트부의 측면에 인접한 측벽을 선택적으로 남기도록 게이트부와 절연막에 대해 충분한 에칭속도의 차리를 갖는 에칭가스를 이용하여 절연막을 에칭백하여서, 게이트부에 인접한 막부분을 덮고, (바) 노출된 기판 영역위에 있는 필드절연막을 선택적으로 에칭하고, 이 선택적인 에칭을 위해 단계 (마)에서 형성된 측벽을 마스크로 함으로써, 단계 (마)에서 형성된 측벽에 의해 덮히지 않고 한쌍의 게이트부사이에 위치한 실리콘기판부분을 노출시키고, (사) 기판의 전도형태와 반대되는 또 다른 전도형태를 갖는 불순물을 한쌍의 전극부사이의 노출된 기판 영역에 선택적으로 도입하고, 이렇게 함으로써 한쌍의 게이트부사이의 기판에 불순물 도입영역을 형성하되, 이 영역이 각각의 게이트부아래에 위치한 기판부분에까지 연장되는 단계로 구성된다.
본 발명은 또한 지금까지 설명한 방법에 의해 제조되는 NOR형 플래쉬메모리를 제공한다. 본 발명에 의한 플래쉬메모리는 주로 중간에 놓인 게이트절연막을 통해 반도체 기판의 표면에 형성되어 있는 첫 번째 게이트 전극, 첫 번째 게이트 전극위에 중간게이트 절연막, 및 중간게이트 절연막위에 두 번째 게이트 전극으로 이루어지는 적어도 한쌍의 적충된 게이트부와, 첫 번째 게이트 전극에 데이터 저장을 위해 전자를 충전 또는 방전하는데 사용되는 소스와 드레인전극으로 구성됨에 있어서, 절연물질의 측벽이 적충된 게이트부분의 측면에 인접하여 게이트절연막에 형성되고, 불순물확산전극이 한쌍의 게이트부분사이의 반도체기판에 형성되어, 각각의 게이트부분 아래에 위치하는 기판부분에 까지 연장된다.
플래쉬메모리에 있어서는, 저장된 데이터의 동시소거가 가능하게 하기 위해 공통소스전극이 있어야 한다. 고집적 플래쉬메모리를 만들기 위해서 인접한 한쌍의 게이트 전극사이에 공통소스전극을 형성시키는 것이 바람직하다. 이러한 NOR형 플래쉬메모리는 본 발명에 의한 제조방법에 의해 쉽게 제조될 수 있다. 제1도는 도시되지 않은 실리콘 기판의 표면위에 형성된 산화막 1,2를 부분적으로 나타내고 있고, 이중, 산화막 1은 게이트 절연막, 산화막 2는 분리 영역을 갖는 필드절연막을 나타내고 있다. 산화막 2는 도시되지 않은 실리콘 질화막을 마스크로 하여 실리콘의 국부 산화공정(LOCOS공정)에 의해 형성된다.
필드산화막 2의 형성후에, 질화막을 제거하고 나서, 실리콘기판의 노출된 표면을 열적으로 산화함으로써 게이트 절연막 1을 형성한다. 이렇게 형성된 게이트산화막 1은 120Å의 두께를 갖고, 필드산화막 2는 6000Å의 두께를 갖는다. 필드절연막은 위에서 설명한LOCOS공정과 화학증기 증착공정(Chemical Vapor Deposition Process)을 포함하여 어떤 적절한 공정에 의해 형성될 수 있다. 필드절연막은 스핀코팅(spin coating)과 소성에 의해 형성되는 SOG(spin on glass)막일 수 있다. 산화물 이외에, 절연막 물질은 질화물과 같은 다른 물질로부터 선택될 수 있다. 따라 절단한 단면도인 제2a-제2g도를 참조하여 설명한다. 제2a도는 P형 실리콘기판 21과 기판21에 형성된 두께 120A인 Sio2의 게이트 절연막 또는 게이트산화막 22를 도시하고 있다.
계속해서 제2b도는 도시한 것처럼 두께 1000Å을 갖는 첫 번째 폴리실리콘층 23이 CVD(chemical vapor deposition)법에 의해 게이트산화막 22상에 증착되고, 이것은 전도성을 갖기 위해 불순물로서 인(P)으로 도프(dope)되어, 나중에 플로팅게이트 전극을 형성한다. 이러한 폴리실리콘층 23위의 300Å의 두께를 갖는 SiO2층 24가 층23의 열산화에 의해 형성되고, 이것은 나중에 중간게이트 절연막을 형성한다. 층24가 3층구조의 ONO막 즉, 실리콘산화물의 첫 번째층, 실리콘질화물의 두 번째층, 및 실리콘산화물의 세 번째 층으로 이루어지는 막으로 형성되는 것이 더욱 바람직하다. ONO막은 플로팅게이트 전극으로 사용되는 실리콘막의 상단부를 열산화하고, 계속해서 CVD법에 의해 열적으로 산화된 실리콘위에 실리콘 질화물을 증착시키고, 증착된 실리콘질화물의 상단부를 열산화시킴으로써 형성될 수도 있다. 중간게이트 절연막으로 ONO막을 사용하면 절연막의 신뢰도를 높일 수 있다. 더욱이, 층 24위의 2000Å의 두께를 갖는 두 번째 폴리실리콘층 25가 CVD법에 의해 증착되고, 이는 또한 불순물로서 인이 도프되고 나중에 제어게이트 전극에 형성한다.
이러한 3층 23,24,25로 되는 라미네이트(laminate)는 총 3000Å 정도의 두께를 갖는다. 또는 첫 번째 폴리실리콘층 23은 층 24,25의 형성에 앞서 플로팅게이트 전극을 만들기 위해 패터닝되고, 폴리실리콘외에 다른 물질이 게이트 전극으로 사용될 수 있다. 예를들면, 를로팅게이트 전극과, 제어게이트 전극중의 하나가 폴리실리콘층과 고융점 금 속의 실리사이드(silicide)층으로 되는 라미네이트로 만들어질 수 있다. 그 다음에, 두 번째 폴리실리콘층 25위에 포토레지스트를 코팅하고, 사진석판 기술에 의해 패턴화하여 레지스트마스크 26,27(제2C도)를 형성한다. 에칭마스크로서 레지스트마스크 26,27을 사용하여, 두 번째 폴리실리콘층 25, SiO2층 24, 및 첫 번째 폴리실리콘층 23을 이온반응에칭에 의해 순차적으로 에칭하여서, 제2c도에 도시된 바와 같이 플로팅게이트 전극 28a, 29a와 제어게이트 전극 28b, 29b 및, 중간게이트절연막 28c, 29c로 구성된 게이트부분 28,29를 형성한다.
폴리실리콘의 에칭을 위해 사용된 에칭조건은 다음과 같다.
에칭제 : HBr
가스압력 : 0.2Torr
고주파 주파수 : 13.56MHz
고주파 전력 :350W
에칭속도 : 300Å/분
에칭속도비(폴리실리콘 :SiO2):15:1
실리콘질화물에 대한 에칭조건은 다음과 같다.
에칭제:CF2+O2
가스압력:0.4Torr
고주파 주파수:13.56MHz
고주파 전력:350W
에칭속도:300Å/분
에칭속도비(Si3N4: SiO2):9:5
실리콘이산화물에 대한 에칭조건은 다음과 같다.
에칭제:CF4+CHF3
가스압력:0.3Torr
고주파 주파수:13.56MHz
고주파 전력:350W
에칭속도:2700Å/분
에칭속도비(SiO2:Si3O4):2:1
(SiO2:폴리실리콘):9:1
에칭이 완결된 후, 레지스트마스크 26,27을 에싱(ashing)에 의해 제거한다. 이렇게 형성된 게이트부분 28,29는 그 사이에 1.0μ의 공간이 형성된다. 그 다음에 형성된 게이트 부분 28,29를 마스크로 하여, 불순물로서 AS+이온을 이온주입공정에 의해 노출된 게이트산화막 22을 통해 실리콘기판 21에 도입한다. 불순물이온을 70KeV의 에너지와 5×1015/cm2의 선량(dose)으로 주입되어, 연속되는 어닐링공정(annealing process)에 의해 불순물확산영역 30(제2d도)을 형성한다. 계속하여 한쌍의 게이트부분사이에 공통소스전극을 위한 불순물확산영역을 형성시키기 위해 필드산화막 2(제1도)을 제거한다. 필드산화막의 제거는 하부의 실리콘기판의 표면이 노출될때까지 필드산화막을 이방성에칭(예를들면, 이온반응에칭)함으로써 쉽게 할 수 있다.
또한, 게이트산화막 22는 필드산화막의 에칭중에 에칭된다. 게이트산화막 22가 필드산화막의 두께보다 더 얇기 때문에 게이트산화막 22의 아래에 있는 실리콘기판 21의 표면은 에칭과정에서 노출되고, 실리콘기판의 노출된 부분은 차례로 에칭된다. 따라서, 게이트산화막 22의 에칭된쪽의 표면은 필드산화막이 에칭되는 동안, 에칭하기 위한 에칭제와, 플라즈마(plasma) 상태에 노출된다.
에칭이온은 게이트산화막 22을 통과하여, 결함의 형성과 오염물질의 포함에 의해 노출된 쪽의 표면근처의 막 22에 결함있는 영역을 생긱 한다. 이렇게 형성된 결함영역을 플로팅게이트 28a,28a 아래에 부분적으로 위치될 수 있고, 플래쉬메모리에 있어서 특히 심각한 문제는 야기할 수 있다. 왜냐하면 이러한 결함영역은 게이트절연막에 손상을 입힐 수 있는데, 특히 저장된 데이터를 소거하기 위해 플로팅게이트에서 충전된 전자가, 제어게이트 전극과 소스전극사이의 높은 전위치에 의한 포울러 노르딩 터널전류(Fowler Nordheim tunnel current)를 이용하여 터널산화막으로서 박막게이트산화막을 통해 플로팅게이트로 부터 공통소스전극으로 방출되는 플래쉬메모리에 치명적이 게이트산화막의 절연내력(dielectric strength)을 저하시키기 때문이다.
플로팅게이트에서 충전된 전자가 그로부터 채널(channel)로 방출되는 플래쉬메모리의 형태에서도 마찬가지의 문제가 발생한다. 이러한 경우, 고전기장이 저장된 데이터를 소거하는 동안에 제한된 작은 지역에서만 발생될 수 있다. 만약 게이트산화막이 결함을 가지고 있다면, 전자들은 게이트산화막의 결함부분을 통해 방출되는 경향이 있다. 소거를 반복한 후에, 전기장은 결국 결함부분에 집중되고, 그 결함은 확대되어 쓸모없는 메모리가 되어 버린다. 그래서 위에서 언급한 문제점들이 전자들이 소스전극으로 방출되는 플래쉬메모리형에서 뿐만아니라, 채널로 방출되는 플래쉬메모리형에서도 일어난다. 일반적으로 이러한 문제는 플로팅게이트 전극에서 충전된 전자들이 포울러 노르딩 터널링에 의해 박막게이트절연막을 통해 방출되는 플래쉬메모리의 모든 형태에서 흔히 발생한다.
위에서 언급한, 필드산화막을 제거하기 위한 에칭공정으로 인한 게이트산화막의 절연내력저하는 본 발명에 의한 방법으로 해결할 수 있다. 이를 위해 발명의 방법은 게이트부분 28,29측면에 인접해서 형성된 측벽을 이용한다. 제2d도에 도시한 것과 같이 두께 3000Å을 갖는 Si3N4절연막 31이 CVD법에 의해 게이트부분과 산화막위에 증착된다. 절연막 31은 게이트부 28,29의 측면에 인접해서 측벽을 만들기 위해 사용되고, 절연체는 필드산화막 SiO2에 사용하는 에칭제보다 에칭속도가 더 작은 Si3N4와 같은 물질중에서 선택된다. 형성된 Si3N4절연막 31은 위에서 표기한 에칭조건을 사용하여 폭(아래에서 설명) 3000Å을 갖는 측벽 32,33(제2e도)을 형성시키기 위해 이온반응에칭에 의해 이방성으로 에칭된다. 게이트부의 측벽은 항상 Si3N4와 같은 질화물로 만들어 지는 것은 아니고, 다른 절연체 즉, 아래와 같은 조건들을 만족시킬 수 있는 것들이 사용될 수 있다.
이러한 절연측벽은, 밑에 있는 필드절연막에 개구(opening)를 패터닝하는 동안에 마스크로서의 기능을 갖는다. 이 절연측벽은 이방성 에칭에 의해 개구형성이 완료된후에 적어도 플로팅게이트 전극의 측면을 덮어야 한다. 이러한 이유로, 에칭되는 필드절연막(필드절연막은 실리콘산화막으로 제한되지 않는다)에 대해 충분히 높은 에칭선택도를 갖는 물질로 이루어져야 하고, 또한 에칭되는 필드절연막의 두께보다 더 충분히 큰 높이를 갖는 게이트부가 필드절연막의 두께에 비해 충분히 높이를 갖는 측벽이 형성되므로 만들어져야되는 것이 필요하다.
측벽은 밑면부(제2e도)에서 충분한 폭W를 가져야 하는데, 밑면부는 이온 반응에칭에 의해 결함영역이 플로팅게이트 전극 28a,29a 아래에 위치한 부분까지 연장되는 것을 막기위해, 그와같은 부분을 덮도록 게이트산화막 22의 상부면과 접촉되어 있다. 필요한 폭W는 실험에 의해 적어도 약 300Å이 되어야 한다. 사실, 측벽은 이와 같은 효과를 확실하게 하기 위하여 약 1000Å의 최소폭을 갖고, 측벽의 폭은 증착되는 절연막 31의 두께를 변화시킴으로써 쉽게 조잘할 수 있다. 측벽 32,33의 형성에 있어, 포토레지스트마스크 34가 제2e도에 도시한 바와 같이 실리콘기판의 노출을 위해 에칭되는 부분이외의 다른 부분을 덮도록 하기 위해 사진석판기술에 의해 형성된다. 그리고, SiO2로된 게이트산화막 1(제1도)과 필드산화막 2 둘다 위에서 표기한 조건을 사용하여 에칭함으로써 동시에 제거된다.
이러한 경우, 포토레지스트마스크 34는 제2e도에 도시한 바와같은 제어게이트 전극 28c,29c의 덮히지 않은 부분은 남기게 된다. 에칭에 의해 산화막이 제거되는 동안, 어떤 경우에는 측벽 32,33과 게이트부 28,29는 포토레지스트마스크 34와 함께 마스크로서 사용된다. 에칭은 게이트산화막보다 더 큰 두께를 갖는 필드산화막 바로 밑에 위치한 실리콘기판이 노출될때까지 계속되므로, 게이트산화막 밑에 있는 실리콘기판은 에칭의 종결지점에서 다소간 도랑(trench)이 형성된다. 제2e도는 형성된 도량 35가 1000Å 정도의 깊이를 가지고 있는 것을 보여 주고 있다.
불순물로서 As+이온이 70KeV의 에너지와 5×1015/cm2의 선량으로 이온 주입공정에 의해 실리콘기판 21의 노출된 부분에 도입된다. 계속하여 어닐링함으로써 불순물확산영역 30a(제2f도)이 형성되고, 포토레지스트마스크 34가 제거된다. 이제 2000Å의 두께를 갖는 SiO2막이 첫 번째 중간층 절연막 36을 만들기 위해 CVD법에 의해 모든 영역에 걸쳐 증착되고, 그위에 6000Å의 두께를 갖는 BPSG(Borophosphosilicate glass)로 구성되는 두 번째 중간절연막 37이 형성되고, 900oC에서 10분 동안 가열하여 리플로우(reflow)함으로써 두 번째 중간절연막 37의 평탄화된 표면을 얻는다.
BPSG(phosphosilicate glass)는 PSG(phosphosilicate glass)로 대체될 수 있다.
계속하여 포토레지스트마스크가 두 번째 중간절연막 37위에 형성되고 이것은 접촉홀(contact hole)을 개방하기 위한 패턴을 갖고 포토레지스트마스크를 사용하여 두 번째 중간절연막 37, 첫 번째 중간절연막 36, 및 게이트산화막 22가 차례로 에칭에 의해 제거되고, 그렇게 하여 제2g도에 도시한 바와 같이 드레인영역 30b를 만들기 위한 접촉홀을 형성한다. 알루미늄막이 접촉홀 38을 채우기 위해 스퍼터링(sputtering) 공정에 의해 형성된다. 알루미늄막은 계속적으로 중간절연층 39를 형성시키기 위해 패턴닝된다(층 39는 알루미늄 이외의 전도물질로 만들어진다. 예를들면, 전도층은 약 1% 실리콘과 소량의 구리를 함유한 알루미늄 타겟(target)을 스퍼터링함으로써 형성된다.
알루미늄 스퍼터링에 앞서, 징벽용 금속(barrier metal)으로서 티타늄막과 티타늄질화막의 형성이 접촉홀에서의 알루미늄 스파이크(spike) 또는 알루미늄 피트(pit)와 전자이동과 응력이동(stress migration)과 같은 현상들을 막는데 유용하다. 본 발명에 의하여 이렇게 제조된 플래쉬메모리에 있어서, 플로팅게이트 전극 28a,29a에 저장된 데이터가 동시에 소거된다면, 역바이어스(reverse bias)의 고전압(약 12V)이 공통소스전극 30a에 인가되어야 하고, 플로팅게이트 전극 28a,29a에 저장되어 있는 전자들이 플로팅게이트 전극 28a,29a와 소스전극 30a사이에 형성된 전기장으로 인하여 포울러 노르딩 터널전류에 의해 방출된다.(이 소거과정이 진행되는 동안, 드레인영역 30b가 개방되어있다)
따라서, 플래쉬메모리의 경우에 있어, 비록 플로팅게이트 전극 28a,29a에 저장된 데이터를 소거하는 동안 양 전극사이에 매우 큰전위차가 부여되더라도, 플로팅게이트 전극 28a,29a의 한쪽끝과 소스전극 30a 사이에 놓여있는 게이트산화막 22 부분의 절연내력 특성이 특히 중요하다. 본 발명에 의하면, 문제가 되고 있는 부분이 필드산화막이 에칭되는 동안 측벽 32,33에 의해 덮여있기 때문에, 에칭에 의해 야기되는 막 22의 결함영역이 전기한 부분으로 확대되지 않고, 필요한 게이트산화막 22의 절연내력은 전기한 부분에서 확보될 수 있다. 앞에서 언급한 바와 같이, 얇은 절연막을 통해 플로팅게이트 전극으로 부터의 전자들의 방출과 관련되는 문제점들은 전자들이 채널로 방출되는 경우와 같이 다른 형태의 플래쉬메모리에서도 일어난다. 본 발명은 플로팅게이트 전극에서 방전되는 전자들이 포울러 노르딩 터널전류에 의해 얇은 게이트절연막을 통해 방출되는 플래쉬메모리의 모든 경우에서 똑같이 효과적이다.
더욱이, 본 발명에 의한 플래쉬메모리에 있어서, 부순물확산영역 30a에 게이트부 28,29를 사용하여 산화막을 에칭함으로써 한쌍의 게이트부 28,29와 측벽 32,33사이에서 자기정합방식으로 형성될 수 있다. 따라서 본 발명에 의한 플래쉬메모리는 향상된 신뢰도를 수반하여 미세한 구조를 갖게된다. 제3도는 소스전극 30a의 형성이 완료된 후와, 중간절연막 36,37이 형성되기 전, 본 발명의 플래쉬메모리의 평면도를 도시하고 있고, 제4a와 4b도는 제3도의 IVA-IVA선과 IVB-IVB선을 따라 절단한 단면도를 각각 표시하고 있다. 이러한 도면에서 보다시피, 본 발명의 플래쉬메모리는 플로팅게이트 전극 28a,29a,제어게이트 전극 28b,29b, 그리고 중간게이트절연막 28c,29c로 구성된 한쌍의 게이트부 28,29로 형성되고 각각의 게이트부 28,29는 종방향을 따라서 절연체의 측벽과 한쌍의 게이트 28,29에서 사용되는 공통소스 전극 30a이 형성되어 있다. 게이트산화막 22위에 놓여있는 게이트부 28,29에 있어서, 큰 두께를 갖는 필드산화막 41과 적은 두께를 갖는 게이트산화막 22을 동시에 에칭함으로써, 소스전극 30a는 더 얇은 두께를 갖는 산화막 41의 에칭이 완료되기전에 기판 21에 만들어진 도랑에 형성된다.
만약, 선택적으로 실리콘 이산화물을 에칭하고, 실리콘을 에칭하지 않는 에칭제가 사용된다면 이 부분에서의 도랑은 없어질 것이다. 제4b도에 도시한 바와 같이 적충된 게이트부에 있어서, 게이트 전극은 워드라인으로서 기능한다. 제4a도에 도시한 것처럼 게이트부는 필드절연막 41을 따라 연장된다. 제4a도에서 보는 바와 같이, 반도체기판 21의 표면은 공통소스전극용인 불순물 도프영역 30a을 형성시키기 위해 필드절연막 41의 지역에서 노출되어야 한다. 불순물이 도프된 영역 30을 만들기 위해 필드절연막 41의 패터닝은 보통 이온반응에칭(RIE)에 의해 수행된다. RIE 방법에 위한 에칭에 있어서는 RIE 방법이 비록 수직 이방성에칭이지만 측방향으로 약간의 에칭이 일어난다. 따라서, 측벽 32,33은 측방향에칭에의해 영향을 받는다. 더욱이 측벽은 특정한 퐁윽 갖고 위로부터 활성화된 이온에 노출된다. 적충된 게이트부밑에 놓여있는 필드절연막 41은 전기적 절연에 대한 막 41의 효과를 감소시키지 않기 위해 큰 두께를 가져야 한다. 그러나, 더 얇은 절연막 41의 경우에 있어서, RIE 에칭이 장시간 수행되어야 한다. 따라서 이렇게 에칭되는 동안, 측벽이 이러한 영향으로 점차 적어지게 된다.
필드절연막 41은 대개 LOCOS 공정에 의해 쉽게 형성된다. LOCOS 공정에 의해 열적으로 산화된 막과 같은 산화막을 사용하는 경우에 있어서, 필드절연막 41에 대해 측벽이 실리콘질소막으로 형성될 때, Si3N3에 대한 SiO2의 고에칭속도비가 RIE방법에 의해 실리콘산화막은 에칭하여 얻어진다. 따라서, 실리콘산화물이 필드절연막으로, 실리콘질화물이 측벽으로 선택되는 경우, 얇게 적충된 게이트부가 두껍게 되야 하는 필드절연막과 접촉하여 형성되더라도 필드절연막을 에칭하는 동안 측벽이 없어지는 문제를 해제할 수 있다. 이러한 문제는 적충된 게이트부의 두께를 증가시키고 얇은 측벽을 형성함으로써 피할 수 있지만 이것은 실용적이지 못하다. 이렇게 얇게 적충된 게이트부의 형성은 절연막애 대해 원하는 평면성을 얻는데 상반되게 게이트부위에 형성된 중간절연막의 비평활성이 증가하고 다층으로 상호 연결하는 것이 어렵게 된다.
제5도는 플래쉬메모리를 제조하는 일반적인 방법에 의한 필드산화막(도시되지 않음)을 제거하는 단계를 나타내고 있다(이 단계는 제2e도에서 도시하고 있는 본 발명에 의한 방법에 의한 산화막의 제거에 해당한다). 이 방법에 있어서, 앞에서 언급한 것과 같이 이온반응에칭(RIE)에 의한 손상을 피하기 위해, 한쌍의 게이트부 53,54와 이것에 인접한 게이트산화막부 52 사이에 배열을 위해 마진 X를 갖도록 레지스트 55에 의해 덮여있다. 그리고 이 방법은 과잉의 마진을 포함하고, 반도체기판 51에 자기정합방식으로 소스전극 58을 만드는 것이 불가하다. 따라서 이 방법은 고집적 플래쉬메모리를 제조하기에는 적절하지 않다. 제6도는 또다른 일반적 방법에 의한 제조과정의 중간단계에서의 플래쉬메모리의 평면도를 도시하고 있고, 필드산화막 62는 초기에 소스전극 65을 만들기 위한 소정의 형상으로 패터닝되고, 게이트부 63,64는 게이트절연막 61과 필드산화막 62위에 형성된다. 이방법에 있어서는 얼라인먼트를 위해 더 큰 마진이 필요하다. 그 이유에 대해 아래에 설명한다.
필드산화막이 패터닝될 때, 새의 부리형상(bird's beak)이 막의 모서리에서 불기피하게 형성되고, 이 부리형상이 형성됨으로써, 각각의 패터닝된 필드산화막의 모퉁이부분은 형성되는 패턴의 직사각형의 형상에 관계없이 둥굴게 되는데, 이는 부리모양이 모퉁이 부분에 집중되어, 막에 부리형상의 침입이 두드러지기 때문이다. 따라서 필드산화막을 따라 패터닝된 게이트부는 모퉁이 부분이 둥글게 되는 것은 피하도록 패터닝되어야 한다. 즉, 게이트부에 대한 패턴은 필드절연막의 모서리 부근에 놓여지는 것이 허용되지 않는다. 따라서 지금까지의 알려진 바로는 모서리 부근의 필드산화막의 특정영역은 마진영역으로서 확보되어야하고, 쓸모없는 영역(dead zone)의 증가를 초래한다. 이러한 것은 칩의 영역에 해당되고 고집적 플래쉬메모리를 제조하는 데 있어서 장애가 된다. 일반적으로 이러한 일반적인 방법에 의해 고집적 플래쉬메모리를 자기정합방식으로 제조하는 것은 어렵다. 예를 통해서 지금까지 설명한 본 발명에 의하여 이 분야에 통산의 지식을 가진 자라면 본 발명의 정신과 범위에서 벗어남이 없이 본 발명의 실시예를 변경 및 수정할 수 있다.
Claims (35)
- 본질적으로 중간에 있는 게이트절연막을 통하여 반도체기판의 표면위에 형성되는 첫 번째 게이트 전극, 이 첫 번째 게이트 전극위에 형성된 중간 게이트 절연막, 및 중간 게이트 절연막위에 형성된 두께째 게이트 전극으로 이루어지는 적어도 한쌍의 적충된 게이트부와, 첫 번째 전극에서 데이터 저장을 위해 전자를 충전 및 방전하는데 사용되는 소스와 드레인전극으로 구성되는 플래쉬메모리의 제조방법에 있어서, (가) 전도의 한 형태로 반도체기판의 표면위에 게이트절연막과 필드절연막을 형성시키고, (나) 패터닝함으로써 게이트절연막과 필드절연막의 선택된 표면위에 적어도 한쌍의 게이트부를 형상시키되, 게이트부가 본질적으로 플로팅게이트 전극, 제어게이트 전극, 및 플로팅과 제어게이트 전극사이에 중간게이트절연막으로 형성되고, (다) 기판의 전도형태에 반대되는 또 다른 전도형태를 갖는 불순물을 게이트부의 종방향을 따라 게이트부에 의해 덮히지 않은 영역속으로 도입하고, (라) 기판위에 게이트부와 막을 덮기위하여 절연막을 형성하고, (마) 게이트절연막을 노출하여 게이트부의 측면에 인접한 측벽을 선택적으로 남기도록 게이트부와 절연막에 대해 충분한 에칭속도의 차리를 갖는 에칭가스를 이용하여 절연막을 에칭백하여서, 게이트부에 인접한 막부분을 덮고, (바) 노출된 기판 영역위에 있는 필드절연막을 선택적으로 에칭하고, 이 선택적인 에칭을 위해 단계(마)에서 형성된 측벽을 마스크로 함으로써, (사) 기판의 전도형태와 반대되는 또 다른 전도형태를 갖는 불순물을 한쌍의 전극부사이의 노출된 기판영역에 선택적으로 도입하고, 이렇게 함으로써 한쌍의 게이트부사이의 기판에 불순물 도입영역을 형성하되, 이영역이 각각의 게이트부아래에 위치한 기판부분에까지 연장되는 단계로 구성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 필드절연막이 실리콘기판의 국부적인 산화에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제2항에 있어서, 상기 게이트절연막이 필드산화막이 형성된후, 실리콘 기판의 열산화에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 플로팅게이트 전극과 제어게이트 전극이 불순물로 도프된 반도체물질의 화학증기증착법(CVD법)에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제4항에 있어서, 상기 반도체 물질이 실리콘인 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제4항에 있어서, 상기 중간게이트절연막이 플로팅게이트 전극의 반도체 물질을 열산화함으로서 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제5항에 있어서, 중간 게이트절연막이 플로팅게이트 전극용의 실리콘물질의 윗부분을 열산화하고, 계속해서 열산화된 실리콘위에 실리콘질화물을 화학증기증착하고, 증착된 실리콘질화물의 윗부분을 열산화함으로써 형성되어, 3층구조를 갖는 것을 특징으로하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 게이트부는 제어게이트 전극이 되는 물질, 중간게이트절연막이 되는 물질, 플로팅게이트 전극이 되는 물질이 충들로 구성되는 라미네이트를 패터닝함으로써 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제8항에 있어서, 상기 각각의 라미네이트층들의 패터닝은 이온 반응에칭(RIE)법에 의해 실행되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 게이트부와 산화막을 덮고 있는 절연막이 실리콘질화물을 화학증기증착함으로써 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 절연막의 에칭백이 에칭제로서 CF4와O2의 혼합 가스를 사용함으로써 이루어지는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 측벽이 밑부분에서 적어도 약 1000Å의 폭을 갖도록 형성하는 것을 특징으로하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 단계(바)에서 산화막의 선택적인 에칭이 이온반응에칭에 의해 행해지는 것을 특징으로하는 플래쉬메모리 제조방법.
- 제13항에 있어서, 상기 이온반응에칭이 CF4와 CHF3의 혼합을 사용하는 것을 플래쉬메모리 제조방법.
- 제1항에 있어서, 상기 측벽이 단계(사)에서 불순물 도입영역을 형성하기 위한마스크 일부로서 사용되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제15항에 있어서, 상기 게이트부가 단계(사)에 불순물 도입영역을 형성하기 위한 마스크 일부로서 사용되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제1항에 있어서, 기판상에 게이트부, 이에 인접한 측벽, 불순물 도입영역, 및 게이트절연막을 덮기 위해 단계(사)후에 중간충절연막을 형성하는 단계로 더 구성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제17항에 있어서, 중간충절연막이 두 개의 절연물질층으로 구성되어 있고 그 실리콘 이산화물을 화학증기증착하여 형성되고, 윗층은 BPSG 또는 PSG로 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제17항에 있어서, 중간충절연막과 게이트절연막을 관통하는 접촉홀을 개방하는 단계로 더 구성되어, 중간연결층이 되든 전도물질의 막이 형성되어 접촉홀을 채우는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제19항에 있어서, 전도물질로서 알루미늄이 사용되는 것을 특징으로 하는 플래쉬메모리 제조방법.
- 제20항에 있어서, 티타늄막과 티타늄질화막이 알루미늄 전도막에 앞서 형성되어지는 것을 특징으로하는 플래쉬메모리 제조방법.
- 본질적으로 중간에 있는 게이트절연막을 통하여 반도체기판의 표면위에 형성되는 첫 번째 게이트 전극, 이 첫 번째 게이트 전극위에 형성된 중간 게이트 절연막, 및 중간 게이트 절연막위에 형성된 두 번째 게이트 전극으로 이루어지는 적어도 한쌍의 적층된 게이트부와, 첫 번째 전극에서 데이터 저장을 위해 전자를 충전 및 방전하는데 사용되는 소스와 드레인전극으로 구성되는 플래쉬메모리의 제조방법에 있어서, 적층된 게이트부의 측면에 인접하여, 절연물질의 측벽이 형성되고 측벽의 측면모서리가 필드절연막의 측면모서리와 정합되고, 한쌍의 게이트부 사이의 반도체기판에 불순물확산전극이 형성되어, 가각의 게이트부 밑에 있는 기판부분에 까지 연장되는 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 반도체기판의 실리콘인 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 측벽이 실리콘질화물로 형성되어지는 것을 특징으로 하는 플래쉬메모리.
- 제22항 또는 제24항에 있어서, 측벽이 밑부분에서 적어도 약 1000Å의 폭을 갖는 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 첫 번째 게이트와 두 번째 게이트 전극이 불순물로 도프된 폴리실리콘으로 이루어진 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 중간게이트 절연막이 실리콘 이산화물로 형성되는 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 상기 중간게이트 절연막은 실리콘산화물의 첫 번째 층, 실리콘질화물의 두 번째 층 및 실리콘산화물의 세 번째 층으로 구성된 ONO막인 것을 특징으로 하는 플래쉬메모리.
- 제22항에 있어서, 기판상에 게이트부, 측벽, 불순물 도입전극 및 게이트절연막을 덮는 중간층 절연막으로 구성되는 것을 특징으로 하는 플래쉬메모리.
- 제29항에 있어서, 상기 중간층 절연막이 실리콘이산화물로 되는 밑면층과 BPSG 또는 PSG로 되는 윗면층으로 형성되어지는 것을 특징으로 하는 플래쉬메모리.
- 제29항에 있어서, 상기 중간층 절연막이 중간연결을 위한 접촉홀이 형성되어 있는 것을 특징으로 하는 플래쉬메모리.
- 제31항에 있어서, 전도물질의 중간연결층이 중간층 절연막위에 형성되는 것을 특징으로 하는 플래쉬메모리.
- 제32항에 있어서, 상기 중간연결층의 물질이 알루미늄인 것을 특징으로 하는 플래쉬메모리.
- 제33항에 있어서, 상기 티타늄 질화막이 알루미늄으로 된 중간연결층 아래에 형성되고, 티타늄막이 티타늄 질화막 아래에 더 형성되어 지는 것을 특징으로 하는 플래쉬메모리.
- 본질적으로 중간에 있는 게이트절연막을 통하여 반도체기판의 표면위에 형성되는 첫 번째 게이트 전극, 이 첫 번째 게이트 전극위에 형성된 중간 게이트 절연막, 및 중간 게이트 절연막위에 형성된 두 번째 게이트 전극으로 이루어지는 적어도 한쌍의 적층된 게이트부와, 첫 번째 전극에서 데이터 저장을 위해 전자를 충전 및 방전하는데 사용되는 소스와 드레인전극으로 구성되는 플래쉬메모리에 있어서, 실리콘산화물로 만들어진 필드절연막이 적층된 게이트부의 총 두께보다 더 얇게 형성되고, 실리콘 질화물로 된 측벽은 적층된 게이트부의 측면에 인접하여 형성되고, 측벽의 측면모서리가 필드절연막의 측면모서리와, 정합되며, 불순물 확산전극이 한쌍의 게이트부 사이의 반도체 기판에 형성되어, 각각의 게이트부 밑면에 있는 기판부분에 까지 연장되어지는 것을 특징으로 하는 플래쉬메모리.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061791A JP3065164B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体装置及びその製造方法 |
| JP92-61791 | 1992-03-18 | ||
| JP92-061791 | 1992-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020700A KR930020700A (ko) | 1993-10-20 |
| KR0121783B1 true KR0121783B1 (ko) | 1997-11-15 |
Family
ID=13181279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004154A KR0121783B1 (ko) | 1992-03-18 | 1993-03-18 | 플래쉬메모리 및 그의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5568422A (ko) |
| JP (1) | JP3065164B2 (ko) |
| KR (1) | KR0121783B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200071349A (ko) | 2018-12-11 | 2020-06-19 | 대우조선해양 주식회사 | 극지운항선박의 엔진 및 hvac 흡기구 폐색방지구조 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2663863B2 (ja) * | 1994-04-19 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5470773A (en) * | 1994-04-25 | 1995-11-28 | Advanced Micro Devices, Inc. | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch |
| JPH0982924A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体記憶装置の製造方法 |
| DE19534778C1 (de) * | 1995-09-19 | 1997-04-03 | Siemens Ag | Verfahren zum Erzeugen der Sourcebereiche eines Flash-EEPROM-Speicherzellenfeldes |
| US5696019A (en) * | 1996-06-24 | 1997-12-09 | Macronix International Co., Ltd. | Self-aligned trench isolation for memory array using sidewall spacers |
| KR100224701B1 (ko) * | 1996-07-16 | 1999-10-15 | 윤종용 | 불휘발성 메모리장치 및 그 제조방법 |
| JPH10144886A (ja) * | 1996-09-11 | 1998-05-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0851484B1 (en) | 1996-12-24 | 2004-08-25 | STMicroelectronics S.r.l. | Self-aligned etching process to realize word lines of semiconductor integrated memory devices |
| US5933730A (en) * | 1997-03-07 | 1999-08-03 | Advanced Micro Devices, Inc. | Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method |
| JP3176311B2 (ja) * | 1997-03-31 | 2001-06-18 | 日本電気株式会社 | シリコン層のエッチング方法 |
| US5909044A (en) * | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
| TW360955B (en) * | 1997-09-10 | 1999-06-11 | United Microelectronics Corp | Method for producing ETOX cell by self-aligned source etching |
| US6013551A (en) * | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
| US5981341A (en) * | 1997-12-05 | 1999-11-09 | Advanced Micro Devices | Sidewall spacer for protecting tunnel oxide during isolation trench formation in self-aligned flash memory core |
| DE19756601A1 (de) | 1997-12-18 | 1999-07-01 | Siemens Ag | Verfahren zum Herstellen eines Speicherzellen-Arrays |
| US6051860A (en) * | 1998-01-16 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit |
| TW469650B (en) | 1998-03-20 | 2001-12-21 | Seiko Epson Corp | Nonvolatile semiconductor memory device and its manufacturing method |
| IT1301799B1 (it) * | 1998-06-25 | 2000-07-07 | St Microelectronics Srl | Processo di fabbricazione di una memoria non volatile con ridottaresistenza delle linee di source comune. |
| JP2000022114A (ja) * | 1998-07-02 | 2000-01-21 | Rohm Co Ltd | 半導体記憶装置およびその製造方法 |
| JP3669221B2 (ja) * | 1998-12-11 | 2005-07-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6001687A (en) * | 1999-04-01 | 1999-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for forming self-aligned source in flash cell using SiN spacer as hard mask |
| TW427018B (en) * | 1999-04-07 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of flash memory cell |
| KR20010077099A (ko) * | 2000-01-31 | 2001-08-17 | 윤종용 | 자기 정렬된 웰 바이어스 영역을 갖는 모스 트랜지스터 및그 제조방법 |
| JP2002026156A (ja) * | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100381953B1 (ko) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자의 제조방법 |
| JP2004055826A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN1745473B (zh) * | 2003-01-30 | 2010-04-14 | 因芬尼昂技术股份公司 | 统一信道程序闪存位线制造方法 |
| JP2004303918A (ja) | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| KR100620217B1 (ko) * | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| US7170130B2 (en) * | 2004-08-11 | 2007-01-30 | Spansion Llc | Memory cell with reduced DIBL and Vss resistance |
| TWI253719B (en) * | 2004-11-15 | 2006-04-21 | Powerchip Semiconductor Corp | Manufacturing method of flash memory |
| US20090159869A1 (en) * | 2005-03-11 | 2009-06-25 | Ponce Fernando A | Solid State Light Emitting Device |
| KR100678478B1 (ko) * | 2005-06-29 | 2007-02-02 | 삼성전자주식회사 | 낸드형 불휘발성 메모리 장치 및 그 제조 방법 |
| KR100810414B1 (ko) * | 2006-10-31 | 2008-03-04 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 제조 방법 |
| JP2009200384A (ja) * | 2008-02-25 | 2009-09-03 | Elpida Memory Inc | 単結晶層含有基板、ｓｏｉ基板、半導体装置およびそれらの製造方法 |
| US20120139023A1 (en) * | 2010-12-03 | 2012-06-07 | Spansion Llc | Method and apparatus for nand memory with recessed source/drain region |
| US8823096B2 (en) | 2012-06-01 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical power MOSFET and methods for forming the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295653A (ja) * | 1985-06-24 | 1986-12-26 | Nec Corp | Ｃｍｏｓ半導体集積回路装置の製造方法 |
| JPS6312171A (ja) * | 1986-03-04 | 1988-01-19 | Seiko Epson Corp | 半導体装置 |
| JPS62241379A (ja) * | 1986-04-14 | 1987-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0812885B2 (ja) * | 1987-03-03 | 1996-02-07 | 日本電気株式会社 | 不揮発性半導体記憶素子 |
| KR890001099A (ko) * | 1987-06-08 | 1989-03-18 | 미다 가쓰시게 | 반도체 기억장치 |
| JPH0752767B2 (ja) * | 1987-11-11 | 1995-06-05 | 日本電気株式会社 | 不揮発生半導体装置の製造方法 |
| JPH0272671A (ja) * | 1988-09-07 | 1990-03-12 | Sony Corp | 不揮発性メモリ装置の製造方法 |
| JPH02197136A (ja) * | 1989-01-26 | 1990-08-03 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| JPH0346275A (ja) * | 1989-07-13 | 1991-02-27 | Seiko Instr Inc | 半導体装置の製造方法 |
| JPH03286571A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | Ｍｏｓ型電界効果トランジスタ |
| JP2893894B2 (ja) * | 1990-08-15 | 1999-05-24 | 日本電気株式会社 | 不揮発性メモリ及びその製造方法 |
| KR920013709A (ko) * | 1990-12-21 | 1992-07-29 | 김광호 | 불휘발성 반도체 메모리장치 및 그 제조방법 |
| US5264718A (en) * | 1991-06-28 | 1993-11-23 | Texas Instruments Incorporated | EEPROM cell array with tight erase distribution |
| JP2603026B2 (ja) * | 1992-04-23 | 1997-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2774734B2 (ja) * | 1992-05-26 | 1998-07-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5297082A (en) * | 1992-11-12 | 1994-03-22 | Micron Semiconductor, Inc. | Shallow trench source eprom cell |
| US5589412A (en) * | 1993-12-16 | 1996-12-31 | National Semiconductor Corporation | Method of making increased-density flash EPROM that utilizes a series of planarized, self-aligned, intermediate strips of conductive material to contact the drain regions |
| US5470773A (en) * | 1994-04-25 | 1995-11-28 | Advanced Micro Devices, Inc. | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch |
-
1992
- 1992-03-18 JP JP4061791A patent/JP3065164B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-18 KR KR1019930004154A patent/KR0121783B1/ko not_active IP Right Cessation
-
1995
- 1995-04-18 US US08/423,817 patent/US5568422A/en not_active Expired - Lifetime
-
1996
- 1996-07-29 US US08/688,243 patent/US5661057A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200071349A (ko) | 2018-12-11 | 2020-06-19 | 대우조선해양 주식회사 | 극지운항선박의 엔진 및 hvac 흡기구 폐색방지구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267250A (ja) | 1993-10-15 |
| JP3065164B2 (ja) | 2000-07-12 |
| KR930020700A (ko) | 1993-10-20 |
| US5568422A (en) | 1996-10-22 |
| US5661057A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0121783B1 (ko) | 플래쉬메모리 및 그의 제조방법 | |
| US5640032A (en) | Non-volatile semiconductor memory device with improved rewrite speed | |
| US5429970A (en) | Method of making flash EEPROM memory cell | |
| US6998673B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100487532B1 (ko) | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 | |
| US6417538B1 (en) | Nonvolative semiconductor memory device with high impurity concentration under field oxide layer | |
| KR100375235B1 (ko) | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100554516B1 (ko) | 반도체 장치의 제조 방법 | |
| US5569946A (en) | Flash memory cell with self-aligned tunnel dielectric area above LDD structure | |
| US5933729A (en) | Reduction of ONO fence during self-aligned etch to eliminate poly stringers | |
| JP2002033406A (ja) | フラッシュメモリセルの製造方法 | |
| US5953611A (en) | Method of fabricating nonvolatile semiconductor memory devices with select gates | |
| US6893917B2 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| KR20070050175A (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| KR100238865B1 (ko) | 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 | |
| US7408219B2 (en) | Nonvolatile semiconductor memory device | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| JPH11186416A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6218246B1 (en) | Fabrication method of triple polysilicon flash eeprom arrays | |
| KR20040055360A (ko) | 플래쉬 메모리의 제조방법 | |
| US6455888B1 (en) | Memory cell structure for elimination of oxynitride (ONO) etch residue and polysilicon stringers | |
| JP5030047B2 (ja) | 半導体素子の製造方法 | |
| US6043120A (en) | Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation | |
| JPS6378573A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |