KR930020700A - 플래쉬메모리 및 그의 제조방법 - Google Patents

플래쉬메모리 및 그의 제조방법 Download PDF

Info

Publication number
KR930020700A
KR930020700A KR1019930004154A KR930004154A KR930020700A KR 930020700 A KR930020700 A KR 930020700A KR 1019930004154 A KR1019930004154 A KR 1019930004154A KR 930004154 A KR930004154 A KR 930004154A KR 930020700 A KR930020700 A KR 930020700A
Authority
KR
South Korea
Prior art keywords
gate
insulating film
flash memory
film
layer
Prior art date
Application number
KR1019930004154A
Other languages
English (en)
Other versions
KR0121783B1 (ko
Inventor
마사까주 후지와라
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR930020700A publication Critical patent/KR930020700A/ko
Application granted granted Critical
Publication of KR0121783B1 publication Critical patent/KR0121783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플래쉬메모리가 본 발명에 의한 새로운 제조방법에 의해 생산되고, 이 방법을 게이트부에 인접해 형성되는 측벽을 에칭공정에 의해 전계절연막을 제거하고, 게이트부는 플로팅게이트전극, 제어게이트전극 및 중간 게이트 절연막으로 구성되고 에칭을 할때 마스크의 일부로서 사용된다. 본 발명에 의한 방법으로 기판위의 플로팅게이트전극 부분과 불순물확산소스전극 사이에 위치차는 게이트 절연막에 손상이나 절연내력의 저하를 방지하면서 고집적 플래쉬메모리를 제조할 수 있다.

Description

플래쉬메모리 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a~제2g도는 본 발명의 플래쉬(flash)메모리의 제조를 설명하기 위한 도면이다.
제3도는 본 발명의 한 플래쉬메모리의 상면도이다.
제4a~제4b도는 각각 ⅣA와 ⅣB~ⅣB선을 따라 잘라낸 플래쉬메모리의 단면도이다.

Claims (36)

  1. 적어도 한쌍의 적층된 게이트부로 구성되고 게이트부는 본질적으로 게이트절연막에 위해 반도체기판 표면위에 형성되는 첫번째 게이트전극과 그 위에 형성되는 중간게이트절연막, 중간게이트 절연막위에 형성되는 두번째 게이트전극 그리고, 첫번째 게이트전극에서 데이타저장을 위해 전자를 축전 및 방전하는데 사용되는 소스와 드레인전극으로 구성되는 NOR형 플래쉬메모리의 제조방법에 있어서, 전도의 한 형태로 반도체기판의 표면위에 게이트절연막과 전계절연막을 형성시키고, 도안에 의해 게이트절연막과 전계절연막의 선택된 표면위에 적어도 한쌍의 게이트부를 형성시키고, 게이트부는 본질적으로 플로팅게이트전극, 제어게이트전극, 그리고 플로팅과 제어게이트전극사이에 중간게이트절연막으로 형성되고, 기판의 전도형태에 반대되는 또 다른 형태를 갖는 불순물을 게이트부의 수직방향으로 게이트부에 의해 덮히지 않은 영역속으로 주입시키고, 기판위의 게이트부와 박막을 덮기위하여 절연체막을 형성시키고 게이트절연막을 노출시키기 위하여 게이트부와 절연체막에 대해 충분한 에칭율의 차이를 갖는 에칭가스를 이용하여 절연체막을 안쪽으로 에칭하고 이 에칭에 의해 게이트부의 측면에 인접한 측벽을 선택적으로 남겨, 게이트부에 인접한 막부분을 덮도록 하고, 노출된 기판 영역위에 있는 전계절연막을 선택적으로 에칭함으로써 앞단계에서 측벽에 의해 덮히지 않고 한쌍의 게이트부사이에 위치한 실리콘기판부분을 노출시키고, 기판의 전도형태와 반대되는 또다른 전도형태를 갖는 불순물을 한쌍의 전극부사이의 노출된 기판영역에 선택적으로 주입시키고, 이렇게 함으로써 한쌍의 게이트부사이의 기판에 불순물 주입영역이 형성되고, 이 영역이 각각의 게이트부 밑에 기판부분에 까지 형성되는 것을 특징으로 하는 NOR형 플래쉬메모리 제조방법.
  2. 제1항에 있어서, 상기 전계절연막이 실리콘기판의 국부적인 산화에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  3. 제2항에 있어서, 상기 게이트절연막이 전계산화막이 생성된 후, 실리콘 기판의 열산화에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  4. 제1항에 있어서, 상기 플로팅게이트와 제어게이트전극이 불순물이 주입된 반도체물질을 화학증기증착법(CVD법)에 의해 형성시키는 것을 특징으로 하는 플래쉬메모리 제조방법.
  5. 제4항에 있어서, 상기 반도체 물질이 실리콘인 것을 특징으로 하는 플래쉬메모리 제조방법.
  6. 제4항에 있어서, 상기 중간게이트절연막이 플로팅게이트전극의 반도체 물질을 열산화함으로서 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  7. 제5항에 있어서, 플로팅게이트전극이 되는 실리콘물질의 윗부분을 열산화함으로써 중간게이트절연막이 형성되고, 계속해서 열산화된 실리콘위에 실리콘질화물을 화학증기증착하고, 증착된 실리콘질화물의 윗부분을 열산화하여 3층구조를 형성하는 것을 특징으로 하는 플래쉬메모리 제조방법.
  8. 제1항에 있어서, 게이트부는 제어게이트전극이 되는 물질, 중간게이트절연막이 되는 물질, 플로팅게이트전국이 되는 물질의 층들로 구성되는 박막을 도안하여 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  9. 제8항에 있어서, 상기 각각의 박막층들을 도안한느것이 이온반응에칭(RIE)법에 의해 효과적으로 되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  10. 제1항에 있어서, 상기 게이트부와 산화막을 덮고 있은 절연체막이 실리콘질화물을 화학증기증착에 의해 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  11. 제10항에 있어서, 절연체막의 에칭이 CF4와 O2의혼합 에칭가스를 사용하여 이루어지는 것을 특징으로하는 플래쉬메모리 제조방법.
  12. 제1항에 있어서, 상기 측벽이 밑부분에서 적어도 약 1000Å의 폭을 갖도로고 형성하는 것을 특징으로 하는 플래쉬메모리 제조방법.
  13. 제1항에 있어서, 상기 측벽을 형성시키는 과정에서 산화막의 선택적인 에칭이 이온반응에칭에 의해 효과적으로 이루어지는 것을 특징으로 하는 플래쉬메모리 제조방법.
  14. 제13항에 있어서, 상기 이온반응에칭가스는 CF4와 CHF3의 혼합가스가 사용되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  15. 제1항에 있어서, 상기 측벽이 불순물 주입영역을 만드는 과정에서 불순물 주입영역에 대한 마스크 일부로서 사용되어지는 것을 특징으로 하는 플래쉬메모리 제조방법.
  16. 제15항에 있어서, 상기 게이트부가 불순물 주입영역을 만드는 과정에서 불순물 주입영역에 대한 마스크 일부로서 사용되어지는 것을 특징으로 하는 플래쉬메모리 제조방법.
  17. 제1항에 있어서, 불순물 주입영역이 형성된 후, 게이트부, 측벽, 불순물 주입영역, 기판위의 게이트절연막을 덮기 위해 중간층절연막이 형성된는 것을 특징으로 하는 플래쉬메모리 제조방법.
  18. 제17항에 있어서, 중간층절연막이 두개의 절연물질층 즉, 아래층은 실리콘이산화물을 화학증기증착하여 형성시키고, 윗층은 BPSG 또는 PSG로 형성되는 것을 특징으로 하는 플래쉬메모리 제조방법.
  19. 제17항에 있어서, 상기 제조방법이 중간층절연막과 게이트 절연막을 꿰뚫는 접촉홀의 개구(opening)를형성시키고, 중간연결층이 되는 전도물질의 막이 접촉홀을 전도물질로 채움으로써 형성되어지는 것을 특징으로하는 플래쉬메모리 제조방법.
  20. 제19항에 있어서, 전도물질이 알루미늄인 것을 특징으로 하는 플래쉬메모리 제조방법.
  21. 제20항에 있어서, 티타늄막과 니타늄질화막이 알루미늄 전도막에 앞서 형성되어지는 것을 특징으로 하는 플래쉬메모리 제조방법.
  22. 적어도 한쌍의 적층된 게이트부로 구성되고, 게이트부는 본질적으로 게이트절연막에 의해 반도체 기판 표면위에 형성되는 첫번째 게이트전극과 그 위에 형성되는 중간게이트절연막, 중간게이트절연막 위에 형성되는 두번째 게이트전극 그리고 첫번째 게이트전극에서 데이타 저장을 위해 전자를 축전 및 방전하는데 사용되는 소스와 드레인전극으로 구성되는 NOR형 플래쉬메모리에 있어서, 적층된 게이트부분의 측면에 인접하고, 게이트절연막위에 형성되는 절연물질의 측벽과 한쌍의 게이트부 사이의 반도체기판에 불순물확산전극이 형성되고, 각각의 게이트부 밑에 있는 기판부분에 까지 형성되어지는 것을 특징으로 하는 NOR형 플래쉬메모리.
  23. 제22항에 있어서, 반도체기판이 실리콘질화물로 형성되어지는 것을 특징으로 하는 플래쉬메모리.
  24. 제22항에 있어서, 측벽이 실리콘질화물로 형성되어지는 것을 특징으로 하는 플래쉬메모리.
  25. 제22항에 있어서, 측벽이 밑부분에서 적어도 1000Å의 폭을 갖는 것을 특징으로 하는 플래쉬메모리.
  26. 제24항에 있어서, 측벽이 밑부분에서 적어도 1000Å의 폭을 갖는 것을 특징으로 하는 플래쉬메모리.
  27. 제22항에 있어서, 첫번째 게이트와 두번째 게이트전극이 불순물이 주입된 폴리실리콘으로 이루어진 것을 특징으로 하는 플래쉬메모리.
  28. 제22항에 있어서, 중간게이트 절연막이 실리콘 이산화물로 형성되는 것을 특징으로 하는 플래쉬메모리.
  29. 제22항에 있어서, 상기 중간게이트 절연막은 실리콘산화물의 첫번째 층, 실리콘질화물의 두번째 층 및 실리콘산화물의 세번째 층으로 구성된 ONO막인 것을 특징으로 하는 플래쉬메모리.
  30. 제22항에 있어서, 상기 중간층 절연막이 실리콘위에 게이트부, 측벽, 불순물 주입전극 및 게이트절연막을 덮도록 구성되어지는 것을 특징으로 하는 플래쉬메모리.
  31. 제30항에 있어서, 상기 중간층 절연막이 실리콘산화물의 밑면층과 BPSG 또는 PSG의 윗면층으로 형성되어지는 것을 특징으로 하는 플래쉬메모리.
  32. 제30항에 있어서, 상기 중간층 절연막이 중간연결층이 되는 접촉홀을 형성시켜주는 것을 특징으로 하는 플래쉬메모리.
  33. 제32항에 있어서, 전도물질의 중간연결층이 중간층 절연막에 형성되는 것을 특징으로 하는 플래쉬메모리.
  34. 제33항에 있어서, 상기 중간연결층의 물질에 알루미늄인 것을 특징으로 하는 플래쉬메모리.
  35. 제34항에 있어서, 상기 티타늄 질화막이 알루미늄으로 된 중간연결층 아래에 형성되고, 티타늄막이 티타늄질화막 아래에 형성되어지는 것을 특징으로 하는 플래쉬메모리.
  36. 적어도 한쌍의 적층된 게이트부로 구성되고, 게이트부는 본질적으로 게이트절연막에 의해 반도체 기판 표면위에 형성되는 첫번째 게이트전극과 그위에 형성되는 첫번째 게이트전극과 그 위에 형성되는 중간게이트 절연막, 중간게이트 절연막 위에 형성되는 두번째 게이트전극 그리고, 첫번재 게이트전극에서 데이타 저장을 위해 전자를 축전 및 방전하는데 사용되는 소스와 드레인 전극으로 구성되는 NOR형 플래쉬메모리에 있어서, 실리콘산화물로 만들어진 전계절연막이 적층된 게이트분의 총 두께보다 더 얇게 형성되고, 실리콘 질화물로 된 측벽은 적층된 게이트부의 측면에 인접하게 게이트 절연막위에 형성되고, 불순물 확산전극이 한쌍의 게이트부 사이의 반도체 기판에 형성되고, 각각의 게이트부 밑면에 있는 기판부분에 까지 형성되어지는 것을 특징으로 하는 NOR형 플래쉬메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004154A 1992-03-18 1993-03-18 플래쉬메모리 및 그의 제조방법 KR0121783B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92-061791 1992-03-18
JP92-61791 1992-03-18
JP4061791A JP3065164B2 (ja) 1992-03-18 1992-03-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR930020700A true KR930020700A (ko) 1993-10-20
KR0121783B1 KR0121783B1 (ko) 1997-11-15

Family

ID=13181279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004154A KR0121783B1 (ko) 1992-03-18 1993-03-18 플래쉬메모리 및 그의 제조방법

Country Status (3)

Country Link
US (2) US5568422A (ko)
JP (1) JP3065164B2 (ko)
KR (1) KR0121783B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663863B2 (ja) * 1994-04-19 1997-10-15 日本電気株式会社 不揮発性半導体記憶装置
US5470773A (en) * 1994-04-25 1995-11-28 Advanced Micro Devices, Inc. Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
JPH0982924A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体記憶装置の製造方法
DE19534778C1 (de) * 1995-09-19 1997-04-03 Siemens Ag Verfahren zum Erzeugen der Sourcebereiche eines Flash-EEPROM-Speicherzellenfeldes
US5696019A (en) * 1996-06-24 1997-12-09 Macronix International Co., Ltd. Self-aligned trench isolation for memory array using sidewall spacers
KR100224701B1 (ko) * 1996-07-16 1999-10-15 윤종용 불휘발성 메모리장치 및 그 제조방법
JPH10144886A (ja) 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
EP0851484B1 (en) 1996-12-24 2004-08-25 STMicroelectronics S.r.l. Self-aligned etching process to realize word lines of semiconductor integrated memory devices
US5933730A (en) * 1997-03-07 1999-08-03 Advanced Micro Devices, Inc. Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method
JP3176311B2 (ja) * 1997-03-31 2001-06-18 日本電気株式会社 シリコン層のエッチング方法
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
TW360955B (en) * 1997-09-10 1999-06-11 United Microelectronics Corp Method for producing ETOX cell by self-aligned source etching
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US5981341A (en) * 1997-12-05 1999-11-09 Advanced Micro Devices Sidewall spacer for protecting tunnel oxide during isolation trench formation in self-aligned flash memory core
DE19756601A1 (de) * 1997-12-18 1999-07-01 Siemens Ag Verfahren zum Herstellen eines Speicherzellen-Arrays
US6051860A (en) * 1998-01-16 2000-04-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
TW469650B (en) * 1998-03-20 2001-12-21 Seiko Epson Corp Nonvolatile semiconductor memory device and its manufacturing method
IT1301799B1 (it) * 1998-06-25 2000-07-07 St Microelectronics Srl Processo di fabbricazione di una memoria non volatile con ridottaresistenza delle linee di source comune.
JP2000022114A (ja) * 1998-07-02 2000-01-21 Rohm Co Ltd 半導体記憶装置およびその製造方法
JP3669221B2 (ja) * 1998-12-11 2005-07-06 セイコーエプソン株式会社 半導体装置の製造方法
US6001687A (en) * 1999-04-01 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming self-aligned source in flash cell using SiN spacer as hard mask
TW427018B (en) * 1999-04-07 2001-03-21 United Microelectronics Corp Manufacturing method of flash memory cell
KR20010077099A (ko) * 2000-01-31 2001-08-17 윤종용 자기 정렬된 웰 바이어스 영역을 갖는 모스 트랜지스터 및그 제조방법
JP2002026156A (ja) * 2000-07-12 2002-01-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
JP2004055826A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
WO2004068578A2 (de) * 2003-01-30 2004-08-12 Infineon Technologies Ag Verfahren zum herstellen von bitleitungen für ucp-flash-speicher
JP2004303918A (ja) 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR100620217B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 비휘발성 메모리 소자의 제조 방법
US7170130B2 (en) * 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance
TWI253719B (en) * 2004-11-15 2006-04-21 Powerchip Semiconductor Corp Manufacturing method of flash memory
WO2006099211A2 (en) * 2005-03-11 2006-09-21 Ponce Fernando A Solid state light emitting device
KR100678478B1 (ko) * 2005-06-29 2007-02-02 삼성전자주식회사 낸드형 불휘발성 메모리 장치 및 그 제조 방법
KR100810414B1 (ko) * 2006-10-31 2008-03-04 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
JP2009200384A (ja) * 2008-02-25 2009-09-03 Elpida Memory Inc 単結晶層含有基板、ｓｏｉ基板、半導体装置およびそれらの製造方法
US20120139023A1 (en) * 2010-12-03 2012-06-07 Spansion Llc Method and apparatus for nand memory with recessed source/drain region
US8823096B2 (en) 2012-06-01 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods for forming the same
KR20200071349A (ko) 2018-12-11 2020-06-19 대우조선해양 주식회사 극지운항선박의 엔진 및 hvac 흡기구 폐색방지구조

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295653A (ja) * 1985-06-24 1986-12-26 Nec Corp Ｃｍｏｓ半導体集積回路装置の製造方法
JPS6312171A (ja) * 1986-03-04 1988-01-19 Seiko Epson Corp 半導体装置
JPS62241379A (ja) * 1986-04-14 1987-10-22 Toshiba Corp 半導体装置の製造方法
JPH0812885B2 (ja) * 1987-03-03 1996-02-07 日本電気株式会社 不揮発性半導体記憶素子
KR890001099A (ko) * 1987-06-08 1989-03-18 미다 가쓰시게 반도체 기억장치
JPH0752767B2 (ja) * 1987-11-11 1995-06-05 日本電気株式会社 不揮発生半導体装置の製造方法
JPH0272671A (ja) * 1988-09-07 1990-03-12 Sony Corp 不揮発性メモリ装置の製造方法
JPH02197136A (ja) * 1989-01-26 1990-08-03 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH0346275A (ja) * 1989-07-13 1991-02-27 Seiko Instr Inc 半導体装置の製造方法
JPH03286571A (ja) * 1990-04-03 1991-12-17 Nec Corp Ｍｏｓ型電界効果トランジスタ
JP2893894B2 (ja) * 1990-08-15 1999-05-24 日本電気株式会社 不揮発性メモリ及びその製造方法
KR920013709A (ko) * 1990-12-21 1992-07-29 김광호 불휘발성 반도체 메모리장치 및 그 제조방법
US5264718A (en) * 1991-06-28 1993-11-23 Texas Instruments Incorporated EEPROM cell array with tight erase distribution
JP2603026B2 (ja) * 1992-04-23 1997-04-23 株式会社東芝 半導体装置の製造方法
JP2774734B2 (ja) * 1992-05-26 1998-07-09 株式会社東芝 半導体記憶装置およびその製造方法
US5297082A (en) * 1992-11-12 1994-03-22 Micron Semiconductor, Inc. Shallow trench source eprom cell
US5589412A (en) * 1993-12-16 1996-12-31 National Semiconductor Corporation Method of making increased-density flash EPROM that utilizes a series of planarized, self-aligned, intermediate strips of conductive material to contact the drain regions
US5470773A (en) * 1994-04-25 1995-11-28 Advanced Micro Devices, Inc. Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch

Also Published As

Publication number Publication date
US5568422A (en) 1996-10-22
US5661057A (en) 1997-08-26
JPH05267250A (ja) 1993-10-15
JP3065164B2 (ja) 2000-07-12
KR0121783B1 (ko) 1997-11-15

Similar Documents

Publication Publication Date Title
KR930020700A (ko) 플래쉬메모리 및 그의 제조방법
US5372964A (en) Method of producing pillar-shaped DRAM and ROM devices
KR910007512B1 (ko) 복도전체층을 가진 반도체 장치 및 그 제조방법
KR880003429A (ko) 다이내믹 반도체 메모리를 위한 트랜지스터-버랙터 장치 및 그 제조방법
KR970003953A (ko) 고집적 dram 셀 및 그 제조방법
US10607855B2 (en) Method for fabricating semiconductor device using a hybrid mask pattern
KR100439242B1 (ko) 반도체 기판 내에서 고립 트렌치에 인접하게 접촉 개방부를 형성하는 방법 및 그 반도체 구조
KR930007192B1 (ko) 디램셀의 적층형캐패시터 및 제조방법
KR20020032396A (ko) 반도체 장치 및 그 제조 방법
US5498561A (en) Method of fabricating memory cell for semiconductor integrated circuit
US4921816A (en) Method of making a trench dram
JP3315321B2 (ja) 半導体装置とその製造方法および不揮発性半導体記憶装置とその製造方法
JPH088318B2 (ja) 不揮発性半導体メモリ装置の製造方法
US20120070950A1 (en) Method of Manufacturing a Semiconductor Device
US6429072B1 (en) Method of forming a floating gate memory cell structure
KR950010876B1 (ko) 반도체 기억장치의 전하보존전극 제조방법
US6897502B2 (en) Semiconductor memory device and its manufacturing method
KR20000048750A (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
JPH08335633A (ja) 半導体装置および半導体装置の製造方法
KR100370169B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100325703B1 (ko) 반도체소자의캐패시터제조방법
KR950011982B1 (ko) 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법
US5321296A (en) Semiconductor device having an interconnection layer of a polysilicon layer and a metallic layer
KR100250683B1 (ko) 반도체 메모리소자의 캐패시터 제조방법
KR0151126B1 (ko) 고집적 디램 셀에 적용되는 셀로우 트랜치 스택 커패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee