JPH0272671A - 不揮発性メモリ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はフローティングゲート電極とコントロールゲー
ト電極とが積層されるＥＰＲＯＭ等の不揮発性メモリ装
置の製造方法に関し、特にそのメモリセルのトランジス
タのソース・ドレイン領域が低濃度不純物領域と高濃度
不純物領域より構成される不揮発性メモリ装置に関する
。

〔発明の概要〕

本発明は、フローティングゲート電極とコントロールゲ
ート電極が積層された構造の不揮発性メモリ装置の製造
方法において、絶縁薄膜、フローティングゲート電極層
、絶縁膜、コントロールゲート電極層を積層した後、コ
ントロールゲート電極層のみをパターニングして、これ
をマスクとしながらイオン注入で低濃度不純物領域を形
成し、さらにサイドウオールの形成後に、高濃度不純物
領域を形成することにより、ゲートとドレインがオーバ
ーラツプした構造の不揮発性メモリ素子を製造する。

〔従来の技術〕

不揮発性メモリ素子の構造として、フローティングゲー
ト電極上に絶縁膜を介してコントロールゲート電極を設
けた構造が知られており、例えば、「日経マイクロデバ
イスＪ　、　１９８６年３月号第６７〜７９頁（日経マ
グロウヒル社発行）には、そのような各素子が紹介され
ている。

ところで、このような素子には、ソース・ドレイン領域
として高濃度不純物領域のみならずその各チャンネル側
に低濃度不純物領域を設けた構造のものがある。この素
子の製造をセルファライン技術を多用して行うと、コン
トロールゲート電極とセルファラインでフローティング
ゲート電極をパターニングし、これらとセルファライン
で低濃度不純物領域をイオン注入から形成する。そして
、ＣＶＤ絶縁膜の形成後にエッチハックしてサイドウオ
ールを形成し、そのサイドウオールをマスクの一部とし
ながらイオン注入することで高濃度不純物領域が低濃度
不純物領域とオフセントして形成される。

〔発明が解決しようとする課題〕

ところが、上述の方法で素子を形成した場合、特性劣化
等の技術的な課題が生ずる。すなわち、素子の高集積化
に伴い、ゲート酸化膜が１００人程パブ薄膜化すること
で、素子の動作上発生するホットキャリアがゲートとト
レインの端部の絶縁膜やサイドウオールに注入される。

そして、そのホットキャリアの注入の結果、Ｇｍの低下
等の特性劣化や、ドレイン−基板間のサブスレッショル
ドリークが引き起こされる。

ところで、ＭＯＳトランジスタにおいては、ドレイン領
域に対してゲート電極をオーバーラツプさせる構造にす
るで、ホットキャリアの悪影響やＧｍの低下防止を図る
ことが知られており、その構造の素子については、ｒＴ
ｌ（Ｅ　ＩＭＰＡＣＴ　　ＯＦ　ＧＡＴＥＤＲＡＩＮ　
０ＶＥＲＬＡＰＰＥＤ　ＬＤＤ（ＧＯＬＤ）　ＦＯＲＤ
ＥＥＰ　ＳＵＢＭＩＣＲＯＮＶＬＳＩ’ＳＪ　、論文番
号３．１．ＩＥＤＭ８７，３８〜４１に記載されている
。

そこで、本発明は、不揮発性メモリ装置において、ドレ
イン領域に対してゲート電極をオーバーラツプさせる構
造にすることで、上記各課題が解決されることに鑑み、
そのような不揮発性メモリ装置を製造するための製造方
法を提供することを目的とする。

〔課題を解決するための手段〕

本発明の製造方法により製造される不揮発性メモリ装置
は、フローティングゲート電極とコントロールゲート電
極が積層された構造であることが前提であり、本発明の
製造方法においては、先ず、半導体領域上に絶縁薄膜、
フローティングゲート電極層、絶縁膜、コントロールゲ
ート電極層が順次形成される。半導体領域はシリコン基
板等の半導体基板を含む。フローティングゲート電極層
やコントロールゲート電極層は、例えばポリシリコン層
であるが、高融点金属シリサイドやこれらの組合せ或い
は高融点金属単体等であっても良い。

コントロールゲート電極層上には絶縁膜が被覆されてい
ても良い。次に、コントロールゲート電極層を選択的に
パターニングし、コントロールゲート電極を形成する。

そのパターニングは、コントロールゲート電極のみであ
り、或いはその下部の絶縁膜まで若しくはフローティン
グゲート電極層の上側の一部にまで至るものでも良い。

しかし、そのパターニングの段階でフローティングゲー
ト電極層がコントロールゲート電極のパターンにエツチ
ングされることはない。次に、上記コントロールゲート
電極をマスクにしてイオン注入し、上記半導体領域に低
濃度不純物領域を形成する。続いて、上記コントロール
ゲート電極の側壁にサイドウオールを形成する。ここで
、そのサイドウオールは少なくともフローティングゲー
ト電極層の一部の上部に位置することになる。そして、
上記フローティングゲート電極層をパターニングし、上
記サイドウオールと上記コントロールゲート電極をマス
クにしてイオン注入を行い高濃度不純物領域を形成する
。イオン注入とフローティングゲート電極層のパターニ
ングは、その順序が逆でも良い。イオン注入はフローテ
ィングゲート電極層の一部を透過して行われても良い。

〔作用〕

本発明の不揮発性メモリ装置の製造方法では、各ゲート
電極のパターニングが同じマスクで行われずに、はじめ
にコントロールゲート電極のみが形成され、さらに、こ
のコントロールゲート電極が低濃度不純物領域の形成の
ためのイオン注入のマスクとして機能する。そして、フ
ローティングゲート電極や高濃度不純物領域を形成する
のがサイドウオールの形成後となることから、そのサイ
ドウオールとセルファラインでフローティングゲート電
極及び高濃度不純物領域を得ることができ、その結果ゲ
ートとドレイン（低濃度不純物領域）がオーバーラツプ
した構造の不揮発性メモリ素子を得ることができる。

［実施例］ 本発明の好適な実施例を図面を参照しながら説明する。

本実施例は、フローティングゲート型のＥＰＲＯＭの製
造方法であり、その不揮発性メモリ素子はコントロール
ゲート電極の側壁のみにサイド力オールが形成される構
造を有している。以下、本実施例をその製造工程に従っ
て説明する。

まず、第１１１ａに示すように、半導体領域としてのｐ
型のシリコン基板１上に絶縁薄膜２が形成される。この
絶縁薄膜２は所要の部分にトンネル絶縁膜を含むもので
あっても良い。次に、フローティングゲート電極層とし
ての第１層目のポリシリコン層３が形成される。この第
１層目のポリシリコン層３上には眉間絶縁膜４が形成さ
れる。

次に、第１図すに示すように、上記層間絶縁膜４上に第
２層目のポリシリコン層５が形成される。

この第２層目のポリシリコン層５はコントロールゲート
電極層である。そして、この第２層目のポリシリコン層
５上に絶縁膜６が形成される。

このように絶縁薄膜２．第１層目のポリシリコン層３２
層間絶縁膜４．第２層目のポリシリコン層５等を順次積
層した後、レジスト層７を上記絶縁膜６上に形成し、こ
のレジスト層７を選択露光する。そのレジスト層７のパ
ターンがコントロールゲート電極のパターンとされる。

そして、第１図Ｃに示すように、選択露光されたフォト
レジスト層７を用いて上記絶縁膜６及び第２層目のポリ
シリコン層５をパターニングする。この時、眉間絶縁膜
４を同じパターンで除去するようにしても良い。この第
２層目のポリシリコン層５のパターニングの際には、第
１層目のポリシリコン層３はパターニングされない。第
２層目のポリシリコン層５のパターニングからコントロ
ールゲート電極８が形成される。

選択露光されたレジスト層７の除去後、第１図ｄに示す
ように、ｎ−型の低濃度不純物領域を形成するためのイ
オン注入が行われる。このイオン注入は、例えばリンを
ドーパントとし、第２層目のポリシリコン層５をパター
ニングしたコントロールゲート電極８をマスクに行われ
る。従って、ｎ−型の低濃度不純物領域９はコントロー
ルゲート電極８とセルファラインに形成される。上記第
１層目のポリシリコン層３はマスクとしては用いられず
、そのポリシリコン層３では単にｎ−型の低濃度不純物
領域を形成するためのドーパントが透過する。

このようなｎ−型の低濃度不純物領域９を形成するため
のイオン注入を行った後、熱酸化を行い、それから第１
図ｅに示すように、全面にＣＶＤ法を用いて厚い絶縁膜
１０を被着する。この厚い絶縁膜１０は次のサイドウオ
ールの形成用に被着されるものである。

次に、第１図ｆに示すように、異方性エンチングにより
厚い絶縁膜１０をエッチバックする。この工・ンチパッ
クからコントロールゲート電極８の側壁にはサイドウオ
ール１１が形成される。サイドウオール１１は所要の厚
みを以てコントロールゲート電極８の側壁に被着し、イ
オン注入の際のスペーサとして機能する。そのエッチパ
ンクでは、第１層目のポリシリコン層３がコントロール
ゲート電極８及びサイドウオール１１以外の領域領域で
露出する。

次に、第１層目のポリシリコン層３の露出している領域
をエツチングにより除去し、フローティングゲート電極
１２をコントロールゲート電極８及びサイドウオール１
１と整合的に形成する。すなわち、フローティングゲー
ト電極１２はそのチャンネル方向でコントロールゲート
電極８よりも略すイドウオールＩｆＯ分だけ長くされる
。このようにコントロールゲート電極８よりも長くされ
た領域では、フローティングゲート電極１２の下部にｎ
−型の低濃度不純物領域９が位置しており、従って、ゲ
ートとドレインがオーバーラツプした構造になる。この
ため素子特性の劣化が防止される。

次に、第１図ｇに示すように、フローティングゲート電
極１２の側壁等が酸化され、ｎ゛型の高濃度不純物領域
１３を形成するためのイオン注入が行われる。このイオ
ン注入は、上記コントロールゲート電極８及びサイドウ
オール１１をマスクに、これらとセルファラインで不純
物が導入される。従って、形成されたｎ゛型の高濃度不
純物領域１３のチャンネル側には、それぞれｎ−型の低
濃度不純物領域９が設けられてなることになり、しかも
ｎ−型の低濃度不純物領域９はフローティングゲート電
極１２とオーバーラツプした構造になる。

以下、層間絶縁膜の形成、配線層の形成等を経て、不揮
発性メモリ装置を完成する。

このような本実施例の不揮発性メモリ装置の製造方法で
は、フローティングゲート電極１２がソース・ドレイン
領域とオーバーラツプする構造となり、ゲート電極の端
部の絶縁膜へのキャリアの注入が防止され、その結果、
Ｇｍの劣化の防止や、バンド間におけるドレインと基板
間のリーク等の問題を解決できる。

また、製造工程上では、ｎ−型の低濃度不純物領域９が
コントロールゲート電極８とセルファラインで形成され
、フローティングゲート電極１２及びｎ゛型の高濃度不
純物領域１３がそれぞれサイドウオール１１とセルファ
ラインで形成されることになるため、マスク合わせ等の
点でも有利であり、再現性に優れることになる。

なお、上述の実施例においては、ゲート電極８゜１２の
材料をポリシリコン層としたが、これに限定されず、高
融点金属シリサイドやポリシリコン層との組合せ或いは
高融点金属単体等であっても良い。絶縁膜は例えばシリ
コン酸化膜であるが、シリコン窒化膜を組み合わせた構
造であっても良い。また、高濃度不純物領域の形成後に
フローティングゲート電極をパターニングしても良い。

〔発明の効果〕

本発明の不揮発性メモリ装置の製造方法は、コントロー
ルゲート電極の側壁にサイドウオールを設けて高濃度不
純物領域を低濃度不純物領域から離れた位置に形成させ
る。このため低濃度不純物領域をフローティングゲート
電極とオーバーラツプさせることができ、キャリアのサ
イドウオール等のへの注入による素子特性の劣化を防止
できることになる。また、製造工程においては、それぞ
れセルファラインでフローティングゲート電極。

高濃度不純物領域、低濃度不純物領域を形成できるため
、そのマスク合わせや再現性等の点で有利となる。

【図面の簡単な説明】

第１図ａ〜第１図ｇは本発明の不揮発性メモリ装置の製
造方法の一例を説明するためのそれぞれ工程断面図であ
る。 １・・・シリコン基板 ２・・・絶縁薄膜 ３．５・・・ポリシリコン層 ４・・・層間絶縁膜 ８・・・コントロールゲート電極 ９・・・低濃度不純物領域 １１・・・サイドウオール １２・・・フローティングゲート電極 １３・・・高濃度不純物領域

Claims (1)

1. 【特許請求の範囲】 フローティングゲート電極にコントロールゲート電極が
   積層された構造の不揮発性メモリ装置の製造方法におい
   て、 半導体領域上に絶縁薄膜、フローティングゲート電極層
   、絶縁膜、コントロールゲート電極層を順次形成する工
   程と、 上記コントロールゲート電極層を選択的にパターニング
   し、コントロールゲート電極を形成する工程と、 上記コントロールゲート電極をマスクにしてイオン注入
   し、上記半導体領域に低濃度不純物領域を形成する工程
   と、 上記コントロールゲート電極の側壁にサイドウォールを
   形成する工程と、 上記フローティングゲート電極層をパターニングする工
   程と、 上記サイドウォールと上記コントロールゲート電極をマ
   スクにしてイオン注入を行い高濃度不純物領域を形成す
   る工程とを具備する不揮発性メモリ装置の製造方法。