JP3669221B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3669221B2 JP3669221B2 JP23938099A JP23938099A JP3669221B2 JP 3669221 B2 JP3669221 B2 JP 3669221B2 JP 23938099 A JP23938099 A JP 23938099A JP 23938099 A JP23938099 A JP 23938099A JP 3669221 B2 JP3669221 B2 JP 3669221B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- source
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000012535 impurity Substances 0.000 claims description 155
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000002093 peripheral effect Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【発明の背景】
半導体装置として、例えばフラッシュメモリのように、フローティングゲートとコントロールゲートを備えたメモリが広く使用されている。メモリの最小単位となるメモリセルは、半導体基板の表面を酸化して形成したトンネル酸化膜（第１の絶縁膜）と、その上に形成されたフローティングゲート（第１のポリシリコン膜）と、その上に形成された誘電体膜（第２の絶縁膜）と、その上に形成されたコントロールゲート（第２のポリシリコン膜）とを有する。また、半導体基板には、トンネル酸化膜の下であって、フローティングゲートを挟む位置に、ソース領域とドレイン領域とが形成されている。ソース領域及びドレイン領域の一方（第１の不純物領域）は、隣のメモリセルのソース領域及びドレイン領域の一方（第２の不純物領域）に、接続領域（第３の不純物領域）を介して接続されている。
【０００３】
ここで、第１及び第２の不純物領域に要求される深さ及び不純物濃度で、第３の不純物領域も同時に形成すると、接続領域（第３の不純物領域）の抵抗が高くなり、信号の伝達が遅れるという問題がある。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、最小単位間の信号の伝達の遅れを防ぐ半導体装置の製造方法を提供することにある。
不純物を注入することができる。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体基板における隣同士の第１及び第２のセル領域のそれぞれに、トンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートを積層して形成する積層工程と、
前記第１及び第２のセル領域のそれぞれに、ソース及びドレインを形成し、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とを電気的に接続する接続領域を形成する複数回の不純物領域形成工程と、
を含み、
前記接続領域は、前記複数回の不純物領域形成工程のうちの１回によって形成される不純物領域よりも電気的抵抗が低く形成される。
【０００６】
本発明によれば、第１及び第２のセル領域同士を接続する接続領域の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。ここで、電気的抵抗を低くするためには、接続領域の不純物の濃度を高めたり、接続領域を大きくするなど種々の方法があり得る。
【０００７】
（２）この半導体装置の製造方法において、
前記積層工程で、前記半導体基板の表面における前記接続領域上に、溝が形成されてもよい。
【０００８】
このような溝が形成されると、接続領域の形状が変形するが、本発明を適用することで、電気的抵抗を低くすることができる。
【０００９】
（３）この半導体装置の製造方法において、
前記積層工程は、
前記半導体基板の表面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の導電膜を形成し、前記第１及び第２のセル領域のそれぞれに対応して前記第１の導電膜をエッチングして、前記溝の形成領域で前記第１の絶縁膜の一部が露出する工程と、
前記第１の絶縁膜の露出した一部及び前記第１の導電膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に第２の導電膜を形成する工程と、
前記第２の導電膜を、前記コントロールゲートに対応してエッチングする工程と、
前記第２の絶縁膜を、前記誘電体膜に対応してエッチングするとともに、前記溝の形成領域で、前記第１の絶縁膜がエッチングされて前記半導体基板の表面の一部が露出する工程と、
前記第１の導電膜を、前記フローティングゲートに対応してエッチングするとともに、前記半導体基板の表面の露出した一部がエッチングされて前記溝が形成される工程と、
を含んでもよい。
【００１０】
このような工程で半導体装置を製造すると、接続領域の上に溝が形成されることを避けられない。この場合に、本発明を適用することは効果的である。
【００１１】
（４）この半導体装置の製造方法において、
前記複数回の不純物領域形成工程は、前記接続領域を含む領域に第１の不純物を注入する工程と、前記第１及び第２のセル領域のソース及びドレインの形成領域を含む領域に第２の不純物を注入する工程と、を含んでもよい。
【００１２】
これによれば、ソース及びドレインを形成するための不純物の注入と、接続領域を形成するための不純物の注入とは、別々に行われる。したがって、それぞれに最適の条件で不純物を注入することができるので、接続領域の抵抗値を下げることも容易である。
【００１３】
（５）この半導体装置の製造方法において、
前記第１の不純物は、パターニングされたレジストをマスクとして注入され、前記第２の不純物は、前記コントロールゲート、誘電体膜及びフローティングゲートをマスクとして注入されてもよい。
【００１４】
第１の不純物は、接続領域を形成するためのものであるから、できるだけソース及びドレインと重複しないことが好ましい。そのため、第１の不純物は、パターニングされたレジストをマスクとして注入されることが好ましい。一方、第２の不純物は、ソース及びドレインを形成するためのものであるから、少なくともフローティングゲートの下方で連続的な層にならないことが必要である。そのためには、フローティングゲート及びその上方に積層されたものをマスクとすれば、レジストをパターニングする必要がなくなる。
【００１５】
（６）この半導体装置の製造方法において、
前記第１の不純物は、前記第１のセル領域の前記フローティングゲートの直下の領域の端部から、前記第２のセル領域の前記フローティングゲートの直下の領域よりも手前に至るまで注入されてもよい。
【００１６】
（７）この半導体装置の製造方法において、
前記第１の不純物は、前記第１及び第２のセル領域の前記フローティングゲートの直下の領域を避けて注入されてもよい。
【００１７】
（８）この半導体装置の製造方法において、
前記第１の不純物は、前記第１及び第２のセル領域の前記フローティングゲートの直下の領域の端部を含む領域に注入されてもよい。
【００１８】
（９）この半導体装置の製造方法において、
前記第１の不純物のドーズ量は、前記第２の不純物のドーズ量よりも高くてもよい。
【００１９】
こうすることで、接続領域の不純物濃度が高くなり、その電気的な抵抗値が低くなる。
【００２０】
（１０）この半導体装置の製造方法において、
前記第１及び第２の不純物は、イオン打ち込み技術によって注入され、
前記第１の不純物を注入するエネルギーは、前記第２の不純物を注入するエネルギーよりも大きくてもよい。
【００２１】
こうすることで、接続領域が深くまで形成されるので、断面積が大きくなって電気的な抵抗値が低くなる。
【００２２】
（１１）この半導体装置の製造方法において、
前記第１の不純物を注入する工程を、前記第１及び第２のメモリセル領域の周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域及びオフセット領域のうちの一方を形成する工程と同時に行ってもよい。
【００２３】
こうすることで、周辺回路の形成と同時に第１の不純物を注入することができる。
【００２４】
（１２）本発明に係る半導体装置の製造方法において、
前記接続領域は、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とに隣接して形成され、
前記不純物領域形成工程は、
前記第１のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第１の不純物を注入する工程と、
前記第２のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第２の不純物を注入する工程と、
を含む。
【００２５】
本発明によれば、第１の不純物によって第１のセル領域のソース及びドレインが形成され、第２の不純物によって第２のセル領域のソース及びドレインが形成される。また、接続領域には、第１及び第２の不純物が重複して注入されるので、その不純物濃度が高くなって、電気的な抵抗値が低くなる。
【００２６】
（１３）半導体装置は、半導体基板における隣同士の第１及び第２のセル領域のそれぞれに積層されたトンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートと、
前記第１及び第２のセル領域のそれぞれに形成されたソース及びドレインと、
前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とを電気的に接続する接続領域と、 を含み、
前記接続領域は、前記第１及び第２のセル領域の前記ソース及びドレインのうちの少なくともいずれか一つよりも電気的抵抗が低い。
【００２７】
これによれば、第１及び第２のセル領域同士を接続する接続領域の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。ここで、電気的抵抗を低くするためには、接続領域の不純物の濃度を高めたり、接続領域を大きくするなど種々の構成があり得る。
【００２８】
（１４）この半導体装置において、
前記半導体基板の表面における前記接続領域上に、溝が形成されてもよい。
【００２９】
このような溝が形成されると、接続領域が変形するが、本発明を適用することで、電気的抵抗を低くすることができる。
【００３０】
（１５）この半導体装置において、
前記接続領域の不純物濃度は、前記第１及び第２のセル領域の前記ソース及びドレインの前記一方の不純物濃度と同じであり、前記第１及び第２のセル領域の前記ソース及びドレインの他方の不純物濃度よりも高くてもよい。
【００３１】
（１６）この半導体装置において、
前記接続領域の不純物濃度は、前記第１及び第２のセル領域の前記ソース及びドレインのうちの全ての不純物濃度よりも高くてもよい。
【００３２】
（１７）この半導体装置において、
前記接続領域の少なくとも一部は、前記第１及び第２のメモリセル領域の周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域及びオフセット領域のうちの一方と、ほぼ同一の不純物の深さ及び濃度を有してもよい。
【００３３】
（１８）回路基板には、上記半導体装置が実装される。
【００３４】
（１９）電子機器は、上記回路基板を有する。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１〜図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。なお、図１は図２に示すＩ−Ｉ線断面図であり、図３は図２に示す III−III 線断面図である。
【００３７】
本実施の形態に係る半導体装置は、電気的に書込みが可能なメモリ（ＲＯＭ；Read Only Memory）であり、消去も電気的に行うように構成することができる。あるいは、消去を紫外線の照射によって行う紫外線消去型ＲＯＭ、すなわちＥＰＲＯＭ（Electrically Programmable ＲＯＭ）に本発明を適用することもできる。この半導体装置は、不揮発性半導体記憶装置である。情報の記憶の最小単位は、メモリセルであり、複数のメモリセルが並べられてメモリアレイを構成することができる。この場合、複数のメモリセルは規則正しく、複数行複数列で並べることができる。以下の説明では、隣同士の第１及び第２のメモリセルについてのみ述べる。
【００３８】
図１に示すように、本実施の形態に係る半導体装置は、第１のメモリセル領域１０と、第２のメモリセル領域２０と、を有する。第１のメモリセル領域１０には、トンネル絶縁膜１２、フローティングゲート１４、誘電体膜１６及びコントロールゲート１８が下から順に、半導体基板３０上に積層されている。第２のメモリセル領域２０には、トンネル絶縁膜２２、フローティングゲート２４、誘電体膜２６及びコントロールゲート２８が下から順に、半導体基板３０上に積層されている。
【００３９】
図３に示すように、コントロールゲート１８、２８は連続的に形成されており、電気的に導通している。フローティングゲート１４、２４は、埋め込み絶縁膜６２によって隔離されて、電気的に導通しないようになっている。埋め込み絶縁膜６２は、例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）を適用して形成することができる。
【００４０】
トンネル絶縁膜１２、２２及び誘電体膜１６、２６は、電気的な絶縁膜である。トンネル絶縁膜１２、２２は、酸化膜で形成されるときには、トンネル酸化膜とよばれる。半導体基板３０が、シリコンウエハ等であって、シリコンで構成される場合には、トンネル絶縁膜１２、２２は、シリコン酸化膜で形成することができる。また、誘電体膜１６、２６は、シリコン酸化膜の間にシリコン窒化膜が形成されてなるＯＮＯ膜で形成してもよい。フローティングゲート１４、２４及びコントロールゲート１８、２８は導電膜である。ここで、導電膜とは、導体又は半導体のいずれであってもよい。
【００４１】
第１のメモリセル領域１０には、ソース及びドレインの一方３２及び他方３４（以下、ソース／ドレイン３２、３４という）が形成されている。詳しくは、ソース／ドレイン３２、３４は、半導体基板３０におけるトンネル絶縁膜１２の形成された面を含む領域又はこの面の付近に形成される。また、ソース／ドレイン３２、３４は、トンネル絶縁膜１２の下であって、フローティングゲート１４を挟む位置に形成されている。ソース／ドレイン３２、３４は、フローティングゲート１４の直下の領域の端部の一部に至るまで形成されている。ただし、ソース／ドレイン３２、３４は、半導体基板３０の材料を介して隔離されている。
【００４２】
第２のメモリセル領域２０には、ソース及びドレインの一方３６及び他方３８（以下、ソース／ドレイン３６、３８という）が形成されている。詳しくは、ソース／ドレイン３６、３８は、半導体基板３０におけるトンネル絶縁膜２２の形成された面を含む領域又はこの面の付近に形成される。また、ソース／ドレイン３６、３８は、トンネル絶縁膜２２の下であって、フローティングゲート２４を挟む位置に形成されている。ソース／ドレイン３６、３８は、フローティングゲート２４の直下の領域の端部の一部に至るまで形成されている。ただし、ソース／ドレイン３６、３８は、半導体基板３０の材料を介して隔離されている。
【００４３】
第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの一方３２、３６は、接続領域４０を介して電気的に接続されている。接続領域４０は、第１の不純物領域４２の少なくとも一部と、第２の不純物領域４４の少なくとも一部と、から構成される。図１には、接続領域４０が、第１の不純物領域４２の全部と第２の不純物領域４４の一部とが重複して形成された例が示されている。
【００４４】
第２の不純物領域４４は、第１のメモリセル領域１０におけるソース及びドレインの一方３２を含む領域から、第２のメモリセル領域２０におけるソース及びドレインの一方３６を含む領域に至るまでの範囲で形成される。第２の不純物領域４４は、第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの一方３２、３６間で、接続領域４０の一部も構成する。
【００４５】
第１の不純物領域４２は、部分的に第２の不純物領域４４と重複してもよい。この場合、重複した領域では、不純物濃度が高くなるので電気的抵抗が低くなる。また、第１の不純物領域４２は、第２の不純物領域４４よりも深い位置まで形成されてもよい。この場合、接続領域４０は、ソース及びドレインの一方３２、３６よりも深くまで形成されて断面が大きくなっているので、電気的抵抗が低くなっている。あるいは、第１の不純物領域４２の不純物濃度は、第２の不純物領域４４の不純物濃度よりも高くてもよい。この場合にも、接続領域４０の電気的抵抗が低くなる。
【００４６】
接続領域４０の少なくとも一部の上には、溝４６が形成されている。溝４６は、トンネル絶縁膜１２、２２の間であって、半導体基板３０の表面に形成されている。溝４６は、本実施の形態に係る半導体装置の製造工程で形成されるもので、詳細は後述する。本実施の形態では、溝４６が形成されるので、接続領域４０が変形するが、上記構成により、電気的抵抗が低くならないようになっている。
【００４７】
すなわち、ソース／ドレイン３２、３４、３６、３８の少なくともいずれか一つと同じ深さかつ同じ不純物濃度で、溝４６の周辺部に不純物領域が形成されると、溝４６によって不純物領域が変形して電気的抵抗が、ソース／ドレイン３２、３４、３６、３８よりも高くなる。そこで、本実施の形態では、接続領域４０の深さ及び不純物濃度の少なくとも一方を、ソース／ドレイン３２、３４、３６、３８の少なくともいずれか一つよりも深くまたは高くすることで、電気的な抵抗を低く抑えている。
【００４８】
上述したトンネル絶縁膜１２、２２、フローティングゲート１４、２４、誘電体膜１６、２６、コントロールゲート１８、２８は、層間絶縁膜４８にて覆われている。層間絶縁膜４８は、シリコン酸化膜等の電気的な絶縁膜である。
【００４９】
第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの他方３４、３８の上方には、トンネル絶縁膜１２、２２及び層間絶縁膜４８を貫通するコンタクトホール５０、５２が形成されている。コンタクトホール５０、５２を介して、電極５４、５６が、ソース及びドレインの他方３４、３８に電気的に接続されている。電極５４、５６と一体的に、第１又は第２のビット線ＢＬ1 、ＢＬ2 が形成されている。
【００５０】
図４は、本発明を適用した第１の実施の形態に係る半導体装置の一部の回路を示す図である。同図には、メモリアレイの一部をなす複数のメモリセル１〜４が示されている。メモリセル１、２は、図１に示すメモリセル領域１０、２０に形成される構成に相当するので、同一の構成には同一の符号を付す。以下、メモリセル１、２について説明する。
【００５１】
メモリセル１、２は、図１にも示されるビット線ＢＬ1 、ＢＬ2 に接続されていることに加えて、ワード線ＷＬに接続されている。ワード線ＷＬは、メモリセル１、２のコントロールゲート１８、２８に接続されている。メモリセル１、２のソース／ドレイン３２、３６は、ソース線ＳＬによって接続されている。なお、ソース／ドレイン３２、３６及びソース線ＳＬは、図１に示す第２の不純物領域４４によって形成されている。第２の不純物領域４４には、溝４６が形成されるので、ソース線ＳＬには抵抗Ｒが形成される。また、溝４６を含む領域には、図１に示す接続領域４０が形成されることで、抵抗Ｒの両端を抵抗Ｒ′（Ｒ′＜Ｒであることが好ましい）が直結する。したがって、抵抗Ｒに比較し低抵抗化が図られ、信号の遅れがなくなる。
【００５２】
本実施の形態に係る半導体装置は、上記の構成になっており、以下その動作を説明する。
【００５３】
メモリセル１、２への書込み動作を説明する。ワード線ＷＬを介してコントロールゲート１８、２８に高電圧ＶcH（例えば１２Ｖ）を印加する。好ましくは同時に、メモリセル１、２のソース／ドレイン（この場合はドレイン）３４、３８のうち、書込みを行うものに高電圧ＶdH（例えば５．５Ｖ）を印加する。この高電圧ＶdHは、ビット線ＢＬ1 、ＢＬ2 を介して印加される。好ましくは同時に、ソース線ＳＬを、低電位ＶsL（例えば接地電位）に設定する。このとき、ソース線ＳＬは、抵抗Ｒ′（接続領域４０）が設けられているので、短時間で低電位ＶsLに設定することができる。
【００５４】
こうすることで、ソース／ドレイン３４、３８のうち、高電圧ＶdHが印加されたものから、ソース線ＳＬの方向に電流が流れる。そのとき、ソース線ＳＬから、フローティングゲート１４、２４に電子（ホットエレクトロンと呼ばれることがある。）が注入される。その結果、メモリセル１、２が構成するトランジスタのしきい値電圧Ｖthが、標準電圧Ｖcc（例えば５Ｖ）よりも高くなる。しきい値電圧Ｖthが標準電圧Ｖccよりも高くなれば情報が書き込まれたことになり、しきい値電圧Ｖthが標準電圧Ｖccよりも低ければ情報が書き込まれていないことになる。
【００５５】
次に、メモリセル１、２からの読出し動作を説明する。ワード線ＷＬを介してコントロールゲート１８、２８に標準電圧Ｖcc（例えば５Ｖ）を印加する。このとき、メモリセル１、２のうち、書込みが行われているものは、しきい値電圧Ｖthが標準電圧Ｖccより高いので、メモリセル１、２が構成するトランジスタは、ＯＦＦである。また、メモリセル１、２のうち、書込みが行われていないものは、しきい値電圧Ｖthが標準電圧Ｖccより低いので、メモリセル１、２が構成するトランジスタは、ＯＮとなる。例えば、ソース線ＳＬと、ビット線ＢＬ1 、ＢＬ2 と、を異なる所定の電位に設定し、ビット線ＢＬ1 、ＢＬ2 を流れる電流を検出することで、トランジスタのＯＮ、ＯＦＦを検出し、書込みの有無を判断することができる。この場合にも、ソース線ＳＬは、抵抗Ｒ′（接続領域４０）が設けられているので、短時間で所定の電位に設定することができる。
【００５６】
次に、メモリセル１、２の消去の動作を説明する。ソース線ＳＬに高電圧ＶsH（例えば５Ｖ）を印加する。好ましくは同時に、ワード線ＷＬを介してコントロールゲート１８、２８に、少なくとも接地電位以下の低電圧ＶcL（例えば−７Ｖ）を印加する。好ましくは同時に、メモリセル１、２のソース／ドレイン３４、３８のうち、消去が行われるもの（一般的には全部）は、ビット線ＢＬ1 、ＢＬ2 を介して浮遊状態（オープン）に保たれる。
【００５７】
こうすることで、フローティングゲートからソース線ＳＬの方向に、電子が引き抜かれる。そして、しきい値電圧Ｖthが標準電圧Ｖccよりも低くなるので、書き込まれていない状態となって消去が完了する。
【００５８】
次に、本発明の第１の実施の形態に係る半導体装置の製造方法を、図５〜図１２を参照して説明する。
【００５９】
まず、図５に示すように、半導体基板３０の表面の上に第１の絶縁膜１１２を形成し、その上に第１の導電膜１１４を形成する。第１の絶縁膜１１２を構成する材料は電気的に絶縁性を有する。第１の絶縁膜１１２は、例えば熱酸化法によって半導体基板３０の表面に酸化膜を形成して得ることができる。半導体基板３０がシリコンから構成される場合には、第１の絶縁膜１１２はシリコン酸化膜である。第１の絶縁膜１１２の厚みは、７〜１０ｎｍ程度とすることが好ましい。第１の絶縁膜１１２は、エッチングされてトンネル絶縁膜１２、２２になる。第１の絶縁膜１１２がシリコン酸化膜の場合は、トンネル絶縁膜１２、２２は、トンネル酸化膜である。
【００６０】
第１の導電膜１１４を構成する材料は、電気的な導体のみならずシリコン等の半導体も含む。第１の導電膜１１４は、例えばＣＶＤ法によって、第１の絶縁膜１１２上にポリシリコン膜を形成して得ることができる。第１の導電膜１１４の厚みは、１００〜２００ｎｍ程度とすることが好ましい。第１の導電膜１１４は、エッチングされてフローティングゲート１４、２４になる。
【００６１】
次に、図６に示すように、第１及び第２のメモリセル領域１０、２０に対応して、第１の導電膜１１４の一部を選択的にエッチング除去し、その上に第２の絶縁膜１１６を形成する。第１の導電膜１１４のエッチングは、例えばフォトリソグラフィの技術によって行うことができる。また、ここで、適用されるエッチングは選択エッチングであり、第１の導電膜１１４をエッチングするが、第１の絶縁膜１１２をエッチングしないように条件が設定される。
【００６２】
第２の絶縁膜１１６は、第１の導電膜１１４におけるエッチングされて残った部分と、第１の導電膜１１４の一部がエッチング除去されて露出した第１の絶縁膜１１２と、の上に形成される。第２の絶縁膜１１６は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を積層して形成してもよい。この場合の第２の絶縁膜１１６はＯＮＯ膜である。ここで、シリコン酸化膜は、ＣＶＤ法又は熱酸化膜法で形成することができ、シリコン窒化膜は、ＣＶＤ法により形成することができる。
【００６３】
次に、図７に示すように、第２の絶縁膜１１６上に、第２の導電膜１１８を形成する。第２の導電膜１１８を構成する材料は、電気的な導体のみならずシリコン等の半導体も含む。第２の導電膜１１８は、例えばＣＶＤ法によって、第２の絶縁膜１１６上にポリシリコン膜を形成して得ることができる。第２の導電膜１１８の厚みは、２００〜４００ｎｍ程度とすることが好ましい。なお、第２の導電膜１１８の他の例として、厚さ８０〜２００ｎｍのポリシリコン膜と、その上に形成された厚さ８０〜２００ｎｍのＷＳｉ2 、ＭｏＳｉ2 、ＣｏＳｉ2 、ＴｉＳｉ2 などからなるシリサイドと、の積層構造がある。
【００６４】
そして、第２の導電膜１１８上に、パターニングされたレジスト１２０を形成する。レジスト１２０は、コントロールゲート１８、２８に相当する領域において、第２の導電膜１１８の表面を覆うようにパターニングされる。
【００６５】
次に、レジスト１２０をマスクとして、第２の導電膜１１８を選択的にエッチングして、図８に示すように、コントロールゲート１８、２８を形成する。ここで適用されるエッチングは、選択エッチングであるため、第２の絶縁膜１１６はエッチングされない。
【００６６】
続いて、レジスト１２０及びコントロールゲート１８、２８をマスクとして、第２の絶縁膜１１６を選択的にエッチングする。エッチングにより、第２の絶縁膜１１６におけるコントロールゲート１８、２８の直下の部分が残り、それ以外の部分が除去される。その結果、図９に示すように、誘電体膜１６、２６が形成される。また、第２の絶縁膜１１６における第１の絶縁膜１１２上に形成された部分も、エッチングにより除去されるので、第１の絶縁膜１１２の一部が露出する。この露出する部分は、第１及び第２のメモリセル領域１０、２０の間の領域である。
【００６７】
ここで適用されるエッチングは選択エッチングであるが、第１の絶縁膜１１２が第２の絶縁膜１１６と同等の性質を有する場合、例えば共に酸化膜である場合などには、第２の絶縁膜１１６とともに第１の絶縁膜１１２もエッチングされる。すなわち、第２の絶縁膜１１６が除去されて露出した第１の絶縁膜１１２の部分がエッチングされる。こうして、第１及び第２のメモリセル領域１０、２０の間で、半導体基板３０の表面の一部が露出する。また、第１の絶縁膜１１２は、エッチングされて、トンネル絶縁膜１２、２２となる。
【００６８】
次に、レジスト１２０及びコントロールゲート１８、２８をマスクとして、第１の導電膜１１４を選択的にエッチングする。エッチングにより、第１の導電膜１１４における誘電体膜１６、２６の直下の部分が残り、それ以外の部分が除去される。その結果、図１０に示すように、フローティングゲート１４、２４が形成される。
【００６９】
ここで適用されるエッチングは選択エッチングであるが、第１の導電膜１１４が半導体基板３０と同等の性質を有する場合、例えば第１の導電膜１１４がシリコンで形成される場合などには、第１の導電膜１１４とともに半導体基板３０もエッチングされる。すなわち、図９に示すように、半導体基板３０の表面における第１及び第２のメモリセル領域１０、２０の間で露出した部分がエッチングされる。こうして、第１及び第２のメモリセル領域１０、２０の間で、半導体基板３０の表面に溝４６が形成される。なお、溝４６の深さは、１００〜３００ｎｍ程度となる場合がある。
【００７０】
次に、レジスト１２０を除去し、図１１に示すように、別のパターニングされたレジスト１３０を形成する。レジスト１３０は、少なくとも、半導体基板３０に形成された溝４６を避けて形成される。レジスト１３０は、溝４６及びその周辺部を避けて形成することが好ましい。そして、少なくとも溝４６が露出し、溝４６以外の領域がレジスト１３０にて覆われる。または、溝４６及びその周辺部が露出し、これ以外の領域がレジスト１３０にて覆われることが好ましい。
【００７１】
レジスト１３０をマスクとして、半導体基板３０の表面に第１の不純物１４０を注入する。例えば、イオン打ち込みの技術によって、４０〜１２０ｋｅＶのエネルギーで１×１０14〜６×１０15／ｃｍ2 のドーズ量の条件によるリンのイオンと、３０〜８０ｋｅＶのエネルギーで１×１０15〜６×１０15／ｃｍ2 のドーズ量の条件によるリン又はヒ素のイオンと、のいずれか一方又は両方を注入をする。これらのイオンが第１の不純物１４０の一例である。第１の不純物１４０の注入後、アニールを行って、第１の不純物領域４２を形成する。第１の不純物領域４２は、例えばＮ+ 型領域である。第１の不純物領域４２の深さは、２００〜６００ｎｍ程度、不純物濃度は、１×１０18〜１×１０21／ｃｍ3 程度とすることができる。第１の不純物領域４２を形成するときのアニールの条件は、雰囲気がＮ2 又はＮ2 ／Ｏ2 、温度が９００〜９５０℃程度、時間が３０〜１８０分程度とすることができる。
【００７２】
次に、レジスト１３０を除去し、図１２に示すように、フローティングゲート１４、２４をマスクとして、半導体基板３０の表面に第２の不純物１５０を注入する。例えば、イオン打ち込みの技術によって、４０〜１２０ｋｅＶのエネルギーで５×１０12〜５×１０14／ｃｍ2 のドーズ量の条件によるリンのイオンと、３０〜８０ｋｅＶのエネルギーで１×１０15〜６×１０15／ｃｍ2 のドーズ量の条件によるリン又はヒ素のイオンと、のいずれか一方又は両方を注入をする。これらのイオンが第２の不純物１５０の一例である。
【００７３】
フローティングゲート１４、２４がマスクになっているが、第２の不純物１５０は、フローティングゲート１４、２４の直下の部分の端部にも入り込む。第２の不純物１５０の注入後、アニールを行って、第２の不純物領域４４を形成する。第２の不純物領域４４は、例えば、Ｎ+ 型領域である。第２の不純物領域４４の深さは、１００〜４００ｎｍ程度、不純物濃度は、１×１０17〜１×１０21／ｃｍ3 程度とすることができる。
【００７４】
第２の不純物領域４４は、第１及び第２のメモリセル１０、２０のソース／ドレイン３２、３４、３６、３８を構成するとともに、ソース／ドレイン３２、３６を接続している。なお、第２の不純物領域４４は、ソース／ドレイン３２、３６を接続する部分において溝４６が形成されているので、溝４６の周辺部が変形して、電気的な抵抗が高くなっている。
【００７５】
本実施の形態では、少なくとも溝４６の直下の領域、好ましくは溝４６の直下の領域及びその周辺部に、第１の不純物領域４２が形成されている。したがって、第２の不純物領域４４における溝４６によって変形した部分が、第１の不純物領域４２によって補われる。その結果、溝４６の周辺部が、第１及び第２の不純物領域４２、４４によって接続されるので、電気的抵抗を下げることができる。こうして、第１の不純物領域４２の少なくとも一部と、第２の不純物領域４４の一部と、によって接続領域４０が形成される。接続領域４０の電気的抵抗値は、第２の不純物領域４４における溝４６による変形部分の電気的抵抗値よりも低い。
【００７６】
ここで、第１の不純物１４０を注入するエネルギーを、第２の不純物１５０を注入するエネルギーよりも大きくすれば、第１の不純物領域４２を第２の不純物領域４４よりも深くすることができる。この場合には、接続領域４０が第２の不純物領域４４よりも深くなることで、電気的抵抗を下げることができる。
【００７７】
また、第１の不純物１４０のドーズ量を、第２の不純物１５０のドーズ量よりも高くすれば、第１の不純物領域４２の不純物濃度が高くなるので、接続領域４０の電気的抵抗を下げることができる。
あるいは、第２の不純物領域４４における溝４６により変形した部分に、第１の不純物領域４２を重ねて形成してもよい。この場合には、第２の不純物領域４４における溝４６により変形した部分の不純物濃度が高くなって、接続領域４０の電気的抵抗を下げることができる。
【００７８】
次に、図１に示すように、半導体基板３０の表面全面に、例えばＣＶＤ法により層間絶縁膜４８を形成する。層間絶縁膜４８は、例えばシリコン酸化膜で形成することができる。層間絶縁膜４８としてシリコン酸化膜の代わりに、ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を用いてもよい。ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を単独に用いた一層構造でもよいし、または、シリコン酸化膜、ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を組み合わせた多層構造でもよい。
【００７９】
そして、パターニングされたレジストを用いて、層間絶縁膜４８及びトンネル絶縁膜１２、２２を選択的にエッチング除去し、ソース／ドレイン３４、３８の一部を露出させるコンタクトホール５０、５２を形成する。さらに、コンタクトホール５０、５２内に電極５４、５６を形成し、その上にビット線ＢＬ1 、ＢＬ2 を形成する。これらの形成は、公知の方法で行われる。
【００８０】
以上の工程によって、図１に示す半導体装置を得ることができる。この半導体装置によれば、第１及び第２のメモリセル領域１０、２０同士を接続する接続領域４０の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。
【００８１】
（第２の実施の形態）
図１３は、本発明の第２の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第１の不純物領域が形成される範囲において、第１の実施の形態と異なる。すなわち、図１３に示す第１の不純物領域２４２が、図２に示す第１の不純物領域４２と異なる。これ以外の構成は、第１の実施の形態と同じであり、同一の符号を付す。以下、第２の実施の形態に係る半導体装置の製造方法を説明する。
【００８２】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１４に示すように、パターニングされたレジスト２３０を形成する。レジスト２３０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト２３０は、第１及び第２のメモリセル領域１０、２０のうちの一方において、コントロールゲート１８、誘電体膜１６及びフローティングゲート１４の一部を避けて形成されている。すなわち、第１及び第２のメモリセル領域１０、２０のうちの一方において、コントロールゲート１８、誘電体膜１６及びフローティングゲート１４の一部が露出するように、レジスト２３０が形成されている。ここで、露出部分は、第１及び第２のメモリセル領域１０、２０の間を向く部分である。
【００８３】
このようにパターニングされたレジスト２３０をマスクとして、第１の不純物１４０を注入する。その条件は、第１の実施の形態で説明した第１の不純物１４０を注入するときの条件でもよい。
【００８４】
こうして形成された第１の不純物領域２４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。さらに、本実施の形態では、第１の不純物領域２４２の一方の端部は、フローティングゲート１４の直下の領域の端部に至る。
【００８５】
続いて、第１の実施の形態の図１２に示す工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【００８６】
（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１の不純物領域が形成される範囲において、第１の実施の形態と異なる。すなわち、図１５に示す第１の不純物領域３４２が、図２に示す第１の不純物領域４２と異なる。これ以外の構成は、第１の実施の形態と同じであり、同一の符号を付す。
【００８７】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１５に示すように、パターニングされたレジスト３３０を形成する。レジスト３３０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト３３０は、第１及び第２のメモリセル領域１０、２０の両方において、コントロールゲート１８、２８、誘電体膜１６、２６及びフローティングゲート１４、２４の一部を避けて形成されている。すなわち、第１及び第２のメモリセル領域１０、２０の両方において、コントロールゲート１８、２８、誘電体膜１６、２６及びフローティングゲート１４、２４の一部が露出するように、レジスト３３０が形成されている。ここで、露出部分は、第１及び第２のメモリセル領域１０、２０の間を向く部分である。
【００８８】
このようにパターニングされたレジスト３３０をマスクとして、第１の不純物１４０を注入する。その条件は、第１の実施の形態で説明した第１の不純物１４０を注入するときの条件でもよい。
【００８９】
こうして形成された第１の不純物領域３４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。さらに、本実施の形態では、第１の不純物領域３４２の両端部は、第１及び第２のメモリセル領域１０、２０のフローティングゲート１４、２４の直下の領域の端部に至る。
【００９０】
続いて、第１の実施の形態の図１２に示す工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【００９１】
（第４の実施の形態）
図１６及び図１７は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１及び第２の不純物領域が形成される範囲において、第１の実施の形態と異なる。また、第１の実施の形態と同じ構成には同一の符号を付して説明する。
【００９２】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１６に示すように、パターニングされたレジスト４２０を形成する。レジスト４２０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト４２０は、第１及び第２のメモリセル領域１０、２０の一方を避けて形成されている。そして、レジスト４２０は、第１及び第２のメモリセル領域１０、２０の他方を覆っている。すなわち、第１及び第２のメモリセル領域１０、２０の一方の表面と、第１及び第２のメモリセル領域１０、２０の間の領域の表面と、が露出するように、レジスト４２０は形成されている。
【００９３】
このようにパターニングされたレジスト４２０をマスクとして、第１の不純物４５０を注入する。例えば、第１の実施の形態で説明した第２の不純物１５０を注入するときの条件で、第１の不純物４５０を注入することができる。
【００９４】
こうして形成された第１の不純物領域４４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。また、第１の不純物領域４４２は、第１及び第２のメモリセル領域１０、２０のうちのレジスト４２０が避けた方において、フローティングゲート１４の両側の領域も含む。また、第１の不純物領域４４２は、フローティングゲート１４の直下の領域の端部も含む。
【００９５】
この第１の不純物領域４４２におけるフローティングゲート１４の両側の部分は、ソース及びドレイン４３２、４３４になる。
【００９６】
次に、図１７に示すように、パターニングされたレジスト４２２を形成する。レジスト４２２は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト４２２は、第１及び第２のメモリセル領域１０、２０の他方を避けて形成されている。そして、レジスト４２２は、第１及び第２のメモリセル領域１０、２０の一方を覆っている。すなわち、第１及び第２のメモリセル領域１０、２０の他方の表面と、第１及び第２のメモリセル領域１０、２０の間の領域の表面と、が露出するように、レジスト４２２は形成されている。
【００９７】
このようにパターニングされたレジスト４２２をマスクとして、第２の不純物４５２を注入する。例えば、第１の実施の形態で説明した第２の不純物１５０を注入するときの条件で、第２の不純物４５２を注入することができる。
【００９８】
こうして形成された第２の不純物領域４４４は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。また、第２の不純物領域４４４は、第１及び第２のメモリセル領域１０、２０のうちのレジスト４２２が避けた方において、フローティングゲート２４の両側の領域も含む。また、第２の不純物領域４４４は、フローティングゲート２４の直下の領域の端部も含む。
【００９９】
この第２の不純物領域４４４におけるフローティングゲート２４の両側の部分は、ソース及びドレイン４３６、４３８になる。
【０１００】
上記第１及び第２の不純物領域４４２、４４４は、溝４６の直下の領域あるいは溝４６及びその周辺部で、重複して形成されて接続領域４４０を構成している。接続領域４４０は、溝４６が形成されているので部分的に変形しているが、第１及び第２の不純物４５０、４５２の両方が注入されているので、不純物濃度が高くなって電気的抵抗が低くなっている。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。
【０１０１】
続いて、第１の実施の形態で説明した層間絶縁膜４８の形成工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【０１０２】
図１８には、上述した実施の形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【０１０３】
そして、この回路基板１０００を備える電子機器として、図１９には、ノート型パーソナルコンピュータ１２００が示されている。
【０１０４】
本発明は、上記実施の形態に限定されず、種々の変形が可能である。例えば、図１、１４、１５に示す第１の不純物領域４２、２４２、３４２は、メモリセルの周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域又はオフセット領域と同じ深さ及び濃度で、好ましくは同時に形成してもよい。特に、ＥＰＲＯＭのメモリセルにおいては、周辺回路のＮチャンネル ＭＯＳトランジスタのオフセット領域を形成するときに、メモリセルの第１の不純物領域も同時に形成できるので、工程を増やすことなく特性の改善が可能である。
【０１０５】
図２０に示す例では、メモリセル５００の周辺回路を構成するＭＯＳトランジスタ５０２のソース／ドレイン領域５０４、５０６と同じ深さ及び濃度で、第１の不純物領域５０８が形成されている。図２１に示す例では、メモリセル６００の周辺回路を構成するＭＯＳトランジスタ６０２のソース／ドレイン領域６０８、６１０のそれぞれが、複数の不純物領域が重ねられて形成されており、オフセット領域６０４、６０６と同じ深さ及び濃度で、第１の不純物領域６１２が形成されている。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の回路を示す図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】図９は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１３】図１３は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図１４】図１４は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１５】図１５は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１６】図１６は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１７】図１７は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１８】図１８は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１９】図１９は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。
【図２０】図２０は、本発明の実施の形態の変形例を示す図である。
【図２１】図２１は、本発明の実施の形態の変形例を示す図である。
【符号の説明】
１０ 第１のメモリセル領域（セル領域）
１２ トンネル絶縁膜
１４ フローティングゲート
１６ 誘電体膜
１８ コントロールゲート
２０ 第２のメモリセル領域（セル領域）
２２ トンネル絶縁膜
２４ フローティングゲート
２６ 誘電体膜
２８ コントロールゲート
３０ 半導体基板
３２ ソース／ドレイン
３４ ソース／ドレイン
３６ ソース／ドレイン
３８ ソース／ドレイン
４０ 接続領域
４２ 第１の不純物領域
４４ 第２の不純物領域
４６ 溝
１１２ 第１の絶縁膜
１１４ 第１の導電膜
１１６ 第２の絶縁膜
１１８ 第２の導電膜
１４０ 第１の不純物
１５０ 第２の不純物
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【発明の背景】
半導体装置として、例えばフラッシュメモリのように、フローティングゲートとコントロールゲートを備えたメモリが広く使用されている。メモリの最小単位となるメモリセルは、半導体基板の表面を酸化して形成したトンネル酸化膜（第１の絶縁膜）と、その上に形成されたフローティングゲート（第１のポリシリコン膜）と、その上に形成された誘電体膜（第２の絶縁膜）と、その上に形成されたコントロールゲート（第２のポリシリコン膜）とを有する。また、半導体基板には、トンネル酸化膜の下であって、フローティングゲートを挟む位置に、ソース領域とドレイン領域とが形成されている。ソース領域及びドレイン領域の一方（第１の不純物領域）は、隣のメモリセルのソース領域及びドレイン領域の一方（第２の不純物領域）に、接続領域（第３の不純物領域）を介して接続されている。
【０００３】
ここで、第１及び第２の不純物領域に要求される深さ及び不純物濃度で、第３の不純物領域も同時に形成すると、接続領域（第３の不純物領域）の抵抗が高くなり、信号の伝達が遅れるという問題がある。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、最小単位間の信号の伝達の遅れを防ぐ半導体装置の製造方法を提供することにある。
不純物を注入することができる。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体基板における隣同士の第１及び第２のセル領域のそれぞれに、トンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートを積層して形成する積層工程と、
前記第１及び第２のセル領域のそれぞれに、ソース及びドレインを形成し、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とを電気的に接続する接続領域を形成する複数回の不純物領域形成工程と、
を含み、
前記接続領域は、前記複数回の不純物領域形成工程のうちの１回によって形成される不純物領域よりも電気的抵抗が低く形成される。
【０００６】
本発明によれば、第１及び第２のセル領域同士を接続する接続領域の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。ここで、電気的抵抗を低くするためには、接続領域の不純物の濃度を高めたり、接続領域を大きくするなど種々の方法があり得る。
【０００７】
（２）この半導体装置の製造方法において、
前記積層工程で、前記半導体基板の表面における前記接続領域上に、溝が形成されてもよい。
【０００８】
このような溝が形成されると、接続領域の形状が変形するが、本発明を適用することで、電気的抵抗を低くすることができる。
【０００９】
（３）この半導体装置の製造方法において、
前記積層工程は、
前記半導体基板の表面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の導電膜を形成し、前記第１及び第２のセル領域のそれぞれに対応して前記第１の導電膜をエッチングして、前記溝の形成領域で前記第１の絶縁膜の一部が露出する工程と、
前記第１の絶縁膜の露出した一部及び前記第１の導電膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に第２の導電膜を形成する工程と、
前記第２の導電膜を、前記コントロールゲートに対応してエッチングする工程と、
前記第２の絶縁膜を、前記誘電体膜に対応してエッチングするとともに、前記溝の形成領域で、前記第１の絶縁膜がエッチングされて前記半導体基板の表面の一部が露出する工程と、
前記第１の導電膜を、前記フローティングゲートに対応してエッチングするとともに、前記半導体基板の表面の露出した一部がエッチングされて前記溝が形成される工程と、
を含んでもよい。
【００１０】
このような工程で半導体装置を製造すると、接続領域の上に溝が形成されることを避けられない。この場合に、本発明を適用することは効果的である。
【００１１】
（４）この半導体装置の製造方法において、
前記複数回の不純物領域形成工程は、前記接続領域を含む領域に第１の不純物を注入する工程と、前記第１及び第２のセル領域のソース及びドレインの形成領域を含む領域に第２の不純物を注入する工程と、を含んでもよい。
【００１２】
これによれば、ソース及びドレインを形成するための不純物の注入と、接続領域を形成するための不純物の注入とは、別々に行われる。したがって、それぞれに最適の条件で不純物を注入することができるので、接続領域の抵抗値を下げることも容易である。
【００１３】
（５）この半導体装置の製造方法において、
前記第１の不純物は、パターニングされたレジストをマスクとして注入され、前記第２の不純物は、前記コントロールゲート、誘電体膜及びフローティングゲートをマスクとして注入されてもよい。
【００１４】
第１の不純物は、接続領域を形成するためのものであるから、できるだけソース及びドレインと重複しないことが好ましい。そのため、第１の不純物は、パターニングされたレジストをマスクとして注入されることが好ましい。一方、第２の不純物は、ソース及びドレインを形成するためのものであるから、少なくともフローティングゲートの下方で連続的な層にならないことが必要である。そのためには、フローティングゲート及びその上方に積層されたものをマスクとすれば、レジストをパターニングする必要がなくなる。
【００１５】
（６）この半導体装置の製造方法において、
前記第１の不純物は、前記第１のセル領域の前記フローティングゲートの直下の領域の端部から、前記第２のセル領域の前記フローティングゲートの直下の領域よりも手前に至るまで注入されてもよい。
【００１６】
（７）この半導体装置の製造方法において、
前記第１の不純物は、前記第１及び第２のセル領域の前記フローティングゲートの直下の領域を避けて注入されてもよい。
【００１７】
（８）この半導体装置の製造方法において、
前記第１の不純物は、前記第１及び第２のセル領域の前記フローティングゲートの直下の領域の端部を含む領域に注入されてもよい。
【００１８】
（９）この半導体装置の製造方法において、
前記第１の不純物のドーズ量は、前記第２の不純物のドーズ量よりも高くてもよい。
【００１９】
こうすることで、接続領域の不純物濃度が高くなり、その電気的な抵抗値が低くなる。
【００２０】
（１０）この半導体装置の製造方法において、
前記第１及び第２の不純物は、イオン打ち込み技術によって注入され、
前記第１の不純物を注入するエネルギーは、前記第２の不純物を注入するエネルギーよりも大きくてもよい。
【００２１】
こうすることで、接続領域が深くまで形成されるので、断面積が大きくなって電気的な抵抗値が低くなる。
【００２２】
（１１）この半導体装置の製造方法において、
前記第１の不純物を注入する工程を、前記第１及び第２のメモリセル領域の周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域及びオフセット領域のうちの一方を形成する工程と同時に行ってもよい。
【００２３】
こうすることで、周辺回路の形成と同時に第１の不純物を注入することができる。
【００２４】
（１２）本発明に係る半導体装置の製造方法において、
前記接続領域は、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とに隣接して形成され、
前記不純物領域形成工程は、
前記第１のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第１の不純物を注入する工程と、
前記第２のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第２の不純物を注入する工程と、
を含む。
【００２５】
本発明によれば、第１の不純物によって第１のセル領域のソース及びドレインが形成され、第２の不純物によって第２のセル領域のソース及びドレインが形成される。また、接続領域には、第１及び第２の不純物が重複して注入されるので、その不純物濃度が高くなって、電気的な抵抗値が低くなる。
【００２６】
（１３）半導体装置は、半導体基板における隣同士の第１及び第２のセル領域のそれぞれに積層されたトンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートと、
前記第１及び第２のセル領域のそれぞれに形成されたソース及びドレインと、
前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とを電気的に接続する接続領域と、 を含み、
前記接続領域は、前記第１及び第２のセル領域の前記ソース及びドレインのうちの少なくともいずれか一つよりも電気的抵抗が低い。
【００２７】
これによれば、第１及び第２のセル領域同士を接続する接続領域の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。ここで、電気的抵抗を低くするためには、接続領域の不純物の濃度を高めたり、接続領域を大きくするなど種々の構成があり得る。
【００２８】
（１４）この半導体装置において、
前記半導体基板の表面における前記接続領域上に、溝が形成されてもよい。
【００２９】
このような溝が形成されると、接続領域が変形するが、本発明を適用することで、電気的抵抗を低くすることができる。
【００３０】
（１５）この半導体装置において、
前記接続領域の不純物濃度は、前記第１及び第２のセル領域の前記ソース及びドレインの前記一方の不純物濃度と同じであり、前記第１及び第２のセル領域の前記ソース及びドレインの他方の不純物濃度よりも高くてもよい。
【００３１】
（１６）この半導体装置において、
前記接続領域の不純物濃度は、前記第１及び第２のセル領域の前記ソース及びドレインのうちの全ての不純物濃度よりも高くてもよい。
【００３２】
（１７）この半導体装置において、
前記接続領域の少なくとも一部は、前記第１及び第２のメモリセル領域の周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域及びオフセット領域のうちの一方と、ほぼ同一の不純物の深さ及び濃度を有してもよい。
【００３３】
（１８）回路基板には、上記半導体装置が実装される。
【００３４】
（１９）電子機器は、上記回路基板を有する。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１〜図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。なお、図１は図２に示すＩ−Ｉ線断面図であり、図３は図２に示す III−III 線断面図である。
【００３７】
本実施の形態に係る半導体装置は、電気的に書込みが可能なメモリ（ＲＯＭ；Read Only Memory）であり、消去も電気的に行うように構成することができる。あるいは、消去を紫外線の照射によって行う紫外線消去型ＲＯＭ、すなわちＥＰＲＯＭ（Electrically Programmable ＲＯＭ）に本発明を適用することもできる。この半導体装置は、不揮発性半導体記憶装置である。情報の記憶の最小単位は、メモリセルであり、複数のメモリセルが並べられてメモリアレイを構成することができる。この場合、複数のメモリセルは規則正しく、複数行複数列で並べることができる。以下の説明では、隣同士の第１及び第２のメモリセルについてのみ述べる。
【００３８】
図１に示すように、本実施の形態に係る半導体装置は、第１のメモリセル領域１０と、第２のメモリセル領域２０と、を有する。第１のメモリセル領域１０には、トンネル絶縁膜１２、フローティングゲート１４、誘電体膜１６及びコントロールゲート１８が下から順に、半導体基板３０上に積層されている。第２のメモリセル領域２０には、トンネル絶縁膜２２、フローティングゲート２４、誘電体膜２６及びコントロールゲート２８が下から順に、半導体基板３０上に積層されている。
【００３９】
図３に示すように、コントロールゲート１８、２８は連続的に形成されており、電気的に導通している。フローティングゲート１４、２４は、埋め込み絶縁膜６２によって隔離されて、電気的に導通しないようになっている。埋め込み絶縁膜６２は、例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）を適用して形成することができる。
【００４０】
トンネル絶縁膜１２、２２及び誘電体膜１６、２６は、電気的な絶縁膜である。トンネル絶縁膜１２、２２は、酸化膜で形成されるときには、トンネル酸化膜とよばれる。半導体基板３０が、シリコンウエハ等であって、シリコンで構成される場合には、トンネル絶縁膜１２、２２は、シリコン酸化膜で形成することができる。また、誘電体膜１６、２６は、シリコン酸化膜の間にシリコン窒化膜が形成されてなるＯＮＯ膜で形成してもよい。フローティングゲート１４、２４及びコントロールゲート１８、２８は導電膜である。ここで、導電膜とは、導体又は半導体のいずれであってもよい。
【００４１】
第１のメモリセル領域１０には、ソース及びドレインの一方３２及び他方３４（以下、ソース／ドレイン３２、３４という）が形成されている。詳しくは、ソース／ドレイン３２、３４は、半導体基板３０におけるトンネル絶縁膜１２の形成された面を含む領域又はこの面の付近に形成される。また、ソース／ドレイン３２、３４は、トンネル絶縁膜１２の下であって、フローティングゲート１４を挟む位置に形成されている。ソース／ドレイン３２、３４は、フローティングゲート１４の直下の領域の端部の一部に至るまで形成されている。ただし、ソース／ドレイン３２、３４は、半導体基板３０の材料を介して隔離されている。
【００４２】
第２のメモリセル領域２０には、ソース及びドレインの一方３６及び他方３８（以下、ソース／ドレイン３６、３８という）が形成されている。詳しくは、ソース／ドレイン３６、３８は、半導体基板３０におけるトンネル絶縁膜２２の形成された面を含む領域又はこの面の付近に形成される。また、ソース／ドレイン３６、３８は、トンネル絶縁膜２２の下であって、フローティングゲート２４を挟む位置に形成されている。ソース／ドレイン３６、３８は、フローティングゲート２４の直下の領域の端部の一部に至るまで形成されている。ただし、ソース／ドレイン３６、３８は、半導体基板３０の材料を介して隔離されている。
【００４３】
第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの一方３２、３６は、接続領域４０を介して電気的に接続されている。接続領域４０は、第１の不純物領域４２の少なくとも一部と、第２の不純物領域４４の少なくとも一部と、から構成される。図１には、接続領域４０が、第１の不純物領域４２の全部と第２の不純物領域４４の一部とが重複して形成された例が示されている。
【００４４】
第２の不純物領域４４は、第１のメモリセル領域１０におけるソース及びドレインの一方３２を含む領域から、第２のメモリセル領域２０におけるソース及びドレインの一方３６を含む領域に至るまでの範囲で形成される。第２の不純物領域４４は、第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの一方３２、３６間で、接続領域４０の一部も構成する。
【００４５】
第１の不純物領域４２は、部分的に第２の不純物領域４４と重複してもよい。この場合、重複した領域では、不純物濃度が高くなるので電気的抵抗が低くなる。また、第１の不純物領域４２は、第２の不純物領域４４よりも深い位置まで形成されてもよい。この場合、接続領域４０は、ソース及びドレインの一方３２、３６よりも深くまで形成されて断面が大きくなっているので、電気的抵抗が低くなっている。あるいは、第１の不純物領域４２の不純物濃度は、第２の不純物領域４４の不純物濃度よりも高くてもよい。この場合にも、接続領域４０の電気的抵抗が低くなる。
【００４６】
接続領域４０の少なくとも一部の上には、溝４６が形成されている。溝４６は、トンネル絶縁膜１２、２２の間であって、半導体基板３０の表面に形成されている。溝４６は、本実施の形態に係る半導体装置の製造工程で形成されるもので、詳細は後述する。本実施の形態では、溝４６が形成されるので、接続領域４０が変形するが、上記構成により、電気的抵抗が低くならないようになっている。
【００４７】
すなわち、ソース／ドレイン３２、３４、３６、３８の少なくともいずれか一つと同じ深さかつ同じ不純物濃度で、溝４６の周辺部に不純物領域が形成されると、溝４６によって不純物領域が変形して電気的抵抗が、ソース／ドレイン３２、３４、３６、３８よりも高くなる。そこで、本実施の形態では、接続領域４０の深さ及び不純物濃度の少なくとも一方を、ソース／ドレイン３２、３４、３６、３８の少なくともいずれか一つよりも深くまたは高くすることで、電気的な抵抗を低く抑えている。
【００４８】
上述したトンネル絶縁膜１２、２２、フローティングゲート１４、２４、誘電体膜１６、２６、コントロールゲート１８、２８は、層間絶縁膜４８にて覆われている。層間絶縁膜４８は、シリコン酸化膜等の電気的な絶縁膜である。
【００４９】
第１及び第２のメモリセル領域１０、２０におけるソース及びドレインの他方３４、３８の上方には、トンネル絶縁膜１２、２２及び層間絶縁膜４８を貫通するコンタクトホール５０、５２が形成されている。コンタクトホール５０、５２を介して、電極５４、５６が、ソース及びドレインの他方３４、３８に電気的に接続されている。電極５４、５６と一体的に、第１又は第２のビット線ＢＬ1 、ＢＬ2 が形成されている。
【００５０】
図４は、本発明を適用した第１の実施の形態に係る半導体装置の一部の回路を示す図である。同図には、メモリアレイの一部をなす複数のメモリセル１〜４が示されている。メモリセル１、２は、図１に示すメモリセル領域１０、２０に形成される構成に相当するので、同一の構成には同一の符号を付す。以下、メモリセル１、２について説明する。
【００５１】
メモリセル１、２は、図１にも示されるビット線ＢＬ1 、ＢＬ2 に接続されていることに加えて、ワード線ＷＬに接続されている。ワード線ＷＬは、メモリセル１、２のコントロールゲート１８、２８に接続されている。メモリセル１、２のソース／ドレイン３２、３６は、ソース線ＳＬによって接続されている。なお、ソース／ドレイン３２、３６及びソース線ＳＬは、図１に示す第２の不純物領域４４によって形成されている。第２の不純物領域４４には、溝４６が形成されるので、ソース線ＳＬには抵抗Ｒが形成される。また、溝４６を含む領域には、図１に示す接続領域４０が形成されることで、抵抗Ｒの両端を抵抗Ｒ′（Ｒ′＜Ｒであることが好ましい）が直結する。したがって、抵抗Ｒに比較し低抵抗化が図られ、信号の遅れがなくなる。
【００５２】
本実施の形態に係る半導体装置は、上記の構成になっており、以下その動作を説明する。
【００５３】
メモリセル１、２への書込み動作を説明する。ワード線ＷＬを介してコントロールゲート１８、２８に高電圧ＶcH（例えば１２Ｖ）を印加する。好ましくは同時に、メモリセル１、２のソース／ドレイン（この場合はドレイン）３４、３８のうち、書込みを行うものに高電圧ＶdH（例えば５．５Ｖ）を印加する。この高電圧ＶdHは、ビット線ＢＬ1 、ＢＬ2 を介して印加される。好ましくは同時に、ソース線ＳＬを、低電位ＶsL（例えば接地電位）に設定する。このとき、ソース線ＳＬは、抵抗Ｒ′（接続領域４０）が設けられているので、短時間で低電位ＶsLに設定することができる。
【００５４】
こうすることで、ソース／ドレイン３４、３８のうち、高電圧ＶdHが印加されたものから、ソース線ＳＬの方向に電流が流れる。そのとき、ソース線ＳＬから、フローティングゲート１４、２４に電子（ホットエレクトロンと呼ばれることがある。）が注入される。その結果、メモリセル１、２が構成するトランジスタのしきい値電圧Ｖthが、標準電圧Ｖcc（例えば５Ｖ）よりも高くなる。しきい値電圧Ｖthが標準電圧Ｖccよりも高くなれば情報が書き込まれたことになり、しきい値電圧Ｖthが標準電圧Ｖccよりも低ければ情報が書き込まれていないことになる。
【００５５】
次に、メモリセル１、２からの読出し動作を説明する。ワード線ＷＬを介してコントロールゲート１８、２８に標準電圧Ｖcc（例えば５Ｖ）を印加する。このとき、メモリセル１、２のうち、書込みが行われているものは、しきい値電圧Ｖthが標準電圧Ｖccより高いので、メモリセル１、２が構成するトランジスタは、ＯＦＦである。また、メモリセル１、２のうち、書込みが行われていないものは、しきい値電圧Ｖthが標準電圧Ｖccより低いので、メモリセル１、２が構成するトランジスタは、ＯＮとなる。例えば、ソース線ＳＬと、ビット線ＢＬ1 、ＢＬ2 と、を異なる所定の電位に設定し、ビット線ＢＬ1 、ＢＬ2 を流れる電流を検出することで、トランジスタのＯＮ、ＯＦＦを検出し、書込みの有無を判断することができる。この場合にも、ソース線ＳＬは、抵抗Ｒ′（接続領域４０）が設けられているので、短時間で所定の電位に設定することができる。
【００５６】
次に、メモリセル１、２の消去の動作を説明する。ソース線ＳＬに高電圧ＶsH（例えば５Ｖ）を印加する。好ましくは同時に、ワード線ＷＬを介してコントロールゲート１８、２８に、少なくとも接地電位以下の低電圧ＶcL（例えば−７Ｖ）を印加する。好ましくは同時に、メモリセル１、２のソース／ドレイン３４、３８のうち、消去が行われるもの（一般的には全部）は、ビット線ＢＬ1 、ＢＬ2 を介して浮遊状態（オープン）に保たれる。
【００５７】
こうすることで、フローティングゲートからソース線ＳＬの方向に、電子が引き抜かれる。そして、しきい値電圧Ｖthが標準電圧Ｖccよりも低くなるので、書き込まれていない状態となって消去が完了する。
【００５８】
次に、本発明の第１の実施の形態に係る半導体装置の製造方法を、図５〜図１２を参照して説明する。
【００５９】
まず、図５に示すように、半導体基板３０の表面の上に第１の絶縁膜１１２を形成し、その上に第１の導電膜１１４を形成する。第１の絶縁膜１１２を構成する材料は電気的に絶縁性を有する。第１の絶縁膜１１２は、例えば熱酸化法によって半導体基板３０の表面に酸化膜を形成して得ることができる。半導体基板３０がシリコンから構成される場合には、第１の絶縁膜１１２はシリコン酸化膜である。第１の絶縁膜１１２の厚みは、７〜１０ｎｍ程度とすることが好ましい。第１の絶縁膜１１２は、エッチングされてトンネル絶縁膜１２、２２になる。第１の絶縁膜１１２がシリコン酸化膜の場合は、トンネル絶縁膜１２、２２は、トンネル酸化膜である。
【００６０】
第１の導電膜１１４を構成する材料は、電気的な導体のみならずシリコン等の半導体も含む。第１の導電膜１１４は、例えばＣＶＤ法によって、第１の絶縁膜１１２上にポリシリコン膜を形成して得ることができる。第１の導電膜１１４の厚みは、１００〜２００ｎｍ程度とすることが好ましい。第１の導電膜１１４は、エッチングされてフローティングゲート１４、２４になる。
【００６１】
次に、図６に示すように、第１及び第２のメモリセル領域１０、２０に対応して、第１の導電膜１１４の一部を選択的にエッチング除去し、その上に第２の絶縁膜１１６を形成する。第１の導電膜１１４のエッチングは、例えばフォトリソグラフィの技術によって行うことができる。また、ここで、適用されるエッチングは選択エッチングであり、第１の導電膜１１４をエッチングするが、第１の絶縁膜１１２をエッチングしないように条件が設定される。
【００６２】
第２の絶縁膜１１６は、第１の導電膜１１４におけるエッチングされて残った部分と、第１の導電膜１１４の一部がエッチング除去されて露出した第１の絶縁膜１１２と、の上に形成される。第２の絶縁膜１１６は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を積層して形成してもよい。この場合の第２の絶縁膜１１６はＯＮＯ膜である。ここで、シリコン酸化膜は、ＣＶＤ法又は熱酸化膜法で形成することができ、シリコン窒化膜は、ＣＶＤ法により形成することができる。
【００６３】
次に、図７に示すように、第２の絶縁膜１１６上に、第２の導電膜１１８を形成する。第２の導電膜１１８を構成する材料は、電気的な導体のみならずシリコン等の半導体も含む。第２の導電膜１１８は、例えばＣＶＤ法によって、第２の絶縁膜１１６上にポリシリコン膜を形成して得ることができる。第２の導電膜１１８の厚みは、２００〜４００ｎｍ程度とすることが好ましい。なお、第２の導電膜１１８の他の例として、厚さ８０〜２００ｎｍのポリシリコン膜と、その上に形成された厚さ８０〜２００ｎｍのＷＳｉ2 、ＭｏＳｉ2 、ＣｏＳｉ2 、ＴｉＳｉ2 などからなるシリサイドと、の積層構造がある。
【００６４】
そして、第２の導電膜１１８上に、パターニングされたレジスト１２０を形成する。レジスト１２０は、コントロールゲート１８、２８に相当する領域において、第２の導電膜１１８の表面を覆うようにパターニングされる。
【００６５】
次に、レジスト１２０をマスクとして、第２の導電膜１１８を選択的にエッチングして、図８に示すように、コントロールゲート１８、２８を形成する。ここで適用されるエッチングは、選択エッチングであるため、第２の絶縁膜１１６はエッチングされない。
【００６６】
続いて、レジスト１２０及びコントロールゲート１８、２８をマスクとして、第２の絶縁膜１１６を選択的にエッチングする。エッチングにより、第２の絶縁膜１１６におけるコントロールゲート１８、２８の直下の部分が残り、それ以外の部分が除去される。その結果、図９に示すように、誘電体膜１６、２６が形成される。また、第２の絶縁膜１１６における第１の絶縁膜１１２上に形成された部分も、エッチングにより除去されるので、第１の絶縁膜１１２の一部が露出する。この露出する部分は、第１及び第２のメモリセル領域１０、２０の間の領域である。
【００６７】
ここで適用されるエッチングは選択エッチングであるが、第１の絶縁膜１１２が第２の絶縁膜１１６と同等の性質を有する場合、例えば共に酸化膜である場合などには、第２の絶縁膜１１６とともに第１の絶縁膜１１２もエッチングされる。すなわち、第２の絶縁膜１１６が除去されて露出した第１の絶縁膜１１２の部分がエッチングされる。こうして、第１及び第２のメモリセル領域１０、２０の間で、半導体基板３０の表面の一部が露出する。また、第１の絶縁膜１１２は、エッチングされて、トンネル絶縁膜１２、２２となる。
【００６８】
次に、レジスト１２０及びコントロールゲート１８、２８をマスクとして、第１の導電膜１１４を選択的にエッチングする。エッチングにより、第１の導電膜１１４における誘電体膜１６、２６の直下の部分が残り、それ以外の部分が除去される。その結果、図１０に示すように、フローティングゲート１４、２４が形成される。
【００６９】
ここで適用されるエッチングは選択エッチングであるが、第１の導電膜１１４が半導体基板３０と同等の性質を有する場合、例えば第１の導電膜１１４がシリコンで形成される場合などには、第１の導電膜１１４とともに半導体基板３０もエッチングされる。すなわち、図９に示すように、半導体基板３０の表面における第１及び第２のメモリセル領域１０、２０の間で露出した部分がエッチングされる。こうして、第１及び第２のメモリセル領域１０、２０の間で、半導体基板３０の表面に溝４６が形成される。なお、溝４６の深さは、１００〜３００ｎｍ程度となる場合がある。
【００７０】
次に、レジスト１２０を除去し、図１１に示すように、別のパターニングされたレジスト１３０を形成する。レジスト１３０は、少なくとも、半導体基板３０に形成された溝４６を避けて形成される。レジスト１３０は、溝４６及びその周辺部を避けて形成することが好ましい。そして、少なくとも溝４６が露出し、溝４６以外の領域がレジスト１３０にて覆われる。または、溝４６及びその周辺部が露出し、これ以外の領域がレジスト１３０にて覆われることが好ましい。
【００７１】
レジスト１３０をマスクとして、半導体基板３０の表面に第１の不純物１４０を注入する。例えば、イオン打ち込みの技術によって、４０〜１２０ｋｅＶのエネルギーで１×１０14〜６×１０15／ｃｍ2 のドーズ量の条件によるリンのイオンと、３０〜８０ｋｅＶのエネルギーで１×１０15〜６×１０15／ｃｍ2 のドーズ量の条件によるリン又はヒ素のイオンと、のいずれか一方又は両方を注入をする。これらのイオンが第１の不純物１４０の一例である。第１の不純物１４０の注入後、アニールを行って、第１の不純物領域４２を形成する。第１の不純物領域４２は、例えばＮ+ 型領域である。第１の不純物領域４２の深さは、２００〜６００ｎｍ程度、不純物濃度は、１×１０18〜１×１０21／ｃｍ3 程度とすることができる。第１の不純物領域４２を形成するときのアニールの条件は、雰囲気がＮ2 又はＮ2 ／Ｏ2 、温度が９００〜９５０℃程度、時間が３０〜１８０分程度とすることができる。
【００７２】
次に、レジスト１３０を除去し、図１２に示すように、フローティングゲート１４、２４をマスクとして、半導体基板３０の表面に第２の不純物１５０を注入する。例えば、イオン打ち込みの技術によって、４０〜１２０ｋｅＶのエネルギーで５×１０12〜５×１０14／ｃｍ2 のドーズ量の条件によるリンのイオンと、３０〜８０ｋｅＶのエネルギーで１×１０15〜６×１０15／ｃｍ2 のドーズ量の条件によるリン又はヒ素のイオンと、のいずれか一方又は両方を注入をする。これらのイオンが第２の不純物１５０の一例である。
【００７３】
フローティングゲート１４、２４がマスクになっているが、第２の不純物１５０は、フローティングゲート１４、２４の直下の部分の端部にも入り込む。第２の不純物１５０の注入後、アニールを行って、第２の不純物領域４４を形成する。第２の不純物領域４４は、例えば、Ｎ+ 型領域である。第２の不純物領域４４の深さは、１００〜４００ｎｍ程度、不純物濃度は、１×１０17〜１×１０21／ｃｍ3 程度とすることができる。
【００７４】
第２の不純物領域４４は、第１及び第２のメモリセル１０、２０のソース／ドレイン３２、３４、３６、３８を構成するとともに、ソース／ドレイン３２、３６を接続している。なお、第２の不純物領域４４は、ソース／ドレイン３２、３６を接続する部分において溝４６が形成されているので、溝４６の周辺部が変形して、電気的な抵抗が高くなっている。
【００７５】
本実施の形態では、少なくとも溝４６の直下の領域、好ましくは溝４６の直下の領域及びその周辺部に、第１の不純物領域４２が形成されている。したがって、第２の不純物領域４４における溝４６によって変形した部分が、第１の不純物領域４２によって補われる。その結果、溝４６の周辺部が、第１及び第２の不純物領域４２、４４によって接続されるので、電気的抵抗を下げることができる。こうして、第１の不純物領域４２の少なくとも一部と、第２の不純物領域４４の一部と、によって接続領域４０が形成される。接続領域４０の電気的抵抗値は、第２の不純物領域４４における溝４６による変形部分の電気的抵抗値よりも低い。
【００７６】
ここで、第１の不純物１４０を注入するエネルギーを、第２の不純物１５０を注入するエネルギーよりも大きくすれば、第１の不純物領域４２を第２の不純物領域４４よりも深くすることができる。この場合には、接続領域４０が第２の不純物領域４４よりも深くなることで、電気的抵抗を下げることができる。
【００７７】
また、第１の不純物１４０のドーズ量を、第２の不純物１５０のドーズ量よりも高くすれば、第１の不純物領域４２の不純物濃度が高くなるので、接続領域４０の電気的抵抗を下げることができる。
あるいは、第２の不純物領域４４における溝４６により変形した部分に、第１の不純物領域４２を重ねて形成してもよい。この場合には、第２の不純物領域４４における溝４６により変形した部分の不純物濃度が高くなって、接続領域４０の電気的抵抗を下げることができる。
【００７８】
次に、図１に示すように、半導体基板３０の表面全面に、例えばＣＶＤ法により層間絶縁膜４８を形成する。層間絶縁膜４８は、例えばシリコン酸化膜で形成することができる。層間絶縁膜４８としてシリコン酸化膜の代わりに、ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を用いてもよい。ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を単独に用いた一層構造でもよいし、または、シリコン酸化膜、ＰＳＧ膜、ＳＯＧ膜またはＢＰＳＧ膜を組み合わせた多層構造でもよい。
【００７９】
そして、パターニングされたレジストを用いて、層間絶縁膜４８及びトンネル絶縁膜１２、２２を選択的にエッチング除去し、ソース／ドレイン３４、３８の一部を露出させるコンタクトホール５０、５２を形成する。さらに、コンタクトホール５０、５２内に電極５４、５６を形成し、その上にビット線ＢＬ1 、ＢＬ2 を形成する。これらの形成は、公知の方法で行われる。
【００８０】
以上の工程によって、図１に示す半導体装置を得ることができる。この半導体装置によれば、第１及び第２のメモリセル領域１０、２０同士を接続する接続領域４０の電気的抵抗が低いので、信号の伝達の遅れを防ぐことができる。
【００８１】
（第２の実施の形態）
図１３は、本発明の第２の実施の形態に係る半導体装置を説明する図である。本実施の形態では、第１の不純物領域が形成される範囲において、第１の実施の形態と異なる。すなわち、図１３に示す第１の不純物領域２４２が、図２に示す第１の不純物領域４２と異なる。これ以外の構成は、第１の実施の形態と同じであり、同一の符号を付す。以下、第２の実施の形態に係る半導体装置の製造方法を説明する。
【００８２】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１４に示すように、パターニングされたレジスト２３０を形成する。レジスト２３０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト２３０は、第１及び第２のメモリセル領域１０、２０のうちの一方において、コントロールゲート１８、誘電体膜１６及びフローティングゲート１４の一部を避けて形成されている。すなわち、第１及び第２のメモリセル領域１０、２０のうちの一方において、コントロールゲート１８、誘電体膜１６及びフローティングゲート１４の一部が露出するように、レジスト２３０が形成されている。ここで、露出部分は、第１及び第２のメモリセル領域１０、２０の間を向く部分である。
【００８３】
このようにパターニングされたレジスト２３０をマスクとして、第１の不純物１４０を注入する。その条件は、第１の実施の形態で説明した第１の不純物１４０を注入するときの条件でもよい。
【００８４】
こうして形成された第１の不純物領域２４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。さらに、本実施の形態では、第１の不純物領域２４２の一方の端部は、フローティングゲート１４の直下の領域の端部に至る。
【００８５】
続いて、第１の実施の形態の図１２に示す工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【００８６】
（第３の実施の形態）
図１５は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１の不純物領域が形成される範囲において、第１の実施の形態と異なる。すなわち、図１５に示す第１の不純物領域３４２が、図２に示す第１の不純物領域４２と異なる。これ以外の構成は、第１の実施の形態と同じであり、同一の符号を付す。
【００８７】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１５に示すように、パターニングされたレジスト３３０を形成する。レジスト３３０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト３３０は、第１及び第２のメモリセル領域１０、２０の両方において、コントロールゲート１８、２８、誘電体膜１６、２６及びフローティングゲート１４、２４の一部を避けて形成されている。すなわち、第１及び第２のメモリセル領域１０、２０の両方において、コントロールゲート１８、２８、誘電体膜１６、２６及びフローティングゲート１４、２４の一部が露出するように、レジスト３３０が形成されている。ここで、露出部分は、第１及び第２のメモリセル領域１０、２０の間を向く部分である。
【００８８】
このようにパターニングされたレジスト３３０をマスクとして、第１の不純物１４０を注入する。その条件は、第１の実施の形態で説明した第１の不純物１４０を注入するときの条件でもよい。
【００８９】
こうして形成された第１の不純物領域３４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。さらに、本実施の形態では、第１の不純物領域３４２の両端部は、第１及び第２のメモリセル領域１０、２０のフローティングゲート１４、２４の直下の領域の端部に至る。
【００９０】
続いて、第１の実施の形態の図１２に示す工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【００９１】
（第４の実施の形態）
図１６及び図１７は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、第１及び第２の不純物領域が形成される範囲において、第１の実施の形態と異なる。また、第１の実施の形態と同じ構成には同一の符号を付して説明する。
【００９２】
まず、第１の実施の形態の図５〜図１０に示す工程を行う。そして、図１６に示すように、パターニングされたレジスト４２０を形成する。レジスト４２０は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト４２０は、第１及び第２のメモリセル領域１０、２０の一方を避けて形成されている。そして、レジスト４２０は、第１及び第２のメモリセル領域１０、２０の他方を覆っている。すなわち、第１及び第２のメモリセル領域１０、２０の一方の表面と、第１及び第２のメモリセル領域１０、２０の間の領域の表面と、が露出するように、レジスト４２０は形成されている。
【００９３】
このようにパターニングされたレジスト４２０をマスクとして、第１の不純物４５０を注入する。例えば、第１の実施の形態で説明した第２の不純物１５０を注入するときの条件で、第１の不純物４５０を注入することができる。
【００９４】
こうして形成された第１の不純物領域４４２は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。また、第１の不純物領域４４２は、第１及び第２のメモリセル領域１０、２０のうちのレジスト４２０が避けた方において、フローティングゲート１４の両側の領域も含む。また、第１の不純物領域４４２は、フローティングゲート１４の直下の領域の端部も含む。
【００９５】
この第１の不純物領域４４２におけるフローティングゲート１４の両側の部分は、ソース及びドレイン４３２、４３４になる。
【００９６】
次に、図１７に示すように、パターニングされたレジスト４２２を形成する。レジスト４２２は、溝４６あるいは溝４６及びその周辺部を避けて形成されている。さらに、レジスト４２２は、第１及び第２のメモリセル領域１０、２０の他方を避けて形成されている。そして、レジスト４２２は、第１及び第２のメモリセル領域１０、２０の一方を覆っている。すなわち、第１及び第２のメモリセル領域１０、２０の他方の表面と、第１及び第２のメモリセル領域１０、２０の間の領域の表面と、が露出するように、レジスト４２２は形成されている。
【００９７】
このようにパターニングされたレジスト４２２をマスクとして、第２の不純物４５２を注入する。例えば、第１の実施の形態で説明した第２の不純物１５０を注入するときの条件で、第２の不純物４５２を注入することができる。
【００９８】
こうして形成された第２の不純物領域４４４は、溝４６の直下の領域あるいは溝４６及びその周辺部を含む。また、第２の不純物領域４４４は、第１及び第２のメモリセル領域１０、２０のうちのレジスト４２２が避けた方において、フローティングゲート２４の両側の領域も含む。また、第２の不純物領域４４４は、フローティングゲート２４の直下の領域の端部も含む。
【００９９】
この第２の不純物領域４４４におけるフローティングゲート２４の両側の部分は、ソース及びドレイン４３６、４３８になる。
【０１００】
上記第１及び第２の不純物領域４４２、４４４は、溝４６の直下の領域あるいは溝４６及びその周辺部で、重複して形成されて接続領域４４０を構成している。接続領域４４０は、溝４６が形成されているので部分的に変形しているが、第１及び第２の不純物４５０、４５２の両方が注入されているので、不純物濃度が高くなって電気的抵抗が低くなっている。したがって、第１の実施の形態で説明した効果を、本実施の形態でも達成することができる。
【０１０１】
続いて、第１の実施の形態で説明した層間絶縁膜４８の形成工程を行い、さらにその後の工程を行って、半導体装置を得ることができる。
【０１０２】
図１８には、上述した実施の形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【０１０３】
そして、この回路基板１０００を備える電子機器として、図１９には、ノート型パーソナルコンピュータ１２００が示されている。
【０１０４】
本発明は、上記実施の形態に限定されず、種々の変形が可能である。例えば、図１、１４、１５に示す第１の不純物領域４２、２４２、３４２は、メモリセルの周辺回路を構成するＭＯＳトランジスタのソース／ドレイン領域又はオフセット領域と同じ深さ及び濃度で、好ましくは同時に形成してもよい。特に、ＥＰＲＯＭのメモリセルにおいては、周辺回路のＮチャンネル ＭＯＳトランジスタのオフセット領域を形成するときに、メモリセルの第１の不純物領域も同時に形成できるので、工程を増やすことなく特性の改善が可能である。
【０１０５】
図２０に示す例では、メモリセル５００の周辺回路を構成するＭＯＳトランジスタ５０２のソース／ドレイン領域５０４、５０６と同じ深さ及び濃度で、第１の不純物領域５０８が形成されている。図２１に示す例では、メモリセル６００の周辺回路を構成するＭＯＳトランジスタ６０２のソース／ドレイン領域６０８、６１０のそれぞれが、複数の不純物領域が重ねられて形成されており、オフセット領域６０４、６０６と同じ深さ及び濃度で、第１の不純物領域６１２が形成されている。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の回路を示す図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図９】図９は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１３】図１３は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図１４】図１４は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１５】図１５は、本発明の第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１６】図１６は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１７】図１７は、本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１８】図１８は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１９】図１９は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。
【図２０】図２０は、本発明の実施の形態の変形例を示す図である。
【図２１】図２１は、本発明の実施の形態の変形例を示す図である。
【符号の説明】
１０ 第１のメモリセル領域（セル領域）
１２ トンネル絶縁膜
１４ フローティングゲート
１６ 誘電体膜
１８ コントロールゲート
２０ 第２のメモリセル領域（セル領域）
２２ トンネル絶縁膜
２４ フローティングゲート
２６ 誘電体膜
２８ コントロールゲート
３０ 半導体基板
３２ ソース／ドレイン
３４ ソース／ドレイン
３６ ソース／ドレイン
３８ ソース／ドレイン
４０ 接続領域
４２ 第１の不純物領域
４４ 第２の不純物領域
４６ 溝
１１２ 第１の絶縁膜
１１４ 第１の導電膜
１１６ 第２の絶縁膜
１１８ 第２の導電膜
１４０ 第１の不純物
１５０ 第２の不純物
Claims (3)
- 半導体基板における隣同士の第１及び第２のセル領域のそれぞれに、トンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートを積層して形成する積層工程と、
前記第１及び第２のセル領域のそれぞれに、ソース及びドレインを形成し、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とを電気的に接続する接続領域を形成する複数回の不純物領域形成工程と、
を含み、
前記接続領域は、前記第１のセル領域の前記ソース及びドレインの一方と前記第２のセル領域の前記ソース及びドレインの一方とに隣接して形成され、
前記複数回の不純物領域形成工程は、
前記第１のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第１の不純物を注入する工程と、
前記第２のセル領域のソース及びドレインの形成領域と、前記接続領域とに、第２の不純物を注入する工程と、
を含み、
前記接続領域は、前記複数回の不純物領域形成工程のうちの１回によって形成される不純物領域よりも電気的抵抗が低く形成される半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記積層工程で、前記半導体基板の表面における前記接続領域上に、溝が形成される半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記積層工程は、
前記半導体基板の表面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の導電膜を形成し、前記第１及び第２のセル領域のそれぞれに対応して前記第１の導電膜をエッチングして、前記溝の形成領域で前記第１の絶縁膜の一部が露出する工程と、
前記第１の絶縁膜の露出した一部及び前記第１の導電膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に第２の導電膜を形成する工程と、
前記第２の導電膜を、前記コントロールゲートに対応してエッチングする工程と、
前記第２の絶縁膜を、前記誘電体膜に対応してエッチングするとともに、前記溝の形成領域で、前記第１の絶縁膜がエッチングされて前記半導体基板の表面の一部が露出する工程と、
前記第１の導電膜を、前記フローティングゲートに対応してエッチングするとともに、前記半導体基板の表面の露出した一部がエッチングされて前記溝が形成される工程と、
を含む半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23938099A JP3669221B2 (ja) | 1998-12-11 | 1999-08-26 | 半導体装置の製造方法 |
| US09/459,305 US6800894B1 (en) | 1998-12-11 | 1999-12-10 | Semiconductor devices, circuit substrates and electronic devices |
| US10/909,685 US7163861B2 (en) | 1998-12-11 | 2004-08-02 | Semiconductor devices, methods of manufacturing semiconductor devices, circuit substrates and electronic devices |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-352498 | 1998-12-11 | ||
| JP35249898 | 1998-12-11 | ||
| JP23938099A JP3669221B2 (ja) | 1998-12-11 | 1999-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232211A JP2000232211A (ja) | 2000-08-22 |
| JP3669221B2 true JP3669221B2 (ja) | 2005-07-06 |
Family
ID=26534215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23938099A Expired - Fee Related JP3669221B2 (ja) | 1998-12-11 | 1999-08-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6800894B1 (ja) |
| JP (1) | JP3669221B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60330343D1 (de) * | 2002-06-28 | 2010-01-14 | Nxp Bv | Datenträger mit erkennungsmitteln zum erkennen einer durchgeführten veränderung einer in speichermitteln gespeicherten information |
| JP4481557B2 (ja) * | 2002-07-17 | 2010-06-16 | Ｏｋｉセミコンダクタ株式会社 | 不揮発性半導体記憶装置の製造方法 |
| WO2005052567A1 (en) * | 2003-11-24 | 2005-06-09 | Biogen Idec Ma Inc. | Methods for detecting half-antibodies using chip-based gel electrophoresis |
| US20080237738A1 (en) * | 2007-03-27 | 2008-10-02 | Christoph Andreas Kleint | Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell arrangement; memory module |
| US8822951B2 (en) | 2010-04-07 | 2014-09-02 | Yu Sun | Manipulator carrier for electron microscopes |
| US8603868B2 (en) * | 2011-12-19 | 2013-12-10 | International Business Machines Corporation | V-groove source/drain MOSFET and process for fabricating same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211774A (ja) | 1990-01-12 | 1991-09-17 | Sony Corp | 半導体不揮発性メモリの製造方法 |
| JPH0487375A (ja) | 1990-07-30 | 1992-03-19 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US5523249A (en) * | 1990-08-01 | 1996-06-04 | Texas Instruments Incorporated | Method of making an EEPROM cell with separate erasing and programming regions |
| KR940009644B1 (ko) | 1991-11-19 | 1994-10-15 | 삼성전자 주식회사 | 불휘발성 반도체메모리장치 및 그 제조방법 |
| JP3065164B2 (ja) | 1992-03-18 | 2000-07-12 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2774734B2 (ja) * | 1992-05-26 | 1998-07-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5297082A (en) | 1992-11-12 | 1994-03-22 | Micron Semiconductor, Inc. | Shallow trench source eprom cell |
| JP2872874B2 (ja) | 1992-12-24 | 1999-03-24 | ローム株式会社 | 半導体記憶装置およびその製法 |
| US5675161A (en) | 1995-03-28 | 1997-10-07 | Thomas; Mammen | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications |
| US5553018A (en) * | 1995-06-07 | 1996-09-03 | Advanced Micro Devices, Inc. | Nonvolatile memory cell formed using self aligned source implant |
| KR100224701B1 (ko) | 1996-07-16 | 1999-10-15 | 윤종용 | 불휘발성 메모리장치 및 그 제조방법 |
| JP3371708B2 (ja) * | 1996-08-22 | 2003-01-27 | ソニー株式会社 | 縦型電界効果トランジスタの製造方法 |
| US5780341A (en) | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
| TW417256B (en) | 1997-01-31 | 2001-01-01 | Seiko Epson Corp | Semiconductor MOS device and its manufacturing method |
| JP2964993B2 (ja) * | 1997-05-28 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置 |
| TW469650B (en) * | 1998-03-20 | 2001-12-21 | Seiko Epson Corp | Nonvolatile semiconductor memory device and its manufacturing method |
-
1999
- 1999-08-26 JP JP23938099A patent/JP3669221B2/ja not_active Expired - Fee Related
- 1999-12-10 US US09/459,305 patent/US6800894B1/en not_active Expired - Fee Related
-
2004
- 2004-08-02 US US10/909,685 patent/US7163861B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232211A (ja) | 2000-08-22 |
| US7163861B2 (en) | 2007-01-16 |
| US6800894B1 (en) | 2004-10-05 |
| US20050003615A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5326999A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| KR100323140B1 (ko) | 낸드형 플래쉬 메모리소자 및 그 제조방법 | |
| JP3967193B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP4102112B2 (ja) | 半導体装置及びその製造方法 | |
| JP3733595B2 (ja) | Ｍｏｓ素子を含む半導体装置の製造方法 | |
| US20050162926A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
| KR100678479B1 (ko) | 3-트랜지스터 메모리 셀을 갖는 비휘발성 메모리 소자들 및그 제조방법들 | |
| JP3201370B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH1041487A (ja) | Ｎａｎｄ型不揮発性メモリ素子、その製造方法及び駆動方法 | |
| JP3586332B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP4247762B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
| JPH10223782A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6673678B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US7071511B2 (en) | Nonvolatile semiconductor memory device having adjacent selection transistors connected together | |
| JP2000269361A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4027656B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
| US6914826B2 (en) | Flash memory structure and operating method thereof | |
| CN100517723C (zh) | 非易失性半导体存储器件 | |
| JP3669221B2 (ja) | 半導体装置の製造方法 | |
| US6355526B1 (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
| JP2901473B2 (ja) | 不揮発性半導体集積回路装置 | |
| JP3821192B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3821193B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3807633B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3912458B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |