JP3733595B2 - Ｍｏｓ素子を含む半導体装置の製造方法 - Google Patents
Ｍｏｓ素子を含む半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3733595B2 JP3733595B2 JP53271298A JP53271298A JP3733595B2 JP 3733595 B2 JP3733595 B2 JP 3733595B2 JP 53271298 A JP53271298 A JP 53271298A JP 53271298 A JP53271298 A JP 53271298A JP 3733595 B2 JP3733595 B2 JP 3733595B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- region
- gate
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
- H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【技術分野】
本発明は半導体装置およびその製造方法に係り、特に半導体装置のソース形成領域あるいはドレイン形成領域に不純物をイオン注入する際に発生するチャージアップに起因する品質劣化を防止する技術に関する。
【背景技術】
一般に、ＭＯＳ型半導体装置の製造においては、シリコン基板上にフィールド酸化膜（ＬＯＣＯＳ膜）を形成した後、ゲート絶縁膜を形成し、さらにゲート絶縁膜上にゲート電極を積層する。その後、ソース形成領域およびドレイン形成領域にひ素やリンなどの不純物をイオン注入する工程が行われている。
また、フローティングゲート型の不揮発性半導体記憶装置が知られている。例えば、スタックト構造のＭＯＳ素子を用いた不揮発性メモリの製造においては、シリコン基板上にフィールド酸化膜（ＬＯＣＯＳ膜）を形成した後、活性面にトンネル酸化膜およびフローティングゲートを積層し、さらにフローティングゲート上に絶縁膜を介してコントロールゲートを形成し、その後、ソースおよびドレイン形成領域にひ素などの不純物をイオン注入する工程が行われている。
上述のＭＯＳ型半導体装置、あるいはフローティングゲート型の不揮発性半導体記憶装置などの多層構造のゲート電極を有する半導体装置のいずれの場合にも、半導体基板にイオン注入する際には、ウェハ全体を覆うレジスト層を作成し、ソースあるいはドレイン形成領域に対応する注入領域部分のみを開口させておき、それ以外の部分をマスキングさせた状態で、前記開口を通じてイオン注入を行っている。
しかし、従来の製造方法では、ソースあるいはドレイン形成領域にイオン注入する際に、チャージアップによりゲート絶縁膜が劣化する問題があった。すなわち、イオン注入により電荷がレジスト層の開口縁部を介してゲート絶縁膜に流れることにより絶縁破壊を生じたり、絶縁膜中に電気的に中性な電気トラップが多量に生成されて閾値を高くしてしまう問題等が生じる。この問題は、ゲート絶縁膜が薄い場合に特に顕著となる。そして、これらの問題はイオン注入後の高温アニール処理によって回復される可能性が指摘されているものの、プロセス温度を高くすることはＬＳＩの高性能化のための障害となってしまう。
また、スタックト構造のＥＰＲＯＭ、ＥＥＰＲＯＭ等に代表されるフラッシュメモリにおいては、イオン注入時のチャージアップによりデータ保持特性の不良（たとえば単ビットチャージロス）が発生する可能性があり、品質の信頼性が問題となっていた。すなわち、不揮発性メモリにおいては、トンネル酸化膜の寿命、つまりトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄは、トンネル酸化膜の形成後の製造工程においてトンネル酸化膜を通過する電荷量Ｑｐ（Ｐｒｏｃｅｓｓ−Ｉｎｄｕｃｅｄ Ｃｈａｒｇｅ）に相当する分だけ、酸化膜の形成方法などで決定されるイントリンシックな電荷量Ｑｉより低下していまう。その結果、前記通過電荷量Ｑｂｄの大きさが関係する不揮発性メモリの可能な書き込み／消去回数には限界があり、またデータ保持特性の劣化（単ビットチャージロス）が発生する可能性がある。
このようなイオン注入時のチャージアップに起因する品質劣化の問題に対して、ソース側のフローティングゲート側壁部分に絶縁層を形成した後にイオン注入することも提案されている（日本国特開平７−２０２０４６号公報参照）。しかし、この技術では、側壁絶縁層の形成工程を別途に行わなければならず、工程処理的に煩雑さが増大してしまう。
【発明の開示】
本発明の目的は、工程数の増大を招くことなく簡易な処理によって、イオン注入時におけるチャージアップによるゲート絶縁膜の品質劣化を生じさせることのない、データ保持特性に優れた半導体装置およびその製造方法を提供することにある。
本発明に係るＭＯＳ素子を含む半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程、このゲート絶縁膜上にゲート電極を形成する工程、およびソース形成領域およびドレイン形成領域に不純物をイオン注入する工程を含み、かつ前記ソース形成領域および前記ドレイン形成領域への不純物のイオン注入が異なるイオン注入工程を経て行われ、
前記ソース形成領域へのイオン注入工程および前記ドレイン形成領域へのイオン注入工程の少なくとも一方において、不純物の導入を阻止するために用いられるレジスト層に、前記ゲート電極と離れた位置に前記ゲート絶縁膜に到達する壁面が形成される。
また、本発明に係るＭＯＳ素子を含む半導体装置の製造方法は、以下の工程（ａ）ないし（ｈ）を含む。
（ａ）半導体基板上にゲート絶縁膜を形成する工程、
（ｂ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｃ）ソース形成領域あるいはドレイン形成領域を含む第１のイオン注入領域以外の領域をマスキングするための第１のレジスト層を形成する工程であって、前記第１のレジスト層には前記ゲート絶縁膜に到達する壁面が形成される工程、
（ｄ）前記第１のイオン注入領域に不純物をイオン注入することによって、ソース領域あるいはドレイン領域を形成する工程、
（ｅ）前記第１のレジスト層を除去する工程、
（ｆ）ドレイン形成領域あるいはソース形成領域を含む第２のイオン注入領域以外の領域をマスキングするための第２のレジスト層を形成する工程、
（ｇ）前記第２のイオン注入領域に不純物をイオン注入することによって、ドレイン領域あるいはソース領域を形成する工程、および
（ｈ）前記第２のレジスト層を除去する工程。
これらの製造方法によれば、マスキングのためのレジスト層の一部にゲート絶縁膜に到達する壁面を形成することにより、イオン注入工程時に誘起される電荷に起因するゲート絶縁膜の劣化を防止することができる。前記壁面は、たとえばレジスト層に形成された開口部によって構成することができる。すなわち、レジスト層にたとえば開口部を設けることにより、第１に、レジスト層の表面に蓄積された電荷が前記開口部を構成する壁面を経由して基板側に流れることにより、ゲート電極直近のゲート絶縁膜に電荷が蓄積されることを抑制することができ、第２に、レジスト層の面積を前記開口部を設けない場合に比較して小さくすることができ、誘電体として機能するレジスト層の表面に蓄積する電荷の量を低減させることができる。その結果、絶縁破壊や絶縁膜中に電気的に中性な電子トラップが多量に生成されて閾値を高くしてしまうこと、ならびにトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄの値を低下させること、などの、チャージアップに起因するゲート絶縁膜の劣化を防止することができる。
前記レジスト層は、各セル単位毎あるいは複数セルからなるブロック単位毎に不連続の状態で形成することができる。そして、前記レジスト層の開口部をスリット状に連続的に形成した場合には、結果的に複数に分割されたレジスト層を構成する。また、前記レジスト層の開口部は部分的に形成されていてもよい。要するに、イオン注入によるチャージアップによってゲート電極直近のゲート絶縁膜に悪影響を及ぼさないために、ゲート電極から離れた位置においてレジスト層に形成された開口部の壁面を介して電荷を移動させることができればよい。この機能を達成できれば、開口部の位置や形状は特に限定されない。また、開口部は、レジスト層の内側に形成されたものに限らず、レジスト層の外側を除去したような態様をも含む。
本発明は、前記ゲート絶縁膜の膜厚が小さいときに特に有効であって、たとえばゲート絶縁膜（ゲート酸化膜，トンネル酸化膜）が５〜１５ｎｍの膜厚を有するＭＯＳ素子に好適である。
本発明は、前記ゲート電極が単一の導電層を有する一般的なＭＯＳ素子はもちろんのこと、フローティングゲートおよびコントロールゲートを有する多層構造のゲート電極を有するＭＯＳ素子、あるいは単一の導電層からなるゲート電極を有するＭＯＳ素子と、フローティングゲートおよびコントロールゲートを含む多層構造のゲート電極を有するＭＯＳ素子とを含む半導体装置など、各種のＭＯＳ素子を含む半導体装置の製造方法に適用できる。
本発明のＭＯＳ素子を含む半導体装置は、請求項１ないし１２のいずれかに記載の製造方法によって製造される。具体的には、これらの半導体装置は、半導体基板、前記半導体基板に形成された不純物拡散層からなるソース領域およびドレイン領域、前記半導体基板の表面に形成されたゲート絶縁膜、および前記ゲート絶縁膜の表面に形成されたゲート電極を含み、
前記ソース領域および前記ドレイン領域は異なるイオン注入工程によって形成された不純物拡散層からなり、前記ソース領域および前記ドレイン領域の少なくとも一方は、該ソース領域あるいはドレイン領域のほぼ全体を占める第１の不純物拡散層と、前記ゲート電極と離れた位置に部分的に存在する第２の不純物拡散層とを有する。
前記第２の不純物拡散層は、本発明の製造方法において、たとえば開口部を有するレジスト層をマスクとして用いたイオン注入工程で、前記開口部から半導体基板に不純物が導入されることによって形成されたものである。
本発明の半導体装置は、膜厚の薄いゲート絶縁膜を有するＭＯＳ素子を含む半導体装置に好適に適用でき、代表的な用途として、消去プログラム可能な読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去プログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュＥＥＰＲＯＭ、これらの不揮発性メモリを有するエンベデット（Ｅｍｂｅｄｄｅｄ）メモリ、ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などをあげることができる。
【図面の簡単な説明】
図１Ａ，Ｂは、第１の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図である。
図２Ａ〜Ｅは、第１の実施例に係る製造方法の主要工程を示す図である。
図３Ａ，Ｂは、第２の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図である。
図４Ａ〜Ｅは、第２の実施の例に係る製造方法の主要工程を示す図である。
図５Ａ，Ｂは、比較例としての製造方法における、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図と断面図である。
図６Ａ〜Ｃは、レジスト層の態様を示す平面図である。
図７Ａ，Ｂは、第３の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図であり、図７Ｃは第３の実施例に係るフラッシュメモリセルの断面図である。
図８は、第４の実施例に係るフラッシュメモリセルの等価回路を示す図である。
図９は、図８に示すフラッシュメモリセルの断面図である。
図１０は、図８および図９に示したフラッシュメモリセルを用いたアレイの概略図である。
図１１は、図８および図９に示すフラッシュメモリセルのレイアウト図である。
図１２Ａ〜Ｇは、図８および図９に示すフラッシュメモリセルの製造工程を示す図である。
図１３は、比較用のフラッシュメモリセルの製造工程におけるレジスト層を示す平面図である。
図１４は、図８および図９に示すフラッシュメモリセルの実施例および比較例について行った各メモリセルのデータ保持特性を示すグラフである。
図１５Ａ，Ｂは、第５の実施例において、ソース領域にイオン注入するときのレジスト層の構成を示す平面図および断面図であり、図１５Ｃは第５の実施例に係るフラッシュメモリセルの断面図である。
【発明を実施するための最良の形態】
（第１の実施例）
まず、本発明を単一のゲート電極からなるＭＯＳ型の半導体装置に適用した実施例につき説明する。図１ＡおよびＢは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図、および図１ＡにおけるＸ−Ｘ′線の断面図を示しており、図２Ａ〜Ｅは本実施例に係る製造方法の主要工程を示す図である。図１Ａ，Ｂは、図２Ｂの工程に相当する。
図２Ａ〜Ｅに基づいて、製造方法を工程順に説明する。
まず、予めＰ型シリコン基板１０上の所定領域にフィールド酸化膜１２を形成し、次いでシリコン基板１０の活性表面に５〜１５ｎｍ程度のゲート酸化膜１４を形成する。そして、ゲート酸化膜１４上に多結晶シリコン層を形成し、さらにこの多結晶シリコン層上に所定のパターン形状とされたレジスト層を重ね、これをマスクとしてエッチングを施した後、レジスト層を除去することによりゲート電極２０を形成する（図２Ａ）。
このようにして、Ｐ型シリコン基板１０上にセル単位毎にゲート電極２０が形成され、この後に、ソース形成領域２２に対するひ素（Ａｓ）やリン（Ｐ）のイオン注入がなされる。このソース形成領域２２に対するイオン注入の工程に先立って、少なくともソース形成領域２２に対応する部分に開口領域を有する第１のレジスト層２４が作成される（図２Ｂ）。
本実施例では、ソース形成領域２２へのイオン注入に際して形成される第１のレジスト層２４は、各セル毎に孤立したパターンとなるように形成されている。具体的には、図１Ａ，Ｂに示すように、レジスト層２４は、イオン注入すべきソース形成領域２２が全体的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接するセルとの間に、ゲート絶縁膜１４に到達する壁面から構成される開口部３０が形成されている。つまり、このレジスト層２４は、ドレイン形成領域２６において、前記ゲート酸化膜１４に到達する開口部３０により、各セル毎にレジスト層２４ａおよびレジスト層２４ｂに分割された状態で形成される。
このレジスト層２４をマスクとして、不純物、例えばＮ型不純物としてひ素あるいはリンなどをイオン注入することにより、ソース領域２２ａが形成される（図２Ｃ）。そして、この工程では、同時に前記開口部３０を介して不純物がシリコン基板１０内に注入されるため、ソース領域２２ａと共にドレイン形成領域２６の一部に不純物拡散層２３（第２の不純物拡散層）が形成される。そして、イオン注入工程の後に前記レジスト層２４が除去される。
ついで、ドレイン形成領域２６に開口領域を有する第２のレジスト層３２が形成される（図２Ｄ）。第２のレジスト層３２を形成した後に、不純物例えばひ素またはリンなどのＮ型不純物をイオン注入することにより、ドレイン領域２６ａを形成することができる。このドレイン領域２６ａにおいては、図２Ｅで示すように、前記レジスト層２４の開口部３０を介してドープされた不純物拡散層２３が重なった状態で形成される。その結果、ドレイン領域の拡散抵抗が低減される。そして、この不純物拡散層２３は、前記ゲート電極２０と十分に離れた位置に形成されることにより、トランジスタ特性に悪影響を与えることがない。
その後、前記第２のレジスト層３２を除去することにより、本実施例に係る半導体装置１００を形成することができる（図２Ｅ）。
この実施例によれば、ソース形成領域２２にイオン注入を行う際、セル単位毎に孤立型レジスト層２４（２４ａ，２４ｂ）を形成している。従って、レジスト層をウェハ全面に連続して形成した場合に比べ、レジスト層の面積がかなり小さくなる。このため、レジスト層２４上に誘起される電荷の蓄積が相対的に少なくなり、ゲート電極２０直下のゲート酸化膜１４に流れる電荷量を少なくすることができる。また、レジスト層２４ａ、２４ｂは、それぞれゲート電極２０に接する縁部壁面Ａと、開口部３０を構成する縁部壁面Ｂとを有するため、電荷が集中しやすい部位が分散することになる。その結果、ゲート酸化膜１４における絶縁破壊やトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄ（以下、「電荷量Ｑｂｄ」という）の低下等の品質劣化が抑制される。また、図２Ｄの工程では、不純物拡散層２３上にもレジスト層３２を形成し、不純物拡散層２３に過剰の不純物が導入されることをさけてもよい。
（レジスト層の形態例）
図６Ａ〜Ｃには、ソース形成領域２２へのイオン注入に際して形成される第１のレジスト層の平面パターンの例を示している。すなわち、同図Ａのレジスト層２４Ａはゲート電極２０の長手方向（Ｙ）に連続するパターン構造である。これに対し、同図Ｂに示す第１のレジスト層２４Ｂは、ゲート電極２０の長手方向（Ｙ）においてゲート酸化膜１４の幅とほぼ同程度あるいはそれよりやや大きい長さに設定されている。
図６ＡおよびＢに示すレジスト層構造は、共に開口部３０を構成する縁部壁面Ｂでのキャパシタが小さく、イオン注入時の電荷集中の分散効果によりセル部分のゲート酸化膜あるいはトンネル酸化膜の劣化を抑制することができる。同図ＡおよびＢを比較した場合、同図Ｂのレジスト層２４Ｂは、同図Ａのレジスト層２４Ａに比べて相対的に面積が小さくなり、誘起される電荷の蓄積量が少なくなることにより、ゲート酸化膜あるいはトンネル酸化膜の劣化を抑制する効果がより高くなる。したがって、単一セル毎に孤立型レジスト層を形成することが望ましい。また、複数セルを１ブロックとしてブロック単位のレジスト層を形成することもできる。
さらに、図６Ｃに示すように、第１のレジスト層２４Ｃに形成される開口部３０は、平面形状が円形や矩形などの任意の形状を有する、ドレイン領域の長手方向に対し不連続な開口部であってもよい。
レジスト層のパターンはデバイスの種類や設計事項によって各種の態様をとりうる。
（第２の実施例）
次に、本発明をスタックト構造のＭＯＳ素子を有するフラッシュメモリの製造に適した実施例につき、図面を参照して詳細に説明する。図３ＡおよびＢは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および図３ＡのＸ−Ｘ′線の断面図を示しており、図４Ａ〜Ｅは製造方法の主要工程を示す図である。
スタックト構造のフラッシュメモリを製造するには、図４Ａに示すように、まず、予めＰ型シリコン基板１０に対してフィールド酸化膜１２を形成し、次いでシリコン基板１０の活性表面に５０〜１２０ｎｍ程度のトンネル酸化膜１４ａを形成する。このトンネル酸化膜１４ａおよび前記フィールド酸化膜１２上にフローティングゲート１６を形成するための第１の多結晶シリコン層を積層し、更にこの多結晶シリコン層の表面に単層の酸化膜、または酸化膜，窒化膜および酸化膜からなる３層構造の層間絶縁膜（ＯＮＯ膜）１８を化学気相成長法（ＣＶＤ法）あるいは熱酸化法等により形成する。前記酸化膜としては、シリコン酸化膜（ＳｉＯ2）、ＳｉＯＦなどが、窒化膜としては、シリコン窒化膜、シリコンオキシ窒化膜などがある。
次いで、層間絶縁膜１８の表面にコントロールゲート２０ａを形成するための第２の多結晶シリコン層を積層する。そして、所定のパターン形状とされたレジスト層を重ね、これをマスクとしてエッチングを施した後、レジスト層を除去することにより、スタックト構造のゲート電極２５を形成する（図４Ａ）。
このようにして、Ｐ型シリコン基板１０上にセル単位毎に、フローティングゲート１６、層間絶縁膜１８、およびコントロールゲート２０ａからなるゲート電極２５が形成される。この後に、ソース形成領域２２に、ひ素（Ａｓ）やリン（Ｐ）などの不純物のイオン注入が行われる。このソース形成領域２２に対するイオン注入工程に先立って、少なくともソース形成領域２２に対応する部分に開口領域を有する第１のレジスト層２４が作成される。本実施例では、図３Ａ，Ｂに示すように、このレジスト層２４はセル単位毎に孤立して形成されている。
このようにレジスト層を分割して形成する理由をより明らかにするために、比較例として図５Ａ，Ｂに示すイオン注入法を説明する。この比較例では、レジスト層１をウェハの全面に形成し、その後パターニングによってソース形成領域のみを開口させた構成とされ、その他の部位はイオン遮蔽膜として機能させている。この構造では、トンネル酸化膜１４ａおよび層間絶縁膜１８により直列結合の容量を持っていることから、イオン照射の際に、大面積のレジスト層１の表面に蓄積された電荷が、レジスト層１の開口部の縁部壁面Ａを通じてフローティングゲート１６およびコントロールゲート２０ａ上に蓄積されやすい状態にある。そして、この電荷がフローティングゲート１６直下のトンネル酸化膜１４ａを流れ、トンネル酸化膜１４ａの電荷量Ｑｂｄ値の低下もしくは絶縁破壊を引き起こす要因となる。その結果、フラッシュメモリの可能な書き込み／消去回数が減少し、またデータ保持特性が劣化し、たとえば単ビットチャージロスなどの不良を生じてしまう。
そこで、本実施例では、ソース形成領域２２へのイオン注入に際して形成されるレジスト層２４を各セル毎に孤立したパターンとなるように形成している。具体的には、図３Ａ，Ｂに示すように、レジスト層２４は、イオン注入すべきソース形成領域２２が全面的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接するセルとの間に、トンネル酸化膜１４ａに達する壁面から構成されるスリット状の開口部３０が形成されている。つまり、このレジスト層２４は、ドレイン形成領域２６において、前記トンネル酸化膜１４ａに到達する開口部３０により、各セル毎にレジスト層２４ａおよびレジスト層２４ｂが分離した状態で形成される。
前記レジスト層２４（２４ａ，２４ｂ）は、平面形状が矩形に形成され、イオン注入すべきソース形成領域２２に対応する開口領域の縁部壁面Ａと、トンネル酸化膜１４ａに接する開口部３０の縁部壁面Ｂが平行をなし、他の一部の縁部はフィールド酸化膜１２に接する形状となっている。
ついで、シリコン基板１０に対して、図４Ｂに示すように、ソース領域の形成のためにひ素（Ａｓ）あるいはリン（Ｐ）のイオン注入が行われる。注入条件は、たとえば、加速エネルギー３５〜１００ｋｅＶでドーズ量１×１０14〜５×１０15／ｃｍ2である。
そして、シリコン基板１０上からレジスト層２４を除去した後、熱処理を行うことにより、図４Ｃに示すように、Ｎ型拡散層のソース領域２２ａが形成される。このイオン注入に際して、前記開口部３０を介して不純物がシリコン基板１０に導入されるので、ドレイン形成領域２６にもＮ+型不純物拡散層２３（第２の不純物拡散層）が部分的に形成される。
ついで、ドレイン形成領域２６に開口領域を有する第２のレジスト層３２を積層する。このレジスト層３２は、前記第１の実施例と異なり、その外周がフィールド酸化膜１２上まで延設されず（図４Ｄ）、外側の側壁（縁部壁面Ｂ）がソース領域２２ａのトンネル酸化膜１４ａに到達する状態で形成されている。このような第２のレジスト層３２を構成する縁部壁面Ｂは、図４Ｂで示した第１のレジスト層２４の開口部３０の縁部壁面Ｂと同様な機能を達成でき、従ってトンネル酸化膜１４ａ上に形成された第２のレジスト層３２の開口部４０とみなすことができる。
そして、シリコン基板１０に対して、ドレイン領域２６ａの形成のためにひ素（Ａｓ）あるいはリン（Ｐ）のイオン注入が行われる。注入条件は、たとえば、加速エネルギー３５〜５０ｋｅＶでドーズ量１×１０15〜１×１０16／ｃｍ2である（図４Ｄ）。
ついで、ドレイン形成領域２６へのイオン注入後、シリコン基板１０上から第２のレジスト層３２を除去した後、熱処理を行うことにより、図４Ｅに示すように、Ｎ+型拡散層のドレイン領域２６ａが形成される。このドレイン領域２６ａにおいては、前記第１のレジスト層２４の開口部３０を介してドープされた不純物拡散層２３が重なった状態で形成される。また、ソース領域２２ａには、同様に第２のレジスト層３２の開口部４０を介してドープされた不純物拡散層２２ｂが形成される。その結果、ドレイン領域およびソース領域の拡散抵抗が低減される。そして、この不純物拡散層２３，２２ｂは、ゲート電極２５と十分に離れた位置に形成されることにより、トランジスタ特性に悪影響を与えることがない。以後の処理は従来と同様な工程を採用することができる。
図４Ｄの工程においては、レジスト層３２をＮ+型不純物拡散層２３上にも設置し、Ｎ-型拡散層２３に過剰なイオンが注入されるのを防ぐようにしてもよい。
以上の工程により、図４Ｅに示すスタックト構造のＭＯＳ素子を含むフラッシュメモリなどの半導体装置２００を得ることができる。
この実施例によれば、ソース形成領域２２にイオン注入を行う際、セル単位毎に第１のレジスト層２４を形成しており、したがってレジスト層がウェハ全面に連続しておらず、レジスト層の面積を小さく設定できる。このため、レジスト層２４上に誘起される電荷の蓄積が相対的に少なくなり、フローティングゲート１６直下のトンネル酸化膜１４ａを流れる電荷量を少なくすることができる。これによりトンネル酸化膜１４ａの絶縁破壊や電荷量Ｑｂｄの低下等の品質劣化が抑制される。また、第１のレジスト層２４ａ、２４ｂは、コントロールゲート２０ａに接する縁部壁面Ａと、開口部３０を構成する縁部壁面Ｂとを有するため、電荷が集中しやすい部位が分散することになる。
より詳細には、第１のレジスト層２４ａ，２４ｂの一方の縁部壁面Ａでは、スタックト構造のゲート電極２５によって直列接続型の容量となっているのに対し、他方の縁部壁面Ｂでは単一型の容量となるため、縁部壁面Ｂでの絶縁耐力は前記縁部壁面Ａのそれより小さい。したがって、第１のレジスト層２４ａ、２４ｂ上に生じた電荷は縁部壁面Ａより開口部３０を構成する縁部壁面Ｂに沿って流れやすく、フローティングゲート１６直下のトンネル酸化膜１４ａを通過する電荷量を相対的に小さくできる。そのため、ソース形成領域２２へのイオン注入に際して電荷量Ｑｂｄの低下を防止することができ、トンネル酸化膜１４ａの劣化を抑制できる。その結果、可能な書き込み／消去回数の向上およびデータ保持特性を良好にすることができ、フラッシュメモリの信頼性を改善できる。
以上のことは、図４Ｄに示す、ドレイン形成領域２６へのイオン注入に用いられる第２のレジスト層３２についても同様である。本実施例では、第１および第２のレジスト層について本発明の方法を適用している点で、前記第１の実施例と異なる。このように、ソース形成領域およびドレイン形成領域へのイオン注入工程で本発明の方法を適用すれば、いずれか一方の注入工程に本発明を適用した場合より確実にイオン注入に伴うチャージアップの悪影響を抑制できる。
また、本実施例で、第１の実施例と同様に、第１のレジスト層のみに開口部３０を設け、第２のレジスト層に開口部を設けない構成としてもよい。すなわち、ソース領域あるいはドレイン領域の少なくとも一方を形成するときに、開口部３０あるいは開口部４０を設ければ電荷量Ｑｂｄの低下防止には効果がある。いずれか一方の領域を形成するときのみ開口部を設ける場合には、特に、第２の実施例のような構成で、ソース側でファウラ−ノルドハイムトンネルにより電子のやり取りをするフラッシュメモリでは、ソース領域形成時に開口部３０を設けるようにしたほうがよい。そうすれば、イオン注入時のチャージアップダメージの影響からソース領域とフローティングゲート端でのトンネル酸化膜の電荷量Ｑｂｄ低下が回避されるからである。
（第３の実施例）
次に、図７Ａ〜Ｃに第３の実施例を示す。この実施例は、本発明を単一セル内に２個のトランジスタを有する２トランジスタフラッシュメモリセルに応用した例である。図７Ａ，Ｂは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図を示しており、図７Ｃはフラッシュメモリセルを示す断面図である。
このフラッシュメモリセルは、メモリトランジスタ領域３４と選択トランジスタ領域３６とを有する。図７Ａ〜Ｃにおいて、前記第２の実施例と実質的に同一の部分には同一の符号を付して、その詳細な説明を省略する。
この実施例において、ソース形成領域２２にイオン注入する場合、図７Ａ，Ｂに示すように、スタックト構造のメモリトランジスタ領域３４では少なくともドレイン形成領域２６の一部を、選択トランジスタ領域３６ではほぼ全体を、レジスト層３８（３８ａ，３８ｂ）によりマスクして行う。つまり、メモリトランジスタ領域３４では孤立型レジスト層３８ａによって、イオン注入すべきソース形成領域２２が全面的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接する選択トランジスタ領域３６との間に形成された開口部３０以外の領域がマスキングされている。そして、選択トランジスタ領域３６では、前記開口部３０以外の領域がレジスト層３８ｂによってマスキングされている。
この第３の実施例においても前述した第２の実施例と同様に、イオン注入に際して、スタックト構造のメモリトランジスタ領域３４におけるトンネル酸化膜１４ａへの電荷集中による電荷量Ｑｂｄの低下や絶縁破壊等の発生を抑制することができ、可能な書き込み／消去回数ならびにデータ保持特性などの特性を向上できる。
（第４の実施例）
次に、図７Ｃに示した２トランジスタフラッシュメモリセルと同様のタイプのメモリセルを用いた半導体装置について述べる。この半導体装置の主たる技術内容は、本願出願人らによって既に出願された特許協力条約に基づく国際出願（国際出願番号 ＰＣＴ／ＵＳ９７／１０４４８）に記載されたものである。その主要な部分を、図８〜図１２を参照して以下に記載する。そして、この半導体装置の製造プロセスにおいて、後に詳述するように、本願発明の製造方法が適用され、このことによって前述したと同様の作用効果を達成できる。
図８は、本実施例によるフラッシュメモリセル４００の概略図を示す。フラッシュメモリセル４００は、選択トランジスタ４０１とメモリトランジスタ４０２を有している。
選択トランジスタ４０１はゲート電極４０１Ａを有し、メモリトランジスタは、フローティングゲート４０３とコントロールゲート４０４を有している。この実施例において、選択トランジスタ４０１、すなわちＮ−チャンネルＭＯＳＦＥＴは約０．７ボルトのしきい値電圧を有している。
メモリセル４００をプログラムにするには、正のプログラム用高電圧Ｖｐｐ、例えば１２ボルト、を選択トランジスタ４０１のゲート電極４０１Ａとメモリトランジスタ４０２のコントロールゲート４０４に印加し、同時にメモリトランジスタ４０２のソース４０８を接地電圧Ｖｓｓに保持し、選択トランジスタ４０１のドレイン４０６に正のプログラム用パルスを印加することで達成される。例えば、約５ボルトのプログラム用パルスを、１００マイクロ秒印加する。図９において、メモリトランジスタ４０２のドレイン領域４０７（選択トランジスタ４０１のソース領域でもある）は、基板の高濃度拡散層５１０によって形成される（図１２Ｆにおいて、詳細な説明を行う）。このドレイン領域へのイオン注入は、ドレイン領域４０７に近いチャンネル領域５１１の部分の電界を強化する。これによって伝導電子を加速し、薄い酸化層を通過しフローティングゲート４０３へと移動する、電位エネルギ障壁を克服するに充分なほど活発な、高エネルギ電子の分布を生成する（例えばホットエロクトロン注入）。このドレイン領域を高濃度にドープするイオン注入によって、プログラムの速度が一桁増加する。記憶用トランジスタ４０２の幅が０．５から１．５μｍであるのに比較して、選択トランジスタ４０１の幅は典型的に２．０から５．０μｍであるので、選択トランジスタ４０１は、印加されたドレイン領域のパルス電圧の微小部分を使う。
メモリセル４００の消去は、メモリトランジスタ４０２のソース領域４０８に正の高電圧Ｖｐｐを印加し、その一方で、コントロールゲート４０４を接地電圧Ｖｓｓに保持することによって達成される。薄膜酸化層（ゲート酸化膜）４０５（図９）に高電界が生成され、それによりフローティングゲート４０３に集まった電子が電位エネルギ障壁を克服し薄膜酸化層４０５を抜けて（例えば、ファウラー・ノルドハイムトンネルによって）メモリトランジスタ４０２のソース領域４０８へと移動する。消去中は、ゲート電極４０１Ａは接地され、ドレイン領域４０６は浮遊状態に保たれている。
メモリトランジスタ４０２のソース領域４０８は、また基板の高濃度拡散層５１２により形成される（図１２Ｅにおいて詳細説明を行う）。この基板の高濃度拡散層は、ジャンクションの絶縁破壊を増加させ、これによって消去中にフローティングゲートからの伝導電子の移動を著しく加速する。このようにして、消去動作中にメモリトランジスタ４０２はそのしきい値電圧が負となる程度まで消去がすすむ。このため、メモリトランジスタ４０２はコントロールゲート４０４によってターンオフできない。しかしながら選択トランジスタ４０１は、この過剰消去がセルの差動に影響を与えることを防止する。具体的に言えば、選択トランジスタの４０１のしきい値電圧は約０．７ボルトに維持される。
図１０は、メモリセル４００Ａ−４００Ｄを含むメモリアレイ６００の概略図を示す。それぞれのメモリセルはメモリセル４００（図８）と同一である。選択トランジスタ４０１のドレイン領域４０６（セル４００Ａと４００Ｂのドレイン領域）は金属のドレインビットライン６３１に結合されており、メモリトランジスタ４０２のソース領域（セル４００Ａと４００Ｂのソース領域）は金属ソースビットライン６３０に結合されている。セル４００Ａと４００Ｄの選択トランジスタ４０１のゲート電極４０１Ａはワードライン５２０に結合されており、セル４００Ａと４００Ｄのコントロールゲート４０４はコントロールライン５２１に結合されている。
図９においてセル４００，例えばセル４００Ａ、の読出しを行うには、ワードライン５２０を介してゲート電極４０１Ａ，コントロールライン５２１を介してコントロールゲート４０４にそれぞれ標準電圧Ｖｃｃ（一般的には５ボルト）を印加し、それと同時にドレイン領域のビットライン６３１につながれた従来のセンスアンプ（図示せず）によってセル４００Ａを流れる読み出し電流を検知することによって達成することができる。もしセル４００Ａが消去された場合（すなわち、フローティングゲート４０３の電荷がゼロあるいは総体的に正となっている状態）、トランジスタ４０１と４０２は両方ともターンオフされ、センスアンプによって検知することのできる電流が流れる。もし、セル４００Ａがプログラムされる場合（すなわち、フローティングゲート４０２が総体的に負の電荷をもっている場合）は、メモリトランジスタ４０２のしきい値電圧が供給電圧Ｖｃｃをうわまわるまで上昇し、それによってセル４００Ａ中に電流が流れるのを防ぐ。
この構成によって、ドレイン領域のビットラインの電圧を受けるセンスアンプはソース領域のビットライン６３０へのフィードバック電圧を発生する。それによって、読み取り差動中のソース領域のビットライン６３０上の電圧を増加させる。このようにして、ドレイン領域のビットライン６３１の電圧降下が減速される。そのため、本実施例によれば従来のメモリセルアレイに比較して、次の論理状態サイクル中に検知が行えるようビットラインがもとの状態に復帰する時間が著しく減少する。
メモリトランジスタ４０２をスケーリングする上で主な制限となるのは、パンチスルーに対する要求である。ドレイン領域４０７とフローティングゲート４０３の容量接合により、メモリトランジスタ４０２は典型的にドレイン領域４０７との結合によってターンオフする。この容量接合はチャンネル長５１１（図９）のスケーラビリティを制限し、それによって５Ｖプログラミング性能に要するプログラミングスピードが向上しないよう制限してしまう。具体的には、ドレイン領域４０７からフローティングゲート４０３への容量接合は、メモリトランジスタ４０２のパンチスルーに対する許容度を悪化させ、そのためメモリトランジスタ４０２のドレイン領域電圧を扱う能力を制限してしまう。フリンジング容量、すなわち平行面容量以外の容量、の強い効果によって容量接合の効果はメモリトランジスタ４０２のゲートライン幅には比例しない。したがって、このドレイン接合の効果は構造が小さくなるほど支配的になり、アクセスゲートのない従来のＥＥＰＲＯＭやフラッシュメモリにおいては、重大なスケーリング上の制約となる。ところで、プログラミングの速度は、有効チャンネル長の逆数に対して指数的に増大する。
本実施例はこのスケーリングの問題を、セル４００中に選択トランジスタ４０１（図９）を挿入することによって解決している。本実施例によれば、プログラムモードにおけるメモリトランジスタ４０２のパンチスルーを除去するので、チャンネル長５１１をスケールすることができる。このスケーラビリティによって、チャンネル長５１１を短くすることができ、これにより、従来に比較して、メモリセルのプログラミング速度を著しく向上することができる。更に、ドレイン領域４０７にドープを施すことにより、セル４００は５ボルトでのプログラム性能を充分に達成することができる。
図１１は、アイソレーション領域７０２に囲まれた活性拡散領域７０１を有したメモリセル４００の構成の一実施例を示している。アイソレーション領域７０２は典型的に近接するメモリセル間の導電を阻止するための厚いアイソレーション酸化層からなる。フローティングゲート４０３はコントロールゲート４０４と自己整合する（図１２Ｅにおいて詳細に説明する）。ゲート電極４０１Ａはコントロールゲート４０４を形成するために使用したものと同じ導電層から形成されている。ゲート電極４０１Ａ，４０３並びに４０４が確定されてから、その接合領域に適当なドーパントをイオン注入し従来のＮ型接合とともに、本実施例によるイオン注入されたソース領域、ドレイン接合を形成する（図１２Ｅ、図１２Ｆにおいて詳細に説明する）。最後に、従来の酸化処理の後、コンタクトホール７０６がエッチングにより形成され、金属ソースライン６３０と金属ドレインライン６３１を堆積し、エッチングする。
図１２Ａから図１２Ｇは、本実施例のメモリセルを提供するステップを示している。従来のステップ並びに方法に関しては当業者にとって公知であり、それらの説明は省略する。図１２Ａに示すように、基板８００中にフィールドアイソレーション領域８０２を形成する。続いて、基板８００の露出部上に、８〜１３ｎｍの厚さの範囲でトンネル酸化層８０１を成長させる。図１２Ｂは、ポリシリコン層８０３が堆積、パターン化されて、メモリトランジスタのフローティングゲートを形成した様子を示す。ポリシリコン層８０３は典型的に８０〜１７０ｎｍの厚みに堆積され、Ｎ型ドーパント、例えば、オキシ酸化リン（ＰＯＣＬ3）、をドーピングする。
その他の方法として、他のリン或いはヒ素イオンの注入を２０〜４０ｋｅＶのエネルギで、５Ｅ１４／ｃｍ2〜５Ｅ１５／ｃｍ2の照射量にて行う。ついで、酸化層−窒化層−酸化層（ＯＮＯ層）が上記の構造上に設けられる。具体的には、酸化層を、上記構造上に１０〜２０ｎｍの厚さに熱酸化法によって成長させる。次に、酸化層上に１０〜２０ｎｍの厚さで窒化シリコン層を堆積する。最後の酸化層を、この窒化シリコン層上に３〜５ｎｍの厚さに湿式酸化法により成長させる。フォトレジスト層（図示せず）は、形成されたＯＮＯ層８０４がメモリトランジスタ領域を除いて除去されるよう、すなわち、図１２Ｂに示された層８０３上だけにＯＮＯ層が形成されるようにするために使用される。この除去処理は、基板へのエッチングによる損傷を減らすため、典型的に、ウエットエッチング、等方性エッチング、ウエットエッチングと言った一連のステップによって行う。
これに続いて、基板の露出部分に選択トランジスタのゲート酸化膜を５〜２５ｎｍの厚みに成長させる。
図１２Ｄに示すように、メモリトランジスタのコントロールゲート８０５とゲート８０５Ａはポリシリコン或いは、ポリサイドを２５０〜４００ｎｍの厚さに堆積したものである。ポリサイドは、ポリシリコン（１００〜２００ｎｍ）に、ケイ化タングステン（ＷＳｉ2）、ケイ化モリブデン（ＭｏＳｉ2）、ケイ化チタニウム（ＴｉＳｉ）或いは、ケイ化コバルト（ＭｏＳｉ2）（１００〜２００ｎｍ）のケイ化物のうちの一つを組み合わせたものである。ゲート電極８０５と８０５Ａは次にＮ型ドーパント、例えば、オキシ酸化リン（ＰＯＣｌ8）でドープするか、或いは、他のリンまたはヒ素イオン注入を行い、２０〜４０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量でドープする。
次に、ゲート電極８０５と８０５Ａは図１２Ｅに示すようにパターン化される。従来の異方性エッチング法とフォトレジストを使用し、層８０３と８０４がエッチングされる。他の実施例によれば、ゲート電極８０５と８０５Ａの上部に厚さ２００〜３００ｎｍに酸化層を形成し、次に、従来の異方性エッチングを行う。酸化膜をエッチングマスクとして使うことで、臨界寸法（ＣＤ）の損失を減らし、電極の縁部の形状のコントロールをしやすくする。どちらの方法においても、形成されるべきメモリトランジスタのコントロールゲート８０５とフローティングゲートは図１２に示すように自己整合される。本実施例により自己整合によれば従来のメモリセルに見られるプロセスによるばらつきを解消することができる。
次に、第１のフォトレジスト層８０６をパターン化し、形成されるべきソース領域を選択的に露出する。このレジスト層８０６は、図１２Ｅに示すように、分離されたレジスト層８０６ａおよび８０６ｂを用いることにより、前述したように、次工程のイオン注入工程で起きるチャージアップに起因するトンネル酸化膜の絶縁破壊や電荷量Ｑｂｄ値の低下などを防止することができる。
ソース領域を形成するには、第１のＮ型イオン注入８０８、例えば、５０〜１００ＫｅＶのエネルギで、２Ｅ１４／ｃｍ2〜８Ｅ１４／ｃｍ2の照射量にてリンイオン注入を行い、そして第２のＮ型イオン注入８０７、例えば４０〜６０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。両イオン注入とも、従来どうりの時間と方法によって実施される。
この２回のイオン注入により、レジスト層８０６の開口部３０を介して基板に不純物（リン，ヒ素）がドープされ、不純物拡散層２３ａ，２３ｂが形成される。
第２のフォトレジスト層８０９がパターン化されメモリトランジスタのドレイン領域（ならびに、選択トランジスタのソース領域も）が選択的に露出される。ドレイン領域を形成するには、第１のＰ型イオン注入８１１、例えば２０〜４０ＫｅＶのエネルギ、１Ｅ１３／ｃｍ2〜３Ｅ１３／ｃｍ2の照射量にてボロンイオン注入を行い、第２のＮ型イオン注入８１０、例えば４０〜６０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。
最後に、第３のフォトレジスト層８１２がパターン化され、選択トランジスタのドレイン領域が選択的に露出される。ドレイン領域８１３を形成するには、スタンダードのＮ型イオン注入、例えば、４０〜６０ＫｅＶのエネルギで、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。
選択トランジスタ４０１（図８）とメモリトランジスタ４０２を両方とも含む本実施例によれば、多くの利益が得られる。第１に、メモリトランジスタ４０２を消去することでメモリセル４００に負のしきい値電圧が残り、これによって、漏電を生じ、最終的には、回路を作動不能にしてしまう。選択トランジスタ４０１があるため、メモリトランジスタ４０２の消去しきい値電圧が負になったとしてもメモリセル４００は電流を通さない。同業者にとって公知ではあるが、消去しきい値電圧はデイバイスの寿命期間中に、またデイバイス中のメモリセルの数により変化し、制御することが難しい。そのため、消去しきい値電圧の制御は高密度フラッシュメモリデイバイスにとっては大きな問題となる。本実施例による選択トランジスタ４０１によって、この問題は完全に除去される。
第２に、それぞれのメモリセルに選択トランジスタが含まれているので、それぞれのビットラインが別々のソース金属接続を有する。センスアンプは、検知中にドレインビットラインの電圧低下を制御するソースバイアス電圧を提供することで、この接続構造を有効に利用することができる。このセンスアンプのフィードバックは多数のメモリセルが導通状態にあるときにアクティブとなって、このためドレインビットラインは電源電圧Ｖｓｓ（接地）に強く引かれる。低いビットラインドレイン電圧から、新たな検知サイクルのときにもとのビットライン電圧に戻るまでの時間は、検知した後のビットラインの電圧に左右される。このソースフィードバックの技術を使うことにより、本実施例では、読み出し作動中にアクティブなメモリセルの数が大幅に変化しても、復帰時間を著しく制限することができる。
第３に、ソース領域からドレイン領域に向けてのメモリセル中に起こるパンチスルーは、プログラミング中に選択されていないメモリセルに漏電を起こす。同一のビットラインに接続されたすべてのメモリセルからの漏電が蓄積すると、選択したメモリセルをプログラムするために使えるドレイン電圧が、ビットライン選択ロジックロードラインの電圧効果によって制限され、これによって選択されたセルのプログラミング時間が増加してしまう。アクセスゲートがないＥＰＲＯＭやフラッシュメモリセルにとってパンチスルーに起引する問題は、一般に、これが最小セルゲート長を制限してしまうことである。パンチスルー電圧は一般的なＭＯＳディバイスに比べフローティングゲートディバイスの方が低い。これはセルのフローティングゲートに対して、高ドレイン電圧が容量的に結合するためである。この容量結合によって有効なフローティングゲート電圧が上昇してしまい、これによって、普通のＭＯＳトランジスタに見られる表面下パンチスルーではなくディバイスの正規の反転チャンネルのターンオンによって、トランジスタが導通し始める。容量接合はゲートチャンネル長のスケーリングに比例しないので、フローティングゲートディバイスのスケーリングに対して制限となる。
本実施例のようにメモリセルに選択トランジスタが含まれていると、パンチスール電圧がアクセスゲートにとられるので、メモリトランジスタのチャンネル長をリードディスターブの限度まで縮小できる。これは、メモリトランジスタのターゲットチャンネル長を短くできることを意味し、これによって（ｉ）論理演算中におけるより高い読み取り電流と、より高速な検知とを可能にし、また、（ｉｉ）プログラミング速度をより高速にすることを可能とする。チャンネル長を減少させることでプログラミング速度は、指数的に増大する。
第４に、本実施例によれば、コントロールゲートとアクセスゲートは互いに依存し合う関係にある。読み取りモード中、すべてのコントロールゲートは５Ｖに設定され、選択されたアクセスゲートは０Ｖから５Ｖに引き上げられる。このようにして、メモリビットの容量は、それに対するビットラインに好都合なことに結合されない。
第５に、本実施例によれば、イオン注入工程でフローティングゲート直下のトンネル酸化膜を流れる電荷量を少なくし、トンネル酸化膜の絶縁破壊や電荷量Ｑｂｄ値の低下を防止できる。その結果、フラッシュメモリの可能な書き込み／消去回数およびデータ保持特性を向上させることができる。
（実施例）
本発明の製造方法を適用して形成された、図１０に示すメモリアレイを用いたフラッシュＥＥＰＲＯＭについて、各メモリセルのデータ保持特性を求めた。実験においては、１ＭビットのフラッシュＥＥＰＲＯＭを作成し、これをサンプルとして用いた。実験は、サンプルにデータを書き込み後、２５０℃の恒温槽でサンプル温度を一定に保持しながら、放置時間に対するデータ保持率を求めた。
また、比較のために、製造工程で用いられる第１のレジスト層を図１２Ｅに示す構造とした代わりに図１３に示す構造のレジスト層を用いて比較用サンプルを形成した。図１３において、符号２２はソース形成領域を、符号２６はドレイン形成領域を、符号２５はメモリトランジスタのゲート電極を、符号２０は選択トランジスタのゲート電極２０を示している。そして、レジスト層２７は、ソース形成領域２２以外の領域に全面的に形成されている。このような第１のレジスト層２７を用いて形成された比較用サンプルについても、前記実施例のサンプルと同様にして各メモリセルのデータ保持特性を求めた。
実施例および比較例のサンプルについて求めたデータ保持特性を図１４に示す。図１４において、横軸は放置時間を示し、縦軸はデータ保持率を示す。そして、データ保持率は、放置時間が０の時のデータ保持量を１００％として求めた。図１４から明らかなように、本発明の実施例によれば、約５００時間にわたってデータ保持率をほぼ一定に保つことができることが確認された。これに対し、比較例のサンプルにおいては、放置時間が５００時間でデータ保持率が約９０％まで低下することがわかる。
（第５の実施例）
図１５Ａ〜Ｃは、第５の実施例を示す。図１５Ａ，Ｂは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図を示しており、図１５Ｃはフラッシュメモリセルを示す断面図である。
この実施の形態は、本発明をスプリットゲート型のフラッシュメモリに適用した例である。スプリットゲート型のフラッシュメモリは、図１５Ｃに示すように、単一セルの中に、ゲート絶縁膜１４、フローティングゲート１６、層間絶縁膜１８およびコントロールゲート２０ａが積層され、フローティングゲート１６とコントロールゲート２０ａとの間にトンネル酸化膜１４ａが形成されている。
このスプリットゲート型のフラッシュメモリにおいても、本発明の製造方法を適用するができる。すなわち、図１５ＡおよびＢに示すように、レジスト層２４は、ソース形成領域２２に不純物のイオン注入を行うための開口領域を有するとともに、ドレイン形成領域２６において開口部３０が形成されている。この開口部３０を設けることにより、前述した実施例と同様に、イオン注入工程においてレジスト層２４の表面に蓄積される電荷を開口部３０を構成する縁部壁面Ｂを介してゲート形成領域２６に移動させることにより、トンネル酸化膜１４ａおよびフローティングゲート１６直下のゲート酸化膜１４における絶縁破壊もしくは電荷量Ｑｂｄ値の低下等の発生を防止することができ、その結果、可能な書き込み／消去回数の向上および高いデータ保持特性などを有する。
上記実施例では、スタックト構造あるいはスプリット構造のＭＯＳ素子について例示しているが、本発明はその他の多層構造のゲート電極を有する半導体装置に対しても同様に適用できる。多層構造のゲート電極において、複数の導電膜の間に絶縁膜が形成される場合には、ゲート酸化膜若しくはトンネル酸化膜などの絶縁膜および層間絶縁膜の中で最も弱い膜に絶縁破壊が起きやすい。すなわち、多層構造のゲート電極を有する場合であっても単層構造のゲート電極と同様に上述のような問題、すなわち、不純物のイオン注入による電荷がレジスト層の開口縁部を介して絶縁膜に電位差を生じさせ、絶縁破壊もしくは電荷量Ｑｂｄ値の低下を起こしたり、絶縁膜中に電気的に中性な電子トラップが多量に生成され閾値を高くしてしまう問題等がある。
ここで、弱い膜とは、最も絶縁破壊もしくは電荷量Ｑｂｄの低下の起こりやすい膜である。絶縁破壊もしくは電荷量Ｑｂｄの低下の起こりやすい膜であるかどうかは、膜厚や膜質等の膜特性による。フローティングゲートやコントロールゲートなどのゲート電極が２層以上の多層である場合、ゲート電極間に層間絶縁膜が形成される。そして、ある構造では、イオン注入工程によってゲート酸化膜あるいは他の層間絶縁膜に絶縁破壊を生ずることがある。
したがって、単一のゲート電極を有する半導体装置の場合のみならず、多層構造のゲート電極を有する半導体装置の場合であっても、本発明は有効である。また、これらの組み合わせとして、単一のゲート電極および多層構造のゲート電極を有する半導体装置の場合であっても、本発明は有効である。
また、本発明は、特にキャパシタの大きい５〜１５ｎｍの薄膜ゲート酸化膜もしくはトンネル酸化膜を有するＭＯＳ素子に有効である。さらに、本発明は、第２の実施例以外の実施例ではソース形成領域へのイオン注入時の例を示しているが、ドレイン形成領域へのイオン注入に際しても同様に適用できる。
本発明は半導体装置およびその製造方法に係り、特に半導体装置のソース形成領域あるいはドレイン形成領域に不純物をイオン注入する際に発生するチャージアップに起因する品質劣化を防止する技術に関する。
【背景技術】
一般に、ＭＯＳ型半導体装置の製造においては、シリコン基板上にフィールド酸化膜（ＬＯＣＯＳ膜）を形成した後、ゲート絶縁膜を形成し、さらにゲート絶縁膜上にゲート電極を積層する。その後、ソース形成領域およびドレイン形成領域にひ素やリンなどの不純物をイオン注入する工程が行われている。
また、フローティングゲート型の不揮発性半導体記憶装置が知られている。例えば、スタックト構造のＭＯＳ素子を用いた不揮発性メモリの製造においては、シリコン基板上にフィールド酸化膜（ＬＯＣＯＳ膜）を形成した後、活性面にトンネル酸化膜およびフローティングゲートを積層し、さらにフローティングゲート上に絶縁膜を介してコントロールゲートを形成し、その後、ソースおよびドレイン形成領域にひ素などの不純物をイオン注入する工程が行われている。
上述のＭＯＳ型半導体装置、あるいはフローティングゲート型の不揮発性半導体記憶装置などの多層構造のゲート電極を有する半導体装置のいずれの場合にも、半導体基板にイオン注入する際には、ウェハ全体を覆うレジスト層を作成し、ソースあるいはドレイン形成領域に対応する注入領域部分のみを開口させておき、それ以外の部分をマスキングさせた状態で、前記開口を通じてイオン注入を行っている。
しかし、従来の製造方法では、ソースあるいはドレイン形成領域にイオン注入する際に、チャージアップによりゲート絶縁膜が劣化する問題があった。すなわち、イオン注入により電荷がレジスト層の開口縁部を介してゲート絶縁膜に流れることにより絶縁破壊を生じたり、絶縁膜中に電気的に中性な電気トラップが多量に生成されて閾値を高くしてしまう問題等が生じる。この問題は、ゲート絶縁膜が薄い場合に特に顕著となる。そして、これらの問題はイオン注入後の高温アニール処理によって回復される可能性が指摘されているものの、プロセス温度を高くすることはＬＳＩの高性能化のための障害となってしまう。
また、スタックト構造のＥＰＲＯＭ、ＥＥＰＲＯＭ等に代表されるフラッシュメモリにおいては、イオン注入時のチャージアップによりデータ保持特性の不良（たとえば単ビットチャージロス）が発生する可能性があり、品質の信頼性が問題となっていた。すなわち、不揮発性メモリにおいては、トンネル酸化膜の寿命、つまりトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄは、トンネル酸化膜の形成後の製造工程においてトンネル酸化膜を通過する電荷量Ｑｐ（Ｐｒｏｃｅｓｓ−Ｉｎｄｕｃｅｄ Ｃｈａｒｇｅ）に相当する分だけ、酸化膜の形成方法などで決定されるイントリンシックな電荷量Ｑｉより低下していまう。その結果、前記通過電荷量Ｑｂｄの大きさが関係する不揮発性メモリの可能な書き込み／消去回数には限界があり、またデータ保持特性の劣化（単ビットチャージロス）が発生する可能性がある。
このようなイオン注入時のチャージアップに起因する品質劣化の問題に対して、ソース側のフローティングゲート側壁部分に絶縁層を形成した後にイオン注入することも提案されている（日本国特開平７−２０２０４６号公報参照）。しかし、この技術では、側壁絶縁層の形成工程を別途に行わなければならず、工程処理的に煩雑さが増大してしまう。
【発明の開示】
本発明の目的は、工程数の増大を招くことなく簡易な処理によって、イオン注入時におけるチャージアップによるゲート絶縁膜の品質劣化を生じさせることのない、データ保持特性に優れた半導体装置およびその製造方法を提供することにある。
本発明に係るＭＯＳ素子を含む半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程、このゲート絶縁膜上にゲート電極を形成する工程、およびソース形成領域およびドレイン形成領域に不純物をイオン注入する工程を含み、かつ前記ソース形成領域および前記ドレイン形成領域への不純物のイオン注入が異なるイオン注入工程を経て行われ、
前記ソース形成領域へのイオン注入工程および前記ドレイン形成領域へのイオン注入工程の少なくとも一方において、不純物の導入を阻止するために用いられるレジスト層に、前記ゲート電極と離れた位置に前記ゲート絶縁膜に到達する壁面が形成される。
また、本発明に係るＭＯＳ素子を含む半導体装置の製造方法は、以下の工程（ａ）ないし（ｈ）を含む。
（ａ）半導体基板上にゲート絶縁膜を形成する工程、
（ｂ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｃ）ソース形成領域あるいはドレイン形成領域を含む第１のイオン注入領域以外の領域をマスキングするための第１のレジスト層を形成する工程であって、前記第１のレジスト層には前記ゲート絶縁膜に到達する壁面が形成される工程、
（ｄ）前記第１のイオン注入領域に不純物をイオン注入することによって、ソース領域あるいはドレイン領域を形成する工程、
（ｅ）前記第１のレジスト層を除去する工程、
（ｆ）ドレイン形成領域あるいはソース形成領域を含む第２のイオン注入領域以外の領域をマスキングするための第２のレジスト層を形成する工程、
（ｇ）前記第２のイオン注入領域に不純物をイオン注入することによって、ドレイン領域あるいはソース領域を形成する工程、および
（ｈ）前記第２のレジスト層を除去する工程。
これらの製造方法によれば、マスキングのためのレジスト層の一部にゲート絶縁膜に到達する壁面を形成することにより、イオン注入工程時に誘起される電荷に起因するゲート絶縁膜の劣化を防止することができる。前記壁面は、たとえばレジスト層に形成された開口部によって構成することができる。すなわち、レジスト層にたとえば開口部を設けることにより、第１に、レジスト層の表面に蓄積された電荷が前記開口部を構成する壁面を経由して基板側に流れることにより、ゲート電極直近のゲート絶縁膜に電荷が蓄積されることを抑制することができ、第２に、レジスト層の面積を前記開口部を設けない場合に比較して小さくすることができ、誘電体として機能するレジスト層の表面に蓄積する電荷の量を低減させることができる。その結果、絶縁破壊や絶縁膜中に電気的に中性な電子トラップが多量に生成されて閾値を高くしてしまうこと、ならびにトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄの値を低下させること、などの、チャージアップに起因するゲート絶縁膜の劣化を防止することができる。
前記レジスト層は、各セル単位毎あるいは複数セルからなるブロック単位毎に不連続の状態で形成することができる。そして、前記レジスト層の開口部をスリット状に連続的に形成した場合には、結果的に複数に分割されたレジスト層を構成する。また、前記レジスト層の開口部は部分的に形成されていてもよい。要するに、イオン注入によるチャージアップによってゲート電極直近のゲート絶縁膜に悪影響を及ぼさないために、ゲート電極から離れた位置においてレジスト層に形成された開口部の壁面を介して電荷を移動させることができればよい。この機能を達成できれば、開口部の位置や形状は特に限定されない。また、開口部は、レジスト層の内側に形成されたものに限らず、レジスト層の外側を除去したような態様をも含む。
本発明は、前記ゲート絶縁膜の膜厚が小さいときに特に有効であって、たとえばゲート絶縁膜（ゲート酸化膜，トンネル酸化膜）が５〜１５ｎｍの膜厚を有するＭＯＳ素子に好適である。
本発明は、前記ゲート電極が単一の導電層を有する一般的なＭＯＳ素子はもちろんのこと、フローティングゲートおよびコントロールゲートを有する多層構造のゲート電極を有するＭＯＳ素子、あるいは単一の導電層からなるゲート電極を有するＭＯＳ素子と、フローティングゲートおよびコントロールゲートを含む多層構造のゲート電極を有するＭＯＳ素子とを含む半導体装置など、各種のＭＯＳ素子を含む半導体装置の製造方法に適用できる。
本発明のＭＯＳ素子を含む半導体装置は、請求項１ないし１２のいずれかに記載の製造方法によって製造される。具体的には、これらの半導体装置は、半導体基板、前記半導体基板に形成された不純物拡散層からなるソース領域およびドレイン領域、前記半導体基板の表面に形成されたゲート絶縁膜、および前記ゲート絶縁膜の表面に形成されたゲート電極を含み、
前記ソース領域および前記ドレイン領域は異なるイオン注入工程によって形成された不純物拡散層からなり、前記ソース領域および前記ドレイン領域の少なくとも一方は、該ソース領域あるいはドレイン領域のほぼ全体を占める第１の不純物拡散層と、前記ゲート電極と離れた位置に部分的に存在する第２の不純物拡散層とを有する。
前記第２の不純物拡散層は、本発明の製造方法において、たとえば開口部を有するレジスト層をマスクとして用いたイオン注入工程で、前記開口部から半導体基板に不純物が導入されることによって形成されたものである。
本発明の半導体装置は、膜厚の薄いゲート絶縁膜を有するＭＯＳ素子を含む半導体装置に好適に適用でき、代表的な用途として、消去プログラム可能な読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去プログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュＥＥＰＲＯＭ、これらの不揮発性メモリを有するエンベデット（Ｅｍｂｅｄｄｅｄ）メモリ、ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などをあげることができる。
【図面の簡単な説明】
図１Ａ，Ｂは、第１の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図である。
図２Ａ〜Ｅは、第１の実施例に係る製造方法の主要工程を示す図である。
図３Ａ，Ｂは、第２の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図である。
図４Ａ〜Ｅは、第２の実施の例に係る製造方法の主要工程を示す図である。
図５Ａ，Ｂは、比較例としての製造方法における、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図と断面図である。
図６Ａ〜Ｃは、レジスト層の態様を示す平面図である。
図７Ａ，Ｂは、第３の実施例において、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図であり、図７Ｃは第３の実施例に係るフラッシュメモリセルの断面図である。
図８は、第４の実施例に係るフラッシュメモリセルの等価回路を示す図である。
図９は、図８に示すフラッシュメモリセルの断面図である。
図１０は、図８および図９に示したフラッシュメモリセルを用いたアレイの概略図である。
図１１は、図８および図９に示すフラッシュメモリセルのレイアウト図である。
図１２Ａ〜Ｇは、図８および図９に示すフラッシュメモリセルの製造工程を示す図である。
図１３は、比較用のフラッシュメモリセルの製造工程におけるレジスト層を示す平面図である。
図１４は、図８および図９に示すフラッシュメモリセルの実施例および比較例について行った各メモリセルのデータ保持特性を示すグラフである。
図１５Ａ，Ｂは、第５の実施例において、ソース領域にイオン注入するときのレジスト層の構成を示す平面図および断面図であり、図１５Ｃは第５の実施例に係るフラッシュメモリセルの断面図である。
【発明を実施するための最良の形態】
（第１の実施例）
まず、本発明を単一のゲート電極からなるＭＯＳ型の半導体装置に適用した実施例につき説明する。図１ＡおよびＢは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図、および図１ＡにおけるＸ−Ｘ′線の断面図を示しており、図２Ａ〜Ｅは本実施例に係る製造方法の主要工程を示す図である。図１Ａ，Ｂは、図２Ｂの工程に相当する。
図２Ａ〜Ｅに基づいて、製造方法を工程順に説明する。
まず、予めＰ型シリコン基板１０上の所定領域にフィールド酸化膜１２を形成し、次いでシリコン基板１０の活性表面に５〜１５ｎｍ程度のゲート酸化膜１４を形成する。そして、ゲート酸化膜１４上に多結晶シリコン層を形成し、さらにこの多結晶シリコン層上に所定のパターン形状とされたレジスト層を重ね、これをマスクとしてエッチングを施した後、レジスト層を除去することによりゲート電極２０を形成する（図２Ａ）。
このようにして、Ｐ型シリコン基板１０上にセル単位毎にゲート電極２０が形成され、この後に、ソース形成領域２２に対するひ素（Ａｓ）やリン（Ｐ）のイオン注入がなされる。このソース形成領域２２に対するイオン注入の工程に先立って、少なくともソース形成領域２２に対応する部分に開口領域を有する第１のレジスト層２４が作成される（図２Ｂ）。
本実施例では、ソース形成領域２２へのイオン注入に際して形成される第１のレジスト層２４は、各セル毎に孤立したパターンとなるように形成されている。具体的には、図１Ａ，Ｂに示すように、レジスト層２４は、イオン注入すべきソース形成領域２２が全体的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接するセルとの間に、ゲート絶縁膜１４に到達する壁面から構成される開口部３０が形成されている。つまり、このレジスト層２４は、ドレイン形成領域２６において、前記ゲート酸化膜１４に到達する開口部３０により、各セル毎にレジスト層２４ａおよびレジスト層２４ｂに分割された状態で形成される。
このレジスト層２４をマスクとして、不純物、例えばＮ型不純物としてひ素あるいはリンなどをイオン注入することにより、ソース領域２２ａが形成される（図２Ｃ）。そして、この工程では、同時に前記開口部３０を介して不純物がシリコン基板１０内に注入されるため、ソース領域２２ａと共にドレイン形成領域２６の一部に不純物拡散層２３（第２の不純物拡散層）が形成される。そして、イオン注入工程の後に前記レジスト層２４が除去される。
ついで、ドレイン形成領域２６に開口領域を有する第２のレジスト層３２が形成される（図２Ｄ）。第２のレジスト層３２を形成した後に、不純物例えばひ素またはリンなどのＮ型不純物をイオン注入することにより、ドレイン領域２６ａを形成することができる。このドレイン領域２６ａにおいては、図２Ｅで示すように、前記レジスト層２４の開口部３０を介してドープされた不純物拡散層２３が重なった状態で形成される。その結果、ドレイン領域の拡散抵抗が低減される。そして、この不純物拡散層２３は、前記ゲート電極２０と十分に離れた位置に形成されることにより、トランジスタ特性に悪影響を与えることがない。
その後、前記第２のレジスト層３２を除去することにより、本実施例に係る半導体装置１００を形成することができる（図２Ｅ）。
この実施例によれば、ソース形成領域２２にイオン注入を行う際、セル単位毎に孤立型レジスト層２４（２４ａ，２４ｂ）を形成している。従って、レジスト層をウェハ全面に連続して形成した場合に比べ、レジスト層の面積がかなり小さくなる。このため、レジスト層２４上に誘起される電荷の蓄積が相対的に少なくなり、ゲート電極２０直下のゲート酸化膜１４に流れる電荷量を少なくすることができる。また、レジスト層２４ａ、２４ｂは、それぞれゲート電極２０に接する縁部壁面Ａと、開口部３０を構成する縁部壁面Ｂとを有するため、電荷が集中しやすい部位が分散することになる。その結果、ゲート酸化膜１４における絶縁破壊やトンネル酸化膜が破壊に至る通過電荷量Ｑｂｄ（以下、「電荷量Ｑｂｄ」という）の低下等の品質劣化が抑制される。また、図２Ｄの工程では、不純物拡散層２３上にもレジスト層３２を形成し、不純物拡散層２３に過剰の不純物が導入されることをさけてもよい。
（レジスト層の形態例）
図６Ａ〜Ｃには、ソース形成領域２２へのイオン注入に際して形成される第１のレジスト層の平面パターンの例を示している。すなわち、同図Ａのレジスト層２４Ａはゲート電極２０の長手方向（Ｙ）に連続するパターン構造である。これに対し、同図Ｂに示す第１のレジスト層２４Ｂは、ゲート電極２０の長手方向（Ｙ）においてゲート酸化膜１４の幅とほぼ同程度あるいはそれよりやや大きい長さに設定されている。
図６ＡおよびＢに示すレジスト層構造は、共に開口部３０を構成する縁部壁面Ｂでのキャパシタが小さく、イオン注入時の電荷集中の分散効果によりセル部分のゲート酸化膜あるいはトンネル酸化膜の劣化を抑制することができる。同図ＡおよびＢを比較した場合、同図Ｂのレジスト層２４Ｂは、同図Ａのレジスト層２４Ａに比べて相対的に面積が小さくなり、誘起される電荷の蓄積量が少なくなることにより、ゲート酸化膜あるいはトンネル酸化膜の劣化を抑制する効果がより高くなる。したがって、単一セル毎に孤立型レジスト層を形成することが望ましい。また、複数セルを１ブロックとしてブロック単位のレジスト層を形成することもできる。
さらに、図６Ｃに示すように、第１のレジスト層２４Ｃに形成される開口部３０は、平面形状が円形や矩形などの任意の形状を有する、ドレイン領域の長手方向に対し不連続な開口部であってもよい。
レジスト層のパターンはデバイスの種類や設計事項によって各種の態様をとりうる。
（第２の実施例）
次に、本発明をスタックト構造のＭＯＳ素子を有するフラッシュメモリの製造に適した実施例につき、図面を参照して詳細に説明する。図３ＡおよびＢは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および図３ＡのＸ−Ｘ′線の断面図を示しており、図４Ａ〜Ｅは製造方法の主要工程を示す図である。
スタックト構造のフラッシュメモリを製造するには、図４Ａに示すように、まず、予めＰ型シリコン基板１０に対してフィールド酸化膜１２を形成し、次いでシリコン基板１０の活性表面に５０〜１２０ｎｍ程度のトンネル酸化膜１４ａを形成する。このトンネル酸化膜１４ａおよび前記フィールド酸化膜１２上にフローティングゲート１６を形成するための第１の多結晶シリコン層を積層し、更にこの多結晶シリコン層の表面に単層の酸化膜、または酸化膜，窒化膜および酸化膜からなる３層構造の層間絶縁膜（ＯＮＯ膜）１８を化学気相成長法（ＣＶＤ法）あるいは熱酸化法等により形成する。前記酸化膜としては、シリコン酸化膜（ＳｉＯ2）、ＳｉＯＦなどが、窒化膜としては、シリコン窒化膜、シリコンオキシ窒化膜などがある。
次いで、層間絶縁膜１８の表面にコントロールゲート２０ａを形成するための第２の多結晶シリコン層を積層する。そして、所定のパターン形状とされたレジスト層を重ね、これをマスクとしてエッチングを施した後、レジスト層を除去することにより、スタックト構造のゲート電極２５を形成する（図４Ａ）。
このようにして、Ｐ型シリコン基板１０上にセル単位毎に、フローティングゲート１６、層間絶縁膜１８、およびコントロールゲート２０ａからなるゲート電極２５が形成される。この後に、ソース形成領域２２に、ひ素（Ａｓ）やリン（Ｐ）などの不純物のイオン注入が行われる。このソース形成領域２２に対するイオン注入工程に先立って、少なくともソース形成領域２２に対応する部分に開口領域を有する第１のレジスト層２４が作成される。本実施例では、図３Ａ，Ｂに示すように、このレジスト層２４はセル単位毎に孤立して形成されている。
このようにレジスト層を分割して形成する理由をより明らかにするために、比較例として図５Ａ，Ｂに示すイオン注入法を説明する。この比較例では、レジスト層１をウェハの全面に形成し、その後パターニングによってソース形成領域のみを開口させた構成とされ、その他の部位はイオン遮蔽膜として機能させている。この構造では、トンネル酸化膜１４ａおよび層間絶縁膜１８により直列結合の容量を持っていることから、イオン照射の際に、大面積のレジスト層１の表面に蓄積された電荷が、レジスト層１の開口部の縁部壁面Ａを通じてフローティングゲート１６およびコントロールゲート２０ａ上に蓄積されやすい状態にある。そして、この電荷がフローティングゲート１６直下のトンネル酸化膜１４ａを流れ、トンネル酸化膜１４ａの電荷量Ｑｂｄ値の低下もしくは絶縁破壊を引き起こす要因となる。その結果、フラッシュメモリの可能な書き込み／消去回数が減少し、またデータ保持特性が劣化し、たとえば単ビットチャージロスなどの不良を生じてしまう。
そこで、本実施例では、ソース形成領域２２へのイオン注入に際して形成されるレジスト層２４を各セル毎に孤立したパターンとなるように形成している。具体的には、図３Ａ，Ｂに示すように、レジスト層２４は、イオン注入すべきソース形成領域２２が全面的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接するセルとの間に、トンネル酸化膜１４ａに達する壁面から構成されるスリット状の開口部３０が形成されている。つまり、このレジスト層２４は、ドレイン形成領域２６において、前記トンネル酸化膜１４ａに到達する開口部３０により、各セル毎にレジスト層２４ａおよびレジスト層２４ｂが分離した状態で形成される。
前記レジスト層２４（２４ａ，２４ｂ）は、平面形状が矩形に形成され、イオン注入すべきソース形成領域２２に対応する開口領域の縁部壁面Ａと、トンネル酸化膜１４ａに接する開口部３０の縁部壁面Ｂが平行をなし、他の一部の縁部はフィールド酸化膜１２に接する形状となっている。
ついで、シリコン基板１０に対して、図４Ｂに示すように、ソース領域の形成のためにひ素（Ａｓ）あるいはリン（Ｐ）のイオン注入が行われる。注入条件は、たとえば、加速エネルギー３５〜１００ｋｅＶでドーズ量１×１０14〜５×１０15／ｃｍ2である。
そして、シリコン基板１０上からレジスト層２４を除去した後、熱処理を行うことにより、図４Ｃに示すように、Ｎ型拡散層のソース領域２２ａが形成される。このイオン注入に際して、前記開口部３０を介して不純物がシリコン基板１０に導入されるので、ドレイン形成領域２６にもＮ+型不純物拡散層２３（第２の不純物拡散層）が部分的に形成される。
ついで、ドレイン形成領域２６に開口領域を有する第２のレジスト層３２を積層する。このレジスト層３２は、前記第１の実施例と異なり、その外周がフィールド酸化膜１２上まで延設されず（図４Ｄ）、外側の側壁（縁部壁面Ｂ）がソース領域２２ａのトンネル酸化膜１４ａに到達する状態で形成されている。このような第２のレジスト層３２を構成する縁部壁面Ｂは、図４Ｂで示した第１のレジスト層２４の開口部３０の縁部壁面Ｂと同様な機能を達成でき、従ってトンネル酸化膜１４ａ上に形成された第２のレジスト層３２の開口部４０とみなすことができる。
そして、シリコン基板１０に対して、ドレイン領域２６ａの形成のためにひ素（Ａｓ）あるいはリン（Ｐ）のイオン注入が行われる。注入条件は、たとえば、加速エネルギー３５〜５０ｋｅＶでドーズ量１×１０15〜１×１０16／ｃｍ2である（図４Ｄ）。
ついで、ドレイン形成領域２６へのイオン注入後、シリコン基板１０上から第２のレジスト層３２を除去した後、熱処理を行うことにより、図４Ｅに示すように、Ｎ+型拡散層のドレイン領域２６ａが形成される。このドレイン領域２６ａにおいては、前記第１のレジスト層２４の開口部３０を介してドープされた不純物拡散層２３が重なった状態で形成される。また、ソース領域２２ａには、同様に第２のレジスト層３２の開口部４０を介してドープされた不純物拡散層２２ｂが形成される。その結果、ドレイン領域およびソース領域の拡散抵抗が低減される。そして、この不純物拡散層２３，２２ｂは、ゲート電極２５と十分に離れた位置に形成されることにより、トランジスタ特性に悪影響を与えることがない。以後の処理は従来と同様な工程を採用することができる。
図４Ｄの工程においては、レジスト層３２をＮ+型不純物拡散層２３上にも設置し、Ｎ-型拡散層２３に過剰なイオンが注入されるのを防ぐようにしてもよい。
以上の工程により、図４Ｅに示すスタックト構造のＭＯＳ素子を含むフラッシュメモリなどの半導体装置２００を得ることができる。
この実施例によれば、ソース形成領域２２にイオン注入を行う際、セル単位毎に第１のレジスト層２４を形成しており、したがってレジスト層がウェハ全面に連続しておらず、レジスト層の面積を小さく設定できる。このため、レジスト層２４上に誘起される電荷の蓄積が相対的に少なくなり、フローティングゲート１６直下のトンネル酸化膜１４ａを流れる電荷量を少なくすることができる。これによりトンネル酸化膜１４ａの絶縁破壊や電荷量Ｑｂｄの低下等の品質劣化が抑制される。また、第１のレジスト層２４ａ、２４ｂは、コントロールゲート２０ａに接する縁部壁面Ａと、開口部３０を構成する縁部壁面Ｂとを有するため、電荷が集中しやすい部位が分散することになる。
より詳細には、第１のレジスト層２４ａ，２４ｂの一方の縁部壁面Ａでは、スタックト構造のゲート電極２５によって直列接続型の容量となっているのに対し、他方の縁部壁面Ｂでは単一型の容量となるため、縁部壁面Ｂでの絶縁耐力は前記縁部壁面Ａのそれより小さい。したがって、第１のレジスト層２４ａ、２４ｂ上に生じた電荷は縁部壁面Ａより開口部３０を構成する縁部壁面Ｂに沿って流れやすく、フローティングゲート１６直下のトンネル酸化膜１４ａを通過する電荷量を相対的に小さくできる。そのため、ソース形成領域２２へのイオン注入に際して電荷量Ｑｂｄの低下を防止することができ、トンネル酸化膜１４ａの劣化を抑制できる。その結果、可能な書き込み／消去回数の向上およびデータ保持特性を良好にすることができ、フラッシュメモリの信頼性を改善できる。
以上のことは、図４Ｄに示す、ドレイン形成領域２６へのイオン注入に用いられる第２のレジスト層３２についても同様である。本実施例では、第１および第２のレジスト層について本発明の方法を適用している点で、前記第１の実施例と異なる。このように、ソース形成領域およびドレイン形成領域へのイオン注入工程で本発明の方法を適用すれば、いずれか一方の注入工程に本発明を適用した場合より確実にイオン注入に伴うチャージアップの悪影響を抑制できる。
また、本実施例で、第１の実施例と同様に、第１のレジスト層のみに開口部３０を設け、第２のレジスト層に開口部を設けない構成としてもよい。すなわち、ソース領域あるいはドレイン領域の少なくとも一方を形成するときに、開口部３０あるいは開口部４０を設ければ電荷量Ｑｂｄの低下防止には効果がある。いずれか一方の領域を形成するときのみ開口部を設ける場合には、特に、第２の実施例のような構成で、ソース側でファウラ−ノルドハイムトンネルにより電子のやり取りをするフラッシュメモリでは、ソース領域形成時に開口部３０を設けるようにしたほうがよい。そうすれば、イオン注入時のチャージアップダメージの影響からソース領域とフローティングゲート端でのトンネル酸化膜の電荷量Ｑｂｄ低下が回避されるからである。
（第３の実施例）
次に、図７Ａ〜Ｃに第３の実施例を示す。この実施例は、本発明を単一セル内に２個のトランジスタを有する２トランジスタフラッシュメモリセルに応用した例である。図７Ａ，Ｂは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図を示しており、図７Ｃはフラッシュメモリセルを示す断面図である。
このフラッシュメモリセルは、メモリトランジスタ領域３４と選択トランジスタ領域３６とを有する。図７Ａ〜Ｃにおいて、前記第２の実施例と実質的に同一の部分には同一の符号を付して、その詳細な説明を省略する。
この実施例において、ソース形成領域２２にイオン注入する場合、図７Ａ，Ｂに示すように、スタックト構造のメモリトランジスタ領域３４では少なくともドレイン形成領域２６の一部を、選択トランジスタ領域３６ではほぼ全体を、レジスト層３８（３８ａ，３８ｂ）によりマスクして行う。つまり、メモリトランジスタ領域３４では孤立型レジスト層３８ａによって、イオン注入すべきソース形成領域２２が全面的に開口するように設定されるとともに、ドレイン形成領域２６においては隣接する選択トランジスタ領域３６との間に形成された開口部３０以外の領域がマスキングされている。そして、選択トランジスタ領域３６では、前記開口部３０以外の領域がレジスト層３８ｂによってマスキングされている。
この第３の実施例においても前述した第２の実施例と同様に、イオン注入に際して、スタックト構造のメモリトランジスタ領域３４におけるトンネル酸化膜１４ａへの電荷集中による電荷量Ｑｂｄの低下や絶縁破壊等の発生を抑制することができ、可能な書き込み／消去回数ならびにデータ保持特性などの特性を向上できる。
（第４の実施例）
次に、図７Ｃに示した２トランジスタフラッシュメモリセルと同様のタイプのメモリセルを用いた半導体装置について述べる。この半導体装置の主たる技術内容は、本願出願人らによって既に出願された特許協力条約に基づく国際出願（国際出願番号 ＰＣＴ／ＵＳ９７／１０４４８）に記載されたものである。その主要な部分を、図８〜図１２を参照して以下に記載する。そして、この半導体装置の製造プロセスにおいて、後に詳述するように、本願発明の製造方法が適用され、このことによって前述したと同様の作用効果を達成できる。
図８は、本実施例によるフラッシュメモリセル４００の概略図を示す。フラッシュメモリセル４００は、選択トランジスタ４０１とメモリトランジスタ４０２を有している。
選択トランジスタ４０１はゲート電極４０１Ａを有し、メモリトランジスタは、フローティングゲート４０３とコントロールゲート４０４を有している。この実施例において、選択トランジスタ４０１、すなわちＮ−チャンネルＭＯＳＦＥＴは約０．７ボルトのしきい値電圧を有している。
メモリセル４００をプログラムにするには、正のプログラム用高電圧Ｖｐｐ、例えば１２ボルト、を選択トランジスタ４０１のゲート電極４０１Ａとメモリトランジスタ４０２のコントロールゲート４０４に印加し、同時にメモリトランジスタ４０２のソース４０８を接地電圧Ｖｓｓに保持し、選択トランジスタ４０１のドレイン４０６に正のプログラム用パルスを印加することで達成される。例えば、約５ボルトのプログラム用パルスを、１００マイクロ秒印加する。図９において、メモリトランジスタ４０２のドレイン領域４０７（選択トランジスタ４０１のソース領域でもある）は、基板の高濃度拡散層５１０によって形成される（図１２Ｆにおいて、詳細な説明を行う）。このドレイン領域へのイオン注入は、ドレイン領域４０７に近いチャンネル領域５１１の部分の電界を強化する。これによって伝導電子を加速し、薄い酸化層を通過しフローティングゲート４０３へと移動する、電位エネルギ障壁を克服するに充分なほど活発な、高エネルギ電子の分布を生成する（例えばホットエロクトロン注入）。このドレイン領域を高濃度にドープするイオン注入によって、プログラムの速度が一桁増加する。記憶用トランジスタ４０２の幅が０．５から１．５μｍであるのに比較して、選択トランジスタ４０１の幅は典型的に２．０から５．０μｍであるので、選択トランジスタ４０１は、印加されたドレイン領域のパルス電圧の微小部分を使う。
メモリセル４００の消去は、メモリトランジスタ４０２のソース領域４０８に正の高電圧Ｖｐｐを印加し、その一方で、コントロールゲート４０４を接地電圧Ｖｓｓに保持することによって達成される。薄膜酸化層（ゲート酸化膜）４０５（図９）に高電界が生成され、それによりフローティングゲート４０３に集まった電子が電位エネルギ障壁を克服し薄膜酸化層４０５を抜けて（例えば、ファウラー・ノルドハイムトンネルによって）メモリトランジスタ４０２のソース領域４０８へと移動する。消去中は、ゲート電極４０１Ａは接地され、ドレイン領域４０６は浮遊状態に保たれている。
メモリトランジスタ４０２のソース領域４０８は、また基板の高濃度拡散層５１２により形成される（図１２Ｅにおいて詳細説明を行う）。この基板の高濃度拡散層は、ジャンクションの絶縁破壊を増加させ、これによって消去中にフローティングゲートからの伝導電子の移動を著しく加速する。このようにして、消去動作中にメモリトランジスタ４０２はそのしきい値電圧が負となる程度まで消去がすすむ。このため、メモリトランジスタ４０２はコントロールゲート４０４によってターンオフできない。しかしながら選択トランジスタ４０１は、この過剰消去がセルの差動に影響を与えることを防止する。具体的に言えば、選択トランジスタの４０１のしきい値電圧は約０．７ボルトに維持される。
図１０は、メモリセル４００Ａ−４００Ｄを含むメモリアレイ６００の概略図を示す。それぞれのメモリセルはメモリセル４００（図８）と同一である。選択トランジスタ４０１のドレイン領域４０６（セル４００Ａと４００Ｂのドレイン領域）は金属のドレインビットライン６３１に結合されており、メモリトランジスタ４０２のソース領域（セル４００Ａと４００Ｂのソース領域）は金属ソースビットライン６３０に結合されている。セル４００Ａと４００Ｄの選択トランジスタ４０１のゲート電極４０１Ａはワードライン５２０に結合されており、セル４００Ａと４００Ｄのコントロールゲート４０４はコントロールライン５２１に結合されている。
図９においてセル４００，例えばセル４００Ａ、の読出しを行うには、ワードライン５２０を介してゲート電極４０１Ａ，コントロールライン５２１を介してコントロールゲート４０４にそれぞれ標準電圧Ｖｃｃ（一般的には５ボルト）を印加し、それと同時にドレイン領域のビットライン６３１につながれた従来のセンスアンプ（図示せず）によってセル４００Ａを流れる読み出し電流を検知することによって達成することができる。もしセル４００Ａが消去された場合（すなわち、フローティングゲート４０３の電荷がゼロあるいは総体的に正となっている状態）、トランジスタ４０１と４０２は両方ともターンオフされ、センスアンプによって検知することのできる電流が流れる。もし、セル４００Ａがプログラムされる場合（すなわち、フローティングゲート４０２が総体的に負の電荷をもっている場合）は、メモリトランジスタ４０２のしきい値電圧が供給電圧Ｖｃｃをうわまわるまで上昇し、それによってセル４００Ａ中に電流が流れるのを防ぐ。
この構成によって、ドレイン領域のビットラインの電圧を受けるセンスアンプはソース領域のビットライン６３０へのフィードバック電圧を発生する。それによって、読み取り差動中のソース領域のビットライン６３０上の電圧を増加させる。このようにして、ドレイン領域のビットライン６３１の電圧降下が減速される。そのため、本実施例によれば従来のメモリセルアレイに比較して、次の論理状態サイクル中に検知が行えるようビットラインがもとの状態に復帰する時間が著しく減少する。
メモリトランジスタ４０２をスケーリングする上で主な制限となるのは、パンチスルーに対する要求である。ドレイン領域４０７とフローティングゲート４０３の容量接合により、メモリトランジスタ４０２は典型的にドレイン領域４０７との結合によってターンオフする。この容量接合はチャンネル長５１１（図９）のスケーラビリティを制限し、それによって５Ｖプログラミング性能に要するプログラミングスピードが向上しないよう制限してしまう。具体的には、ドレイン領域４０７からフローティングゲート４０３への容量接合は、メモリトランジスタ４０２のパンチスルーに対する許容度を悪化させ、そのためメモリトランジスタ４０２のドレイン領域電圧を扱う能力を制限してしまう。フリンジング容量、すなわち平行面容量以外の容量、の強い効果によって容量接合の効果はメモリトランジスタ４０２のゲートライン幅には比例しない。したがって、このドレイン接合の効果は構造が小さくなるほど支配的になり、アクセスゲートのない従来のＥＥＰＲＯＭやフラッシュメモリにおいては、重大なスケーリング上の制約となる。ところで、プログラミングの速度は、有効チャンネル長の逆数に対して指数的に増大する。
本実施例はこのスケーリングの問題を、セル４００中に選択トランジスタ４０１（図９）を挿入することによって解決している。本実施例によれば、プログラムモードにおけるメモリトランジスタ４０２のパンチスルーを除去するので、チャンネル長５１１をスケールすることができる。このスケーラビリティによって、チャンネル長５１１を短くすることができ、これにより、従来に比較して、メモリセルのプログラミング速度を著しく向上することができる。更に、ドレイン領域４０７にドープを施すことにより、セル４００は５ボルトでのプログラム性能を充分に達成することができる。
図１１は、アイソレーション領域７０２に囲まれた活性拡散領域７０１を有したメモリセル４００の構成の一実施例を示している。アイソレーション領域７０２は典型的に近接するメモリセル間の導電を阻止するための厚いアイソレーション酸化層からなる。フローティングゲート４０３はコントロールゲート４０４と自己整合する（図１２Ｅにおいて詳細に説明する）。ゲート電極４０１Ａはコントロールゲート４０４を形成するために使用したものと同じ導電層から形成されている。ゲート電極４０１Ａ，４０３並びに４０４が確定されてから、その接合領域に適当なドーパントをイオン注入し従来のＮ型接合とともに、本実施例によるイオン注入されたソース領域、ドレイン接合を形成する（図１２Ｅ、図１２Ｆにおいて詳細に説明する）。最後に、従来の酸化処理の後、コンタクトホール７０６がエッチングにより形成され、金属ソースライン６３０と金属ドレインライン６３１を堆積し、エッチングする。
図１２Ａから図１２Ｇは、本実施例のメモリセルを提供するステップを示している。従来のステップ並びに方法に関しては当業者にとって公知であり、それらの説明は省略する。図１２Ａに示すように、基板８００中にフィールドアイソレーション領域８０２を形成する。続いて、基板８００の露出部上に、８〜１３ｎｍの厚さの範囲でトンネル酸化層８０１を成長させる。図１２Ｂは、ポリシリコン層８０３が堆積、パターン化されて、メモリトランジスタのフローティングゲートを形成した様子を示す。ポリシリコン層８０３は典型的に８０〜１７０ｎｍの厚みに堆積され、Ｎ型ドーパント、例えば、オキシ酸化リン（ＰＯＣＬ3）、をドーピングする。
その他の方法として、他のリン或いはヒ素イオンの注入を２０〜４０ｋｅＶのエネルギで、５Ｅ１４／ｃｍ2〜５Ｅ１５／ｃｍ2の照射量にて行う。ついで、酸化層−窒化層−酸化層（ＯＮＯ層）が上記の構造上に設けられる。具体的には、酸化層を、上記構造上に１０〜２０ｎｍの厚さに熱酸化法によって成長させる。次に、酸化層上に１０〜２０ｎｍの厚さで窒化シリコン層を堆積する。最後の酸化層を、この窒化シリコン層上に３〜５ｎｍの厚さに湿式酸化法により成長させる。フォトレジスト層（図示せず）は、形成されたＯＮＯ層８０４がメモリトランジスタ領域を除いて除去されるよう、すなわち、図１２Ｂに示された層８０３上だけにＯＮＯ層が形成されるようにするために使用される。この除去処理は、基板へのエッチングによる損傷を減らすため、典型的に、ウエットエッチング、等方性エッチング、ウエットエッチングと言った一連のステップによって行う。
これに続いて、基板の露出部分に選択トランジスタのゲート酸化膜を５〜２５ｎｍの厚みに成長させる。
図１２Ｄに示すように、メモリトランジスタのコントロールゲート８０５とゲート８０５Ａはポリシリコン或いは、ポリサイドを２５０〜４００ｎｍの厚さに堆積したものである。ポリサイドは、ポリシリコン（１００〜２００ｎｍ）に、ケイ化タングステン（ＷＳｉ2）、ケイ化モリブデン（ＭｏＳｉ2）、ケイ化チタニウム（ＴｉＳｉ）或いは、ケイ化コバルト（ＭｏＳｉ2）（１００〜２００ｎｍ）のケイ化物のうちの一つを組み合わせたものである。ゲート電極８０５と８０５Ａは次にＮ型ドーパント、例えば、オキシ酸化リン（ＰＯＣｌ8）でドープするか、或いは、他のリンまたはヒ素イオン注入を行い、２０〜４０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量でドープする。
次に、ゲート電極８０５と８０５Ａは図１２Ｅに示すようにパターン化される。従来の異方性エッチング法とフォトレジストを使用し、層８０３と８０４がエッチングされる。他の実施例によれば、ゲート電極８０５と８０５Ａの上部に厚さ２００〜３００ｎｍに酸化層を形成し、次に、従来の異方性エッチングを行う。酸化膜をエッチングマスクとして使うことで、臨界寸法（ＣＤ）の損失を減らし、電極の縁部の形状のコントロールをしやすくする。どちらの方法においても、形成されるべきメモリトランジスタのコントロールゲート８０５とフローティングゲートは図１２に示すように自己整合される。本実施例により自己整合によれば従来のメモリセルに見られるプロセスによるばらつきを解消することができる。
次に、第１のフォトレジスト層８０６をパターン化し、形成されるべきソース領域を選択的に露出する。このレジスト層８０６は、図１２Ｅに示すように、分離されたレジスト層８０６ａおよび８０６ｂを用いることにより、前述したように、次工程のイオン注入工程で起きるチャージアップに起因するトンネル酸化膜の絶縁破壊や電荷量Ｑｂｄ値の低下などを防止することができる。
ソース領域を形成するには、第１のＮ型イオン注入８０８、例えば、５０〜１００ＫｅＶのエネルギで、２Ｅ１４／ｃｍ2〜８Ｅ１４／ｃｍ2の照射量にてリンイオン注入を行い、そして第２のＮ型イオン注入８０７、例えば４０〜６０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。両イオン注入とも、従来どうりの時間と方法によって実施される。
この２回のイオン注入により、レジスト層８０６の開口部３０を介して基板に不純物（リン，ヒ素）がドープされ、不純物拡散層２３ａ，２３ｂが形成される。
第２のフォトレジスト層８０９がパターン化されメモリトランジスタのドレイン領域（ならびに、選択トランジスタのソース領域も）が選択的に露出される。ドレイン領域を形成するには、第１のＰ型イオン注入８１１、例えば２０〜４０ＫｅＶのエネルギ、１Ｅ１３／ｃｍ2〜３Ｅ１３／ｃｍ2の照射量にてボロンイオン注入を行い、第２のＮ型イオン注入８１０、例えば４０〜６０ＫｅＶのエネルギ、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。
最後に、第３のフォトレジスト層８１２がパターン化され、選択トランジスタのドレイン領域が選択的に露出される。ドレイン領域８１３を形成するには、スタンダードのＮ型イオン注入、例えば、４０〜６０ＫｅＶのエネルギで、２Ｅ１５／ｃｍ2〜６Ｅ１５／ｃｍ2の照射量にて、ヒ素イオン注入を行う。
選択トランジスタ４０１（図８）とメモリトランジスタ４０２を両方とも含む本実施例によれば、多くの利益が得られる。第１に、メモリトランジスタ４０２を消去することでメモリセル４００に負のしきい値電圧が残り、これによって、漏電を生じ、最終的には、回路を作動不能にしてしまう。選択トランジスタ４０１があるため、メモリトランジスタ４０２の消去しきい値電圧が負になったとしてもメモリセル４００は電流を通さない。同業者にとって公知ではあるが、消去しきい値電圧はデイバイスの寿命期間中に、またデイバイス中のメモリセルの数により変化し、制御することが難しい。そのため、消去しきい値電圧の制御は高密度フラッシュメモリデイバイスにとっては大きな問題となる。本実施例による選択トランジスタ４０１によって、この問題は完全に除去される。
第２に、それぞれのメモリセルに選択トランジスタが含まれているので、それぞれのビットラインが別々のソース金属接続を有する。センスアンプは、検知中にドレインビットラインの電圧低下を制御するソースバイアス電圧を提供することで、この接続構造を有効に利用することができる。このセンスアンプのフィードバックは多数のメモリセルが導通状態にあるときにアクティブとなって、このためドレインビットラインは電源電圧Ｖｓｓ（接地）に強く引かれる。低いビットラインドレイン電圧から、新たな検知サイクルのときにもとのビットライン電圧に戻るまでの時間は、検知した後のビットラインの電圧に左右される。このソースフィードバックの技術を使うことにより、本実施例では、読み出し作動中にアクティブなメモリセルの数が大幅に変化しても、復帰時間を著しく制限することができる。
第３に、ソース領域からドレイン領域に向けてのメモリセル中に起こるパンチスルーは、プログラミング中に選択されていないメモリセルに漏電を起こす。同一のビットラインに接続されたすべてのメモリセルからの漏電が蓄積すると、選択したメモリセルをプログラムするために使えるドレイン電圧が、ビットライン選択ロジックロードラインの電圧効果によって制限され、これによって選択されたセルのプログラミング時間が増加してしまう。アクセスゲートがないＥＰＲＯＭやフラッシュメモリセルにとってパンチスルーに起引する問題は、一般に、これが最小セルゲート長を制限してしまうことである。パンチスルー電圧は一般的なＭＯＳディバイスに比べフローティングゲートディバイスの方が低い。これはセルのフローティングゲートに対して、高ドレイン電圧が容量的に結合するためである。この容量結合によって有効なフローティングゲート電圧が上昇してしまい、これによって、普通のＭＯＳトランジスタに見られる表面下パンチスルーではなくディバイスの正規の反転チャンネルのターンオンによって、トランジスタが導通し始める。容量接合はゲートチャンネル長のスケーリングに比例しないので、フローティングゲートディバイスのスケーリングに対して制限となる。
本実施例のようにメモリセルに選択トランジスタが含まれていると、パンチスール電圧がアクセスゲートにとられるので、メモリトランジスタのチャンネル長をリードディスターブの限度まで縮小できる。これは、メモリトランジスタのターゲットチャンネル長を短くできることを意味し、これによって（ｉ）論理演算中におけるより高い読み取り電流と、より高速な検知とを可能にし、また、（ｉｉ）プログラミング速度をより高速にすることを可能とする。チャンネル長を減少させることでプログラミング速度は、指数的に増大する。
第４に、本実施例によれば、コントロールゲートとアクセスゲートは互いに依存し合う関係にある。読み取りモード中、すべてのコントロールゲートは５Ｖに設定され、選択されたアクセスゲートは０Ｖから５Ｖに引き上げられる。このようにして、メモリビットの容量は、それに対するビットラインに好都合なことに結合されない。
第５に、本実施例によれば、イオン注入工程でフローティングゲート直下のトンネル酸化膜を流れる電荷量を少なくし、トンネル酸化膜の絶縁破壊や電荷量Ｑｂｄ値の低下を防止できる。その結果、フラッシュメモリの可能な書き込み／消去回数およびデータ保持特性を向上させることができる。
（実施例）
本発明の製造方法を適用して形成された、図１０に示すメモリアレイを用いたフラッシュＥＥＰＲＯＭについて、各メモリセルのデータ保持特性を求めた。実験においては、１ＭビットのフラッシュＥＥＰＲＯＭを作成し、これをサンプルとして用いた。実験は、サンプルにデータを書き込み後、２５０℃の恒温槽でサンプル温度を一定に保持しながら、放置時間に対するデータ保持率を求めた。
また、比較のために、製造工程で用いられる第１のレジスト層を図１２Ｅに示す構造とした代わりに図１３に示す構造のレジスト層を用いて比較用サンプルを形成した。図１３において、符号２２はソース形成領域を、符号２６はドレイン形成領域を、符号２５はメモリトランジスタのゲート電極を、符号２０は選択トランジスタのゲート電極２０を示している。そして、レジスト層２７は、ソース形成領域２２以外の領域に全面的に形成されている。このような第１のレジスト層２７を用いて形成された比較用サンプルについても、前記実施例のサンプルと同様にして各メモリセルのデータ保持特性を求めた。
実施例および比較例のサンプルについて求めたデータ保持特性を図１４に示す。図１４において、横軸は放置時間を示し、縦軸はデータ保持率を示す。そして、データ保持率は、放置時間が０の時のデータ保持量を１００％として求めた。図１４から明らかなように、本発明の実施例によれば、約５００時間にわたってデータ保持率をほぼ一定に保つことができることが確認された。これに対し、比較例のサンプルにおいては、放置時間が５００時間でデータ保持率が約９０％まで低下することがわかる。
（第５の実施例）
図１５Ａ〜Ｃは、第５の実施例を示す。図１５Ａ，Ｂは、ソース形成領域にイオン注入するときのレジスト層の構成を示す平面図および断面図を示しており、図１５Ｃはフラッシュメモリセルを示す断面図である。
この実施の形態は、本発明をスプリットゲート型のフラッシュメモリに適用した例である。スプリットゲート型のフラッシュメモリは、図１５Ｃに示すように、単一セルの中に、ゲート絶縁膜１４、フローティングゲート１６、層間絶縁膜１８およびコントロールゲート２０ａが積層され、フローティングゲート１６とコントロールゲート２０ａとの間にトンネル酸化膜１４ａが形成されている。
このスプリットゲート型のフラッシュメモリにおいても、本発明の製造方法を適用するができる。すなわち、図１５ＡおよびＢに示すように、レジスト層２４は、ソース形成領域２２に不純物のイオン注入を行うための開口領域を有するとともに、ドレイン形成領域２６において開口部３０が形成されている。この開口部３０を設けることにより、前述した実施例と同様に、イオン注入工程においてレジスト層２４の表面に蓄積される電荷を開口部３０を構成する縁部壁面Ｂを介してゲート形成領域２６に移動させることにより、トンネル酸化膜１４ａおよびフローティングゲート１６直下のゲート酸化膜１４における絶縁破壊もしくは電荷量Ｑｂｄ値の低下等の発生を防止することができ、その結果、可能な書き込み／消去回数の向上および高いデータ保持特性などを有する。
上記実施例では、スタックト構造あるいはスプリット構造のＭＯＳ素子について例示しているが、本発明はその他の多層構造のゲート電極を有する半導体装置に対しても同様に適用できる。多層構造のゲート電極において、複数の導電膜の間に絶縁膜が形成される場合には、ゲート酸化膜若しくはトンネル酸化膜などの絶縁膜および層間絶縁膜の中で最も弱い膜に絶縁破壊が起きやすい。すなわち、多層構造のゲート電極を有する場合であっても単層構造のゲート電極と同様に上述のような問題、すなわち、不純物のイオン注入による電荷がレジスト層の開口縁部を介して絶縁膜に電位差を生じさせ、絶縁破壊もしくは電荷量Ｑｂｄ値の低下を起こしたり、絶縁膜中に電気的に中性な電子トラップが多量に生成され閾値を高くしてしまう問題等がある。
ここで、弱い膜とは、最も絶縁破壊もしくは電荷量Ｑｂｄの低下の起こりやすい膜である。絶縁破壊もしくは電荷量Ｑｂｄの低下の起こりやすい膜であるかどうかは、膜厚や膜質等の膜特性による。フローティングゲートやコントロールゲートなどのゲート電極が２層以上の多層である場合、ゲート電極間に層間絶縁膜が形成される。そして、ある構造では、イオン注入工程によってゲート酸化膜あるいは他の層間絶縁膜に絶縁破壊を生ずることがある。
したがって、単一のゲート電極を有する半導体装置の場合のみならず、多層構造のゲート電極を有する半導体装置の場合であっても、本発明は有効である。また、これらの組み合わせとして、単一のゲート電極および多層構造のゲート電極を有する半導体装置の場合であっても、本発明は有効である。
また、本発明は、特にキャパシタの大きい５〜１５ｎｍの薄膜ゲート酸化膜もしくはトンネル酸化膜を有するＭＯＳ素子に有効である。さらに、本発明は、第２の実施例以外の実施例ではソース形成領域へのイオン注入時の例を示しているが、ドレイン形成領域へのイオン注入に際しても同様に適用できる。
Claims (9)
- 以下の工程（ａ）ないし（ｈ）を含む、ＭＯＳ素子を含む半導体装置の製造方法。
（ａ）半導体基板上にゲート絶縁膜を形成する工程、
（ｂ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｃ）第１のレジスト層を形成する工程であって、
該第１のレジスト層は、ソース形成領域を含む第１のイオン注入領域以外の領域をマスキングすることができ、かつ、該第１のレジスト層にはドレイン形成領域の一部であって、かつ前記ゲート電極と離れた位置に前記ゲート絶縁膜に到達する開口部が形成されており、
（ｄ）前記第１のレジスト層をマスクとして不純物をイオン注入することによって、ソース領域を形成すると共に、ドレイン形成領域の一部に不純物拡散層を形成する工程、
（ｅ）前記第１のレジスト層を除去する工程、
（ｆ）第２のレジスト層を形成する工程であって、
該第２のレジスト層は、ドレイン形成領域を含む第２のイオン注入領域以外の領域をマスキングすることができ、かつ、該第２のレジスト層にはソース形成領域の一部であって、かつ前記ゲート電極と離れた位置に前記ゲート絶縁膜に到達する開口部が形成されており、
（ｇ）前記第２のレジスト層をマスクとして不純物をイオン注入することによって、ドレイン領域を形成すると共に、ソース形成領域の一部に不純物拡散層を形成する工程、および
（ｈ）前記第２のレジスト層を除去する工程。 - 請求項１において、
前記レジスト層は、各セル単位毎あるいは複数セルからなるブロック単位毎に不連続の状態で形成される、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項１または２において、
前記開口部は、前記ゲート電極の長手方向に伸びるスリット状の形状を有する、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項１または２において、
前記開口部は、前記レジスト層の周縁より離れた位置に孤立した状態で形成されている、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項１ないし４のいずれかにおいて、
前記ゲート絶縁膜は、その膜厚が５〜１５ｎｍである、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項１ないし５のいずれかにおいて、
前記ゲート電極は単一の導電層を有する、ＭＯＳ素子を含む半導体素子の製造方法。 - 請求項１ないし５のいずれかにおいて、
前記ゲート電極は、複数の導電層を有し、これらの導電層は絶縁層によって電気的に分離されている、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項７において、
前記ゲート電極は、フローティングゲートおよびコントロールゲートを含む、ＭＯＳ素子を含む半導体装置の製造方法。 - 請求項１ないし５のいずれかにおいて、
単一の導電層からなる第１のゲート電極と、フローティングゲートおよびコントロールゲートを含む第２のゲート電極を有する、ＭＯＳ素子を含む半導体装置の製造方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-19103 | 1997-01-31 | ||
| JP1910397 | 1997-01-31 | ||
| JP14065797 | 1997-05-29 | ||
| JP9-140657 | 1997-05-29 | ||
| PCT/JP1998/000337 WO1998034275A1 (en) | 1997-01-31 | 1998-01-28 | Semiconductor device incorporating mos element and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO1998034275A1 JPWO1998034275A1 (ja) | 1999-06-08 |
| JP3733595B2 true JP3733595B2 (ja) | 2006-01-11 |
Family
ID=26355912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53271298A Expired - Fee Related JP3733595B2 (ja) | 1997-01-31 | 1998-01-28 | Ｍｏｓ素子を含む半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6337250B2 (ja) |
| EP (1) | EP0921563A4 (ja) |
| JP (1) | JP3733595B2 (ja) |
| KR (1) | KR100436612B1 (ja) |
| TW (1) | TW417256B (ja) |
| WO (1) | WO1998034275A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3669221B2 (ja) * | 1998-12-11 | 2005-07-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6579751B2 (en) * | 1999-09-01 | 2003-06-17 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry |
| JP3573691B2 (ja) * | 2000-07-03 | 2004-10-06 | シャープ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002270704A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6872644B1 (en) * | 2001-07-03 | 2005-03-29 | Advanced Micro Devices, Inc. | Semiconductor device with non-compounded contacts, and method of making |
| US6541338B2 (en) * | 2001-07-30 | 2003-04-01 | Advanced Micro Devices Inc. | Low defect density process for deep sub-0.18 μm flash memory technologies |
| JP5001494B2 (ja) * | 2001-08-28 | 2012-08-15 | セイコーインスツル株式会社 | 絶縁性基板上に形成された電界効果トランジスタ |
| US6992925B2 (en) * | 2002-04-26 | 2006-01-31 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline |
| US7042772B2 (en) * | 2002-09-26 | 2006-05-09 | Kilopass Technology, Inc. | Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US7031209B2 (en) * | 2002-09-26 | 2006-04-18 | Kilopass Technology, Inc. | Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US6791891B1 (en) * | 2003-04-02 | 2004-09-14 | Kilopass Technologies, Inc. | Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage |
| US6924664B2 (en) * | 2003-08-15 | 2005-08-02 | Kilopass Technologies, Inc. | Field programmable gate array |
| JP2005079226A (ja) * | 2003-08-29 | 2005-03-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
| US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
| US20050218929A1 (en) * | 2004-04-02 | 2005-10-06 | Man Wang | Field programmable gate array logic cell and its derivatives |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| JP4981661B2 (ja) | 2004-05-06 | 2012-07-25 | サイデンス コーポレーション | 分割チャネルアンチヒューズアレイ構造 |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US20050275427A1 (en) * | 2004-06-10 | 2005-12-15 | Man Wang | Field programmable gate array logic unit and its cluster |
| US7164290B2 (en) * | 2004-06-10 | 2007-01-16 | Klp International, Ltd. | Field programmable gate array logic unit and its cluster |
| KR100596851B1 (ko) * | 2004-09-02 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 셀 채널 이온 주입 방법 |
| US7135886B2 (en) * | 2004-09-20 | 2006-11-14 | Klp International, Ltd. | Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control |
| JP4965080B2 (ja) * | 2005-03-10 | 2012-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US7193436B2 (en) * | 2005-04-18 | 2007-03-20 | Klp International Ltd. | Fast processing path using field programmable gate array logic units |
| JP2007149997A (ja) * | 2005-11-29 | 2007-06-14 | Nec Electronics Corp | 不揮発性メモリセル及びｅｅｐｒｏｍ |
| KR20110033654A (ko) * | 2009-09-25 | 2011-03-31 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 제조 방법 |
| CN103646949B (zh) * | 2013-11-29 | 2016-06-01 | 上海华力微电子有限公司 | 浮栅晶体管阵列及其制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53100779A (en) * | 1977-02-15 | 1978-09-02 | Toshiba Corp | Production of insulated gate type semiconductor device |
| US4795719A (en) * | 1984-05-15 | 1989-01-03 | Waferscale Integration, Inc. | Self-aligned split gate eprom process |
| FR2621737B1 (fr) | 1987-10-09 | 1991-04-05 | Thomson Semiconducteurs | Memoire en circuit integre |
| JP2786307B2 (ja) | 1990-04-19 | 1998-08-13 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP3015498B2 (ja) * | 1991-05-28 | 2000-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP3693181B2 (ja) * | 1991-10-25 | 2005-09-07 | 富士通株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JPH05283710A (ja) * | 1991-12-06 | 1993-10-29 | Intel Corp | 高電圧ｍｏｓトランジスタ及びその製造方法 |
| JP2603026B2 (ja) * | 1992-04-23 | 1997-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH05343670A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | オフセット構造のｍｏｓトランジスタおよびその製造方法 |
| US5523250A (en) | 1992-08-31 | 1996-06-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a MOSFET with LDD regions |
| EP0655778A3 (en) | 1993-11-25 | 1996-01-03 | Matsushita Electronics Corp | Method of manufacturing semiconductor memory devices. |
| JPH07202046A (ja) | 1994-01-10 | 1995-08-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0883855A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP3426039B2 (ja) * | 1994-10-05 | 2003-07-14 | 三菱電機株式会社 | 不揮発性半導体記憶装置の製造方法 |
| KR0172275B1 (ko) | 1995-06-02 | 1999-02-01 | 김주용 | 플래쉬 이이피롬 셀의 접합부 형성방법 |
| JP2625656B2 (ja) | 1995-06-16 | 1997-07-02 | 小川テント株式会社 | 幕収納装置 |
| JPH0992734A (ja) * | 1995-09-25 | 1997-04-04 | Rohm Co Ltd | スプリットゲート型半導体装置の製造方法 |
| US5914514A (en) | 1996-09-27 | 1999-06-22 | Xilinx, Inc. | Two transistor flash EPROM cell |
-
1998
- 1998-01-26 TW TW087101157A patent/TW417256B/zh not_active IP Right Cessation
- 1998-01-28 KR KR10-1998-0707791A patent/KR100436612B1/ko not_active Expired - Fee Related
- 1998-01-28 JP JP53271298A patent/JP3733595B2/ja not_active Expired - Fee Related
- 1998-01-28 US US09/155,357 patent/US6337250B2/en not_active Expired - Fee Related
- 1998-01-28 WO PCT/JP1998/000337 patent/WO1998034275A1/ja not_active Ceased
- 1998-01-28 EP EP98901018A patent/EP0921563A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| TW417256B (en) | 2001-01-01 |
| EP0921563A4 (en) | 2000-03-08 |
| US6337250B2 (en) | 2002-01-08 |
| KR20000064820A (ko) | 2000-11-06 |
| WO1998034275A1 (en) | 1998-08-06 |
| KR100436612B1 (ko) | 2004-09-01 |
| US20010045600A1 (en) | 2001-11-29 |
| EP0921563A1 (en) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3733595B2 (ja) | Ｍｏｓ素子を含む半導体装置の製造方法 | |
| US5326999A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US7816723B2 (en) | Semiconductor memory array of floating gate memory cells with program/erase and select gates | |
| KR100468745B1 (ko) | 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법 | |
| EP1022780B1 (en) | Method of forming a flash memory cell | |
| JPWO1998034275A1 (ja) | Ｍｏｓ素子を含む半導体装置およびその製造方法 | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| JP2004014783A (ja) | 半導体装置及びその製造方法 | |
| JP2005514769A (ja) | 不揮発性メモリ及びその形成方法 | |
| US20200265894A1 (en) | Non-volatile memory with double capa implant | |
| US6376295B1 (en) | Method for manufacturing a semiconductor memory device with a fine structure | |
| US6265266B1 (en) | Method of forming a two transistor flash EPROM cell | |
| US6818509B2 (en) | Methods of fabricating electrically erasable programmable read-only memory (EEPROM) devices including multilayer sense and select transistor gates | |
| JP3630491B2 (ja) | 半導体装置 | |
| US6673678B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| US20040217412A1 (en) | [flash memory structure and operating method thereof] | |
| JP4764773B2 (ja) | 半導体装置 | |
| US20020020872A1 (en) | Memory cell of the EEPROM type having its threshold adjusted by implantation | |
| US6355526B1 (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
| KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| JP3821193B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3912458B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH11330279A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20030089944A1 (en) | Electrically erasable programmable read-only memory (EEPROM) devices including multilayer sense and select transistor gates | |
| KR19980019711A (ko) | 불휘발성 반도체 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051010 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |