JP5030047B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5030047B2 JP5030047B2 JP2006132221A JP2006132221A JP5030047B2 JP 5030047 B2 JP5030047 B2 JP 5030047B2 JP 2006132221 A JP2006132221 A JP 2006132221A JP 2006132221 A JP2006132221 A JP 2006132221A JP 5030047 B2 JP5030047 B2 JP 5030047B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- gate
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910019044 CoSix Inorganic materials 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910008486 TiSix Inorganic materials 0.000 claims description 4
- 229910008764 WNx Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 125000006850 spacer group Chemical class 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H01L29/4234—
-
- H01L29/7923—
-
- H01L21/823468—
-
- H01L29/42348—
-
- H01L29/66833—
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体素子の製造方法に関するものであり、特に、左右対称形のONO膜の長さを確保する自己整列電荷トラップ層(Self-Aligned Electron trap layer)を形成するための半導体素子の製造方法に関するものである。
現在フラッシュメモリ(flash memory)素子の開発と相まってSONOS型構造を有するフラッシュメモリを開発中である。SONOS型フラッシュメモリ素子は製造が容易であり、周辺領域と容易に一体化することができるという長所がある。既存のSONOS型フラッシュメモリ素子は、誘電体膜であるONO膜がチャネル領域上に全体的に存在するため、ONO膜上に形成されるゲート酸化膜の膜厚が厚くなる。これによりSONOS型フラッシュメモリ素子は高いしきい値電圧(Threshold Voltage;Vt)とこれに相応する高い電力消耗及び高いプログラム電流を有する。また、シリコン窒化膜にトラップされた電子はシリコン窒化膜で水平方向に動き、これにより消去動作が完全に行われなくて消去速度が長くなる。一方、プログラム及び消去動作が反復的に行われながら消去されたセルの初期しきい値電圧(Vt)が増加されてセルの電流及び読み込む速度が減少されるだけでなく、データ(data)の保存時間も減少される。このような問題を解決するためにシリコン窒化膜をゲート電極と局部的にオーバーラップされるように配置されるローカル(local)SONOS型(即ち、電荷トラップ層)フラッシュメモリが提案された。ローカルSONOS型フラッシュメモリ素子のゲート形成方法を図1a〜図1dを参照して説明すれば次の通りである。
図1aに示すように、半導体基板(10)の上部に誘電体膜であるONO膜(11)を形成し、マスクを用いたエッチング工程でONO膜(11)を選択的にエッチングする。
図1bに示すように、全体構造の上部にゲート酸化膜(12)及びポリシリコン膜(13)を形成する。
図1cに示すように、全体構造の上部にフォトレジストパターン(14)を形成する。この時、フォトレジストパターン(14)がミスアライン(misalign)され得る。
図1dに示すように、フォトレジストパターン(14)をマスクにしてポリシリコン膜(13)、ゲート酸化膜(12)及びONO膜(11)をエッチングしてゲート(15)を形成する。
しかし、上記の通りにゲートを形成すれば、図1cのようにミスアラインされたフォトレジストパターン(14)によりゲート(15)で(A)領域のONO膜の長さと(B)領域のONO膜の長さが非対称をなす現象が発生する。ONO膜の長さはフラッシュメモリ素子の消去速度、消去効率及び初期しきい値電圧(Vt)に影響を及ぼすため、ONO膜の長さがメモリ素子のセル別に変われば、それぞれのセルが互いに異なるしきい値電圧(Vt)と消去速度を有してウエハ全体内で均一性(uniformity)が低下し、しきい値電圧(Vt)変化が激しくなる。
上述した問題を解決するために案出された本発明の目的は、ゲートにおいて誘電体膜の長さが左右対称になる自己整列電荷トラップ層を形成し、マスク作業によるミスアラインを防止する半導体素子の製造方法を提供することにある。
本発明の実施例による半導体素子の製造方法は、半導体基板の上部に第1酸化膜、第1窒化膜および第2酸化膜を形成する段階と、上記第2酸化膜の上部に窒化膜パターンを形成する段階と、上記窒化膜パターンの両側に露出した前記第2酸化膜を除去する段階と、上記窒化膜パターンの両側に露出した前記第1窒化膜の上部に層間絶縁膜を形成する段階と、上記窒化膜パターンを除去し、これによって上記層間絶縁膜は側壁が露出される段階と、上記第2酸化膜を除去する段階と、上記層間絶縁膜と前記第1窒化膜を含む全体構造の表面に沿って第3酸化膜を形成し、上記第1酸化膜と上記第1窒化膜と上記第3酸化膜とが積層された誘電体膜が形成される段階と、上記誘電体膜を含む全体構造の上部に第1導電層を形成した後、全面エッチングして上記誘電体膜によって上記半導体基板と絶縁される第1および第2ゲート電極を、上記層間絶縁膜の側壁に形成する段階と、上記第1および第2ゲート電極の間に露出した上記誘電体膜を除去し、上記第1および第2ゲート電極によって入口がポジティブスロープを有するホールが形成される段階と、上記誘電体膜が除去され、露出された上記半導体基板を含む全体構造の表面に沿ってゲート酸化膜を形成する段階と、上記ゲート酸化膜を含む全体構造の上部に第2導電層を形成した後、全面エッチングして上記ゲート酸化膜により上記半導体基板、上記第1および第2ゲート電極と絶縁される第3ゲート電極を上記ホール内に形成する段階と、上記第3ゲート電極を含む全体構造の上部に第3導電層を形成した後、全面エッチングして上記第1、第2および第3ゲート電極と連結される第4ゲート電極を上記ホール内に形成する段階と、上記層間絶縁膜を除去した後、上記半導体基板の所定領域にソースおよびドレインを形成する段階と、を有する半導体素子の製造方法を提供する。
上述した通り、本発明によれば、スペーサ形態の第1ゲート電極がスペースの内側に形成されていて第2導電層を形成する場合、ポジティブスロープによりボイドなしに埋め込みが可能である。
また、誘電体膜は、別途のマスク工程なしにスペーサ形態の第1ゲート電極により自己整列されて形成されるため、マスク作業によるミスアライン問題による不均一なセル構成を防止することができる。
以下、添付した図面を参照して本発明の実施例を詳細に説明すれば次の通りである。
図2a〜図2iは、本発明の実施例による半導体素子の製造方法を説明するための工程順序を示した断面図である。
図2aに示すように、半導体基板(100)の上部に誘電体膜として第1酸化膜(102)、第1窒化膜(104)及び第2酸化膜(106)からなるONO膜を形成する。この時、第2酸化膜(106)は、LP-CVD方式またはPE-CVD方式で50Å〜200Åの厚さで形成するが、後続工程進行時に除去されるためONO膜の物質としては使われない。ONO膜の上部に第2窒化膜(108)を形成する。この時、第2窒化膜(108)は2000Å〜5000Åの厚さで形成する。第2窒化膜(108)の上部にフォトレジストパターン(110)を形成する。
図2bに示すように、フォトレジストパターン(110)をマスクにしてエッチング工程を実施して第2窒化膜(108)をエッチングした後、露出された第2酸化膜(106)を除去する。この時、第2窒化膜(108)は乾式エッチング方法でエッチングする。
図2cに示すように、全体構造の上部に層間絶縁膜(112)を形成した後、第2窒化膜(108)の上部が露出されるまで研磨して平坦化させる。この時、層間絶縁膜(112)は研磨バリアまたはエッチングバリアとして使われるため、構造的に緻密な酸化膜またはSiOxNy系列の物質を用いる。一方、層間絶縁膜(112)の形成及び研磨工程のマージンを確保するために第2窒化膜(108)を十分な厚さで形成することが望ましい。
図2dに示すように、第2窒化膜(108)をH3PO4を用いた湿式エッチングで除去する。この時、第2酸化膜(106)はH3PO4を用いた湿式エッチング時に第1窒化膜(104)を保護する。洗浄工程を実施して第2酸化膜(106)を除去し、全体構造の上部に第3酸化膜(114)を形成する。ここで、第3酸化膜(114)は、ONO膜の第2酸化膜として使われる。
BFまたはBOE溶液を用いた洗浄工程を実施して自然酸化膜を除去した後、全体構造の上部に第1導電層(116)を形成する。この時、第1導電層(116)はドーピングされたポリシリコン膜を用いるか、またはAl、W、WSix、CoSix、WNx、TiSix、Ti、Ta、TaN、Ru、Ptを用いるか、またはこれを混合して用い、埋め込む領域の幅の1/5〜1/2の厚さで蒸着して埋め込む領域の一部が埋め込まれるようにする。
図2eに示すように、第1導電層(116)をエッチングしてスペーサ(spacer)形態の第1及び第2ゲート電極(116A及び116B)を第3酸化膜(114)の側壁に形成する。この時、第1ゲート電極(116A)と第2ゲート電極(116B)との間のONO膜は全てまたは一部がエッチングされてホール(200)が形成される。
図2fに示すように、第1ゲート電極(116A)と第2ゲート電極(116B)との間の半導体基板(100)の上部に残留する膜、例えば、第1酸化膜(102)及び第1窒化膜(104)をいずれも除去し、全体構造の上部にゲート酸化膜(118)を形成する。この時、ゲート酸化膜(118)は、LP-CVD方式で形成する。BFまたはBOE溶液を用いた洗浄工程を実施して自然酸化膜を除去した後、全体構造の上部に第2導電層(120)を形成する。この時、第2導電層(120)はドーピングされたポリシリコン膜を用いるか、またはAl、W、WSix、CoSix、WNx、TiSix、Ti、Ta、TaN、Ru、Ptを用いるか、またはこれを混合して用い、十分に埋め込まれるように500Å〜5000Åの厚さで厚く形成する。また、第2導電層(120)を形成する場合、上記ホール(200)の入口はポジティブスロープ(positiveslope)を有するため、ボイド(void)なしに埋め込みが可能である。
図2gに示すように、第2導電層(120)をエッチバック(etchback)して第1及び第2ゲート電極(116A及び116B)より低い高さの第3ゲート電極(120A)を形成する。洗浄工程を実施して層間絶縁膜(112)、第1、第2及び第3ゲート電極(116A,116B及び120A)の上部に存在するゲート酸化膜(118)を除去した後、全体構造の上部に第3導電層(122)を形成する。この時、第3導電層(122)はドーピングされたポリシリコン膜を用いるか、またはAl、W、WSix、CoSix、WNx、TiSix、Ti、Ta、TaN、Ru、Ptを用いるか、またはこれを混合して用いる。
図2hに示すように、第3導電層(122)を層間絶縁膜(112)の上部が露出されるまで研磨して第4ゲート電極(122A)を形成した後、層間絶縁膜(112)を湿式エッチングで除去する。層間絶縁膜(112)の除去時に第1及び第2ゲート電極(116A及び116B)の側壁に形成された第3酸化膜(114)と第1窒化膜(104)も除去される。
図2iに示すように、イオン注入工程を実施してソース及びドレイン(300)を形成し、第1及び第2ゲート電極(116A及び116B)の側壁に酸化膜または窒化膜からなる絶縁膜スペーサ(124)を形成する。
本発明の半導体素子は、半導体基板の上部にゲート酸化膜が形成され、第3ゲート電極はゲート酸化膜の上部に形成されてゲート酸化膜により上部を除いた全面がカバーリングされるようにする。ゲート酸化膜の両側部の半導体基板の上部に第1及び第2誘電体膜が形成され、第1及び第2ゲート電極は第1及び第2誘電体膜の上部にそれぞれ形成されて第3ゲート電極より高く形成する。第4ゲート電極は、第1及び第2ゲート電極間のゲート酸化膜及び第3ゲート電極の上部に形成され、第1、第2及び第3ゲートと電気的に連結されるようにする。
本発明の技術思想は、上記望ましい実施例により具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものでないことを周知しなければならない。また、本発明の技術分野において通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能である。
100:半導体基板
102:第1酸化膜
104:第1窒化膜
106:第2酸化膜
108:第2窒化膜
110:フォトレジストパターン
112:層間絶縁膜
114:第3酸化膜
116:第1導電層
116A:第1ゲート電極
116B:第2ゲート電極
118:ゲート酸化膜
120:第2導電層
120A:第3ゲート電極
122:第3導電層
122A:第4ゲート電極
124:スペーサ
200:ホール
300:ソース及びドレイン
102:第1酸化膜
104:第1窒化膜
106:第2酸化膜
108:第2窒化膜
110:フォトレジストパターン
112:層間絶縁膜
114:第3酸化膜
116:第1導電層
116A:第1ゲート電極
116B:第2ゲート電極
118:ゲート酸化膜
120:第2導電層
120A:第3ゲート電極
122:第3導電層
122A:第4ゲート電極
124:スペーサ
200:ホール
300:ソース及びドレイン
Claims (4)
- 半導体基板の上部に第1酸化膜、第1窒化膜および第2酸化膜を形成する段階と、
上記第2酸化膜の上部に窒化膜パターンを形成する段階と、
上記窒化膜パターンの両側に露出した前記第2酸化膜を除去する段階と、
上記窒化膜パターンの両側に露出した前記第1窒化膜の上部に層間絶縁膜を形成する段階と、
上記窒化膜パターンを除去し、これによって上記層間絶縁膜は側壁が露出される段階と、
上記第2酸化膜を除去する段階と、
上記層間絶縁膜と前記第1窒化膜を含む全体構造の表面に沿って第3酸化膜を形成し、上記第1酸化膜と上記第1窒化膜と上記第3酸化膜とが積層された誘電体膜が形成される段階と、
上記誘電体膜を含む全体構造の上部に第1導電層を形成した後、全面エッチングして上記誘電体膜によって上記半導体基板と絶縁される第1および第2ゲート電極を、上記層間絶縁膜の側壁に形成する段階と、
上記第1および第2ゲート電極の間に露出した上記誘電体膜を除去し、上記第1および第2ゲート電極によって入口がポジティブスロープを有するホールが形成される段階と、
上記誘電体膜が除去され、露出された上記半導体基板を含む全体構造の表面に沿ってゲート酸化膜を形成する段階と、
上記ゲート酸化膜を含む全体構造の上部に第2導電層を形成した後、全面エッチングして上記ゲート酸化膜により上記半導体基板、上記第1および第2ゲート電極と絶縁される第3ゲート電極を上記ホール内に形成する段階と、
上記第3ゲート電極を含む全体構造の上部に第3導電層を形成した後、全面エッチングして上記第1、第2および第3ゲート電極と連結される第4ゲート電極を上記ホール内に形成する段階と、
上記層間絶縁膜を除去した後、上記半導体基板の所定領域にソースおよびドレインを形成する段階と、
を有する半導体素子の製造方法。 - 上記層間絶縁膜は、酸化膜またはSiOxNyの物質で形成される請求項1に記載の半導体素子の製造方法。
- 上記第1導電層は、埋め込む領域の幅の1/5〜1/2の厚さで蒸着する請求項1に記載の半導体素子の製造方法。
- 上記第1、第2、第3及び第4ゲート電極はドーピングされたポリシリコン膜を用いるか、またはAl、W、WSix、CoSix、WNx、TiSix、Ti、Ta、TaN、Ru、Ptを用いるか、またはこれを混合して用いる請求項1に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0111327 | 2005-11-21 | ||
| KR1020050111327A KR100687402B1 (ko) | 2005-11-21 | 2005-11-21 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007142358A JP2007142358A (ja) | 2007-06-07 |
| JP5030047B2 true JP5030047B2 (ja) | 2012-09-19 |
Family
ID=38054090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006132221A Expired - Fee Related JP5030047B2 (ja) | 2005-11-21 | 2006-05-11 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7348239B2 (ja) |
| JP (1) | JP5030047B2 (ja) |
| KR (1) | KR100687402B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682905B2 (en) | 2007-05-09 | 2010-03-23 | Spansion Llc | Self aligned narrow storage elements for advanced memory device |
| KR101033402B1 (ko) | 2008-11-06 | 2011-05-09 | 주식회사 동부하이텍 | 플래시 메모리 소자 및 그 제조 방법 |
| US8217456B1 (en) * | 2011-03-11 | 2012-07-10 | International Business Machines Corporation | Low capacitance hi-K dual work function metal gate body-contacted field effect transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093945A (en) * | 1998-07-09 | 2000-07-25 | Windbond Electronics Corp. | Split gate flash memory with minimum over-erase problem |
| JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6670240B2 (en) * | 2001-08-13 | 2003-12-30 | Halo Lsi, Inc. | Twin NAND device structure, array operations and fabrication method |
| TW573344B (en) * | 2002-05-24 | 2004-01-21 | Nanya Technology Corp | Separated gate flash memory and its manufacturing method |
| KR100537276B1 (ko) | 2002-11-18 | 2005-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100480645B1 (ko) * | 2003-04-01 | 2005-03-31 | 삼성전자주식회사 | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 |
| US7129539B2 (en) * | 2003-05-15 | 2006-10-31 | Sharp Kabushiki Kaisha | Semiconductor storage device and manufacturing method therefor, semiconductor device, portable electronic equipment and IC card |
| KR100546401B1 (ko) * | 2003-12-17 | 2006-01-26 | 삼성전자주식회사 | 자기정렬된 전하트랩층을 포함하는 반도체 메모리 소자 및그 제조방법 |
-
2005
- 2005-11-21 KR KR1020050111327A patent/KR100687402B1/ko not_active IP Right Cessation
-
2006
- 2006-05-11 JP JP2006132221A patent/JP5030047B2/ja not_active Expired - Fee Related
- 2006-06-16 US US11/454,587 patent/US7348239B2/en active Active
-
2008
- 2008-01-28 US US12/021,018 patent/US20080116531A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100687402B1 (ko) | 2007-02-26 |
| US20080116531A1 (en) | 2008-05-22 |
| JP2007142358A (ja) | 2007-06-07 |
| US7348239B2 (en) | 2008-03-25 |
| US20070117316A1 (en) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345336B2 (en) | Semiconductor memory device having self-aligned charge trapping layer | |
| US8168524B2 (en) | Non-volatile memory with erase gate on isolation zones | |
| KR20040011656A (ko) | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 | |
| JPWO2007086304A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
| JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| TW200527606A (en) | Method of manufacturing non-volatile memory cell | |
| JP2005159361A (ja) | スプリットゲート型フラッシュメモリ装置の製造方法 | |
| KR20080099460A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| JP2005064506A (ja) | 自己整列型１ビットｓｏｎｏｓセル及びその形成方法 | |
| JP5030047B2 (ja) | 半導体素子の製造方法 | |
| JP2005536039A (ja) | Ｎｒｏｍメモリセルアレイの製造方法 | |
| JP4384616B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| US8963220B2 (en) | Shallow trench isolation for a memory | |
| KR100910524B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US20080254584A1 (en) | Method of manufacturing flash memory device | |
| TWI823398B (zh) | 非揮發性記憶體元件 | |
| KR100642383B1 (ko) | 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법 | |
| JP2006012871A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2007506275A (ja) | 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置 | |
| WO2007000808A1 (ja) | 半導体装置およびその製造方法 | |
| KR101051810B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조 방법 | |
| US20100163961A1 (en) | Method for manufacturing semiconductor flash memory and flash memory cell | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |