JPWO2017077792A1 - 半導体装置、半導体装置の製造方法、及び、電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JPWO2017077792A1
JPWO2017077792A1 JP2017548674A JP2017548674A JPWO2017077792A1 JP WO2017077792 A1 JPWO2017077792 A1 JP WO2017077792A1 JP 2017548674 A JP2017548674 A JP 2017548674A JP 2017548674 A JP2017548674 A JP 2017548674A JP WO2017077792 A1 JPWO2017077792 A1 JP WO2017077792A1
Authority
JP
Japan
Prior art keywords
resin
semiconductor
semiconductor device
groove
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548674A
Other languages
English (en)
Other versions
JP6989383B2 (ja
Inventor
栄一郎 岸田
栄一郎 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2017077792A1 publication Critical patent/JPWO2017077792A1/ja
Priority to JP2021196366A priority Critical patent/JP7364653B2/ja
Application granted granted Critical
Publication of JP6989383B2 publication Critical patent/JP6989383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

光学素子形成面に接着剤を介して透光材を積層された半導体装置における光の入射／出射環境の悪化を抑制する。
チップサイズパッケージングで作製された半導体素子と、半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂層と、を備える、固体撮像装置。

Description

本技術は、半導体装置、半導体装置の製造方法、及び、電子機器に関する。
従来、半導体基板やウェハに再配線や保護膜，端子の形成を行った後に個片化するチップサイズパッケージ（ＣＳＰ）が知られており、特にウェハについて同様の工程で作製されたものをウェハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ぶ。ＣＰＳで作製された半導体装置は、半導体素子と略同等のサイズで実現できるため、小型化、薄型化、軽量化等のメリットがある。
ＣＳＰにより作製される固体撮像装置は、固体撮像素子の受光素子が形成された側面を覆うように平坦な透明板が接着剤を用いて接着した後、切削器具で切断して個片化される。透明板の接着に用いられる接着剤は透明であり、固体撮像素子の全面を接着してもよいし、受光素子の外側を囲うように接着してもよい。
ここで、特許文献１において、接着剤の界面を通って侵入する水分が、受光素子と透明板の間に設ける空間に到達すると、固体撮像装置の画像に悪影響を及ぼす問題が指摘されている。
特許文献１では、センサ部が設けられた半導体基板の表面に接着シートを介してガラス等の透光材から成る支持体を取付ける一方、半導体装置の裏面に絶縁膜とソルダ―レジストを順に積層させた半導体チップが開示されている。当該半導体チップの裏面の絶縁膜とソルダ―レジストの積層構造は、半導体チップの裏面から側面へ回り込むように、半導体チップの側面の透光材の途中まで、絶縁膜とソルダ―レジストの積層構造を延設して、センサ部の上に形成されるエアギャップへの水分侵入を防止している。
特開２０１０−２３８７２９号公報
上述した特許文献１の技術は、半導体チップの側面に現れる接着シートの層を絶縁膜とソルダ―レジストの２層構造で覆うことにより、半導体チップの側面に略垂直に侵入する水や湿気を阻止する構成になっている。しかしながら、特許文献１に記載の半導体チップの側面を覆う絶縁膜とソルダ―レジストの２層構造は、透光材の途中までしか設けられていない。このため、水や湿気が絶縁膜の界面を通って接着シートに到達する可能性があった。
また、特許文献１の半導体チップは、透光材（支持体）上に接着シートを介して半導体基板を載置接着し、グリッドラインに沿って半導体基板と接着シートを切断し、半導体基板の底面及び切断溝の内壁面に沿って絶縁膜を形成し、エッチングにより不要個所の絶縁膜を除去し、再配線等の工程を経た後、半導体基板の裏面全体及び切断溝の内壁面を覆うソルダーレジストを形成し、不要個所のソルダ―レジストを除去し、最後に切断溝の中央部に沿って透光材を含めて切断して個片化することにより作製される。このため、側面保護の形成に精密複雑な製造工程が必要になっていた。
また、上述した課題は、受光素子を有する固体撮像装置としての半導体装置のみならず、発光素子を有する半導体装置においても同様に存在する。その他、ＣＳＰで作製される半導体装置が受光素子や発光素子等の光学素子を有する場合は、切断により積層構造が露出した側面から入射する光によるフレア、ゴーストの問題もある。
本技術は、前記課題に鑑みてなされたもので、光学素子形成面に接着剤を介して透光材を積層された半導体装置における光の入射／出射環境の悪化を抑制することを目的とする。
本技術の態様の１つは、チップサイズパッケージングで作製された半導体素子と、半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を備える、半導体装置である。
本技術の他の態様の１つは、チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、前記ワークをダイシングシートに固定した状態で複数の半導体素子の主構造体に個片化する第１切削工程と、前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、前記第１溝の略中央に沿って前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法である。
本技術の他の態様の１つは、チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、前記透光材の側から前記半導体素子の境界に沿ってＶ字溝を形成するＶ字溝形成工程と、前記ワークをダイシングシートに固定した状態で前記Ｖ字溝の先端に沿って切断して複数の半導体素子の主構造体に個片化する第１切削工程と、前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝及び前記Ｖ字溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、前記第１溝の略中央に沿って前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法である。
本技術の他の態様の１つは、チップサイズパッケージングで作製された半導体素子と、半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を有する半導体装置を備える、電子機器である。
なお、以上説明した半導体装置や電子機器は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、上述した半導体装置の製造方法は、他の製造方法の一環として実施されたり、製造方法の各工程に対応する手段を備えた製造装置や当該製造装置を制御するための制御プログラムとして実現されたりする等の各種の態様を含む。
本技術によれば、光学素子形成面に接着剤を介して透光材を積層された半導体装置における光の入射／出射環境の悪化を抑制することができる。
第１の実施形態に係る半導体装置の模式的な断面構成を示す図である。 第１の実施形態に係る半導体装置の製造方法を説明する図である。 第１の実施形態に係る半導体装置の製造方法を説明する図である。 部分マスクを用いた第１溝への液状樹脂の充填を説明する図である。 部分マスクを用いた第１溝への液状樹脂の充填を説明する図である。 第２の実施形態に係る半導体装置の模式的な断面構成を示す図である。 第２の実施形態に係る半導体装置の製造方法を説明する図である。 第３の実施形態に係る半導体装置の模式的な断面構成を示す図である。 第３の実施形態に係る半導体装置の製造方法を説明する図である。 第３の実施形態に係る半導体装置の製造方法を説明する図である。 撮像装置の一例の概略構成を示すブロック図である。
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ａ）第１の実施形態：
本実施形態に係る半導体装置１００は、チップサイズパッケージング（ＣＳＰ）で作製された半導体素子１０と、半導体素子１０の光学素子形成面を覆うように接着剤で接着された透光材２０と、半導体素子１０と透光材２０の層構造が露出した側面全体を覆う側面保護樹脂５０と、を備えている。なお、チップサイズパッケージング（ＣＳＰ）には、ウェハレベルチップサイズパッケージ（ＷＣＳＰ）が含まれる。
図１は、本実施形態に係る半導体装置１００の模式的な断面構成を示す図である。
半導体素子１０は、平面視、略矩形の薄板状の素子であり、一方の面である光学素子形成面１１には複数の光学素子が形成され、他方の面である端子形成面１２には実装基板との接続端子が形成されている。光学素子形成面１１に形成される光学素子としては、フォトダイオード、フォトトランジスタなどの受光素子、あるいはＣＣＤ（Charge-Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor Image Sensor）で代表されるイメージセンサ（固体撮像素子）、さらには発光ダイオードなどの発光素子などがある。以下では、光学素子形成面１１に受光素子が形成された固体撮像素子としての半導体素子１０を例に取り説明を行う。
半導体素子１０の光学素子形成面１１は、必要光領域としての受光領域Ｒ１と、不要光領域としての非受光領域Ｒ２と、を有する。受光領域Ｒ１には、透光材２０を透過して入射する外部光を受光する受光素子が複数配設されており、非受光領域Ｒ２には、外部光を受光する受光素子が配設されていない。受光領域Ｒ１は光学素子形成面１１の縁部から離れた範囲に形成され、非受光領域Ｒ２は受光領域Ｒ１の周囲に光学素子形成面１１の縁部に沿って形成されている。
透光材２０は、透明な光学ガラス等で構成されており、半導体素子１０の光学素子形成面に対して接着剤で接着されている。これにより、半導体素子１０と透光材２０の間には、接着剤が固化した接着層３０が形成されている。なお、透光材２０には、光学ガラスの上に反射防止膜や赤外線カット膜を積層する等して反射防止機能や赤外線カット機能を持たせてもよい。
接着層３０は、光学素子形成面１１と透光材２０の間の全面に亘って形成してもよいし、光学素子形成面１１と透光材２０の間の非受光領域Ｒ２の範囲にだけ形成してもよい。図１には、前者の場合を例示してある。光学素子形成面１１の全体に接着層３０を形成する場合、接着層３０は透明な接着剤で形成する。
接着層３０は、半導体装置１００の仕様に応じた耐熱性、耐湿性、耐光性、耐薬品性を備え、屈折率が１．４８〜１．６、透過率が９０％以上の材料である。
半導体装置１００は、上述した接着層３０を間に挟んで半導体素子１０と透光材２０を積層した部分が主構造体Ｍとなり、この主構造体Ｍの側面には、積層方向に沿う方向に切断して形成された切断面ＣＦが形成されている。この切断面ＣＦの全体（透光材２０の上面から半導体素子１０の下面の範囲）を側方から覆うように樹脂で側面保護樹脂５０が設けられている。側面保護樹脂５０は、半導体素子１０及び透光材２０に対向する面（切断面ＣＦに対向する面）からその反対側の面（半導体装置１００の側面）までの厚みｄが、半導体素子１０及び透光材２０の積層方向の全体に亘って一定に形成されている。
側面保護樹脂５０を形成する樹脂は、可視光や紫外光の吸収体であることが望ましく、例えば黒色等の不透明樹脂で形成される。また、側面保護樹脂５０の分光透過率は、波長３００〜１２００ｎｍにおいて５％以下とし、より好ましくは１％以下とする。このような樹脂としては、例えばカーボンを含有したエポキシ樹脂、アクリル樹脂、シリコン樹脂等がある。
また、側面保護樹脂５０は、接着剤により形成される接着層３０に比べて接着層３０に比べて透湿性及び透水性が低い樹脂で形成されている。このような側面保護樹脂５０と接着層３０の樹脂の組み合わせとしては、接着層３０の樹脂としては、例えばエポキシ樹脂、アクリル樹脂、シリコン樹脂等があり、側面保護樹脂５０の樹脂としては、例えばカーボンを含有したエポキシ樹脂、アクリル樹脂、シリコン樹脂等がある。
側面保護樹脂５０は、主構造体Ｍに対面しない側の側面５１が半導体装置１００の側面として外部に露出しているが、この側面５１は切削器具により切断されて形成された側面である。このため、側面５１には、全体的に切削器具の種類に応じた切断痕が残っている。切削器具としては、ダイシングブレード、レーザー切断機、超音波切断機、ワイヤーソー、ウォータージェット、等がある。
その他、半導体素子１０の端子形成面１２には、実装基板との接続端子となる不図示の金属パッドが複数形成されており、金属パッド上に半田バンプ４０が形成されている。なお、半田バンプ４０は設けない場合もある。また、半導体素子１０では、表面と裏面の間を貫通する不図示の貫通電極及び配線により、表面の光学素子の周囲に形成された不図示の電極パッドと端子形成面１２の金属パッドとの間を電気的に接続している。半導体素子１０の光学素子形成面１１には、受光素子の上にカラーフィルタとマイクロレンズを順次に積層して形成してある。
次に、図２，図３を参照しつつ、上述した半導体装置１００の製造方法を説明する。なお、以下では側面保護樹脂５０の形成方法について説明を行うものとし、個片化前の複数の半導体装置１００をウェハ上にＣＳＰにより作製する工程については、公知の各種手法及び今後開発される各種手法を適宜に採用可能である。
図２（ａ）には、複数の半導体素子１０が形成された個片化前のウェハの上に透光材２０としてのシート状のガラスを接着剤で接着して、切断前の互いに連続的に形成された複数の主構造体Ｍを有するワークＷを示してある。
本製造方法では、まず、図２（ｂ）に示すように、ワークＷを半導体素子１０の端子形成面１２を上に向けて配置し、半導体素子１０の端子形成面１２に保護部材ＰＳを貼着する。保護部材ＰＳは、ワークＷの底面に密着して回路面を異物から保護し、バックグラインド時やダイシング時の破損から守るものであり、例えば切断用の半導体ウェハ製造プロセス用テープを用いることができる。
次に、図２（ｃ）に示すように、ワークＷをダイシングシートＤＳ上に載置し、透光材２０の上面をダイシングシートＤＳに貼着する。ダイシングシートＤＳは、後述するワークＷを切断する際、又は、切断した後において、個片化された主構造体Ｍや半導体装置１００の相対位置関係が変動しないように固定する。
次に、図２（ｄ）に示すように、ダイシングブレード等の第１切削器具ＣＤ１を用いて、ワークＷを第１切削幅ｗ１でダイシングラインに沿って切断して複数の主構造体Ｍに個片化する。このとき、第１切削器具ＣＤ１は、ワークＷについては完全に切り離しつつダイシングシートＤＳを切り離さないように切断する。これにより、複数の主構造体Ｍは、切断前の相対位置関係を保ちつつダイシングシートＤＳ上に固定された状態で個片化される。すなわち、ダイシングシートＤＳ上の複数の主構造体Ｍの間には、ダイシングシートＤＳを底とし、主構造体Ｍの側壁である切断面ＣＦを側壁とする幅ｗ１の第１溝Ｔ１が形成される。
次に、図３（ｅ）に示すように、マスクＭＫを用いて第１溝Ｔ１に液状樹脂ＬＰを注入する。ここで使用するマスクＭＫは、ワークＷ全体を一括して覆うマスクではなく、ワークＷを部分的に覆う部分マスクを使用する。いずれの部分マスクも、例えば図４に示すように、マスク開口の縦横サイズｈ、ｗが、第１溝Ｔ１を挟んで隣接配置した状態で形成される４つの主構造体Ｍが占める縦横サイズｈ０、ｗ０以下となる。
図４、図５は、部分マスクを用いた第１溝Ｔ１への液状樹脂ＬＰの充填を説明する図である。なお、液状樹脂ＬＰとしては、硬化後の固形樹脂ＳＰが黒色等の不透明になる樹脂であり、分光透過率が、波長３００〜１２００ｎｍにおいて５％以下、より好ましくは１％以下の樹脂である。
図４、図５には、複数種類の部分マスクＭＫ１〜ＭＫ３を用いる場合を示してある。すなわち、図４（ａ）に示すように、第１部分マスクＭＫ１は十字型のマスク開口Ｈ１を有し、第２部分マスクＭＫ２は上下方向に延びる縦直線状のマスク開口Ｈ２を有し、第３部分マスクＭＫ３は左右方向に延びる横直線状のマスク開口Ｈ３を有する。図４（ｂ）に示すワークＷは、図２（ｄ）に示す工程により切断されて第１溝Ｔ１を形成されており、格子状に形成された第１溝Ｔ１を挟んで複数の主構造体Ｍがマトリクス状に配列された状態である。
第１部分マスクＭＫ１は、図５（ａ）に示すように、第１溝Ｔ１の交差部への液状樹脂ＬＰの充填に用いる。第２部分マスクＭＫ２は、図５（ｂ）に示すように、第１溝Ｔ１の交差部の間で上下方向に延びる第１溝Ｔ１への液状樹脂ＬＰの充填に用いる。第３部分マスクＭＫ３は、図５（ｃ）に示すように、第１溝Ｔ１の交差部の間で左右方向に延びる第１溝Ｔ１への液状樹脂ＬＰの充填に用いる。
部分マスクＭＫ１〜ＭＫ３を適宜に使い分けて第１溝Ｔ１へ液状樹脂ＬＰを充填することで、格子状に形成される第１溝Ｔ１全体に液状樹脂ＬＰを充填することができる。第１溝Ｔ１に充填する液状樹脂ＬＰとしては、ＵＶ（紫外線）硬化型樹脂、熱硬化型樹脂等の後処理によって硬化させることが可能な樹脂を用いる。なお、部分マスクの形状は、部分マスクＭＫ１〜ＭＫ３の形状組み合わせに限るものではなく、複数の部分マスクの開口パターンの組み合わせによって第１溝Ｔ１の形状を公約数的に漏れなく表現可能であれば、様々な形状の組み合わせを採用可能である。
次に、図３（ｆ）に示すように、ＵＶ照射、加熱等を行って、第１溝Ｔ１に充填した液状樹脂ＬＰを硬化させる。これにより、複数の主構造体Ｍに分断されていたワークＷが固形樹脂ＳＰにより連結されて再連結ワークＷ’として一体化される。なお、第１溝Ｔ１の充填に熱硬化型樹脂を用いる場合は、耐熱仕様のダイシングシートＤＳや保護部材ＰＳを用い、第１溝Ｔ１の充填にＵＶ硬化型樹脂を用いる場合は、耐ＵＶ仕様のダイシングシートＤＳや保護部材ＰＳを用いる。固形樹脂ＳＰは、可視光や紫外光の吸収体であることが望ましく、例えば黒色等の不透明樹脂で形成される。また、固形樹脂ＳＰの分光透過率は、波長３００〜１２００ｎｍにおいて５％以下とし、より好ましくは１％以下とする。このような樹脂としては、例えばカーボンを含有したエポキシ樹脂、アクリル樹脂、シリコン樹脂等がある。
次に、図３（ｇ）に示すように、ダイシングブレード等の第２切削器具ＣＤ２を用いて、再連結ワークＷ’を第２切削幅ｗ２でダイシングラインに沿って切断して複数の半導体装置１００に個片化する。第２切削器具ＣＤ２の第２切削幅ｗ２は、第１切削器具ＣＤ１の第１切削幅ｗ１よりも幅狭であり、第２切削器具ＣＤ２により形成される第２溝Ｔ２の幅ｗ２は、第１溝Ｔ１の幅ｗ１より幅狭となる。第２切削器具ＣＤ２は、第１溝Ｔ１に充填硬化された固形樹脂ＳＰを、各主構造体Ｍの側面に固形樹脂ＳＰが残存するように、第１溝Ｔ１の延びる方向に沿って切断して第２溝Ｔ２を形成する。なお、主構造体Ｍの全て側面で均一な厚みの側面保護樹脂５０が形成されるようにするためには、第１溝Ｔ１の延びる方向に沿って溝の幅方向の略中央を切断する。更に具体的には、ＷＣＳＰで作製された半導体装置１００を個片化する際は、第１溝Ｔ１の溝幅ｗ１は第２溝Ｔ２の溝幅ｗ２の２倍以上とすることが望ましく、更に具体的には、第２溝Ｔ２の幅は５０μｍ以下で形成することが望ましい。
この第２切削器具ＣＤ２を用いた切断においても、第２切削器具ＣＤ２が再連結ワークＷ’を完全に切り離しつつダイシングシートＤＳを切り離さないように切断する。これにより、複数の半導体装置１００は、切断前の位置関係を相対的に保ちつつダイシングシートＤＳ上で個片化される。すなわち、ダイシングシートＤＳ上の複数の半導体装置１００の間に、ダイシングシートＤＳを底とし、半導体装置１００の側面５１を側壁とする幅ｗ２の第２溝Ｔ２が形成される。
このように、第１切削幅ｗ１よりも狭い第２切削幅ｗ２で第１溝Ｔ１内の固形樹脂ＳＰを切削しつつ主構造体Ｍの側面に固形樹脂ＳＰを残して半導体装置１００に個片化するため、主構造体Ｍの切断面ＣＦが略均一な厚みの側面保護樹脂５０で覆われた半導体装置１００が作製される。また、半導体装置１００の側面保護樹脂５０の側面５１は、第２切削器具ＣＤ２で切削された切削痕を有することになる。
最後に、ダイシングシートＤＳから個片化された半導体装置１００を分離することにより、図１に示す半導体装置１００が複数作製される。以上の製造方法により作製された半導体装置１００は、半導体素子１０と透光材２０とを接着層３０によって接着した層構造が露出した側面全体が側面保護樹脂５０によって覆われた構造となり、その側面保護樹脂５０の側面５１全体に第２切削器具ＣＤ２による切断痕を有する。また、側面保護樹脂５０は、接着剤により形成される接着層３０に比べて透湿性及び透水性が低く、黒色等の不透明な樹脂で形成される。
（Ｂ）第２の実施形態：
図６は、本実施形態に係る半導体装置２００の模式的な断面構成を示す図である。なお、半導体装置２００は、側面保護樹脂の形状を除くと半導体装置１００と同様の構成であるため、側面保護樹脂以外の構成については半導体装置１００と同じ符号を付して詳細な説明を省略する。
半導体装置２００は、主構造体Ｍの側面に露出する切断面ＣＦの全体（透光材２０の上面から半導体素子１０の下面の範囲）を側方から覆うように樹脂で側面保護樹脂２５０が設けられており、しかも、側面保護樹脂２５０は、透光材２０よりも上方に突出量ｄ３だけ延設された突出部２５２を有している。
突出部２５２の上端面は略平坦に形成されており、この上端面を基準面として他の部材を載置可能である。突出部２５２に載置する部材としては、例えば、半導体装置２００が固体撮像装置の場合、受光領域Ｒ１に外部光を集光するレンズ筐体や、レンズ及びレンズ駆動部としてのモーターを一体化したレンズモジュール等が例示される。突出部２５２の突出量ｄ３は、突出部２５２に載置する部材の光学長やその他必要な距離に合わせて適宜に選択される。
このように、側面保護樹脂２５０に突出部２５２を設けて、他の部材を載置可能にすることで、本半導体装置２００を搭載する電子機器の全体サイズを小型化することができる。
半導体装置２００の製造方法は、基本的には、図２、図３に示す半導体装置１００の製造方法と同様であるが、使用するダイシングシートＤＳの厚みと図２（ｄ）に示す第１切削器具ＣＤ１を用いた切断深さ、及び、これに伴う充填樹脂の形状において相違する。
すなわち、図７に示すように、突出部２５２の突出量ｄ３を考慮して、この突出量ｄ３よりも厚いダイシングシートＤＳ’を用いる。そして、第１切削器具ＣＤ１を用いた溝の形成時に、第１溝Ｔ１と同じ幅ｗ１、且つ、第１溝Ｔ１よりも深さ方向に深さｄ３だけ長い第１溝Ｔ１’を形成する。
これにより、第１溝Ｔ１に液状樹脂ＬＰを充填する際に、ダイシングシートＤＳを切削して形成した部位にも液状樹脂ＬＰが充填され、熱または紫外線の照射により、第１溝Ｔ１’の液状樹脂ＬＰを硬化した固形樹脂ＳＰが形成される。このようにして形成された固形樹脂ＳＰを第２切削器具ＣＤ２で切り離すことにより、突出部２５２が一体形成された側面保護樹脂２５０を主構造体Ｍの側面の切断面ＣＦを覆うように形成することができる。
（Ｃ）第３の実施形態：
図８は、本実施形態に係る半導体装置３００の模式的な断面構成を示す図である。半導体装置３００は、側面保護樹脂が透光材２０の表面付近で主構造体Ｍの側に庇状に張り出して形成されており透光材２０の縁部を側面保護樹脂が覆う形状である点で上述した半導体装置１００と相違する。なお、この構造を除くと半導体装置３００は半導体装置１００とほぼ同様の構成であり、半導体装置１００と共通又は対応する構成については、同じ符号を付して詳細な説明を省略する。
半導体装置３００の主構造体Ｍ’は、半導体装置１００の主構造体Ｍの上面の縁部の角が斜めにカットして斜面ＳＦを形成した形状である。斜面ＳＦと透光材２０表面との角部Ｅ１は、非受光領域Ｒ２の範囲内において、透光材２０表面に主構造体Ｍ’の縁に沿って形成される。斜面ＳＦと主構造体Ｍ’の切断面ＣＦとの角部Ｅ２は、透光材２０の上面と半導体素子１０の表面との間である透光領域Ｒ３の範囲内において、主構造体Ｍ’の側面に主構造体Ｍ’の上縁に沿って形成される。
このような斜面ＳＦを設けることにより、主構造体Ｍ’の側面には、その下部において、積層方向に沿う方向に切断して形成された切断面ＣＦが露出し、その上部において、角を斜めに切断して形成された斜面ＳＦが露出する。これら露出する切断面ＣＦと斜面ＳＦは、いずれも側面保護樹脂３５０によって覆われる。側面保護樹脂３５０は、斜面ＳＦの露出範囲も含めて、全体的に切断面ＣＦからの厚みｄが略一定となるように形成されており、図８に示す半導体装置３００の断面が略矩形になっている。
以下、図９，図１０を参照しつつ、上述した半導体装置３００の製造方法を説明する。なお、以下では側面保護樹脂３５０の形成方法について説明を行うものとし、個片化前の複数の半導体装置３００をウェハ上にＣＳＰにより作製する工程については、公知の各種手法及び今後開発される各種手法を適宜に採用可能である。
図９（ａ）には、複数の半導体素子１０が形成された個片化前のウェハの上に透光材２０としてのシート状のガラスを接着剤で接着した、切断前の互いに連続的に形成された複数の主構造体Ｍ’を有するワークＷを示してある。
本製造方法では、まず、図９（ｂ）に示すように、ワークＷを半導体素子１０の端子形成面１２を下に向けて配置し、ワークＷをダイシングシートＤＳ上に載置し、端子形成面１２をダイシングシートＤＳに貼着する。ダイシングシートＤＳは、後述するワークＷを切断する際、又は、切断した後において、個片化された主構造体Ｍ’や半導体装置１００の相対位置関係が変動しないように固定する。
次に、図９（ｃ）に示すように、ダイシングブレード等の第３切削器具ＣＤ３を用いて、ワークＷに互いに隣接形成されている分離前の主構造体Ｍ’の斜面ＳＦを形成する。図９に示す第３切削器具ＣＤ３は、切削対象に当接する切削部がＶ字状に突出した尖端の断面形状を有する。この尖端をワークＷのダイシングラインに沿うように移動させつつ、第３切削器具ＣＤの尖端が透光領域Ｒ３の範囲内で一定深さまで到達するように、透光材２０の側からワークＷを切削する。これにより、ワークＷには、ダイシングラインに沿って断面Ｖ字の第４溝Ｔ４が形成される。
次に、図９（ｄ）に示すように、ダイシングブレード等の第１切削器具ＣＤ１を用いて、ワークＷを第１切削幅ｗ１でダイシングラインに沿って切断して複数の主構造体Ｍ’に個片化する。このとき、ワークＷについては第１切削器具ＣＤ１が完全に切り離しつつダイシングシートＤＳを切り離さないように切断する。これにより、複数の主構造体Ｍ’は、切断前の相対位置関係を保ちつつダイシングシートＤＳ上で個片化される。すなわち、ダイシングシートＤＳ上の複数の主構造体Ｍ’の間には、ダイシングシートＤＳを底とし、主構造体Ｍ’の側壁である切断面ＣＦを側壁とする幅ｗ１の第１溝Ｔ１’が形成される。また、上述した第４溝Ｔ４は、Ｖ字溝の尖端に沿って左右に分断され、Ｖ字の各斜面が上述した斜面ＳＦとなる。
次に、図１０（ｅ）に示すように、マスクＭＫ’を用いて第１溝Ｔ１’及び第４溝Ｔ４に液状樹脂ＬＰを注入する。マスクＭＫ’は、上述した第１実施形態のマスクＭＫと基本的に同様の形状を有しており、ワークＷ全体を一括して覆うマスクではなくワークＷを部分的に覆う部分マスクを使用する。ただし、その開口幅は、斜面ＳＦの開口幅が広くなる分だけ広く形成される。
次に、図１０（ｆ）に示すように、ＵＶ照射、加熱等を行って、第１溝Ｔ１’及び第４溝Ｔ４に充填した液状樹脂ＬＰを硬化させる。これにより、複数の主構造体Ｍ’に分断されていたワークＷが固形樹脂ＳＰ’により連結されて再連結ワークＷ”として一体化される。なお、樹脂の特性、ダイシングシートＤＳの特性については、上述した第１実施形態と同様である。
次に、図１０（ｇ）に示すように、ダイシングブレード等の第２切削器具ＣＤ２を用いて、再連結ワークＷ”を第２切削幅ｗ２でダイシングラインに沿って切断して複数の半導体装置３００に個片化する。第２切削器具ＣＤ２の形状は、上述した第１実施形態と同様である。第２切削器具ＣＤ２は、第１溝Ｔ１’及び第４溝Ｔ４に充填硬化された固形樹脂ＳＰ’を、各主構造体Ｍ’の側面に固形樹脂ＳＰ’が残存するように、第１溝Ｔ１の延びる方向に沿って切断して第２溝Ｔ２’を形成する。なお、主構造体Ｍ’の下部側面で均一な厚みの側面保護樹脂３５０が形成されるようにするためには、第１溝Ｔ１’の延びる方向に沿って溝の幅方向の略中央を切断する。更に具体的には、ＷＣＳＰで作製された半導体装置３００を個片化する際は、第１溝Ｔ１’の溝幅ｗ１は第２溝Ｔ２’の溝幅ｗ２の２倍以上とすることが望ましく、更に具体的には、第２溝Ｔ２’の幅は５０μｍ以下で形成することが望ましい。
この第２切削器具ＣＤ２を用いた切断においても、第２切削器具ＣＤ２が再連結ワークＷ”を完全に切り離しつつダイシングシートＤＳを切り離さないように切断する。これにより、複数の半導体装置３００は、切断前の位置関係を相対的に保ちつつダイシングシートＤＳ上で個片化される。すなわち、ダイシングシートＤＳ上の複数の半導体装置３００の間に、ダイシングシートＤＳを底とし、半導体装置３００の側面５１を側壁とする幅ｗ２の第２溝Ｔ２’が形成される。
このように、第１切削幅ｗ１よりも狭い第２切削幅ｗ２で第１溝Ｔ１内の固形樹脂ＳＰを切削しつつ主構造体Ｍ’の側面に固形樹脂ＳＰを残して半導体装置３００に個片化するため、主構造体Ｍ’の切断面ＣＦの下部が略均一な厚みの側面保護樹脂３５０で覆われ、主構造体Ｍ’の側面上部が透光材２０の表面付近で主構造体Ｍ”の側に張り出して透光材２０の縁部を側面保護樹脂３５０が覆う半導体装置３００が作製される。また、半導体装置３００の側面保護樹脂３５０の側面３５１は、第２切削器具ＣＤ２で切削された切削痕を有することになる。
最後に、ダイシングシートＤＳから個片化された半導体装置３００を分離することにより、図８に示す半導体装置３００が複数作製される。以上の製造方法により作製された半導体装置３００は、半導体素子１０と透光材２０とを接着層３０によって接着した層構造が露出した側面全体が側面保護樹脂３５０によって覆われた構造となり、その側面保護樹脂３５０の側面５１全体に第２切削器具ＣＤ２による切断痕を有する。また、側面保護樹脂３５０は、接着剤により形成される接着層３０に比べて透湿性及び透水性が低く、黒色等の不透明な樹脂で形成されている。しかも、側面保護樹脂３５０が非受光領域Ｒ２の範囲内で庇状に張り出した形状を有するため、光学特性が更に良好になる。
（Ｄ）第６の実施形態：
図１１は、上述した各実施形態に係る半導体装置を搭載した電子機器の一例としての撮像装置６００の一例の概略構成を示すブロック図である。撮像装置６００は、デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話等である。
撮像装置６００は、モジュール５００、カメラ信号処理部６１０と、画像処理部６２０、表示部６３０、リーダ／ライタ６４０、演算処理部６５０、操作入力部６６０、及びレンズ駆動制御部６７０を備えている。
モジュール５００は、撮像機能を担う構成要素であり、撮像レンズとしてのレンズ５１１を含む光学系５３０、ＣＣＤ（Charge Coupled Devices）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子５４０とを有している。この撮像素子５４０が上述した半導体装置に相当する。撮像素子５４０は、光学系５３０が形成する光学像を電気信号に変換し、光学像に応じた撮像信号（画像信号）を出力する。
カメラ信号処理部６１０は、撮像素子５４０が出力する画像信号に対してアナログ／デジタル変換、ノイズ除去、画質補正、輝度・色差信号への変換等の各種の信号処理を行う。
画像処理部６２０は、画像信号の記録再生処理を行うものであり、所定の画像データフォーマットに基づく画像信号の圧縮符号化・伸張復号化処理や解像度等のデータ仕様の変換処理等を行う。
表示部６３０は、操作入力部６６０に対する操作入力に応じた表示や撮影した画像等の各種のデータを表示する機能を有している。
リーダ／ライタ６４０は、メモリーカード等の外部記憶媒体に対するデータ書き込み及び外部記憶媒体からのデータ読み出しを行うものであり、例えば、画像処理部６２０が符号化した画像データを外部記憶媒体へ書き込んだり、外部記憶媒体が記憶する画像データを読み出して画像処理部６２０へ出力したりする。
演算処理部６５０は、撮像装置６００の各回路ブロックを制御する制御部として機能する構成要素であり、操作入力部６６０からの操作入力信号等に基づいて各回路ブロックを制御する。演算処理部６５０からの制御信号に基づいて、モジュール５００の駆動ドライバはレンズ丸を駆動する駆動モーター等を制御する。
操作入力部６６０は、ユーザが所要の操作を行うためのスイッチやタッチパネル等からなり、例えば、シャッタ操作を行うためのシャッタレリーズ操作要素や、動作モードを選択するための選択操作要素等によって構成され、ユーザが行った操作入力に応じた操作入力信号を演算処理部６５０に出力する。
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した各実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
（１）
チップサイズパッケージングで作製された半導体素子と、
半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、
前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を備える、半導体装置。
（２）
前記側面保護樹脂は、前記接着剤により形成される接着層に比べて透湿性及び透水性が低い樹脂で形成されている、前記（１）に記載の半導体装置。
（３）
前記側面保護樹脂は、不透明である、前記（１）又は前記（２）に記載の半導体装置。
（４）
前記側面保護樹脂は、前記半導体素子及び前記透光材に対向する面と反対側の面全体に切削器具による切断痕を有する、前記（１）〜前記（３）の何れか１項に記載の半導体装置。
（５）
前記側面保護樹脂は、前記半導体素子及び前記透光材に対向する面からその反対側の面までの厚みが、前記半導体素子及び前記透光材の積層方向の全体に亘って略一定である、前記（１）〜前記（４）の何れか１項に記載の半導体装置。
（６）
前記側面保護樹脂は、前記透光材の表面に沿って庇状に延設された庇状部を有し、
・BR>@当該庇状部は、前記光学素子形成面の非受光領域又は非発光領域を覆うように形成されている、前記（１）〜前記（５）の何れか１項に記載の半導体装置。
（７）
チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、
前記ワークをダイシングシートに固定した状態で複数の半導体装置の主構造体に個片化する第１切削工程と、
前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、
前記第１溝の略中央に沿って前記樹脂に前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法。
（８）
チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、
前記透光材の側から前記半導体素子の境界に沿ってＶ字溝を形成するＶ字溝形成工程と、
前記ワークをダイシングシートに固定した状態で前記Ｖ字溝の尖端に沿って切断して複数の半導体素子の主構造体に個片化する第１切削工程と、
前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝及び前記Ｖ字溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、
前記第１溝の略中央に沿って前記樹脂に前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法。
（９）
チップサイズパッケージングで作製された半導体素子と、
半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、
前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を有する半導体装置を備える、電子機器。
１０…半導体素子、１１…光学素子形成面、１２…端子形成面、２０…透光材、３０…接着層、４０…半田バンプ、５０…側面保護樹脂、５１…側面、１００…半導体装置、２００…半導体装置、２５０…側面保護樹脂、２５２…突出部、３００…半導体装置、３５０…側面保護樹脂、ＣＦ…切断面、ＣＤ１…第１切削器具、ＣＤ２…第２切削器具、ＣＤ３…第３切削器具、ＤＳ…ダイシングシート、Ｅ１…角部、Ｅ２…角部、Ｈ１…マスク開口、Ｈ２…マスク開口、Ｈ３…マスク開口、ＬＰ…液状樹脂、Ｍ…主構造体、Ｍ’…主構造体、ＭＫ…マスク、ＭＫ’…マスク、ＭＫ１…第１部分マスク、ＭＫ２…第２部分マスク、ＭＫ３…第３部分マスク、ＭＫ１〜ＭＫ３…部分マスク、ＰＳ…保護部材、Ｒ１…受光領域、Ｒ２…非受光領域、Ｒ３…透光領域、ＳＦ…斜面、ＳＰ…固形樹脂、ＳＰ’…固形樹脂、Ｔ１…第１溝、Ｔ２…第２溝、Ｔ３…第３溝、Ｔ４…第４溝、Ｔ１’…第１溝、Ｔ２’…第２溝、Ｗ…ワーク、Ｗ…再連結ワーク、Ｗ’…再連結ワーク

Claims (9)

  1. チップサイズパッケージングで作製された半導体素子と、
    半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、
    前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を備える半導体装置。
  2. 前記側面保護樹脂は、前記接着剤により形成される接着層に比べて透湿性及び透水性が低い樹脂で形成されている、請求項１に記載の半導体装置。
  3. 前記側面保護樹脂は、不透明である、請求項１に記載の半導体装置。
  4. 前記側面保護樹脂は、前記半導体素子及び前記透光材に対向する面と反対側の面全体に切削器具による切断痕を有する、請求項１に記載の半導体装置。
  5. 前記側面保護樹脂は、前記半導体素子及び前記透光材に対向する面からその反対側の面までの厚みが、前記半導体素子及び前記透光材の積層方向の全体に亘って略一定である、請求項１に記載の半導体装置。
  6. 前記側面保護樹脂は、前記透光材の表面に沿って庇状に延設された庇状部を有し、
    当該庇状部は、前記光学素子形成面の非受光領域又は非発光領域を覆うように形成されている、請求項１に記載の半導体装置。
  7. チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、
    前記ワークをダイシングシートに固定した状態で複数の半導体装置の主構造体に個片化する第１切削工程と、
    前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、
    前記第１溝の略中央に沿って前記樹脂に前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法。
  8. チップサイズパッケージングで複数の半導体素子を形成された半導体基板と、前記半導体素子の光学素子形成面を覆うように前記半導体基板に透光材を接着剤で接着してワークを形成するワーク形成工程と、
    前記透光材の側から前記半導体素子の境界に沿ってＶ字溝を形成するＶ字溝形成工程と、
    前記ワークをダイシングシートに固定した状態で前記Ｖ字溝の尖端に沿って切断して複数の半導体素子の主構造体に個片化する第１切削工程と、
    前記ダイシングシートに固定された複数の前記主構造体の隙間の第１溝及び前記Ｖ字溝に樹脂を充填硬化させて複数の前記主構造体を再連結する再連結工程と、
    前記第１溝の略中央に沿って前記樹脂に前記第１溝より狭い第２溝を形成して、複数の前記主構造体の側面に前記樹脂を残しつつ複数の半導体装置として個片化する第２切削工程と、を含んで構成される半導体装置の製造方法。
  9. チップサイズパッケージングで作製された半導体素子と、
    半導体素子の光学素子形成面を覆うように接着剤で接着された透光材と、
    前記半導体素子と前記透光材の層構造が露出した側面全体を覆う側面保護樹脂と、を有する半導体装置を備える、電子機器。
JP2017548674A 2015-11-05 2016-09-28 半導体装置、半導体装置の製造方法、及び、電子機器 Active JP6989383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021196366A JP7364653B2 (ja) 2015-11-05 2021-12-02 半導体装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015217638 2015-11-05
JP2015217638 2015-11-05
PCT/JP2016/078620 WO2017077792A1 (ja) 2015-11-05 2016-09-28 半導体装置、半導体装置の製造方法、及び、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021196366A Division JP7364653B2 (ja) 2015-11-05 2021-12-02 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2017077792A1 true JPWO2017077792A1 (ja) 2018-09-13
JP6989383B2 JP6989383B2 (ja) 2022-01-05

Family

ID=58661841

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017548674A Active JP6989383B2 (ja) 2015-11-05 2016-09-28 半導体装置、半導体装置の製造方法、及び、電子機器
JP2021196366A Active JP7364653B2 (ja) 2015-11-05 2021-12-02 半導体装置及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021196366A Active JP7364653B2 (ja) 2015-11-05 2021-12-02 半導体装置及び電子機器

Country Status (4)

Country Link
US (4) US10636714B2 (ja)
JP (2) JP6989383B2 (ja)
CN (1) CN108352388B (ja)
WO (1) WO2017077792A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352388B (zh) 2015-11-05 2022-11-18 索尼半导体解决方案公司 半导体装置、半导体装置制造方法和电子设备
JP2019024038A (ja) * 2017-07-24 2019-02-14 株式会社ディスコ ウェーハの加工方法
JP7093210B2 (ja) * 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
JP2020027837A (ja) 2018-08-09 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、その搬送用トレイおよび半導体パッケージの製造方法
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
JP7164412B2 (ja) * 2018-11-16 2022-11-01 株式会社ディスコ 積層体の加工方法
JP7413294B2 (ja) * 2019-08-23 2024-01-15 浜松ホトニクス株式会社 光検出装置
JP7370215B2 (ja) * 2019-10-25 2023-10-27 三菱電機株式会社 半導体装置の製造方法
KR102396489B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 카메라 패키징 장치
KR102396490B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 반도체 칩을 포함하는 카메라 패키징 장치
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
WO2022151115A1 (zh) 2021-01-14 2022-07-21 泉州三安半导体科技有限公司 一种led发光装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016406A (ja) * 2007-06-30 2009-01-22 Zycube:Kk 貫通導電体を有する半導体装置およびその製造方法
JP2010040672A (ja) * 2008-08-01 2010-02-18 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP2010056292A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd カメラモジュール及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750037A (ja) * 1993-06-04 1995-02-21 Canon Inc 光情報記録媒体の製造方法
JP4152062B2 (ja) * 2000-06-26 2008-09-17 株式会社リコー 固体撮像装置、その製造方法、画像読取ユニット及び画像走査装置
JP4698874B2 (ja) * 2001-04-24 2011-06-08 ローム株式会社 イメージセンサモジュール、およびイメージセンサモジュールの製造方法
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
JP4838501B2 (ja) * 2004-06-15 2011-12-14 富士通セミコンダクター株式会社 撮像装置及びその製造方法
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
CN101107710B (zh) * 2005-01-25 2010-05-19 松下电器产业株式会社 半导体装置及其制造方法
KR100738730B1 (ko) * 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
KR100730726B1 (ko) * 2006-04-14 2007-06-21 옵토팩 주식회사 카메라 모듈
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
US8013350B2 (en) * 2007-02-05 2011-09-06 Panasonic Corporation Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
KR20090048920A (ko) * 2007-11-12 2009-05-15 삼성전자주식회사 카메라 모듈 및 이를 구비한 전자 기기
JP2009176824A (ja) * 2008-01-22 2009-08-06 Kyocera Chemical Corp モジュール基板、及びカメラモジュール
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
KR100982270B1 (ko) * 2008-08-08 2010-09-15 삼성전기주식회사 카메라 모듈 및 이의 제조 방법
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
JP2011054925A (ja) * 2009-01-14 2011-03-17 Panasonic Corp 光学デバイス、固体撮像装置、及び方法
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP5318634B2 (ja) 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
JP5356980B2 (ja) 2009-11-06 2013-12-04 シャープ株式会社 電子素子モジュールおよびその製造方法、電子素子ウエハモジュールおよびその製造方法、並びに電子情報機器
TWI466278B (zh) * 2010-04-06 2014-12-21 Kingpak Tech Inc 晶圓級影像感測器構裝結構及其製造方法
WO2011141976A1 (ja) * 2010-05-12 2011-11-17 パナソニック株式会社 半導体装置及びその製造方法
JP5682185B2 (ja) * 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
JP5398759B2 (ja) 2011-02-16 2014-01-29 富士フイルム株式会社 遮光膜及びその製造方法、並びに固体撮像素子
CN102683311B (zh) * 2011-03-10 2014-12-10 精材科技股份有限公司 晶片封装体及其形成方法
JP2012222546A (ja) * 2011-04-07 2012-11-12 Sony Corp 固体撮像装置及びその製造方法、並びに電子機器
JP5753446B2 (ja) * 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法
CN104364894B (zh) * 2012-05-30 2019-04-23 奥林巴斯株式会社 摄像装置、半导体装置及摄像单元
TWI569428B (zh) * 2013-01-10 2017-02-01 精材科技股份有限公司 影像感測晶片封裝體之製作方法
CN103367382B (zh) * 2013-07-23 2016-03-09 格科微电子（上海）有限公司 一种图像传感器芯片的晶圆级封装方法
CN108352388B (zh) 2015-11-05 2022-11-18 索尼半导体解决方案公司 半导体装置、半导体装置制造方法和电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016406A (ja) * 2007-06-30 2009-01-22 Zycube:Kk 貫通導電体を有する半導体装置およびその製造方法
JP2010040672A (ja) * 2008-08-01 2010-02-18 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP2010056292A (ja) * 2008-08-28 2010-03-11 Oki Semiconductor Co Ltd カメラモジュール及びその製造方法

Also Published As

Publication number Publication date
JP2022019935A (ja) 2022-01-27
US10636714B2 (en) 2020-04-28
US20180350707A1 (en) 2018-12-06
US20230090278A1 (en) 2023-03-23
US11527453B2 (en) 2022-12-13
WO2017077792A1 (ja) 2017-05-11
US20200235021A1 (en) 2020-07-23
US20210134691A1 (en) 2021-05-06
JP6989383B2 (ja) 2022-01-05
CN108352388B (zh) 2022-11-18
CN108352388A (zh) 2018-07-31
JP7364653B2 (ja) 2023-10-18
US10950515B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
JP7364653B2 (ja) 半導体装置及び電子機器
JP4764941B2 (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4768060B2 (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4686400B2 (ja) 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2008219854A (ja) 光学デバイス，光学デバイスウエハおよびそれらの製造方法、ならびに光学デバイスを搭載したカメラモジュールおよび内視鏡モジュール
JP2010103493A (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP5721370B2 (ja) 光センサの製造方法、光センサ及びカメラ
JP2009290031A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
TW200832692A (en) Solid photographic apparatus and method of manufacturing the same
JP2010166021A (ja) 半導体装置及びその製造方法
JP2011054794A (ja) 光学デバイス及びその製造方法
JP2006237051A (ja) 半導体装置の製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP5515223B2 (ja) 半導体装置
WO2016203923A1 (ja) モジュール、モジュールの製造方法、及び、電子機器
JP7372256B2 (ja) 固体撮像装置および電子機器
JP2009251249A (ja) ウエハ状光学装置およびその製造方法、電子素子ウエハモジュール、センサウエハモジュール、電子素子モジュール、センサモジュール、電子情報機器
US11177300B2 (en) Solid-state image pickup apparatus, method of manufacturing solid-state image pickup apparatus, and electronic apparatus
JP2009044494A (ja) 撮像デバイス
JP2011176105A (ja) 光学デバイス装置及びその製造方法
JP2010273087A (ja) 半導体装置及びその製造方法
KR101353127B1 (ko) 이미지 센서 패키지
WO2010143389A1 (ja) 半導体装置
JP2006080123A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211202

R150 Certificate of patent or registration of utility model

Ref document number: 6989383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150