JPWO2013080378A1 - 半導体装置の製造方法と半導体装置 - Google Patents

半導体装置の製造方法と半導体装置 Download PDF

Info

Publication number
JPWO2013080378A1
JPWO2013080378A1 JP2013525062A JP2013525062A JPWO2013080378A1 JP WO2013080378 A1 JPWO2013080378 A1 JP WO2013080378A1 JP 2013525062 A JP2013525062 A JP 2013525062A JP 2013525062 A JP2013525062 A JP 2013525062A JP WO2013080378 A1 JPWO2013080378 A1 JP WO2013080378A1
Authority
JP
Japan
Prior art keywords
silicon layer
fin
gate electrode
layer
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013525062A
Other languages
English (en)
Other versions
JP5667699B2 (ja
Inventor
舛岡　富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Application granted granted Critical
Publication of JP5667699B2 publication Critical patent/JP5667699B2/ja
Publication of JPWO2013080378A1 publication Critical patent/JPWO2013080378A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ゲートラストプロセスであり、一つのダミーパターンから２個のトランジスタを形成するＳＧＴの製造方法とその結果であるＳＧＴの構造を提供することを課題とする。
基板上に第１と第２のフィン状シリコン層を形成し、前記第１と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１と第２のフィン状シリコン層の上部に第１と第２の柱状シリコン層を形成する工程と、前記第１と第２の柱状シリコン層上部と前記第１と第２のフィン状シリコン層上部と前記第１と第２の柱状シリコン層下部に不純物を注入し拡散層を形成する工程と、ゲート絶縁膜と第１と第２のポリシリコンゲート電極を作成する工程と、前記第１と前記第２のフィン状シリコン層上部の前記拡散層上部とにシリサイドを形成する工程と、層間絶縁膜を堆積し、前記第１と前記第２のポリシリコンゲート電極を露出し、前記第１と前記第２のポリシリコンゲート電極をエッチング後、金属を堆積し、第１と第２の金属ゲート電極とを形成する工程とを有することにより上記課題を解決する。

Description

この発明は半導体装置に関するものである。
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
ゲート電極にポリシリコンではなくメタルを用いることにより、空乏化を抑制できかつ、ゲート電極を低抵抗化できる。しかし、メタルゲートを形成した後工程は常にメタルゲートによるメタル汚染を考慮した製造工程にする必要がある。
また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。ＳＧＴでは、柱状シリコン層がゲートより高い位置にあるため、メタルゲートラストプロセスを用いるための工夫が必要である。
また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えばＦＩＮＦＥＴ（非特許文献２）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、第１の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためＳＧＴにおいてもゲート配線と基板間の寄生容量を低減するために第１の絶縁膜を用いる必要がある。ＳＧＴではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。
一方で、一つのダミーパターンから２個のトランジスタを形成するＦＩＮＦＥＴが知られている（例えば特許文献４）。ダミーパターンの周りに側壁を形成し、その側壁をマスクとして基板をエッチングすることで、フィンを形成し、一つのダミーパターンから２個のトランジスタを形成している。
特開平２−７１５５６号公報 特開平２−１８８９６６号公報 特開平３−１４５７６１号公報 特開２０１１−７１２３５号公報
IEDM2007 K.Mistry et.al, pp 247-250 IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.
そこで、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであり、一つのダミーパターンから２個のトランジスタを形成するＳＧＴの製造方法とその結果であるＳＧＴの構造を提供することを目的とする。
本発明の半導体装置の製造方法は、
基板上に第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層はそれぞれの端で接続し閉ループを形成しており、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１のフィン状シリコン層の上部に第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層の上部に第２の柱状シリコン層を形成する第１の工程と、前記第１の柱状シリコン層の直径は前記第１のフィン状シリコン層の幅と同じであって、前記第２の柱状シリコン層の直径は前記第２のフィン状シリコン層の幅と同じであって、前記第１の工程の後、前記第１の柱状シリコン層上部と前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層下部に不純物を注入し拡散層を形成し、前記第２の柱状シリコン層上部と前記第２のフィン状シリコン層上部と前記第２の柱状シリコン層下部に不純物を注入し拡散層を形成する第２の工程と、前記第２の工程の後、ゲート絶縁膜と第１のポリシリコンゲート電極と第２のポリシリコンゲート電極とポリシリコンゲート配線を作成する第３の工程と、前記ゲート絶縁膜は前記第１の柱状シリコン層と前記第２の柱状シリコン層の周囲と上部を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極はゲート絶縁膜を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記第１の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜と前記第２の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、前記第３の工程の後、前記第１のフィン状シリコン層上部の前記拡散層上部と前記第２のフィン状シリコン層上部の前記拡散層上部とにシリサイドを形成する第４の工程と、前記第４の工程の後、層間絶縁膜を堆積し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、第１の金属ゲート電極と第２の金属ゲート電極と金属ゲート配線とを形成する第５の工程と、前記第１の金属ゲート電極と第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線であって、前記第５の工程の後、コンタクトを形成する第６の工程と、前記第１の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、前記第２の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、を有することを特徴とする。
また、前記第１の工程であって、基板上にダミーパターンを形成するために第２の酸化膜を堆積し、ダミーパターンを形成するための第１のレジストを形成し、前記第２の酸化膜をエッチングし、ダミーパターンを形成し、前記第１のレジストを除去し、第１の窒化膜を堆積し、前記第１の窒化膜をエッチングし、サイドウォール状に残存させ、前記ダミーパターンの周りに第１の窒化膜サイドウォールを形成し、前記ダミーパターンを除去し、前記第１の窒化膜サイドウォールをマスクとして前記シリコン基板をエッチングし、それぞれの端で接続し閉ループが形成された第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１の窒化膜サイドウォールを除去し、前記第１の絶縁膜をエッチバックし、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部を露出し、前記第１のフィン状シリコン層と前記第２のフィン状シリコンに直交するように第２のレジストを形成し、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層とをエッチングし、前記第２のレジストを除去することにより、前記第１のフィン状シリコン層と前記第２のレジストとが直交する部分が第１の柱状シリコン層となるよう前記第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層と前記第２のレジストとが直交する部分が前記第２の柱状シリコン層となるよう第２の柱状シリコン層を形成することを特徴とする。
また、前記第１の工程後、前記第２の工程であって、第１の工程後の構造全体に第３の酸化膜を堆積し、第２の窒化膜を形成し、前記第２の窒化膜をエッチングし、サイドウォール状に残存させ、不純物を注入し、第１の柱状シリコン層上部と、第１のフィン状シリコン層上部と、第２の柱状シリコン層上部と、第２のフィン状シリコン層上部に拡散層を形成し、前記第２の窒化膜と前記第３の酸化膜を除去し、熱処理を行うことを特徴とする。
前記第２の工程の後、前記第３の工程であって、シリコン柱を取り囲むようにゲート絶縁膜を形成し、ポリシリコンを堆積し、平坦化後の前記ポリシリコンの上面が前記第１の柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高く、前記第２の柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置となるよう平坦化をし、第３の窒化膜を堆積し、第１のポリシリコンゲート電極と第２のポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第３の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、前記第３のレジストを除去することを特徴とする。
また、前記第３の工程の後の構造全体に、第４の窒化膜を堆積し、前記第４の窒化膜をエッチングし、サイドウォール状に残存させ、金属を堆積し、シリサイドを第１のフィン状シリコン層と第２のフィン状シリコン層の上部の拡散層の上部に形成することを特徴とする。
また、前記第４の工程の後の構造全体に、第５の窒化膜を堆積し、層間絶縁膜を堆積し、化学機械研磨により平坦化し、化学機械研磨により第１のポリシリコンゲート電極と第２のポリシリコンゲート電極及びポリシリコンゲート配線を露出し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチングし、金属を堆積し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に前記金属を埋めこみ、前記金属をエッチングし、第１の柱状シリコン層上部の拡散層上のゲート絶縁膜と、第２の柱状シリコン層上部の拡散層上のゲート絶縁膜とを露出し、第１の金属ゲート電極、第２の金属ゲート電極、金属ゲート配線を形成することを特徴とする。
また、基板上に形成された第１のフィン状シリコン層と、基板上に形成された、前記第１のフィン状シリコン層と共にそれぞれの端で接続し閉ループを形成する第２のフィン状シリコン層と、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層との周囲に形成された第１の絶縁膜と、前記第１のフィン状シリコン層上に形成された、前記第１のフィン状シリコン層の幅と同じ直径を有する第１のシリコン層と、前記第２のフィン状シリコン層上に形成された、前記第２のフィン状シリコン層の幅と同じ直径を有する第２のシリコン層と、前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層の下部に形成された拡散層と、前記第１の柱状シリコン層の上部に形成された拡散層と、前記第２のフィン状シリコン層の上部と前記第２の柱状シリコン層の下部に形成された拡散層と、前記第２の柱状シリコン層の上部に形成された拡散層と、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、前記第１の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第１の金属ゲート電極と、前記第２の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第２の金属ゲート電極と、前記第１の金属ゲート電極と前記第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と前記第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線と、前記第１の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、前記第２の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、を有し、前記第１の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続し、前記第２の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。
本発明によれば、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであり、一つのダミーパターンから２個のトランジスタを形成するＳＧＴの製造方法とその結果であるＳＧＴの構造を提供することができる。
ダミーパターンの周りに側壁を形成し、その側壁をマスクとして基板をエッチングすることで、フィンを形成し、一つのダミーパターンから２個のトランジスタを形成するという従来のＦＩＮＦＥＴの製造方法を元にしたため、一つのダミーパターンから２個のＳＧＴを容易に形成できる。
加えて、従来は柱状シリコン層上部にシリサイドを形成していたが、ポリシリコンの堆積温度がシリサイドを形成するための温度より高いので、シリサイドはポリシリコンゲート形成後に形成しなければならないため、シリコン柱上部にシリサイドを形成しようとすると、ポリシリコンゲート形成後に、ポリシリコンゲート電極の上部に穴を開け、穴の側壁に絶縁膜のサイドウォールを形成した後、シリサイドを形成し、開けた穴に絶縁膜を埋めるという製造工程数の増加という欠点があったので、ポリシリコンゲート電極とポリシリコンゲート配線形成前に拡散層を形成し、柱状シリコン層をポリシリコンゲート電極で覆い、シリサイドをフィン状シリコン層上部にのみ形成することにより、ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートＳＧＴを容易に形成できる。
（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ−Ｘ’線での断面図である。（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
以下に、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２〜図４７を参照して説明する。
基板上に第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１のフィン状シリコン層の上部に第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層の上部に第２の柱状シリコン層を形成する製造方法を示す。図２に示すように、シリコン基板１０１上にダミーパターンを形成するために第２の酸化膜１０２を堆積する。窒化膜や、酸化膜とポリシリコンといった積層膜でもよい。
図３に示すように、ダミーパターンを形成するための第１のレジスト１０３を形成する。
図４に示すように、第２の酸化膜１０２をエッチングし、ダミーパターン１０２を形成する。
図５に示すように、第１のレジスト１０３を除去する。
図６に示すように、第１の窒化膜１０４を堆積する。
図７に示すように、第１の窒化膜１０４をエッチングし、サイドウォール状に残存させる。ダミーパターン１０２の周りに第１の窒化膜サイドウォール１０４が形成された。この形成された第１の窒化膜サイドウォール１０４を用いてシリコンをエッチングすることにより、それぞれの端で接続し閉ループが形成された第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６が形成されることとなる。
図８に示すように、ダミーパターン１０２を除去する。
図９に示すように、第１の窒化膜サイドウォール１０４をマスクとしてシリコン基板１０１をエッチングし、それぞれの端で接続し閉ループが形成された第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６を形成する。
図１０に示すように、前記第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６の周囲に第一の絶縁膜１０７を形成する。
第１の絶縁膜として高密度プラズマによる酸化膜や低圧化学気相堆積による酸化膜を用いてもよい。
図１１に示すように、第１の窒化膜サイドウォール１０４を除去する。シリコンエッチング中や酸化膜堆積中に、第１の窒化膜サイドウォール１０４が除去された場合、この工程は不要である。
図１２に示すように、第１の絶縁膜１０７をエッチバックし、第１のフィン状シリコン層１０５の上部と第２のフィン状シリコン層１０６の上部を露出する。
図１３に示すように、第１のフィン状シリコン層１０５と第２のフィン状シリコン１０６に直交するように第２のレジスト１０８を形成する。第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６とレジスト１０８とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
図１４に示すように、第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６とをエッチングする。第１のフィン状シリコン層１０５と第２のレジスト１０８とが直交する部分が第１の柱状シリコン層１０９となる。第２のフィン状シリコン層１０６と第２のレジスト１０８とが直交する部分が第２の柱状シリコン層１１０となる。従って、第１の柱状シリコン層１０９の直径は、第１のフィン状シリコン層１０５の幅と同じとなる。第２の柱状シリコン層１１０の直径は、第２のフィン状シリコン層１０６の幅と同じとなる。
第１のフィン状シリコン層１０５の上部に第１の柱状シリコン層１０９が形成され、第２のフィン状シリコン層１０６の上部に第２の柱状シリコン層１１０が形成され、第１のフィン状シリコン層１０５、第２のフィン状シリコン層１０６の周囲には第１の絶縁膜１０７が形成された構造となる。
図１５に示すように、第２のレジスト１０８を除去する。
次に、ゲートラストとするために、第１の柱状シリコン層１０９上部と第１のフィン状シリコン層１０５上部と第１の柱状シリコン層１０９下部に不純物を注入し拡散層を形成し、第２の柱状シリコン層１１０上部と第２のフィン状シリコン層１０６上部と第２の柱状シリコン層１１０下部に不純物を注入し拡散層を形成する製造方法を示す。
図１６に示すように、第３の酸化膜１１１を堆積し、第２の窒化膜１１２を形成する。後に、柱状シリコン層上部は、ゲート絶縁膜及びポリシリコンゲート電極に覆われることとなるので、覆われる前に、柱状シリコン層上部に拡散層を形成する。
図１７に示すように第２の窒化膜１１２をエッチングし、サイドウォール状に残存させる。
図１８に示すように砒素やリンやボロンといった不純物を注入し、第１の柱状シリコン層１０９上部に拡散層１１３、第１のフィン状シリコン層１０５上部に拡散層１１５、１１６、第２の柱状シリコン層１１０上部に拡散層１１４、第２のフィン状シリコン層１０６上部に拡散層１１５、１１６、を形成する。
図１９に示すように第２の窒化膜１１２と第３の酸化膜１１１を除去する。
図２０に示すように熱処理を行う。第１のフィン状シリコン層１０５上部と第２のフィン状シリコン層１０６上部の拡散層１１５、１１６は接触し拡散層１１７となる。以上よりゲートラストとするために、第１の柱状シリコン層１０９上部と第１のフィン状シリコン層１０５上部と第１の柱状シリコン層１０９下部に不純物を注入し拡散層１１３、１１７が形成され、第２の柱状シリコン層１１０上部と第２のフィン状シリコン層１０６上部と第２の柱状シリコン層１１０下部に不純物を注入し拡散層１１４、１１７が形成された。
次に、ゲートラストとするために、ポリシリコンで第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを作成する製造方法を示す。ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出するのであるから、化学機械研磨により柱状シリコン層上部が露出しないようにする必要がある。
図２１に示すように、ゲート絶縁膜１１８を形成し、ポリシリコン１１９を堆積し、平坦化する。平坦化後のポリシリコン１１９の上面は、第１の柱状シリコン層１０９上部の拡散層１１３の上のゲート絶縁膜１１８より高く、第２の柱状シリコン層１１０上部の拡散層１１４の上のゲート絶縁膜１１８より高い位置とする。これにより、ゲートラストとするために層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出したとき、化学機械研磨により柱状シリコン層上部が露出しないようになる。
また、第３の窒化膜１２０を堆積する。この第３の窒化膜１２０は、シリサイドを第１のフィン状シリコン層１０５上部と第２のフィン状シリコン層１０６上部に形成するとき、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃ上部にシリサイドが形成されることを阻害する膜である。
図２２に示すように、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを形成するための第３のレジスト１２１を形成する。第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６とに対してゲート配線となる部分が直交することが望ましい。ゲート配線と基板間の寄生容量が低減するためである。
図２３に示すように、第３の窒化膜１２０をエッチングし、ポリシリコン１１９をエッチングし、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを形成する。
図２４に示すように、ゲート絶縁膜１１８をエッチングする。
図２５に示すように、第３のレジスト１２１を除去する。
以上によりゲートラストとするために、ポリシリコンで第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを形成する製造方法が示された。第１のポリシリコンゲート電極１１９ｂと第１のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃ形成後のポリシリコンの上面は、第１の柱状シリコン層１０９上部の拡散層１１３の上のゲート絶縁膜１１８より高く、第２の柱状シリコン層１１０上部の拡散層１１４の上のゲート絶縁膜１１８より高い位置となっている。
次に、第１のフィン状シリコン層１０５上部の拡散層１１７上部と第２のフィン状シリコン層１０６上部の拡散層１１７上部とにシリサイドを形成する製造方法を示す。
第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート１１９ａ及びポリシリコンゲート配線１１９ｃ上部と第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４には、シリサイドを形成しないことが特徴である。第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４にシリサイドを形成しようとすると、製造工程が増大する。
図２６に示すように、第４の窒化膜１２２を堆積する。
図２７に示すように、第４の窒化膜１２２をエッチングし、サイドウォール状に残存させる。
図２８に示すように、ニッケル、コバルトといった金属を堆積し、シリサイド１２３を第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６の上部の拡散層１１７の上部に形成する。このとき、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃは、第４の窒化膜１２２、第３の窒化膜１２０に覆われ、第１の柱状シリコン層１０９上の拡散層１１３と第２の柱状シリコン層１１０上の拡散層１１４とは、ゲート絶縁膜１１８と第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃに覆われているので、シリサイドが形成されない。
以上により第１のフィン状シリコン層１０５上部の拡散層１１７上部と第２のフィン状シリコン層１０６上部の拡散層１１７上部とにシリサイドを形成する製造方法が示された。
次に、層間絶縁膜１２５を堆積し、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを露出し、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃをエッチング後、金属１２６を堆積し、第１の金属ゲート電極１２６ｂと第２の金属ゲート電極１２６ａと金属ゲート配線１２６ｃとを形成するゲートラストの製造方法を示す。
図２９に示すように、シリサイド１２３を保護するために、第５の窒化膜１２４を堆積する。
図３０に示すように、層間絶縁膜１２５を堆積し、化学機械研磨により平坦化する。
図３１に示すように、化学機械研磨により第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを露出する。
図３２に示すように、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃをエッチングする。ウエットエッチングが望ましい。
図３３に示すように金属１２６を堆積し、平坦化し、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃがあった部分に金属１２６を埋めこむ。原子層堆積を用いることが好ましい。
図３４に示すように、金属１２６をエッチングし、第１の柱状シリコン層１０９上部の拡散層１１３上のゲート絶縁膜１１８と、第２の柱状シリコン層１１０上部の拡散層１１４上のゲート絶縁膜１１８と、を露出する。第１の金属ゲート電極１２６ｂ、第２の金属ゲート電極１２６ａ、金属ゲート配線１２６ｃが形成される。
層間絶縁膜１２５を堆積し、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを露出し、第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃをエッチング後、金属１２６を堆積し、第１の金属ゲート電極１２６ｂと第２の金属ゲート電極１２６ａと金属ゲート配線１２６ｃとを形成するゲートラストの製造方法が示された。
次に、コンタクトを形成するための製造方法を示す。第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４とにシリサイドを形成しないため、コンタクトと第１の柱状シリコン層１０９上部の拡散層１１３とが直接接続され、コンタクトと第２の柱状シリコン層１１０上部の拡散層１１４とが直接接続されることとなる。
図３５に示すように、層間絶縁膜１２７を堆積し、平坦化する。
図３６に示すように、第１の柱状シリコン層１０９上部と第２の柱状シリコン層１１０上部にコンタクト孔を形成するための第４のレジスト１２８を形成する。
図３７に示すように、層間絶縁膜１２７をエッチングし、コンタクト孔１２９を形成する。
図３８に示すように、第４のレジスト１２８を除去する。
図３９に示すように、金属ゲート配線１２６ｃ上、第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６上にコンタクト孔を形成するための第５のレジスト１３０を形成する。
図４０に示すように、層間絶縁膜１２７、１２５をエッチングし、コンタクト孔１３１、１３２を形成する。
図４１に示すように、第５のレジスト１３０を除去する。
図４２に示すように、層間絶縁膜１２７とゲート絶縁膜１１８をエッチングし、シリサイド１２３と拡散層１１３、１１４とを露出する。
図４３に示すように、金属を堆積し、コンタクト１３３、１３４、１３５を形成する。 以上によりコンタクトを形成するための製造方法が示された。第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４にシリサイドを形成しないため、コンタクト１３４と第１の柱状シリコン層１０９上部の拡散層１１３とが直接接続され、コンタクト１３４と第２の柱状シリコン層１１０上部の拡散層１１４とが直接接続されることとなる。
次に、金属配線層を形成するための製造方法を示す。
図４４に示すように、金属１３６を堆積する。
図４５に示すように、金属配線を形成するための第６のレジスト１３７、１３８、１３９を形成する。
図４６に示すように、金属１３６をエッチングし、金属配線１４０、１４１、１４２を形成する。
図４７に示すように、第６のレジスト１３７、１３８、１３９を除去する。
以上により金属配線層を形成するための製造方法が示された。
上記製造方法の結果を図１に示す。
基板１０１上に形成された第１のフィン状シリコン層１０５と、基板１０１上に形成された第２のフィン状シリコン層１０６と、前記第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６はそれぞれの端で接続し閉ループを形成しており、第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６との周囲に形成された第１の絶縁膜１０７と、第１のフィン状シリコン層１０５上に形成された第１の柱状シリコン層１０９と、第２のフィン状シリコン層１０６上に形成された第２の柱状シリコン層１１０と、第１の柱状シリコン層１０９の直径は第１のフィン状シリコン層１０５の幅と同じであって、第２の柱状シリコン層１１０の直径は第２のフィン状シリコン層１０６の幅と同じであって、第１のフィン状シリコン層１０５の上部と第１の柱状シリコン層１０９の下部に形成された拡散層１１７と、第１の柱状シリコン層１０９の上部に形成された拡散層１１３と、第２のフィン状シリコン層１０６の上部と第２の柱状シリコン層１１０の下部に形成された拡散層１１７と、第２の柱状シリコン層１１０の上部に形成された拡散層１１４と、第１のフィン状シリコン層１０５の上部と第２のフィン状シリコン層１０６の上部の拡散層１１７の上部に形成されたシリサイド１２３と、第１の柱状シリコン層１０９の周囲に形成されたゲート絶縁膜１１８と、ゲート絶縁膜１１８の周囲に形成された第１の金属ゲート電極１２６ｂと、第２の柱状シリコン層１１０の周囲に形成されたゲート絶縁膜１１８と、ゲート絶縁膜１１８の周囲に形成された第２の金属ゲート電極１２６ａと、第１の金属ゲート電極１２６ｂと第２の金属ゲート電極１２６ａに接続された第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６に直交する方向に延在する金属ゲート配線１２６ｃと、第１の柱状シリコン層１０９上部に形成された拡散層１１３上に形成されたコンタクト１３４と、第２の柱状シリコン層１１０上部に形成された拡散層１１４上に形成されたコンタクト１３４と、を有し、第１の柱状シリコン層１０９上部に形成された拡散層１１３とコンタクト１３４とは直接接続し、第２の柱状シリコン層１１０上部に形成された拡散層１１４とコンタクト１３４とは直接接続する構造となる。
以上から、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであり、一つのダミーパターンから２個のトランジスタを形成するＳＧＴの製造方法とその結果であるＳＧＴの構造が提供されうる。
１０１．シリコン基板
１０２．第２の酸化膜、ダミーパターン
１０３．第１のレジスト
１０４．第１の窒化膜、第１の窒化膜サイドウォール
１０５．第１のフィン状シリコン層
１０６．第２のフィン状シリコン層
１０７．第一の絶縁膜
１０８．第２のレジスト
１０９．第１の柱状シリコン層
１１０．第２の柱状シリコン層
１１１．第３の酸化膜
１１２．第２の窒化膜
１１３．拡散層
１１４．拡散層
１１５．拡散層
１１６．拡散層
１１７．拡散層
１１８．ゲート絶縁膜
１１９．ポリシリコン
１１９ａ．第２のポリシリコンゲート電極
１１９ｂ．第１のポリシリコンゲート電極
１１９ｃ．ポリシリコンゲート配線
１２０．第３の窒化膜
１２１．第３のレジスト
１２２．第４の窒化膜
１２３．シリサイド
１２４．第５の窒化膜
１２５．層間絶縁膜
１２６．金属
１２６ａ．第２の金属ゲート電極
１２６ｂ．第１の金属ゲート電極
１２６ｃ．金属ゲート配線
１２７．層間絶縁膜
１２８．第４のレジスト
１２９．コンタクト孔
１３０．第５のレジスト
１３１．コンタクト孔
１３２．コンタクト孔
１３３．コンタクト
１３４．コンタクト
１３５．コンタクト
１３６．金属
１３７．第６のレジスト
１３８．第６のレジスト
１３９．第６のレジスト
１４０．金属配線
１４１．金属配線
１４２．金属配線
本発明の半導体装置の製造方法は、
基板上に第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層はそれぞれの端で接続し閉ループを形成しており、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１のフィン状シリコン層の上部に第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層の上部に第２の柱状シリコン層を形成する第１の工程と、前記第１の柱状シリコン層の幅は前記第１のフィン状シリコン層の幅と同じであって、前記第２の柱状シリコン層の幅は前記第２のフィン状シリコン層の幅と同じであって、前記第１の工程の後、前記第１の柱状シリコン層上部と前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層下部に不純物を注入し拡散層を形成し、前記第２の柱状シリコン層上部と前記第２のフィン状シリコン層上部と前記第２の柱状シリコン層下部に不純物を注入し拡散層を形成する第２の工程と、前記第２の工程の後、ゲート絶縁膜と第１のポリシリコンゲート電極と第２のポリシリコンゲート電極とポリシリコンゲート配線を作成する第３の工程と、前記ゲート絶縁膜は前記第１の柱状シリコン層と前記第２の柱状シリコン層の周囲と上部を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極はゲート絶縁膜を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記第１の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜と前記第２の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、前記第３の工程の後、前記第１のフィン状シリコン層上部の前記拡散層上部と前記第２のフィン状シリコン層上部の前記拡散層上部とにシリサイドを形成する第４の工程と、前記第４の工程の後、層間絶縁膜を堆積し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、第１の金属ゲート電極と第２の金属ゲート電極と金属ゲート配線とを形成する第５の工程と、前記第１の金属ゲート電極と第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線であって、前記第５の工程の後、コンタクトを形成する第６の工程と、前記第１の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、前記第２の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、を有することを特徴とする。
また、前記第１の工程であって、基板上にダミーパターンを形成するために第２の酸化膜を堆積し、ダミーパターンを形成するための第１のレジストを形成し、前記第２の酸化膜をエッチングし、ダミーパターンを形成し、前記第１のレジストを除去し、第１の窒化膜を堆積し、前記第１の窒化膜をエッチングし、サイドウォール状に残存させ、前記ダミーパターンの周りに第１の窒化膜サイドウォールを形成し、前記ダミーパターンを除去し、前記第１の窒化膜サイドウォールをマスクとして前記基板をエッチングし、それぞれの端で接続し閉ループが形成された第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１の窒化膜サイドウォールを除去し、前記第１の絶縁膜をエッチバックし、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部を露出し、前記第１のフィン状シリコン層と前記第２のフィン状シリコンに直交するように第２のレジストを形成し、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層とをエッチングし、前記第２のレジストを除去することにより、前記第１のフィン状シリコン層と前記第２のレジストとが直交する部分が第１の柱状シリコン層となるよう前記第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層と前記第２のレジストとが直交する部分が前記第２の柱状シリコン層となるよう第２の柱状シリコン層を形成することを特徴とする。
また、基板上に形成された第１のフィン状シリコン層と、基板上に形成された、前記第１のフィン状シリコン層と共にそれぞれの端で接続し閉ループを形成する第２のフィン状シリコン層と、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層との周囲に形成された第１の絶縁膜と、前記第１のフィン状シリコン層上に形成された、前記第１のフィン状シリコン層の幅と同じ幅を有する第１のシリコン層と、前記第２のフィン状シリコン層上に形成された、前記第２のフィン状シリコン層の幅と同じ幅を有する第２のシリコン層と、前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層の下部に形成された拡散層と、前記第１の柱状シリコン層の上部に形成された拡散層と、前記第２のフィン状シリコン層の上部と前記第２の柱状シリコン層の下部に形成された拡散層と、前記第２の柱状シリコン層の上部に形成された拡散層と、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、前記第１の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第１の金属ゲート電極と、前記第２の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第２の金属ゲート電極と、前記第１の金属ゲート電極と前記第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と前記第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線と、前記第１の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、前記第２の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、を有し、前記第１の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続し、前記第２の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。
図１３に示すように、第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６に直交するように第２のレジスト１０８を形成する。第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６と第２のレジスト１０８とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
図２５に示すように、第３のレジスト１２１を除去する。
以上によりゲートラストとするために、ポリシリコンで第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃを形成する製造方法が示された。第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃ形成後のポリシリコンの上面は、第１の柱状シリコン層１０９上部の拡散層１１３の上のゲート絶縁膜１１８より高く、第２の柱状シリコン層１１０上部の拡散層１１４の上のゲート絶縁膜１１８より高い位置となっている。
次に、第１のフィン状シリコン層１０５上部の拡散層１１７上部と第２のフィン状シリコン層１０６上部の拡散層１１７上部とにシリサイドを形成する製造方法を示す。
第１のポリシリコンゲート電極１１９ｂと第２のポリシリコンゲート電極１１９ａ及びポリシリコンゲート配線１１９ｃ上部と第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４には、シリサイドを形成しないことが特徴である。第１の柱状シリコン層１０９上部の拡散層１１３と第２の柱状シリコン層１１０上部の拡散層１１４にシリサイドを形成しようとすると、製造工程が増大する。
図２６に示すように、第４の窒化膜１２２を堆積する。
図４２に示すように、第５の窒化膜１２４とゲート絶縁膜１１８をエッチングし、シリサイド１２３と拡散層１１３、１１４とを露出する。
上記製造方法の結果を図１に示す。
基板１０１上に形成された第１のフィン状シリコン層１０５と、基板１０１上に形成された第２のフィン状シリコン層１０６と、前記第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６はそれぞれの端で接続し閉ループを形成しており、第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６との周囲に形成された第１の絶縁膜１０７と、第１のフィン状シリコン層１０５上に形成された第１の柱状シリコン層１０９と、第２のフィン状シリコン層１０６上に形成された第２の柱状シリコン層１１０と、第１の柱状シリコン層１０９の幅は第１のフィン状シリコン層１０５の幅と同じであって、第２の柱状シリコン層１１０の幅は第２のフィン状シリコン層１０６の幅と同じであって、第１のフィン状シリコン層１０５の上部と第１の柱状シリコン層１０９の下部に形成された拡散層１１７と、第１の柱状シリコン層１０９の上部に形成された拡散層１１３と、第２のフィン状シリコン層１０６の上部と第２の柱状シリコン層１１０の下部に形成された拡散層１１７と、第２の柱状シリコン層１１０の上部に形成された拡散層１１４と、第１のフィン状シリコン層１０５の上部と第２のフィン状シリコン層１０６の上部の拡散層１１７の上部に形成されたシリサイド１２３と、第１の柱状シリコン層１０９の周囲に形成されたゲート絶縁膜１１８と、ゲート絶縁膜１１８の周囲に形成された第１の金属ゲート電極１２６ｂと、第２の柱状シリコン層１１０の周囲に形成されたゲート絶縁膜１１８と、ゲート絶縁膜１１８の周囲に形成された第２の金属ゲート電極１２６ａと、第１の金属ゲート電極１２６ｂと第２の金属ゲート電極１２６ａに接続された第１のフィン状シリコン層１０５と第２のフィン状シリコン層１０６に直交する方向に延在する金属ゲート配線１２６ｃと、第１の柱状シリコン層１０９上部に形成された拡散層１１３上に形成されたコンタクト１３４と、第２の柱状シリコン層１１０上部に形成された拡散層１１４上に形成されたコンタクト１３４と、を有し、第１の柱状シリコン層１０９上部に形成された拡散層１１３とコンタクト１３４とは直接接続し、第２の柱状シリコン層１１０上部に形成された拡散層１１４とコンタクト１３４とは直接接続する構造となる。
以上から、ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであり、一つのダミーパターンから２個のトランジスタを形成するＳＧＴの製造方法とその結果であるＳＧＴの構造が提供されうる。
また、基板上に形成された第１のフィン状半導体層と、基板上に形成された、前記第１のフィン状半導体層と共にそれぞれの端で接続し閉ループを形成する第２のフィン状半導体層と、前記第１のフィン状半導体層と前記第２のフィン状半導体層との周囲に形成された第１の絶縁膜と、前記第１のフィン状半導体層上に形成された、前記第１のフィン状半導体層の幅と同じ幅を有する第１の半導体層と、前記第２のフィン状半導体層上に形成された、前記第２のフィン状半導体層の幅と同じ幅を有する第２の半導体層と、前記第１のフィン状半導体層上部と前記第１の柱状半導体層の下部に形成された拡散層と、前記第１の柱状半導体層の上部に形成された拡散層と、前記第２のフィン状半導体層の上部と前記第２の柱状半導体層の下部に形成された拡散層と、前記第２の柱状半導体層の上部に形成された拡散層と、前記第１のフィン状半導体層の上部と前記第２のフィン状半導体層の上部の拡散層の上部に形成されたシリサイドと、前記第１の柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第１の金属ゲート電極と、前記第２の柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第２の金属ゲート電極と、前記第１の金属ゲート電極と前記第２の金属ゲート電極に接続された前記第１のフィン状半導体層と前記第２のフィン状半導体層に直交する方向に延在する金属ゲート配線と、前記第１の柱状半導体層上部に形成された拡散層上に形成されたコンタクトと、前記第２の柱状半導体層上部に形成された拡散層上に形成されたコンタクトと、を有し、前記第１の柱状半導体層上部に形成された拡散層と前記コンタクトとは直接接続し、前記第２の柱状半導体層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする。

Claims (7)

  1. 基板上に第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層はそれぞれの端で接続し閉ループを形成しており、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１のフィン状シリコン層の上部に第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層の上部に第２の柱状シリコン層を形成する第１の工程と、前記第１の柱状シリコン層の直径は前記第１のフィン状シリコン層の幅と同じであって、前記第２の柱状シリコン層の直径は前記第２のフィン状シリコン層の幅と同じであって、前記第１の工程の後、前記第１の柱状シリコン層上部と前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層下部に不純物を注入し拡散層を形成し、前記第２の柱状シリコン層上部と前記第２のフィン状シリコン層上部と前記第２の柱状シリコン層下部に不純物を注入し拡散層を形成する第２の工程と、前記第２の工程の後、ゲート絶縁膜と第１のポリシリコンゲート電極と第２のポリシリコンゲート電極とポリシリコンゲート配線を作成する第３の工程と、前記ゲート絶縁膜は前記第１の柱状シリコン層と前記第２の柱状シリコン層の周囲と上部を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極はゲート絶縁膜を覆い、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線形成後のポリシリコンの上面は、前記第１の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜と前記第２の柱状シリコン層上部の前記拡散層の上の前記ゲート絶縁膜より高い位置であって、前記第３の工程の後、前記第１のフィン状シリコン層上部の前記拡散層上部と前記第２のフィン状シリコン層上部の前記拡散層上部とにシリサイドを形成する第４の工程と、前記第４の工程の後、層間絶縁膜を堆積し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、第１の金属ゲート電極と第２の金属ゲート電極と金属ゲート配線とを形成する第５の工程と、前記第１の金属ゲート電極と第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線であって、前記第５の工程の後、コンタクトを形成する第６の工程と、前記第１の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、前記第２の柱状シリコン層上部の前記拡散層と前記コンタクトとは直接接続するのであって、を有することを特徴とする半導体装置の製造方法。
  2. 前記第１の工程であって、基板上にダミーパターンを形成するために第２の酸化膜を堆積し、ダミーパターンを形成するための第１のレジストを形成し、前記第２の酸化膜をエッチングし、ダミーパターンを形成し、前記第１のレジストを除去し、第１の窒化膜を堆積し、前記第１の窒化膜をエッチングし、サイドウォール状に残存させ、前記ダミーパターンの周りに第１の窒化膜サイドウォールを形成し、前記ダミーパターンを除去し、前記第１の窒化膜サイドウォールをマスクとして前記シリコン基板をエッチングし、それぞれの端で接続し閉ループが形成された第１のフィン状シリコン層と第２のフィン状シリコン層を形成し、前記第１のフィン状シリコン層と第２のフィン状シリコン層の周囲に第一の絶縁膜を形成し、前記第１の窒化膜サイドウォールを除去し、前記第１の絶縁膜をエッチバックし、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部を露出し、前記第１のフィン状シリコン層と前記第２のフィン状シリコンに直交するように第２のレジストを形成し、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層とをエッチングし、前記第２のレジストを除去することにより、前記第１のフィン状シリコン層と前記第２のレジストとが直交する部分が第１の柱状シリコン層となるよう前記第１の柱状シリコン層を形成し、前記第２のフィン状シリコン層と前記第２のレジストとが直交する部分が前記第２の柱状シリコン層となるよう第２の柱状シリコン層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の工程後、前記第２の工程であって、第１の工程後の構造全体に第３の酸化膜を堆積し、第２の窒化膜を形成し、前記第２の窒化膜をエッチングし、サイドウォール状に残存させ、不純物を注入し、第１の柱状シリコン層上部と、第１のフィン状シリコン層上部と、第２の柱状シリコン層上部と、第２のフィン状シリコン層上部に拡散層を形成し、前記第２の窒化膜と前記第３の酸化膜を除去し、熱処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２の工程の後、前記第３の工程であって、シリコン柱を取り囲むようにゲート絶縁膜を形成し、ポリシリコンを堆積し、平坦化後の前記ポリシリコンの上面が前記第１の柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高く、前記第２の柱状シリコン層上部の拡散層の上の前記ゲート絶縁膜より高い位置となるよう平坦化をし、第３の窒化膜を堆積し、第１のポリシリコンゲート電極と第２のポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第３の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記ゲート絶縁膜をエッチングし、前記第３のレジストを除去することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第３の工程の後の構造全体に、第４の窒化膜を堆積し、前記第４の窒化膜をエッチングし、サイドウォール状に残存させ、金属を堆積し、シリサイドを第１のフィン状シリコン層と第２のフィン状シリコン層の上部の拡散層の上部に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第４の工程の後の構造全体に、第５の窒化膜を堆積し、層間絶縁膜を堆積し、化学機械研磨により平坦化し、化学機械研磨により第１のポリシリコンゲート電極と第２のポリシリコンゲート電極及びポリシリコンゲート配線を露出し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチングし、金属を堆積し、前記第１のポリシリコンゲート電極と前記第２のポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に前記金属を埋めこみ、前記金属をエッチングし、第１の柱状シリコン層上部の拡散層上のゲート絶縁膜と、第２の柱状シリコン層上部の拡散層上のゲート絶縁膜とを露出し、第１の金属ゲート電極、第２の金属ゲート電極、金属ゲート配線を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 基板上に形成された第１のフィン状シリコン層と、基板上に形成された、前記第１のフィン状シリコン層と共にそれぞれの端で接続し閉ループを形成する第２のフィン状シリコン層と、前記第１のフィン状シリコン層と前記第２のフィン状シリコン層との周囲に形成された第１の絶縁膜と、前記第１のフィン状シリコン層上に形成された、前記第１のフィン状シリコン層の幅と同じ直径を有する第１のシリコン層と、前記第２のフィン状シリコン層上に形成された、前記第２のフィン状シリコン層の幅と同じ直径を有する第２のシリコン層と、前記第１のフィン状シリコン層上部と前記第１の柱状シリコン層の下部に形成された拡散層と、前記第１の柱状シリコン層の上部に形成された拡散層と、前記第２のフィン状シリコン層の上部と前記第２の柱状シリコン層の下部に形成された拡散層と、前記第２の柱状シリコン層の上部に形成された拡散層と、前記第１のフィン状シリコン層の上部と前記第２のフィン状シリコン層の上部の拡散層の上部に形成されたシリサイドと、前記第１の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第１の金属ゲート電極と、前記第２の柱状シリコン層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第２の金属ゲート電極と、前記第１の金属ゲート電極と前記第２の金属ゲート電極に接続された前記第１のフィン状シリコン層と前記第２のフィン状シリコン層に直交する方向に延在する金属ゲート配線と、前記第１の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、前記第２の柱状シリコン層上部に形成された拡散層上に形成されたコンタクトと、を有し、前記第１の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続し、前記第２の柱状シリコン層上部に形成された拡散層と前記コンタクトとは直接接続することを特徴とする半導体装置。
JP2013525062A 2011-12-02 2011-12-02 半導体装置の製造方法と半導体装置 Active JP5667699B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/077959 WO2013080378A1 (ja) 2011-12-02 2011-12-02 半導体装置の製造方法と半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014252199A Division JP5974066B2 (ja) 2014-12-12 2014-12-12 半導体装置の製造方法と半導体装置

Publications (2)

Publication Number Publication Date
JP5667699B2 JP5667699B2 (ja) 2015-02-12
JPWO2013080378A1 true JPWO2013080378A1 (ja) 2015-04-27

Family

ID=48534891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525062A Active JP5667699B2 (ja) 2011-12-02 2011-12-02 半導体装置の製造方法と半導体装置

Country Status (5)

Country Link
JP (1) JP5667699B2 (ja)
KR (1) KR20130083923A (ja)
CN (1) CN103314443A (ja)
TW (1) TW201324626A (ja)
WO (1) WO2013080378A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130100186A (ko) * 2011-12-19 2013-09-09 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 반도체 장치의 제조 방법과 반도체 장치
WO2014199433A1 (ja) 2013-06-10 2014-12-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015008387A1 (ja) 2013-07-19 2015-01-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2015083287A1 (ja) * 2013-12-06 2015-06-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及び半導体装置の製造方法
US9780213B2 (en) * 2014-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a reversed T-shaped profile in the metal gate line-end
US9608116B2 (en) * 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
JP6285393B2 (ja) * 2015-06-04 2018-02-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP6235686B2 (ja) * 2016-11-30 2017-11-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
CN109148607B (zh) * 2017-06-27 2021-08-13 中芯国际集成电路制造(上海)有限公司 半导体装置、mos电容器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
JP2010073869A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置およびその製造方法
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP2011071235A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
JP5602414B2 (ja) * 2009-11-05 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP5667699B2 (ja) 2015-02-12
CN103314443A (zh) 2013-09-18
KR20130083923A (ko) 2013-07-23
TW201324626A (zh) 2013-06-16
WO2013080378A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5695745B2 (ja) 半導体装置の製造方法及び半導体装置
JP5596237B2 (ja) 半導体装置の製造方法と半導体装置
JP5667699B2 (ja) 半導体装置の製造方法と半導体装置
JP5662590B2 (ja) 半導体装置の製造方法及び半導体装置
JP5731073B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5680801B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5974066B2 (ja) 半導体装置の製造方法と半導体装置
JPWO2014073104A1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5740535B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6368836B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6246276B2 (ja) 半導体装置の製造方法と半導体装置
JP6329301B2 (ja) 半導体装置の製造方法及び半導体装置
JP6284585B2 (ja) 半導体装置の製造方法及び半導体装置
JP6026610B2 (ja) 半導体装置の製造方法と半導体装置
JP6156883B2 (ja) 半導体装置の製造方法及び半導体装置
JP5643900B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5814437B2 (ja) 半導体装置の製造方法と半導体装置
JP6235662B2 (ja) 半導体装置
JP5986618B2 (ja) 半導体装置
JP6326437B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6080989B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5890053B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5861197B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6121386B2 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141212

R150 Certificate of patent or registration of utility model

Ref document number: 5667699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250