JPWO2012077498A1 - 積層帯域通過フィルタ - Google Patents

Abstract

ビア電極（Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２）と線路電極（Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２）とで四段分のＬＣ並列共振器のインダクタが構成され、キャパシタ電極（Ｐ１０）と接地電極（Ｇ２）とで一段目のＬＣ並列共振器のキャパシタが構成され、キャパシタ電極（Ｐ４０）と接地電極（Ｇ２）とで四段目のＬＣ並列共振器のキャパシタが構成され、キャパシタ電極（Ｐ２０，Ｐ２１，Ｐ２２）によって二段目のＬＣ並列共振器のキャパシタが構成され、さらにキャパシタ電極（Ｐ３０，Ｐ３１，Ｐ３２）によって三段目のＬＣ並列共振器のキャパシタが構成される。このように四段以上のＬＣ並列共振器のうち所定のＬＣ並列共振器同士の結合を容易に定められるようにして、フィルタの減衰特性を高い自由度のもとで定められるようにする。

Description

本発明はループ状のインダクタとキャパシタ電極とで構成される複数の共振器を備えた積層フィルタに関する発明である。

従来、小型・低廉化に適した高周波の帯域通過フィルタは誘電体層と電極層とを積層した積層体内に複数のＬＣ共振器を設けることによって構成されている。
このような積層帯域通過フィルタとして特許文献１，２が開示されている。

特許文献１には、その図１に表れているように一段目と三段目の共振器を容量結合させるための飛び結合用キャパシタＣ３で飛び結合させた三段の積層型フィルタが開示されている。そして特許文献１の図３に表れているように飛び結合用キャパシタＣ３はインダクタＬ１を構成する電極パターン１５１およびインダクタＬ３を構成する電極パターン１５３に電極パターン１６１が対向することで構成されている。

しかし、特許文献１の構成では電極パターン１６１が、インダクタＬ２を構成する電極パターン１５２にも対向しているため、電極パターン１６１と電極パターン１５２との間で不要な寄生容量が発生する。このため、フィルタのＱが劣化して減衰特性が悪くなるという問題があった。

これに対して、特許文献２には、飛び結合用キャパシタの電極パターンと、この飛び結合用キャパシタの電極パターンには結合させないＬＣ並列共振器の容量電極パターンとの間の寄生容量を減らす構成が開示されている。

ここで、特許文献２に開示されている一つの積層帯域通過フィルタの構成を図１に示す。図１に示す積層帯域通過フィルタは、接地電極形成層７０１、キャパシタ電極形成層４０２、入出力電極形成層４０３、線路電極形成層４０４、および外層４０５で積層体が構成されている。入出力電極形成層４０３には入出力電極７２１，７２２とともに入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）２６０が形成されている。この入出力間キャパシタ電極２６０は入力電極に接続されたキャパシタ電極４１１および出力電極７２２に接続されたキャパシタ電極４１４との間に容量を生じさせることによって、入出力電極間を容量結合させる。キャパシタ電極形成層４０２のキャパシタ電極４１１，４１２，４１３，４１４は接地電極４０９に対向する。

入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）２６０と二段目の共振器のキャパシタ電極４１２との間の寄生容量を減らすために、一段目および四段目の共振器のキャパシタ電極に対して二段目と三段目の共振器のキャパシタ電極が積層体の面方向にずれた位置に配置されている。

キャパシタ電極４１１、接地電極４０９、ビア電極４３１，４３２、および線路電極６１６によって一段目のＬＣ並列共振器が構成されている。キャパシタ電極４１２、接地電極４０９、ビア電極４３３，４３４、および線路電極６１７によって二段目のＬＣ並列共振器が構成されている。キャパシタ電極４１３、接地電極４０９、ビア電極４３５，４３６、および線路電極６１８によって三段目のＬＣ並列共振器が構成されている。さらに、キャパシタ電極４１３、接地電極４０９、ビア電極４３７，４３８、および線路電極６１９によって四段目のＬＣ並列共振器が構成されている。

図２は図１に示した積層帯域通過フィルタの四つのＬＣ並列共振器の配置関係を示す概略平面図である。一段目のＬＣ並列共振器Ｒ１、二段目のＬＣ並列共振器Ｒ２、三段目のＬＣ並列共振器Ｒ３、四段目のＬＣ並列共振器Ｒ４は、それらのインダクタ電極のループ面が全て平行になるように四つのＬＣ並列共振器Ｒ１，Ｒ２，Ｒ３，Ｒ４が配置されている。

特開２００６−０６７２２１号公報 国際公開ＷＯ２００７−１１９３５６号

図１に示されるような構造によれば、ループ型のインダクタを備えることにより、ＬＣ並列共振器のＱ特性が向上し、フィルタの減衰特性が改善されるという効果がある。
また、図１に示されるような構造によれば、誘電体層の積層方向から透視して二段目の共振器のキャパシタ電極が飛び結合用のキャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。

しかしながら、特許文献１および特許文献２に示されている構造では、三段以上のＬＣ並列共振器を含む場合に、すべてのＬＣ並列共振器のループ面が平行になるように、ＬＣ並列共振器を一列に配置していた。このため、各ＬＣ並列共振器のインダクタ電極は隣接するＬＣ並列共振器のインダクタ電極との間で電磁結合の調整ができるものの、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合については、その調整（設定）が殆どできないという問題があった。このため、フィルタの減衰特性（特に減衰極の位置および帯域）の調整（設定）自由度が低いという問題があった。

本発明は、四段以上のＬＣ並列共振器のうち所定のＬＣ並列共振器のインダクタ電極同士の電磁結合を容易に定められるようにして、フィルタの減衰特性を高い自由度のもとで定められるようにした積層帯域通過フィルタを提供することを目的としている。

本出願の積層帯域通過フィルタは、
（１）複数の誘電体層と複数の電極層との積層体であり、
前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され第２キャパシタ電極に第２端が接続され前記第１端を始点、前記第２端を終点とするループ形状のインダクタ電極とが構成され、
前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が四つ以上の複数個設けられた積層帯域通過フィルタにおいて、
前記複数のＬＣ並列共振器は、隣接するＬＣ並列共振器の前記インダクタ電極のループ面同士が少なくとも一部で重なって対向するＬＣ並列共振器対が、前記ループ面に対して平行な方向に複数対配列されたことを特徴としている。

この構成により、等価回路的には隣接していないＬＣ並列共振器間での飛びの磁気結合と容量結合の調整自由度が増す。このため、フィルタの減衰特性の設計自由度も増える。

（２）例えば、前記ＬＣ並列共振器対の配列方向に、隣接する前記ＬＣ並列共振器対が連続して一列に配置されていることが好ましい。

この構造により、隣接するＬＣ並列共振器対の間に導体パターンが形成されないので、隣接するＬＣ並列共振器対の結合がより設定し易くなる。

（３）例えば、前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、一方のＬＣ並列共振器対のうちの片方のＬＣ並列共振器と他方のＬＣ並列共振器対のうちの片方のＬＣ並列共振器とは、前記インダクタ電極のループ面同士が少なくとも一部で重なって対向することが好ましい。
この構造により、隣接するＬＣ並列共振器対間での結合をも強くできる。
（４）また例えば、前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、ＬＣ並列共振器同士の間隔が異なることが好ましい。
この構造により、隣接するＬＣ並列共振器対間の結合を調整しやすくなる。

（５）例えば、前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、対をなすＬＣ並列共振器同士の間隔が互いに同じであり、
且つ、隣接するＬＣ並列共振器対の一方のＬＣ並列共振器同士および他方のＬＣ並列共振器同士のインダクタ電極のループ面がそれぞれ同一面上に並んでいることが好ましい。

（６）例えば、前記複数のＬＣ並列共振器対は第１のＬＣ並列共振器対と第２のＬＣ並列共振器対を備え、第１のＬＣ並列共振器対の二つのＬＣ並列共振器は互いに結合して等価回路上の一段目と二段目のＬＣ並列共振器を構成し、第２のＬＣ並列共振器対の二つのＬＣ並列共振器は互いに結合して等価回路上の三段目と四段目のＬＣ並列共振器を構成し、
前記二つのＬＣ並列共振器対の配列方向の一方の列に並ぶ二つのＬＣ並列共振器は等価回路上隣接しない段のＬＣ並列共振器であり、前記二つのＬＣ並列共振器対の配列方向の他方の列に並ぶ二つのＬＣ並列共振器は等価回路上隣接しない段のＬＣ並列共振器であることが好ましい。

この構成により、等価回路的には隣接しない段（一段目と三段目、一段目と四段目）のＬＣ並列共振器同士間の飛びの誘導結合および容量結合をさせやすくなる。

（７）例えば、前記二つのＬＣ並列共振器対の配列方向の一方の列に並ぶ二つのＬＣ並列共振器が結合し、前記二つのＬＣ並列共振器対の配列方向の他方の列に並ぶ二つのＬＣ並列共振器が結合していることが好ましい。
この構成により、等価回路的には隣接しない段のＬＣ並列共振器同士間の飛びの誘導結合および容量結合をさせやすくなる。

本発明によれば、四段以上のＬＣ並列共振器のうち所定のＬＣ並列共振器同士の結合を容易に定められるようにして、フィルタの減衰特性を高い自由度のもとで定められるようにした積層帯域通過フィルタが構成できる。

図１は特許文献２に開示されている積層帯域通過フィルタの分解斜視図である。 図２は図１に示した積層帯域通過フィルタの四つのＬＣ並列共振器の配置関係を示す概略平面図である。 図３は第１の実施形態である積層帯域通過フィルタ１０１の分解斜視図である。 図４は積層帯域通過フィルタ１０１の外観斜視図である。 図５は図３に示した積層帯域通過フィルタ１０１の四つのＬＣ並列共振器の配置関係を示す概略平面図である。 図６は第１の実施形態である積層帯域通過フィルタ１０１の等価回路図である。 図７は第１の実施形態の積層帯域通過フィルタ１０１と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）を示す図である。 図８は第２の実施形態である積層帯域通過フィルタ１０２の分解斜視図である。 図９は図８に示した積層帯域通過フィルタ１０２の四つのＬＣ並列共振器の配置関係を示す概略平面図である。 図１０は第２の実施形態である積層帯域通過フィルタ１０２の等価回路図である。 図１１は第２の実施形態の積層帯域通過フィルタ１０２と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）を示す図である。 図１２は第３の実施形態である積層帯域通過フィルタ１０３の分解斜視図である。 図１３は積層帯域通過フィルタ１０３の四つのＬＣ並列共振器の配置関係を示す概略平面図である。 図１４は第３の実施形態の積層帯域通過フィルタ１０３と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）および反射特性（ＳパラメータのＳ１１特性）を示す図である。 図１５は第４の実施形態の積層帯域通過フィルタの五つのＬＣ並列共振器の配置関係を示す概略平面図である。 図１６は第５の実施形態の積層帯域通過フィルタの六つのＬＣ並列共振器の配置関係を示す概略平面図である。 図１７（Ａ）、図１７（Ｂ）は第６の実施形態の積層帯域通過フィルタの七つのＬＣ並列共振器の配置関係を示す概略平面図である。

《第１の実施形態》
第１の実施形態に係る積層帯域通過フィルタについて図３〜図７を参照して説明する。
図３は第１の実施形態である積層帯域通過フィルタ１０１の分解斜視図、図４は積層帯域通過フィルタ１０１の外観斜視図である。

積層帯域通過フィルタ１０１は四段のＬＣ並列共振器によって構成されている。入力端子には一段目のＬＣ並列共振器が接続され、出力端子には四段目のＬＣ並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のＬＣ並列共振器および三段目のＬＣ並列共振器である。なお、積層帯域通過フィルタ１０１の回路構成については、後で詳細に述べる。

図３に示すように、この積層帯域通過フィルタ１０１は、複数の誘電体層Ｄ１〜Ｄ１５の積層体である。誘電体層Ｄ７の上面には接地電極Ｇ３が形成されている。誘電体層Ｄ１３，Ｄ１４の上面には線路電極Ｓ１１，Ｓ１２がそれぞれ形成されている。同様に、誘電体層Ｄ１３，Ｄ１４の上面には線路電極Ｓ４１，Ｓ４２がそれぞれ形成されている。

誘電体層Ｄ１１には引出電極Ｅ１５，Ｅ４５が形成されている。誘電体層Ｄ１２〜Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１１，Ｖ４１が形成されている。また、誘電体層Ｄ８〜Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１２，Ｖ４２が形成されている。

線路電極Ｓ１１，Ｓ１２の第１端と引出電極Ｅ１５とはビア電極Ｖ１１を介して接続されている。線路電極Ｓ１１，Ｓ１２の第２端と接地電極Ｇ３とはビア電極Ｖ１２を介して接続されている。このビア電極Ｖ１１，Ｖ１２および線路電極Ｓ１１，Ｓ１２によって一段目のＬＣ並列共振器のインダクタがループ形状に構成されている。

同様に、線路電極Ｓ４１，Ｓ４２の第１端と引出電極Ｅ４５とはビア電極Ｖ４１を介して接続されている。線路電極Ｓ４１，Ｓ４２の第２端と接地電極Ｇ３とはビア電極Ｖ４２を介して接続されている。このビア電極Ｖ４１，Ｖ４２および線路電極Ｓ４１，Ｓ４２によって四段目のＬＣ並列共振器のインダクタがループ形状に構成されている。

誘電体層Ｄ３には接地電極Ｇ２が形成されている。この接地電極Ｇ２はビア電極Ｖ２３１，Ｖ２３２，Ｖ２３３，Ｖ２３４を介して誘電体層Ｄ７の接地電極Ｇ３と導通している。誘電体層Ｄ２にはキャパシタ電極Ｐ１０が形成されている。このキャパシタ電極Ｐ１０と接地電極Ｇ２とで一段目のＬＣ並列共振器の容量が構成されている。同様に、誘電体層Ｄ２にはキャパシタ電極Ｐ４０が形成されている。このキャパシタ電極Ｐ４０と接地電極Ｇ２とで四段目のＬＣ並列共振器の容量が構成されている。

誘電体層Ｄ１１の引出電極Ｅ１５，Ｅ４５と誘電体層Ｄ２の引出電極Ｅ１０，Ｅ４０とは端面の電極（図４に表れている電極ＥＥ１，ＥＥ４）を介して導通している。したがって、前記一段目のＬＣ並列共振器のインダクタと前記一段目のＬＣ並列共振器の容量とが並列接続されて、一段目のＬＣ並列共振器が構成されている。同様に、前記四段目のＬＣ並列共振器のインダクタと前記四段目のＬＣ並列共振器の容量とが並列接続されて、四段目のＬＣ並列共振器が構成されている。

誘電体層Ｄ４にはキャパシタ電極Ｐ１４１，Ｐ４１１が形成されている。誘電体層Ｄ６にはキャパシタ電極Ｐ１４２，Ｐ４１２が形成されている。誘電体層Ｄ５にキャパシタ電極Ｐ１４が形成されている。このキャパシタ電極Ｐ１４は上下のキャパシタ電極Ｐ１４１，Ｐ１４２，Ｐ４１１，Ｐ４１２との間に飛び結合容量を形成する。

キャパシタ電極Ｐ１４１，Ｐ１４２の引出電極Ｅ１４１，Ｅ１４２は端面の電極を介して前記引出電極Ｅ１５と導通している。同様に、キャパシタ電極Ｐ４１１，Ｐ４１２の引出電極Ｅ４１１，Ｅ４１２は端面の電極を介して前記引出電極Ｅ４５と導通している。したがって、一段目のＬＣ並列共振器と四段目のＬＣ並列共振器とは前記キャパシタ電極Ｐ１４１，Ｐ１４２，Ｐ４１１，Ｐ４１２およびＰ１４による飛び結合容量を介して接続されている。

誘電体層Ｄ９にはキャパシタ電極Ｐ２０，Ｐ３０が形成されている。誘電体層Ｄ８，Ｄ９にはビア電極Ｖ２０，Ｖ３０が形成されている。接地電極Ｇ３とキャパシタ電極Ｐ２０，Ｐ３０との間はビア電極Ｖ２０，Ｖ３０で接続されている。誘電体層Ｄ８にはキャパシタ電極Ｐ２１，Ｐ３１が形成されている。また、誘電体層Ｄ１０にはキャパシタ電極Ｐ２２，Ｐ３２が形成されている。キャパシタ電極Ｐ２０は誘電体層Ｄ９，Ｄ１０を介してキャパシタ電極Ｐ２１，Ｐ２２で挟まれるように配置されている。同様に、キャパシタ電極Ｐ３０も誘電体層Ｄ９，Ｄ１０を介してキャパシタ電極Ｐ３１，Ｐ３２で挟まれるように配置されている。

前記キャパシタ電極Ｐ２０，Ｐ２１，Ｐ２２，Ｇ３によって二段目のＬＣ並列共振器の容量が構成されている。同様に、前記キャパシタ電極Ｐ３０，Ｐ３１，Ｐ３２，Ｇ３によって三段目のＬＣ並列共振器の容量が構成されている。

誘電体層Ｄ１３，Ｄ１４の上面には線路電極Ｓ２１，Ｓ２２がそれぞれ形成されている。誘電体層Ｄ１２にはクランク状の線路電極Ｓ２３が形成されている。

誘電体層Ｄ１３，Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ２１が形成されている。線路電極Ｓ２１，Ｓ２２の第１端はこのビア電極Ｖ２１を介してクランク状の線路電極Ｓ２３の第１端に接続されている。誘電体層Ｄ９〜Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ２２が形成されている。線路電極Ｓ２１，Ｓ２２の第２端はビア電極Ｖ２２を介してキャパシタ電極Ｐ２１，Ｐ２２に接続されている。

前記ビア電極Ｖ２１，Ｖ２２および線路電極Ｓ２１，Ｓ２２によって二段目のＬＣ並列共振器のインダクタが構成されている。

同様に、誘電体層Ｄ１３，Ｄ１４の上面には線路電極Ｓ３１，Ｓ３２がそれぞれ形成されている。誘電体層Ｄ１３，Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ３１が形成されている。線路電極Ｓ３１，Ｓ３２の第１端はこのビア電極Ｖ３１を介してクランク状の線路電極Ｓ２３の第２端に接続されている。誘電体層Ｄ９〜Ｄ１４にはこれらの誘電体層の積層方向に延びるビア電極Ｖ３２が形成されている。線路電極Ｓ３１，Ｓ３２の第２端はビア電極Ｖ３２を介してキャパシタ電極Ｐ３１，Ｐ３２に接続されている。

前記ビア電極Ｖ３１，Ｖ３２および線路電極Ｓ３１，Ｓ３２によって三段目のＬＣ並列共振器のインダクタが構成されている。

したがって、前記二段目のＬＣ並列共振器のインダクタと前記二段目のＬＣ並列共振器の容量とが並列接続されて、二段目のＬＣ並列共振器が構成されている。同様に、前記三段目のＬＣ並列共振器のインダクタと前記三段目のＬＣ並列共振器の容量とが並列接続されて、三段目のＬＣ並列共振器が構成されている。

誘電体層Ｄ１２に形成されているクランク状の線路電極Ｓ２３の中点と誘電体層Ｄ７の接地電極Ｇ３との間はビア電極Ｖ２３で接続されている。

誘電体層Ｄ１の上面にはキャパシタ電極Ｐ１０，Ｐ４０と同電位の電極Ｐ１，Ｐ４および接地電極Ｇ２と同電位の電極Ｇ１が形成されている。この誘電体層Ｄ１の下面には電極Ｐ１，Ｐ４，Ｇ１に導通する電極パッドが形成されている。すなわち、本実施例にかかる積層帯域通過フィルタの電極パッドはＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）形式で構成されている。

前記各層の誘電体層部分は誘電率が６以上８０以下の範囲内である低温焼結セラミック（ＬＴＣＣ）である。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は６以上８０以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は２０以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも１つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。

図５は図３に示した積層帯域通過フィルタ１０１の四つのＬＣ並列共振器の配置関係を示す概略平面図である。一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２は、それぞれのインダクタ電極のループ面同士が少なくとも一部で重なって対向する第１のＬＣ並列共振器対を構成している。また、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４は、それぞれのインダクタ電極のループ面同士が少なくとも一部で重なって対向する第２のＬＣ並列共振器対を構成している。そして、第１のＬＣ並列共振器対と第２のＬＣ並列共振器対とは連続して一列に（図５における左右方向に）配列されている。すなわち、第１のＬＣ並列共振器対と第２のＬＣ並列共振器対との間に他のＬＣ並列共振器が配置されていない。

また、第１のＬＣ並列共振器対と第２のＬＣ並列共振器対について、対をなすＬＣ並列共振器同士の間隔（一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２との間隔、および三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４との間隔）は互いに同じである。また、隣接するＬＣ並列共振器対の一方のＬＣ並列共振器同士（一段目のＬＣ並列共振器Ｒ１と三段目のＬＣ並列共振器Ｒ３）のインダクタ電極のループ面はそれぞれ同一面上に並んでいる。さらに、他方のＬＣ並列共振器同士（二段目のＬＣ並列共振器Ｒ２と四段目のＬＣ並列共振器Ｒ４）のインダクタ電極のループ面は同一面上に並んでいる。

二段目のＬＣ並列共振器Ｒ２と三段目のＬＣ並列共振器Ｒ３とは図３に示したクランク状の線路電極Ｓ２３およびビア電極Ｖ２３によって構成されるインダクタを介して結合している。

第１のＬＣ並列共振器対の二つのＬＣ並列共振器（一段目のＬＣ並列共振器と二段目のＬＣ並列共振器）は互いに結合して等価回路上の一段目と二段目のＬＣ並列共振器を構成し、第２のＬＣ並列共振器対の二つのＬＣ並列共振器は互いに結合して等価回路上の三段目と四段目のＬＣ並列共振器を構成する。二つのＬＣ並列共振器対の配列方向の一方の列に並ぶ二つのＬＣ並列共振器（一段目のＬＣ並列共振器Ｒ１と三段目のＬＣ並列共振器Ｒ３）は等価回路上隣接しない段のＬＣ並列共振器である。また、二つのＬＣ並列共振器対の配列方向の他方の列に並ぶ二つのＬＣ並列共振器（二段目のＬＣ並列共振器Ｒ２と四段目のＬＣ並列共振器Ｒ４）は等価回路上隣接しない段のＬＣ並列共振器である。

図６は第１の実施形態である積層帯域通過フィルタ１０１の等価回路図である。図３に示した構成と図６中の各回路要素との関係を次に示す。
インダクタＬ１は、ビア電極Ｖ１１，Ｖ１２、線路電極Ｓ１１，Ｓ１２により構成されるインダクタである。インダクタＬ２は、ビア電極Ｖ２１，Ｖ２２、線路電極Ｓ２１，Ｓ２２により構成されるインダクタである。インダクタＬ３は、ビア電極Ｖ３１，Ｖ３２、線路電極Ｓ３１，Ｓ３２により構成されるインダクタである。インダクタＬ４は、ビア電極Ｖ４１，Ｖ４２、線路電極Ｓ４１，Ｓ４２により構成されるインダクタである。

また、容量Ｃ１はキャパシタ電極Ｐ１０と接地電極Ｇ２との間に構成されるキャパシタである。容量Ｃ４はキャパシタ電極Ｐ４０と接地電極Ｇ２との間に構成されるキャパシタである。容量Ｃ２はキャパシタ電極Ｐ２１，Ｐ２２とキャパシタ電極Ｐ２０、接地電極Ｇ３との間に構成されるキャパシタである。容量Ｃ３はキャパシタ電極Ｐ３１，Ｐ３２とキャパシタ電極Ｐ３０、接地電極Ｇ３との間に構成されるキャパシタである。

インダクタＬ２３はビア電極Ｖ２３および線路電極Ｓ２３により構成されるインダクタである。飛び結合容量Ｃ１４はキャパシタ電極Ｐ１４１，Ｐ１４２，Ｐ４１１，Ｐ４１２，Ｐ１４により構成されるキャパシタである。

インダクタＬ１とキャパシタＣ１とで一段目のＬＣ並列共振器Ｒ１が構成され、インダクタＬ２とインダクタＬ２３とキャパシタＣ２とで二段目のＬＣ並列共振器Ｒ２が構成され、インダクタＬ３とインダクタＬ２３とキャパシタＣ３とで三段目のＬＣ並列共振器Ｒ３が構成され、インダクタＬ４とキャパシタＣ４とで四段目のＬＣ並列共振器Ｒ４が構成される。

一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とはＫ１２で示すように、誘導性または容量性で結合し、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４とはＫ３４で示すように、誘導性または容量性で結合する。二段目のＬＣ並列共振器Ｒ２と三段目のＬＣ並列共振器Ｒ３とはＫ２３で示すように、インダクタＬ２３を介する誘導性結合とで結合する。さらに、一段目のＬＣ並列共振器Ｒ１と四段目のＬＣ並列共振器Ｒ４とは飛び結合容量Ｃ１４を介して飛び結合する。

図７は第１の実施形態の積層帯域通過フィルタ１０１と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）を示す図である。図７において曲線αは第１の実施形態の積層帯域通過フィルタの特性、曲線βは従来の積層帯域通過フィルタの特性である。ここで、従来の積層帯域通過フィルタは図１に示した構造の積層帯域通過フィルタである。

第１の実施形態の積層帯域通過フィルタ１０１では、等価回路的には隣接しない一段目と三段目のＬＣ並列共振器、および二段目と四段目のＬＣ並列共振器を連続して配置できる。このため、一段目と三段目のＬＣ並列共振器同士の結合、および二段目のＬＣ並列共振器と四段目のＬＣ並列共振器との結合を共に強くできるので、図７に表れているように通過帯域幅を広くすることができる。

《第２の実施形態》
第２の実施形態に係る積層帯域通過フィルタについて図８〜図１１を参照して説明する。
図８は第２の実施形態である積層帯域通過フィルタ１０２の分解斜視図である。図３に示した第１の実施形態の積層帯域通過フィルタ１０１と異なるのは、二段目のＬＣ並列共振器と三段目のＬＣ並列共振器との結合用のインダクタが無く、一段目のＬＣ並列共振器と三段目のＬＣ並列共振器とを結合させるインダクタと二段目のＬＣ並列共振器と四段目のＬＣ並列共振器とを結合させるインダクタとを備えた点である。

誘電体層Ｄ１２には線路電極Ｓ１３，Ｓ２４が形成されている。誘電体層Ｄ８〜Ｄ１４にはビア電極Ｖ１２，Ｖ２０，Ｖ３０，Ｖ４２が形成されている。線路電極Ｓ１１，Ｓ１２の第１端と接地電極Ｇ３とはビア電極Ｖ１２を介して接続されている。線路電極Ｓ２１，Ｓ２２の第１端と接地電極Ｇ３とはビア電極Ｖ２０を介して接続されている。線路電極Ｓ３１，Ｓ３２の第１端と接地電極Ｇ３とはビア電極Ｖ３０を介して接続されている。線路電極Ｓ４１，Ｓ４２の第１端と接地電極Ｇ３とはビア電極Ｖ４２を介して接続されている。線路電極Ｓ１３の第１端はビア電極Ｖ１２に繋がっていて、線路電極Ｓ１３の第２端はビア電極Ｖ２０に繋がっている。同様に、線路電極Ｓ２４の第１端はビア電極Ｖ４２に繋がっていて、線路電極Ｓ２４の第２端はビア電極Ｖ２０に繋がっている。

図９は図８に示した積層帯域通過フィルタ１０２の四つのＬＣ並列共振器の配置関係を示す概略平面図である。一段目のＬＣ並列共振器Ｒ１、二段目のＬＣ並列共振器Ｒ２、三段目のＬＣ並列共振器Ｒ３および四段目のＬＣ並列共振器Ｒ４の位置関係は第１の実施形態の積層帯域通過フィルタ１０１と同じである。第２の実施形態の積層帯域通過フィルタ１０２では、一段目のＬＣ並列共振器Ｒ１と三段目のＬＣ並列共振器Ｒ３とが線路電極Ｓ１３を介して誘導結合していて、二段目のＬＣ並列共振器Ｒ２と四段目のＬＣ並列共振器Ｒ４とが線路電極Ｓ２４を介して誘導結合していている。

図１０は第２の実施形態である積層帯域通過フィルタ１０２の等価回路図である。図８に示した構成と図１０中の各回路要素との関係を次に示す。
ＬＣ並列共振器Ｒ１〜Ｒ４の構成は第１の実施形態と同様である。すなわち、インダクタＬ１は、ビア電極Ｖ１１，Ｖ１２、線路電極Ｓ１１，Ｓ１２により構成されるインダクタである。インダクタＬ２は、ビア電極Ｖ２１，Ｖ２２、線路電極Ｓ２１，Ｓ２２により構成されるインダクタである。インダクタＬ３は、ビア電極Ｖ３１，Ｖ３２、線路電極Ｓ３１，Ｓ３２により構成されるインダクタである。インダクタＬ４は、ビア電極Ｖ４１，Ｖ４２、線路電極Ｓ４１，Ｓ４２により構成されるインダクタである。

また、容量Ｃ１はキャパシタ電極Ｐ１０と接地電極Ｇ２との間に構成されるキャパシタである。容量Ｃ４はキャパシタ電極Ｐ４０と接地電極Ｇ２との間に構成されるキャパシタである。容量Ｃ２はキャパシタ電極Ｐ２１，Ｐ２２とキャパシタ電極Ｐ２０、接地電極Ｇ３との間に構成されるキャパシタである。容量Ｃ３はキャパシタ電極Ｐ３１，Ｐ３２とキャパシタ電極Ｐ３０、接地電極Ｇ３との間に構成されるキャパシタである。

インダクタＬ１３は線路電極Ｓ１３により構成されるインダクタである。インダクタＬ２４は線路電極Ｓ２４により構成されるインダクタである。飛び結合容量Ｃ１４はキャパシタ電極Ｐ１４１，Ｐ１４２，Ｐ４１１，Ｐ４１２，Ｐ１４により構成されるキャパシタである。

インダクタＬ１とキャパシタＣ１とで一段目のＬＣ並列共振器Ｒ１が構成され、インダクタＬ２とキャパシタＣ２とで二段目のＬＣ並列共振器Ｒ２が構成され、インダクタＬ３とキャパシタＣ３とで三段目のＬＣ並列共振器Ｒ３が構成され、インダクタＬ４とキャパシタＣ４とで四段目のＬＣ並列共振器Ｒ４が構成される。

一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とはＫ１２で示すように、誘導性または容量性で結合し、二段目のＬＣ並列共振器Ｒ２と三段目のＬＣ並列共振器Ｒ３とはＫ２３で示すように、誘導性または容量性で結合し、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４とはＫ３４で示すように、誘導性または容量性で結合する。また、一段目のＬＣ並列共振器Ｒ１と三段目のＬＣ並列共振器Ｒ３とはインダクタＬ１３を介して誘導結合する。二段目のＬＣ並列共振器Ｒ２と四段目のＬＣ並列共振器Ｒ４とはインダクタＬ２４を介して誘導結合する。さらに、一段目のＬＣ並列共振器Ｒ１と四段目のＬＣ並列共振器Ｒ４とは飛び結合容量Ｃ１４を介して飛び結合する。

図１１は第２の実施形態の積層帯域通過フィルタ１０２と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）を示す図である。図１１において曲線αは第２の実施形態の積層帯域通過フィルタの特性、曲線βは従来の積層帯域通過フィルタの特性である。ここで、従来の積層帯域通過フィルタは図１に示した構造の積層帯域通過フィルタである。

第２の実施形態の積層帯域通過フィルタ１０２では、第１の実施形態と同じように一段目と三段目のＬＣ並列共振器同士の結合、二段目と四段目のＬＣ並列共振器Ｒ同士の結合を強くできるので、図１１に表れているように通過帯域幅を広くすることができる。

《第３の実施形態》
第３の実施形態に係る積層帯域通過フィルタについて図１２〜図１４を参照して説明する。
図１２は第３の実施形態である積層帯域通過フィルタ１０３の分解斜視図である。図１３は積層帯域通過フィルタ１０３の四つのＬＣ並列共振器の配置関係を示す概略平面図である。第１・第２の実施形態の積層帯域通過フィルタ１０１，１０２とは一段目のＬＣ並列共振器Ｒ１および二段目のＬＣ並列共振器Ｒ２の位置関係が逆である。三段目のＬＣ並列共振器Ｒ３および四段目のＬＣ並列共振器Ｒ４の位置関係は第１・第２の実施形態の積層帯域通過フィルタ１０１，１０２と同じである。第３の実施形態の積層帯域通過フィルタ１０３では、二段目のＬＣ並列共振器Ｒ２と三段目のＬＣ並列共振器Ｒ３とがインダクタを介して結合している。

図３に示した第１の実施形態の積層帯域通過フィルタ１０１では誘電体層Ｄ１２にクランク形状の線路電極Ｓ２３を形成したが、第３の実施形態では一段目のＬＣ並列共振器と二段目のＬＣ並列共振器の位置関係が逆であるので、図１２に表れているように、誘電体層Ｄ１２には直線状の線路電極Ｓ２３が形成されている。また、一段目のＬＣ並列共振器と二段目のＬＣ並列共振器の位置関係が逆であることにともない、誘電体層Ｄ８〜Ｄ１１に形成される各種電極の形状が少し異なっているが基本的な構成は第１の実施形態で示したものと同様である。

図１４は第３の実施形態の積層帯域通過フィルタ１０３と従来の積層帯域通過フィルタの通過特性（ＳパラメータのＳ２１特性）を示す図である。図１４において曲線αは第３の実施形態の積層帯域通過フィルタの通過特性、曲線βは従来の積層帯域通過フィルタの通過特性である。

第３の実施形態の積層帯域通過フィルタ１０３では、ＬＣ並列共振器対の配列方向に一段目のＬＣ並列共振器と四段目のＬＣ並列共振器が最も近接している。このため、入力（一段目）のＬＣ並列共振器から出力（四段目）のＬＣ並列共振器の結合を強くできる。従って、図１４に表れているように、従来構造の積層帯域通過フィルタに比べて低周波側の減衰特性が急峻である。ここで、従来の積層帯域通過フィルタは図１に示した構造の積層帯域通過フィルタである。

《第４の実施形態》
図１５は第４の実施形態の積層帯域通過フィルタの五つのＬＣ並列共振器の配置関係を示す概略平面図である。一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とで第１のＬＣ並列共振器対を構成していて、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４とで第２のＬＣ並列共振器対を構成している。

第１のＬＣ並列共振器対のうちの一方のＬＣ並列共振器（一段目のＬＣ並列共振器Ｒ１）と他方のＬＣ並列共振器（二段目のＬＣ並列共振器Ｒ２）とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。同様に、第２のＬＣ並列共振器対のうちの一方のＬＣ並列共振器（三段目のＬＣ並列共振器Ｒ３）と他方のＬＣ並列共振器（四段目のＬＣ並列共振器Ｒ４）とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。そのため、一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とは所定の結合度Ｋ１２で結合し、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４とは所定の結合度Ｋ３４で結合する。

また、第１のＬＣ並列共振器対のうちの片方のＬＣ並列共振器（二段目のＬＣ並列共振器Ｒ２）と第２のＬＣ並列共振器対のうちの片方のＬＣ並列共振器（三段目のＬＣ並列共振器Ｒ３）とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。さらに、第２のＬＣ並列共振器対のうちの他方のＬＣ並列共振器（四段目のＬＣ並列共振器Ｒ４）ともう一つのＬＣ並列共振器（五段目のＬＣ並列共振器Ｒ５）とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。そのため、二段目のＬＣ並列共振器Ｒ２と三段目のＬＣ並列共振器Ｒ３とは所定の結合度Ｋ２３で結合し、四段目のＬＣ並列共振器Ｒ４と五段目のＬＣ並列共振器Ｒ５とは所定の結合度Ｋ４５で結合する。
このようにして、結合用のインダクタやキャパシタを特に設けることなく、隣接するＬＣ並列共振器対の共振器同士についても、所望の特性を得られるように電磁結合させることができる。

《第５の実施形態》
図１６は第５の実施形態の積層帯域通過フィルタの六つのＬＣ並列共振器の配置関係を示す概略平面図である。一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とで第１のＬＣ並列共振器対が構成されていて、三段目のＬＣ並列共振器Ｒ３と四段目のＬＣ並列共振器Ｒ４とで第２のＬＣ並列共振器対が構成されていて、五段目のＬＣ並列共振器Ｒ５と六段目のＬＣ並列共振器Ｒ６とで第３のＬＣ並列共振器対が構成されている。

この例では、第１のＬＣ並列共振器対のＬＣ並列共振器同士の間隔と、第２のＬＣ並列共振器対のＬＣ並列共振器同士の間隔とが異なる。また、第２のＬＣ並列共振器対のＬＣ並列共振器同士の間隔と、第３のＬＣ並列共振器対のＬＣ並列共振器同士の間隔とが異なる。このように、隣接する二つのＬＣ並列共振器対について、ＬＣ並列共振器同士の間隔が異なっていてもよい。この構造により、ＬＣ並列共振器同士の間隔によってそのＬＣ並列共振器同士の結合度が容易に定められる。このため、フィルタの減衰特性を高い自由度のもとで定めることができる。

《第６の実施形態》
図１７（Ａ）、図１７（Ｂ）は第６の実施形態の積層帯域通過フィルタの七つのＬＣ並列共振器の配置関係を示す概略平面図である。図１７（Ａ）、図１７（Ｂ）の何れの例でも、一段目のＬＣ並列共振器Ｒ１と二段目のＬＣ並列共振器Ｒ２とで第１のＬＣ並列共振器対が構成されていて、四段目のＬＣ並列共振器Ｒ４と五段目のＬＣ並列共振器Ｒ５とで第２のＬＣ並列共振器対が構成されていて、六段目のＬＣ並列共振器Ｒ６と七段目のＬＣ並列共振器Ｒ７とで第３のＬＣ並列共振器対が構成されている。第１のＬＣ並列共振器対と第２のＬＣ並列共振器対との間には三段目のＬＣ並列共振器Ｒ３が配置されている。
このように、隣接するＬＣ並列共振器対の間にＬＣ並列共振器が配置されていてもよい。

Ｄ１〜Ｄ１５…誘電体層
Ｅ１０，Ｅ４０…引出電極
Ｅ１４１，Ｅ１４２…引出電極
Ｅ１５，Ｅ４５…引出電極
Ｅ４１１，Ｅ４１２…引出電極
ＥＥ１，ＥＥ４…電極
Ｇ１…電極
Ｇ２，Ｇ３…接地電極
Ｐ１，Ｐ４…電極
Ｐ１０，Ｐ４０…キャパシタ電極
Ｐ１４…キャパシタ電極
Ｐ１４１，Ｐ１４２，Ｐ４１１，Ｐ４１２，Ｐ１４…キャパシタ電極
Ｐ２０，Ｐ２１，Ｐ２２…キャパシタ電極
Ｐ３０，Ｐ３１，Ｐ３２…キャパシタ電極
Ｒ１〜Ｒ７…ＬＣ並列共振器
Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２…線路電極
Ｓ１３，Ｓ２４…線路電極
Ｓ２３…線路電極
Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２…ビア電極
Ｖ２０，Ｖ３０…ビア電極
Ｖ２３１，Ｖ２３２，Ｖ２３３，Ｖ２３４…ビア電極
１０１〜１０３…積層帯域通過フィルタ

Claims (7)

1. 複数の誘電体層と複数の電極層との積層体であり、
   前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され第２キャパシタ電極に第２端が接続され前記第１端を始点、前記第２端を終点とするループ形状のインダクタ電極とが構成され、
   前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
   前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が四つ以上の複数個設けられた積層帯域通過フィルタにおいて、
   前記複数のＬＣ並列共振器は、隣接するＬＣ並列共振器の前記インダクタ電極のループ面同士が少なくとも一部で重なって対向するＬＣ並列共振器対が、前記ループ面に対して平行な方向に複数対配列された、積層帯域通過フィルタ。
2. 前記複数対のＬＣ並列共振器対は連続して一列に配列されている、請求項１に記載の積層帯域通過フィルタ。
3. 前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、一方のＬＣ並列共振器対のうちの片方のＬＣ並列共振器と他方のＬＣ並列共振器対のうちの片方のＬＣ並列共振器とは、前記インダクタ電極のループ面同士が少なくとも一部で重なって対向する、請求項１または２に記載の積層帯域通過フィルタ。
4. 前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、前記ＬＣ並列共振器同士の間隔が異なる、請求項１〜３のいずれかに記載の積層帯域通過フィルタ。
5. 前記複数のＬＣ並列共振器対のうち隣接する二つのＬＣ並列共振器対について、対をなすＬＣ並列共振器同士の間隔が互いに同じであり、
   且つ、隣接するＬＣ並列共振器対の一方のＬＣ並列共振器同士および他方のＬＣ並列共振器同士のインダクタ電極のループ面がそれぞれ同一面上に並んでいる、請求項１〜３のいずれかに記載の積層帯域通過フィルタ。
6. 前記複数のＬＣ並列共振器対は第１のＬＣ並列共振器対と第２のＬＣ並列共振器対を備え、第１のＬＣ並列共振器対の二つのＬＣ並列共振器は互いに結合して等価回路上の一段目と二段目のＬＣ並列共振器を構成し、第２のＬＣ並列共振器対の二つのＬＣ並列共振器は互いに結合して等価回路上の三段目と四段目のＬＣ並列共振器を構成し、
   前記二つのＬＣ並列共振器対の配列方向の一方の列に並ぶ二つのＬＣ並列共振器は等価回路上隣接しない段のＬＣ並列共振器であり、前記二つのＬＣ並列共振器対の配列方向の他方の列に並ぶ二つのＬＣ並列共振器は等価回路上隣接しない段のＬＣ並列共振器である、請求項１〜５のいずれかに記載の積層帯域通過フィルタ。
7. 前記二つのＬＣ並列共振器対の配列方向の一方の列に並ぶ二つのＬＣ並列共振器が結合し、前記二つのＬＣ並列共振器対の配列方向の他方の列に並ぶ二つのＬＣ並列共振器が結合している、請求項６に記載の積層帯域通過フィルタ。

Images