JPWO2010001456A1 - 波形整形回路および光スイッチ装置 - Google Patents

波形整形回路および光スイッチ装置 Download PDF

Info

Publication number
JPWO2010001456A1
JPWO2010001456A1 JP2010518842A JP2010518842A JPWO2010001456A1 JP WO2010001456 A1 JPWO2010001456 A1 JP WO2010001456A1 JP 2010518842 A JP2010518842 A JP 2010518842A JP 2010518842 A JP2010518842 A JP 2010518842A JP WO2010001456 A1 JPWO2010001456 A1 JP WO2010001456A1
Authority
JP
Japan
Prior art keywords
transmission path
shaping circuit
resistor
waveform shaping
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010518842A
Other languages
English (en)
Other versions
JP5463286B2 (ja
Inventor
節生 吉田
節生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2010001456A1 publication Critical patent/JPWO2010001456A1/ja
Application granted granted Critical
Publication of JP5463286B2 publication Critical patent/JP5463286B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/50—Amplifier structures not provided for in groups H01S5/02 - H01S5/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1039—Details on the cavity length

Abstract

入力部（１１０）には、負荷（１０１）へ印加するための電圧が入力される。第１抵抗（１２０）は、入力部（１１０）と供給部（１５０）の間に直列に接続されている。第２抵抗（１３０）は、入力部（１１０）と供給部（１５０）の間の部分に分岐接続されている。オープンスタブ（１４０）は、第１抵抗（１２０）に並列に接続されている。オープンスタブ（１４０）は、電圧波を伝搬反射により往復させる所定長の第１伝送路（１４２）を有する。

Description

この発明は、負荷へ印加する電圧の波形を整形する波形整形回路および光スイッチ装置に関する。
従来、ＳＯＡ（半導体光増幅器：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）を光スイッチとして用いる技術が用いられている。ＳＯＡを光スイッチとして用いる場合は、ＳＯＡへ供給する駆動電流のＯＮ／ＯＦＦを切り替えることで、ＳＯＡからの光の出射のＯＮ／ＯＦＦを切り替える（たとえば、下記特許文献１参照。）。
また、従来、リアクタンスを有する負荷の前段に設けられ、負荷に対する印加電圧の波形を整形してエッジ（立ち上がり部分）を強調することで、負荷を流れる電流の立ち上がりを高速化するスピードアップ回路が用いられている。リアクタンスを有する負荷とは、印加電圧の立ち上がりに対して、流れる電流の立ち上がりが遅延する負荷である。
スピードアップ回路の一例としては、たとえば、負荷に対して直列に接続された抵抗に対して並列に接続されたスピードアップコンデンサがある（たとえば、下記特許文献２参照。）。また、スピードアップ回路の他の例としては、たとえば、負荷に対して分岐接続された抵抗に対して直列に接続されたスピードアップインダクタがある。
特開２００１−１５４１６０号公報 特開２００５−２２９４０２号公報
しかしながら、上述した従来のスピードアップ回路では、コンデンサやインダクタの自己共振周波数のばらつきに起因して、供給する電流の波形の立ち上がりを精度よく整形することができないという問題がある。具体的には、コンデンサには、製造ばらつきによる寄生インダクタンスが存在し、寄生インダクタンスのばらつきによって印加電圧の強調期間がばらつく。また、インダクタには、製造ばらつきによる寄生容量が存在し、寄生容量のばらつきによって印加電圧の強調期間がばらつく。
たとえば、負荷がＳＯＡである場合は、印加電圧の強調期間がばらつくと、光スイッチとしての立ち上がり時間がばらつく。このため、高精度なスイッチングができなくなるという問題がある。特に、ＳＯＡにおいては、ナノ秒オーダーで供給電流をＯＮ／ＯＦＦするため、コンデンサやインダクタの自己共振周波数のばらつきの影響が大きい。
開示の波形整形回路および光スイッチ装置は、上述した問題点を解消するものであり、印加する電圧の波形の立ち上がりを精度よく整形することを目的とする。
上述した課題を解決し、目的を達成するため、この波形整形回路は、負荷へ印加する電圧の波形の立ち上がりを強調する波形整形回路において、電圧が入力される入力部と、前記入力部から入力された電圧を前記負荷へ印加する供給部と、前記入力部と前記供給部の間に直列に接続された第１抵抗と、前記入力部と前記供給部の間の部分に分岐接続された第２抵抗と、前記第１抵抗または前記第２抵抗に接続され、前記電圧を電圧波として伝搬反射により往復させる所定長の伝送路を有するスタブと、を備えることを要件とする。
上記構成によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路をスタブによって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する印加電圧の波形の立ち上がり時間のばらつきを抑えることができる。
開示の波形整形回路および光スイッチ装置によれば、印加する電圧の波形の立ち上がりを精度よく整形することができるという効果を奏する。
図１は、実施の形態１にかかる波形整形回路を示す図である。 図２は、図１に示した入力部に入力される電圧の波形を示す図である。 図３は、図１に示した供給部から負荷へ印加される電圧の波形を示す図である。 図４は、負荷に流れる電流の波形を示す図である。 図５は、図１に示した波形整形回路の変形例１を示す図である。 図６は、図１に示した波形整形回路の変形例２を示す図である。 図７は、図１に示したオープンスタブの変形例１を示す図である。 図８は、図１に示したオープンスタブの変形例２を示す図である。 図９は、図１に示したオープンスタブの調節を示す図（その１）である。 図１０は、図１に示したオープンスタブの調節を示す図（その２）である。 図１１は、図１に示したオープンスタブの調節を示す図（その３）である。 図１２は、図１に示したオープンスタブの調節を示す図（その４）である。 図１３は、実施の形態２にかかる波形整形回路を示す図である。 図１４は、図１３に示した波形整形回路の変形例を示す図である。 図１５は、図１３に示したショートスタブの変形例を示す図である。 図１６は、図１５に示したショートスタブの調節を示す図である。
符号の説明
１００ 波形整形回路
１０１ 負荷
１１０ 入力部
１２０ 第１抵抗
１３０ 第２抵抗
１４０ オープンスタブ
１４１，１３１１ 基板
１４２，１３１２ 第１伝送路
１４２ａ，１４３ａ，１３１２ａ，１３１３ａ 一端
１４２ｂ，１４３ｂ，１３１２ｂ，１３１３ｂ 他端
１４３，１３１３ 第２伝送路
１５０ 供給部
５１０，１４１０ 増幅器
１２１０，１２２０，１６１１〜１６１３ 半田ブリッジ
１３１０ ショートスタブ
１３１４，１５３１〜１５３３ ビア
１５２１〜１５２３ 電極
以下に添付図面を参照して、この波形整形回路および光スイッチ装置の好適な実施の形態を詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかる波形整形回路を示す図である。図１に示すように、実施の形態１にかかる波形整形回路１００は、後段の負荷１０１へ印加する電圧の波形の立ち上がりを強調する波形整形回路１００である。負荷１０１は、たとえば供給される電流に応じて光を増幅するＳＯＡである。波形整形回路１００は、入力部１１０と、第１抵抗１２０と、第２抵抗１３０と、オープンスタブ１４０と、供給部１５０と、を備えている。
入力部１１０には、負荷１０１へ印加するための電圧が入力される。たとえば、入力部１１０には、入力部１１０の前段に設けられた図示しないスイッチング回路によってＯＮ／ＯＦＦされる電圧が入力される。負荷１０１がＳＯＡである場合は、負荷１０１は、外部から入力された光をＯＮ／ＯＦＦする光スイッチとして用いられる。
第１抵抗１２０は、入力部１１０と供給部１５０の間に直列に接続されている。すなわち、第１抵抗１２０の一端が入力部１１０に接続され、他端が供給部１５０に接続されている。第２抵抗１３０の一端は、入力部１１０と供給部１５０の間の部分に分岐接続されている。ここでは、第２抵抗１３０の一端は、第１抵抗１２０と供給部１５０の間の部分に分岐接続されている。第２抵抗１３０の他端は接地されている。
オープンスタブ１４０は、第１抵抗１２０に対して並列に接続されている。具体的には、オープンスタブ１４０は、基板１４１と、第１伝送路１４２と、第２伝送路１４３と、を備えている。基板１４１は、ＳｉＯ2などの誘電体基板である。第１伝送路１４２および第２伝送路１４３は、基板１４１の表面にパターン形成されている。第１伝送路１４２および第２伝送路１４３は、基板１４１を間にして互いに対向して設けられている。
第１伝送路１４２の一端１４２ａと第２伝送路１４３の一端１４３ａは互いに対向する位置に設けられている。また、第１伝送路１４２の他端１４２ｂと第２伝送路１４３の他端１４３ｂは互いに対向する位置に設けられている。また、第１伝送路１４２の一端１４２ａは、第１抵抗１２０の入力部１１０側に接続されている。第２伝送路１４３の一端１４３ａは、第１抵抗１２０の供給部１５０側に接続されている。
第１伝送路１４２は、入力部１１０から入力された電圧波を伝搬反射により往復させる。具体的には、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、他端１４２ｂにおいて反射して一端１４２ａまで戻る。実効長Ｌは、第１伝送路１４２を電圧波が往復する部分の長さ（所定長）である。第１伝送路１４２の特性インピーダンスは、第１抵抗１２０の抵抗値Ｒ１よりも低くなるように設計する。
第１伝送路１４２および第２伝送路１４３を基板１４１の表面にパターン形成する構成について説明したが、オープンスタブ１４０は、同軸ケーブルなど、特性インピーダンスが調節可能なスタブであればよい。供給部１５０は、入力部１１０から入力された電圧を負荷１０１へ印加する。波形整形回路１００の構成について説明したが、波形整形回路１００と、ＳＯＡである負荷１０１と、を一体の光スイッチ装置として構成してもよい。
図２は、図１に示した入力部に入力される電圧の波形を示す図である。図２において、横軸は時間を示している。縦軸は、図１に示した入力部１１０に入力される電圧（入力電圧）を示している。図２は、入力部１１０へ入力される電圧のエッジ（立ち上がり部分）を示している。時刻ｔ１より前は、入力部１１０へ入力される電圧がＯＦＦとなっている。そして、時刻ｔ１において、入力部１１０へ入力される電圧がＯＮとなる。
具体的には、時刻ｔ１から、時刻ｔ１より後の時刻ｔ２にかけて、入力部１１０へ入力される電圧が急激に増加する。時刻ｔ２以降は、入力部１１０へ入力される電圧がＯＮとなっている状態が継続する。具体的には、時刻ｔ２以降は、入力部１１０へ入力される電圧が一定となった状態で安定する。
図３は、図１に示した供給部から負荷へ印加される電圧の波形を示す図である。図３において、横軸は時間を示しており、図２の横軸のｔ１およびｔ２に対応している。縦軸は、図１に示した供給部１５０から負荷１０１へ印加される電圧（負荷への印加電圧）を示している。点線３１０は、スピードアップコンデンサを用いた従来の波形整形回路を用いると仮定した場合の、負荷１０１へ印加される電圧の波形を示している。
点線３１０に示すように、従来の波形整形回路では、電圧のエッジが最大電圧まで強調された後、すぐに電圧の低下が始まる。実線３２０は、波形整形回路１００から負荷１０１へ印加される電圧の波形を示している。実線３２０に示すように、波形整形回路１００においては、電圧のエッジが最大電圧まで強調された状態が期間Ｔ継続する。
期間Ｔの経過後は、波形整形回路１００の供給部１５０から負荷１０１へ印加される電圧は、一定の電圧まで急激に低下し、一定の電圧で安定する。期間Ｔは、第１伝送路１４２の一端１４２ａから入力された電圧が、第１伝送路１４２の他端１４２ｂにおいて反射して一端１４２ａへ戻るまでの期間に相当する。したがって、期間Ｔは、第１伝送路１４２の実効長Ｌ（図１参照）を変えることによって調節することができる。
実効長Ｌは、たとえば、基板１４１に第１伝送路１４２を形成するときの設定により細かく調節することができる。なお、期間Ｔは第１伝送路１４２の実効長Ｌによって決まるため、第１伝送路１４２に対向する位置に第２伝送路１４３が設けられていれば、第２伝送路１４３の長さは調節しなくてもよい。
実効長Ｌは、負荷１０１の特性に応じて調節する。たとえば、負荷１０１がＳＯＡの場合は、印加電圧の立ち上がりに対してＳＯＡの増幅特性の立ち上がりまでにかかる時間が、期間Ｔと一致するように実効長Ｌを調節する。増幅特性の立ち上がりとは、ＳＯＡの出力光が完全にＯＮになる状態である。
図４は、負荷に流れる電流の波形を示す図である。図４において、横軸は時間を示しており、図２および図３の横軸のｔ１およびｔ２に対応している。縦軸は、図１に示した負荷１０１を流れる電流を示している。点線４１０は、スピードアップコンデンサを用いると仮定した場合の、負荷１０１を流れる電流の波形を示している。
実線４２０は、波形整形回路１００の供給部１５０から供給されて負荷１０１を流れる電流の波形を示している。従来の波形整形回路（点線４１０）よりも、波形整形回路１００（実線４２０）の方が、入力部１１０へ入力される電流がＯＮとなる時刻ｔ１から、負荷１０１に流れる電流が最大電圧になるまでの期間が短くなっていることが分かる。
図５は、図１に示した波形整形回路の変形例１を示す図である。図５において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。波形整形回路１００は、図１に示した構成に加えて増幅器５１０を備えていてもよい。増幅器５１０は、第１抵抗１２０および第２抵抗１３０の後段で、供給部１５０の前段に設けられている。
供給部１５０は、増幅器５１０によって増幅された電流を負荷１０１へ供給する。負荷１０１がＳＯＡである場合は、供給部１５０から負荷１０１へ大きな電流を流す必要がある。大きな電流とは、たとえば０．３Ａである。これに対して、供給部１５０へ出力される電流を、たとえば０．３Ａまで増幅器５１０によって増幅することで、供給部１５０の前段の電流が小さくてもＳＯＡを動作させることができる。
このため、入力部１１０と、第１抵抗１２０と、第２抵抗１３０と、オープンスタブ１４０と、供給部１５０と、において、大きな電流に対する耐性を有する特別な部品を用いなくてもＳＯＡを動作させることができる。このため、大きな電流に対する波形整形回路１００の耐性を向上させるとともに、低コスト化を図ることができる。
図６は、図１に示した波形整形回路の変形例２を示す図である。図６において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。波形整形回路１００は、図１に示した構成において、第２伝送路１４３が、基板１４１の下面の全体に設けられていてもよい。この場合も、図１に示した構成と同様に、供給部１５０から負荷１０１へ印加される電圧の波形は、図３に示した波形と同様になる。したがって、負荷１０１を流れる電流の波形は、図４に示した波形と同様になる。
この構成における、各回路の設計値の具体例について説明する。第１抵抗１２０の抵抗値Ｒ１を４００Ωとする。第２抵抗１３０の抵抗値Ｒ２を４００Ωとする。基板１４１の比誘電率εｒを９とする。基板１４１の厚さを１．５ｍｍとする。第１伝送路１４２の特性インピーダンスは、第１抵抗１２０の抵抗値Ｒ１よりも低くなるように設計する。
これにより、第１伝送路１４２を電圧波が往復している期間においては、オープンスタブ１４０が、第１抵抗１２０よりも抵抗値が小さい抵抗として動作する。これにより、第１抵抗１２０の両端電圧が低下し、第２抵抗１３０の両端電圧が上昇する。第１伝送路１４２を電圧波が往復した後は、オープンスタブ１４０が絶縁体として動作する。これにより、第１抵抗１２０の両端電圧が上昇し、第２抵抗１３０の両端電圧が低下した状態で一定となる。したがって、第１伝送路１４２を電圧波が往復している期間（期間Ｔ）においては、負荷１０１へ印加される電圧が強調される。
ここでは、第１伝送路１４２の特性インピーダンスは１００Ωである。第１伝送路１４２の電極幅は０．２ｍｍである。第１伝送路１４２の実効長Ｌは６．６ｃｍである。この場合は、第１伝送路１４２において電圧波が往復する時間がおよそ１ｎｓとなる。したがって、電圧波形を強調する期間Ｔはおよそ１ｎｓとなる。
図７は、図１に示したオープンスタブの変形例１を示す図である。図７において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図７においては、オープンスタブ１４０の、平面図、正面図および側面図を図示している（図８〜図１２においても同様）。図７に示すオープンスタブ１４０においては、第１伝送路１４２が、基板１４１の表面で蛇行するように形成されている。
これにより、基板１４１を長大化させることなく、第１伝送路１４２の実効長Ｌを大きくすることができる。このため、オープンスタブ１４０を長大化することなく、第１伝送路１４２において電圧波が往復する時間を長くすることができる。第１伝送路１４２において電圧波が往復する時間を長くすることで、負荷１０１へ印加する電圧のエッジの立ち上がりを強調する期間（図３の期間Ｔ参照）を長く設定することができる。
図８は、図１に示したオープンスタブの変形例２を示す図である。図８において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図８に示すオープンスタブ１４０においては、第１伝送路１４２が、基板１４１の表面で渦巻き状に形成されている。これにより、図７に示した構成と同様に、基板１４１を長大化させることなく、第１伝送路１４２の実効長Ｌを大きくすることが可能になる。
図９は、図１に示したオープンスタブの調節を示す図（その１）である。図９において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図９に示すように、まず、第１伝送路１４２の実効長Ｌが十分な長さになるように、第１伝送路１４２を形成する。第１伝送路１４２における十分な長さとは、上述の期間Ｔが、所望の期間よりも長くなるような第１伝送路１４２の実効長Ｌである。
図１０は、図１に示したオープンスタブの調節を示す図（その２）である。図９に示した状態から、図１０に示すように、第１伝送路１４２をレーザー光線などによって切断する。ここでは、第１伝送路１４２の他端１４２ｂ付近の部分１０１０を切断している。この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１０１０において反射して一端１４２ａまで戻る。
これにより、第１伝送路１４２の実効長Ｌが短くなり、第１伝送路１４２において電圧波が往復する時間が短くなる。したがって、上述の期間Ｔが短くなる。この状態において、期間Ｔが所望の期間よりもまだ長い場合は、第１伝送路１４２をさらに切断して第１伝送路１４２の実効長Ｌを短くする。これについて、図１１によって説明する。
図１１は、図１に示したオープンスタブの調節を示す図（その３）である。図１０に示した状態において期間Ｔが所望の期間よりもまだ長い場合は、図１１に示すように、第１伝送路１４２を順次切断することで、第１伝送路１４２の実効長Ｌを短くしていく。ここでは、第１伝送路１４２の部分１１１１を切断し、さらに部分１１１２を切断している。
この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１１１２において反射して一端１４２ａまで戻る。これにより、第１伝送路１４２の実効長Ｌがさらに短くなり、第１伝送路１４２において電圧波が往復する時間がさらに短くなる。したがって、上述の期間Ｔがさらに短くなる。
図９〜図１１に示したように、第１伝送路１４２を順次切断していくことで、負荷１０１へ印加する電圧のエッジの立ち上がりを強調する期間Ｔを短くしていくことができる。なお、図９〜図１１に示したオープンスタブ１４０の調節は、たとえば、供給部１５０の後段に電流モニタを設け、供給部１５０から出力される電流の波形（図４参照）を監視しながら行う。また、負荷１０１がＳＯＡである場合は、ＳＯＡの出力光を監視する光モニタを設け、ＳＯＡの出射光を監視しながら行ってもよい。
図１２は、図１に示したオープンスタブの調節を示す図（その４）である。図１１に示した状態から、第１伝送路１４２の実効長Ｌを長くすることもできる。たとえば、図１２に示すように、切断した部分１１１２を、半田ブリッジ１２１０によって電気的に接続する。この場合（不図示）は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１１１１において反射して一端１４２ａまで戻る。
これにより、第１伝送路１４２の実効長Ｌを長くすることができる。さらに、第１伝送路１４２において切断した部分１１１１を、半田ブリッジ１２２０によって接続してもよい。この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１０１０において反射して一端１４２ａまで戻る。これにより、第１伝送路１４２の実効長Ｌをさらに長くすることができる。
期間Ｔが所望の期間となるまで第１伝送路１４２の実効長Ｌを短くしていく場合について説明したが、期間Ｔが所望の期間となるまで第１伝送路１４２の実効長Ｌを長くしていくこともできる。たとえば、基板１４１に第１伝送路１４２を形成するときに、図１１に示した形状で第１伝送路１４２を形成する。この場合は、期間Ｔが所望の期間となるまで、各切断部を順次、半田ブリッジ（接続部材）によって接続していく。
このように、実施の形態１にかかる波形整形回路１００によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路を、自己共振周波数のばらつきがないオープンスタブ１４０によって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する電流波形の立ち上がり時間のばらつきを抑えることができる。
また、第１伝送路１４２を電圧波が往復している期間に電圧波形を強調することができる。これにより、電圧波形を強調する期間Ｔを長くすることが可能になるとともに、電圧波形の強調時間Ｔを、第１伝送路１４２の長さ調節によって精度よく調節することができる。このため、供給する電流の波形の立ち上がりを精度よく整形することができる。
たとえば、負荷１０１が、光スイッチとして用いられるＳＯＡである場合は、電流波形の立ち上がり時間のばらつきを抑えることで、光スイッチとしてのＳＯＡの立ち上がりのばらつきを抑えることができる。このため、光スイッチング時間のばらつきを抑えた光スイッチ装置を実現することができる。
また、電圧波形を強調する期間Ｔが、従来のように一瞬でなく、第１伝送路１４２の実効長Ｌに応じた期間だけ継続する。このため、負荷１０１に流れる電流の立ち上がりを高速化させることができる（図４参照）。たとえば、印加電圧のオーバーシュートを２００％とした場合に、従来の波形整形回路と比較すると、波形整形回路１００は、負荷１０１に流れる電流の立ち上がりが２０％〜３０％程度高速化される。
また、電圧波形を強調する期間Ｔを長くすることができるため、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流が立ち上がるまでの期間の電圧波形を強調することができる。このため、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流の立ち上がりを高速化することができる。
（実施の形態２）
図１３は、実施の形態２にかかる波形整形回路を示す図である。図１３において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１３に示すように、実施の形態２にかかる波形整形回路１００は、図１に示したオープンスタブ１４０に代えて、ショートスタブ１３１０を備えている。ショートスタブ１３１０は、第２抵抗１３０に対して直列に接続されている。
具体的には、ショートスタブ１３１０は、基板１３１１と、第１伝送路１３１２と、第２伝送路１３１３と、ビア１３１４と、を備えている。基板１３１１は、ＳｉＯ2などの誘電体基板である。第１伝送路１３１２および第２伝送路１３１３は、基板１３１１の表面にパターン形成されている。第１伝送路１３１２および第２伝送路１３１３は、基板１３１１を間にして互いに対向して設けられている。
第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａは互いに対向する位置に設けられている。第１伝送路１３１２の他端１３１２ｂと第２伝送路１３１３の他端１３１３ｂは互いに対向する位置に設けられている。第１伝送路１３１２の一端１３１２ａは、第２抵抗１３０に接続されている。
第２伝送路１３１３の一端１３１３ａは接地されている。第１伝送路１３１２の他端１３１２ｂと、第２伝送路１３１３の他端１３１３ｂと、は基板１３１１を貫通するビア１３１４によって接続されている。第１伝送路１３１２は、入力部１１０から入力された電圧波を伝搬反射により往復させる。
具体的には、第１伝送路１３１２の一端１３１２ａから入力された電圧波は、第１伝送路１３１２を伝搬して第１伝送路１３１２の他端１３１２ｂにおいて反射し、一端１３１２ａまで戻る。なお、図１に示したオープンスタブ１４０のように、第２伝送路１３１３は第１伝送路１３１２と同形状の伝送路であってもよい。
この構成における、各回路の設計値の具体例について説明する。第１抵抗１２０の抵抗値Ｒ１を２５Ωとする。第２抵抗１３０の抵抗値Ｒ２を２５Ωとする。基板１３１１の比誘電率εｒを９とする。基板１３１１の厚さを１．５ｍｍとする。第１伝送路１３１２の特性インピーダンスは、第２抵抗１３０の抵抗値Ｒ２よりも高くなるように設計する。
これにより、第１伝送路１３１２を電圧波が往復している期間においては、ショートスタブ１３１０が、第２抵抗１３０よりも抵抗値が大きい抵抗として動作する。これにより、第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａの間の電圧が大きくなり、負荷１０１へ印加される電圧が大きくなる。第１伝送路１３１２を電圧波が往復した後は、ショートスタブ１３１０が導線として動作する。このため、第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａの間の電圧はほぼ０Ｖとなった状態で一定となり、負荷１０１へ印加される電圧が小さくなる。したがって、負荷１０１へ印加される電圧が強調される。
ここでは、第１伝送路１３１２の特性インピーダンスは１００Ωである。第１伝送路１３１２の電極幅は０．２ｍｍである。第１伝送路１３１２の実効長Ｌは６．６ｃｍである。この場合は、第１伝送路１３１２において電圧波が往復する時間がおよそ１ｎｓとなる。したがって、電圧波形を強調する期間Ｔはおよそ１ｎｓとなる。
入力部１１０に入力される電圧の波形（図２参照）と、供給部１５０から負荷１０１へ印加される電圧の波形（図３参照）と、負荷１０１に流れる電流（図４参照）と、については、図１に示した波形整形回路１００と同様であるため、ここでは説明を省略する。波形整形回路１００の構成について説明したが、波形整形回路１００と、ＳＯＡである負荷１０１と、を一体の光スイッチ装置として構成してもよい。
図１４は、図１３に示した波形整形回路の変形例を示す図である。図１４において、図１３に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示す波形整形回路１００は、図１３に示した構成に加えて増幅器１４１０を備えている。増幅器１４１０は、第１抵抗１２０および第２抵抗１３０の後段で、供給部１５０の前段に設けられている。増幅器１４１０の動作および効果については、図５に示した増幅器５１０と同様であるため、ここでは説明を省略する（図５の説明参照）。
図１５は、図１３に示したショートスタブの変形例を示す図である。図１５において、図１３に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５においては、ショートスタブ１３１０の、平面図、正面図および側面図を図示している（図１６においても同様）。図１５に示すショートスタブ１３１０においては、第１伝送路１３１２が、部分１５１１，１５１２，１５１３の各部分において切断されている。
部分１５１１，１５１２，１５１３の近くには、それぞれ電極１５２１，１５２２，１５２３が設けられている。電極１５２１，１５２２，１５２３は、それぞれビア１５３１，１５３２，１５３３によって第２伝送路１３１３に接続されている。
図１６は、図１５に示したショートスタブの調節を示す図である。図１５に示した状態から、図１６に示すように、部分１５１１を半田ブリッジ１６１１によって接続する。さらに、部分１５１２を半田ブリッジ１６１２によって接続する。さらに、半田ブリッジ１６１３によって、部分１５１３の一端１３１２ａ側の伝送路を電極１５２３に接続する。
この場合は、第１伝送路１３１２の一端１３１２ａとは反対側の端部（部分１５１３）は、ビア１５３３を介して第２伝送路１３１３に接続される。また、第１伝送路１３１２の一端１３１２ａから入力された電圧波は、第１伝送路１３１２を伝搬して、部分１５１３において反射して第１伝送路１３１２の一端１３１２ａまで戻る。これにより、第１伝送路１３１２の実効長Ｌを長くすることができる。
このように、実施の形態２にかかる波形整形回路１００によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路を、自己共振周波数のばらつきがないショートスタブ１３１０によって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する電流波形の立ち上がり時間のばらつきを抑えることができる。
また、第１伝送路１３１２を電圧波が往復している期間に電圧波形を強調することができる。これにより、電圧波形を強調する期間Ｔを長くすることが可能になるとともに、電圧波形の強調時間Ｔを、第１伝送路１３１２の長さ調節によって精度よく調節することができる。このため、供給電流の波形の立ち上がりを精度よく整形することができる。
また、実施の形態１にかかる波形整形回路１００と同様に、負荷１０１が光スイッチとして用いられるＳＯＡである場合は、光スイッチング時間のばらつきを抑えた光スイッチ装置を実現することができる。また、従来の波形整形回路と比較して、負荷１０１に流れる電流の立ち上がりを高速化させることができる。また、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流の立ち上がりを高速化することができる。
以上説明したように、開示の波形整形回路および光スイッチ装置によれば、供給する電流の波形の立ち上がりを精度よく整形することができる。なお、上述した各実施の形態においては、負荷１０１の例としてＳＯＡについて説明したが、負荷１０１は、リアクタンスを有する負荷素子の全般に適用することができる。
この発明は、負荷へ印加する電圧の波形を整形する波形整形回路および光スイッチ装置に関する。
従来、ＳＯＡ（半導体光増幅器：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）を光スイッチとして用いる技術が用いられている。ＳＯＡを光スイッチとして用いる場合は、ＳＯＡへ供給する駆動電流のＯＮ／ＯＦＦを切り替えることで、ＳＯＡからの光の出射のＯＮ／ＯＦＦを切り替える（たとえば、下記特許文献１参照。）。
また、従来、リアクタンスを有する負荷の前段に設けられ、負荷に対する印加電圧の波形を整形してエッジ（立ち上がり部分）を強調することで、負荷を流れる電流の立ち上がりを高速化するスピードアップ回路が用いられている。リアクタンスを有する負荷とは、印加電圧の立ち上がりに対して、流れる電流の立ち上がりが遅延する負荷である。
スピードアップ回路の一例としては、たとえば、負荷に対して直列に接続された抵抗に対して並列に接続されたスピードアップコンデンサがある（たとえば、下記特許文献２参照。）。また、スピードアップ回路の他の例としては、たとえば、負荷に対して分岐接続された抵抗に対して直列に接続されたスピードアップインダクタがある。
特開２００１−１５４１６０号公報 特開２００５−２２９４０２号公報
しかしながら、上述した従来のスピードアップ回路では、コンデンサやインダクタの自己共振周波数のばらつきに起因して、供給する電流の波形の立ち上がりを精度よく整形することができないという問題がある。具体的には、コンデンサには、製造ばらつきによる寄生インダクタンスが存在し、寄生インダクタンスのばらつきによって印加電圧の強調期間がばらつく。また、インダクタには、製造ばらつきによる寄生容量が存在し、寄生容量のばらつきによって印加電圧の強調期間がばらつく。
たとえば、負荷がＳＯＡである場合は、印加電圧の強調期間がばらつくと、光スイッチとしての立ち上がり時間がばらつく。このため、高精度なスイッチングができなくなるという問題がある。特に、ＳＯＡにおいては、ナノ秒オーダーで供給電流をＯＮ／ＯＦＦするため、コンデンサやインダクタの自己共振周波数のばらつきの影響が大きい。
開示の波形整形回路および光スイッチ装置は、上述した問題点を解消するものであり、印加する電圧の波形の立ち上がりを精度よく整形することを目的とする。
上述した課題を解決し、目的を達成するため、この波形整形回路は、負荷へ印加する電圧の波形の立ち上がりを強調する波形整形回路において、電圧が入力される入力部と、前記入力部から入力された電圧を前記負荷へ印加する供給部と、前記入力部と前記供給部の間に直列に接続された第１抵抗と、前記入力部と前記供給部の間の部分に分岐接続された第２抵抗と、前記第１抵抗または前記第２抵抗に接続され、前記電圧を電圧波として伝搬反射により往復させる所定長の伝送路を有するスタブと、を備えることを要件とする。
上記構成によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路をスタブによって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する印加電圧の波形の立ち上がり時間のばらつきを抑えることができる。
開示の波形整形回路および光スイッチ装置によれば、印加する電圧の波形の立ち上がりを精度よく整形することができるという効果を奏する。
図１は、実施の形態１にかかる波形整形回路を示す図である。 図２は、図１に示した入力部に入力される電圧の波形を示す図である。 図３は、図１に示した供給部から負荷へ印加される電圧の波形を示す図である。 図４は、負荷に流れる電流の波形を示す図である。 図５は、図１に示した波形整形回路の変形例１を示す図である。 図６は、図１に示した波形整形回路の変形例２を示す図である。 図７は、図１に示したオープンスタブの変形例１を示す図である。 図８は、図１に示したオープンスタブの変形例２を示す図である。 図９は、図１に示したオープンスタブの調節を示す図（その１）である。 図１０は、図１に示したオープンスタブの調節を示す図（その２）である。 図１１は、図１に示したオープンスタブの調節を示す図（その３）である。 図１２は、図１に示したオープンスタブの調節を示す図（その４）である。 図１３は、実施の形態２にかかる波形整形回路を示す図である。 図１４は、図１３に示した波形整形回路の変形例を示す図である。 図１５は、図１３に示したショートスタブの変形例を示す図である。 図１６は、図１５に示したショートスタブの調節を示す図である。
以下に添付図面を参照して、この波形整形回路および光スイッチ装置の好適な実施の形態を詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかる波形整形回路を示す図である。図１に示すように、実施の形態１にかかる波形整形回路１００は、後段の負荷１０１へ印加する電圧の波形の立ち上がりを強調する波形整形回路１００である。負荷１０１は、たとえば供給される電流に応じて光を増幅するＳＯＡである。波形整形回路１００は、入力部１１０と、第１抵抗１２０と、第２抵抗１３０と、オープンスタブ１４０と、供給部１５０と、を備えている。
入力部１１０には、負荷１０１へ印加するための電圧が入力される。たとえば、入力部１１０には、入力部１１０の前段に設けられた図示しないスイッチング回路によってＯＮ／ＯＦＦされる電圧が入力される。負荷１０１がＳＯＡである場合は、負荷１０１は、外部から入力された光をＯＮ／ＯＦＦする光スイッチとして用いられる。
第１抵抗１２０は、入力部１１０と供給部１５０の間に直列に接続されている。すなわち、第１抵抗１２０の一端が入力部１１０に接続され、他端が供給部１５０に接続されている。第２抵抗１３０の一端は、入力部１１０と供給部１５０の間の部分に分岐接続されている。ここでは、第２抵抗１３０の一端は、第１抵抗１２０と供給部１５０の間の部分に分岐接続されている。第２抵抗１３０の他端は接地されている。
オープンスタブ１４０は、第１抵抗１２０に対して並列に接続されている。具体的には、オープンスタブ１４０は、基板１４１と、第１伝送路１４２と、第２伝送路１４３と、を備えている。基板１４１は、ＳｉＯ2などの誘電体基板である。第１伝送路１４２および第２伝送路１４３は、基板１４１の表面にパターン形成されている。第１伝送路１４２および第２伝送路１４３は、基板１４１を間にして互いに対向して設けられている。
第１伝送路１４２の一端１４２ａと第２伝送路１４３の一端１４３ａは互いに対向する位置に設けられている。また、第１伝送路１４２の他端１４２ｂと第２伝送路１４３の他端１４３ｂは互いに対向する位置に設けられている。また、第１伝送路１４２の一端１４２ａは、第１抵抗１２０の入力部１１０側に接続されている。第２伝送路１４３の一端１４３ａは、第１抵抗１２０の供給部１５０側に接続されている。
第１伝送路１４２は、入力部１１０から入力された電圧波を伝搬反射により往復させる。具体的には、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、他端１４２ｂにおいて反射して一端１４２ａまで戻る。実効長Ｌは、第１伝送路１４２を電圧波が往復する部分の長さ（所定長）である。第１伝送路１４２の特性インピーダンスは、第１抵抗１２０の抵抗値Ｒ１よりも低くなるように設計する。
第１伝送路１４２および第２伝送路１４３を基板１４１の表面にパターン形成する構成について説明したが、オープンスタブ１４０は、同軸ケーブルなど、特性インピーダンスが調節可能なスタブであればよい。供給部１５０は、入力部１１０から入力された電圧を負荷１０１へ印加する。波形整形回路１００の構成について説明したが、波形整形回路１００と、ＳＯＡである負荷１０１と、を一体の光スイッチ装置として構成してもよい。
図２は、図１に示した入力部に入力される電圧の波形を示す図である。図２において、横軸は時間を示している。縦軸は、図１に示した入力部１１０に入力される電圧（入力電圧）を示している。図２は、入力部１１０へ入力される電圧のエッジ（立ち上がり部分）を示している。時刻ｔ１より前は、入力部１１０へ入力される電圧がＯＦＦとなっている。そして、時刻ｔ１において、入力部１１０へ入力される電圧がＯＮとなる。
具体的には、時刻ｔ１から、時刻ｔ１より後の時刻ｔ２にかけて、入力部１１０へ入力される電圧が急激に増加する。時刻ｔ２以降は、入力部１１０へ入力される電圧がＯＮとなっている状態が継続する。具体的には、時刻ｔ２以降は、入力部１１０へ入力される電圧が一定となった状態で安定する。
図３は、図１に示した供給部から負荷へ印加される電圧の波形を示す図である。図３において、横軸は時間を示しており、図２の横軸のｔ１およびｔ２に対応している。縦軸は、図１に示した供給部１５０から負荷１０１へ印加される電圧（負荷への印加電圧）を示している。点線３１０は、スピードアップコンデンサを用いた従来の波形整形回路を用いると仮定した場合の、負荷１０１へ印加される電圧の波形を示している。
点線３１０に示すように、従来の波形整形回路では、電圧のエッジが最大電圧まで強調された後、すぐに電圧の低下が始まる。実線３２０は、波形整形回路１００から負荷１０１へ印加される電圧の波形を示している。実線３２０に示すように、波形整形回路１００においては、電圧のエッジが最大電圧まで強調された状態が期間Ｔ継続する。
期間Ｔの経過後は、波形整形回路１００の供給部１５０から負荷１０１へ印加される電圧は、一定の電圧まで急激に低下し、一定の電圧で安定する。期間Ｔは、第１伝送路１４２の一端１４２ａから入力された電圧が、第１伝送路１４２の他端１４２ｂにおいて反射して一端１４２ａへ戻るまでの期間に相当する。したがって、期間Ｔは、第１伝送路１４２の実効長Ｌ（図１参照）を変えることによって調節することができる。
実効長Ｌは、たとえば、基板１４１に第１伝送路１４２を形成するときの設定により細かく調節することができる。なお、期間Ｔは第１伝送路１４２の実効長Ｌによって決まるため、第１伝送路１４２に対向する位置に第２伝送路１４３が設けられていれば、第２伝送路１４３の長さは調節しなくてもよい。
実効長Ｌは、負荷１０１の特性に応じて調節する。たとえば、負荷１０１がＳＯＡの場合は、印加電圧の立ち上がりに対してＳＯＡの増幅特性の立ち上がりまでにかかる時間が、期間Ｔと一致するように実効長Ｌを調節する。増幅特性の立ち上がりとは、ＳＯＡの出力光が完全にＯＮになる状態である。
図４は、負荷に流れる電流の波形を示す図である。図４において、横軸は時間を示しており、図２および図３の横軸のｔ１およびｔ２に対応している。縦軸は、図１に示した負荷１０１を流れる電流を示している。点線４１０は、スピードアップコンデンサを用いると仮定した場合の、負荷１０１を流れる電流の波形を示している。
実線４２０は、波形整形回路１００の供給部１５０から供給されて負荷１０１を流れる電流の波形を示している。従来の波形整形回路（点線４１０）よりも、波形整形回路１００（実線４２０）の方が、入力部１１０へ入力される電流がＯＮとなる時刻ｔ１から、負荷１０１に流れる電流が最大電圧になるまでの期間が短くなっていることが分かる。
図５は、図１に示した波形整形回路の変形例１を示す図である。図５において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。波形整形回路１００は、図１に示した構成に加えて増幅器５１０を備えていてもよい。増幅器５１０は、第１抵抗１２０および第２抵抗１３０の後段で、供給部１５０の前段に設けられている。
供給部１５０は、増幅器５１０によって増幅された電流を負荷１０１へ供給する。負荷１０１がＳＯＡである場合は、供給部１５０から負荷１０１へ大きな電流を流す必要がある。大きな電流とは、たとえば０．３Ａである。これに対して、供給部１５０へ出力される電流を、たとえば０．３Ａまで増幅器５１０によって増幅することで、供給部１５０の前段の電流が小さくてもＳＯＡを動作させることができる。
このため、入力部１１０と、第１抵抗１２０と、第２抵抗１３０と、オープンスタブ１４０と、供給部１５０と、において、大きな電流に対する耐性を有する特別な部品を用いなくてもＳＯＡを動作させることができる。このため、大きな電流に対する波形整形回路１００の耐性を向上させるとともに、低コスト化を図ることができる。
図６は、図１に示した波形整形回路の変形例２を示す図である。図６において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。波形整形回路１００は、図１に示した構成において、第２伝送路１４３が、基板１４１の下面の全体に設けられていてもよい。この場合も、図１に示した構成と同様に、供給部１５０から負荷１０１へ印加される電圧の波形は、図３に示した波形と同様になる。したがって、負荷１０１を流れる電流の波形は、図４に示した波形と同様になる。
この構成における、各回路の設計値の具体例について説明する。第１抵抗１２０の抵抗値Ｒ１を４００Ωとする。第２抵抗１３０の抵抗値Ｒ２を４００Ωとする。基板１４１の比誘電率εｒを９とする。基板１４１の厚さを１．５ｍｍとする。第１伝送路１４２の特性インピーダンスは、第１抵抗１２０の抵抗値Ｒ１よりも低くなるように設計する。
これにより、第１伝送路１４２を電圧波が往復している期間においては、オープンスタブ１４０が、第１抵抗１２０よりも抵抗値が小さい抵抗として動作する。これにより、第１抵抗１２０の両端電圧が低下し、第２抵抗１３０の両端電圧が上昇する。第１伝送路１４２を電圧波が往復した後は、オープンスタブ１４０が絶縁体として動作する。これにより、第１抵抗１２０の両端電圧が上昇し、第２抵抗１３０の両端電圧が低下した状態で一定となる。したがって、第１伝送路１４２を電圧波が往復している期間（期間Ｔ）においては、負荷１０１へ印加される電圧が強調される。
ここでは、第１伝送路１４２の特性インピーダンスは１００Ωである。第１伝送路１４２の電極幅は０．２ｍｍである。第１伝送路１４２の実効長Ｌは６．６ｃｍである。この場合は、第１伝送路１４２において電圧波が往復する時間がおよそ１ｎｓとなる。したがって、電圧波形を強調する期間Ｔはおよそ１ｎｓとなる。
図７は、図１に示したオープンスタブの変形例１を示す図である。図７において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図７においては、オープンスタブ１４０の、平面図、正面図および側面図を図示している（図８〜図１２においても同様）。図７に示すオープンスタブ１４０においては、第１伝送路１４２が、基板１４１の表面で蛇行するように形成されている。
これにより、基板１４１を長大化させることなく、第１伝送路１４２の実効長Ｌを大きくすることができる。このため、オープンスタブ１４０を長大化することなく、第１伝送路１４２において電圧波が往復する時間を長くすることができる。第１伝送路１４２において電圧波が往復する時間を長くすることで、負荷１０１へ印加する電圧のエッジの立ち上がりを強調する期間（図３の期間Ｔ参照）を長く設定することができる。
図８は、図１に示したオープンスタブの変形例２を示す図である。図８において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図８に示すオープンスタブ１４０においては、第１伝送路１４２が、基板１４１の表面で渦巻き状に形成されている。これにより、図７に示した構成と同様に、基板１４１を長大化させることなく、第１伝送路１４２の実効長Ｌを大きくすることが可能になる。
図９は、図１に示したオープンスタブの調節を示す図（その１）である。図９において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図９に示すように、まず、第１伝送路１４２の実効長Ｌが十分な長さになるように、第１伝送路１４２を形成する。第１伝送路１４２における十分な長さとは、上述の期間Ｔが、所望の期間よりも長くなるような第１伝送路１４２の実効長Ｌである。
図１０は、図１に示したオープンスタブの調節を示す図（その２）である。図９に示した状態から、図１０に示すように、第１伝送路１４２をレーザー光線などによって切断する。ここでは、第１伝送路１４２の他端１４２ｂ付近の部分１０１０を切断している。この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１０１０において反射して一端１４２ａまで戻る。
これにより、第１伝送路１４２の実効長Ｌが短くなり、第１伝送路１４２において電圧波が往復する時間が短くなる。したがって、上述の期間Ｔが短くなる。この状態において、期間Ｔが所望の期間よりもまだ長い場合は、第１伝送路１４２をさらに切断して第１伝送路１４２の実効長Ｌを短くする。これについて、図１１によって説明する。
図１１は、図１に示したオープンスタブの調節を示す図（その３）である。図１０に示した状態において期間Ｔが所望の期間よりもまだ長い場合は、図１１に示すように、第１伝送路１４２を順次切断することで、第１伝送路１４２の実効長Ｌを短くしていく。ここでは、第１伝送路１４２の部分１１１１を切断し、さらに部分１１１２を切断している。
この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１１１２において反射して一端１４２ａまで戻る。これにより、第１伝送路１４２の実効長Ｌがさらに短くなり、第１伝送路１４２において電圧波が往復する時間がさらに短くなる。したがって、上述の期間Ｔがさらに短くなる。
図９〜図１１に示したように、第１伝送路１４２を順次切断していくことで、負荷１０１へ印加する電圧のエッジの立ち上がりを強調する期間Ｔを短くしていくことができる。なお、図９〜図１１に示したオープンスタブ１４０の調節は、たとえば、供給部１５０の後段に電流モニタを設け、供給部１５０から出力される電流の波形（図４参照）を監視しながら行う。また、負荷１０１がＳＯＡである場合は、ＳＯＡの出力光を監視する光モニタを設け、ＳＯＡの出射光を監視しながら行ってもよい。
図１２は、図１に示したオープンスタブの調節を示す図（その４）である。図１１に示した状態から、第１伝送路１４２の実効長Ｌを長くすることもできる。たとえば、図１２に示すように、切断した部分１１１２を、半田ブリッジ１２１０によって電気的に接続する。この場合（不図示）は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１１１１において反射して一端１４２ａまで戻る。
これにより、第１伝送路１４２の実効長Ｌを長くすることができる。さらに、第１伝送路１４２において切断した部分１１１１を、半田ブリッジ１２２０によって接続してもよい。この場合は、第１伝送路１４２の一端１４２ａから入力された電圧波は、第１伝送路１４２を伝搬して、部分１０１０において反射して一端１４２ａまで戻る。これにより、第１伝送路１４２の実効長Ｌをさらに長くすることができる。
期間Ｔが所望の期間となるまで第１伝送路１４２の実効長Ｌを短くしていく場合について説明したが、期間Ｔが所望の期間となるまで第１伝送路１４２の実効長Ｌを長くしていくこともできる。たとえば、基板１４１に第１伝送路１４２を形成するときに、図１１に示した形状で第１伝送路１４２を形成する。この場合は、期間Ｔが所望の期間となるまで、各切断部を順次、半田ブリッジ（接続部材）によって接続していく。
このように、実施の形態１にかかる波形整形回路１００によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路を、自己共振周波数のばらつきがないオープンスタブ１４０によって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する電流波形の立ち上がり時間のばらつきを抑えることができる。
また、第１伝送路１４２を電圧波が往復している期間に電圧波形を強調することができる。これにより、電圧波形を強調する期間Ｔを長くすることが可能になるとともに、電圧波形の強調時間Ｔを、第１伝送路１４２の長さ調節によって精度よく調節することができる。このため、供給する電流の波形の立ち上がりを精度よく整形することができる。
たとえば、負荷１０１が、光スイッチとして用いられるＳＯＡである場合は、電流波形の立ち上がり時間のばらつきを抑えることで、光スイッチとしてのＳＯＡの立ち上がりのばらつきを抑えることができる。このため、光スイッチング時間のばらつきを抑えた光スイッチ装置を実現することができる。
また、電圧波形を強調する期間Ｔが、従来のように一瞬でなく、第１伝送路１４２の実効長Ｌに応じた期間だけ継続する。このため、負荷１０１に流れる電流の立ち上がりを高速化させることができる（図４参照）。たとえば、印加電圧のオーバーシュートを２００％とした場合に、従来の波形整形回路と比較すると、波形整形回路１００は、負荷１０１に流れる電流の立ち上がりが２０％〜３０％程度高速化される。
また、電圧波形を強調する期間Ｔを長くすることができるため、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流が立ち上がるまでの期間の電圧波形を強調することができる。このため、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流の立ち上がりを高速化することができる。
（実施の形態２）
図１３は、実施の形態２にかかる波形整形回路を示す図である。図１３において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１３に示すように、実施の形態２にかかる波形整形回路１００は、図１に示したオープンスタブ１４０に代えて、ショートスタブ１３１０を備えている。ショートスタブ１３１０は、第２抵抗１３０に対して直列に接続されている。
具体的には、ショートスタブ１３１０は、基板１３１１と、第１伝送路１３１２と、第２伝送路１３１３と、ビア１３１４と、を備えている。基板１３１１は、ＳｉＯ2などの誘電体基板である。第１伝送路１３１２および第２伝送路１３１３は、基板１３１１の表面にパターン形成されている。第１伝送路１３１２および第２伝送路１３１３は、基板１３１１を間にして互いに対向して設けられている。
第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａは互いに対向する位置に設けられている。第１伝送路１３１２の他端１３１２ｂと第２伝送路１３１３の他端１３１３ｂは互いに対向する位置に設けられている。第１伝送路１３１２の一端１３１２ａは、第２抵抗１３０に接続されている。
第２伝送路１３１３の一端１３１３ａは接地されている。第１伝送路１３１２の他端１３１２ｂと、第２伝送路１３１３の他端１３１３ｂと、は基板１３１１を貫通するビア１３１４によって接続されている。第１伝送路１３１２は、入力部１１０から入力された電圧波を伝搬反射により往復させる。
具体的には、第１伝送路１３１２の一端１３１２ａから入力された電圧波は、第１伝送路１３１２を伝搬して第１伝送路１３１２の他端１３１２ｂにおいて反射し、一端１３１２ａまで戻る。なお、図１に示したオープンスタブ１４０のように、第２伝送路１３１３は第１伝送路１３１２と同形状の伝送路であってもよい。
この構成における、各回路の設計値の具体例について説明する。第１抵抗１２０の抵抗値Ｒ１を２５Ωとする。第２抵抗１３０の抵抗値Ｒ２を２５Ωとする。基板１３１１の比誘電率εｒを９とする。基板１３１１の厚さを１．５ｍｍとする。第１伝送路１３１２の特性インピーダンスは、第２抵抗１３０の抵抗値Ｒ２よりも高くなるように設計する。
これにより、第１伝送路１３１２を電圧波が往復している期間においては、ショートスタブ１３１０が、第２抵抗１３０よりも抵抗値が大きい抵抗として動作する。これにより、第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａの間の電圧が大きくなり、負荷１０１へ印加される電圧が大きくなる。第１伝送路１３１２を電圧波が往復した後は、ショートスタブ１３１０が導線として動作する。このため、第１伝送路１３１２の一端１３１２ａと第２伝送路１３１３の一端１３１３ａの間の電圧はほぼ０Ｖとなった状態で一定となり、負荷１０１へ印加される電圧が小さくなる。したがって、負荷１０１へ印加される電圧が強調される。
ここでは、第１伝送路１３１２の特性インピーダンスは１００Ωである。第１伝送路１３１２の電極幅は０．２ｍｍである。第１伝送路１３１２の実効長Ｌは６．６ｃｍである。この場合は、第１伝送路１３１２において電圧波が往復する時間がおよそ１ｎｓとなる。したがって、電圧波形を強調する期間Ｔはおよそ１ｎｓとなる。
入力部１１０に入力される電圧の波形（図２参照）と、供給部１５０から負荷１０１へ印加される電圧の波形（図３参照）と、負荷１０１に流れる電流（図４参照）と、については、図１に示した波形整形回路１００と同様であるため、ここでは説明を省略する。波形整形回路１００の構成について説明したが、波形整形回路１００と、ＳＯＡである負荷１０１と、を一体の光スイッチ装置として構成してもよい。
図１４は、図１３に示した波形整形回路の変形例を示す図である。図１４において、図１３に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示す波形整形回路１００は、図１３に示した構成に加えて増幅器１４１０を備えている。増幅器１４１０は、第１抵抗１２０および第２抵抗１３０の後段で、供給部１５０の前段に設けられている。増幅器１４１０の動作および効果については、図５に示した増幅器５１０と同様であるため、ここでは説明を省略する（図５の説明参照）。
図１５は、図１３に示したショートスタブの変形例を示す図である。図１５において、図１３に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５においては、ショートスタブ１３１０の、平面図、正面図および側面図を図示している（図１６においても同様）。図１５に示すショートスタブ１３１０においては、第１伝送路１３１２が、部分１５１１，１５１２，１５１３の各部分において切断されている。
部分１５１１，１５１２，１５１３の近くには、それぞれ電極１５２１，１５２２，１５２３が設けられている。電極１５２１，１５２２，１５２３は、それぞれビア１５３１，１５３２，１５３３によって第２伝送路１３１３に接続されている。
図１６は、図１５に示したショートスタブの調節を示す図である。図１５に示した状態から、図１６に示すように、部分１５１１を半田ブリッジ１６１１によって接続する。さらに、部分１５１２を半田ブリッジ１６１２によって接続する。さらに、半田ブリッジ１６１３によって、部分１５１３の一端１３１２ａ側の伝送路を電極１５２３に接続する。
この場合は、第１伝送路１３１２の一端１３１２ａとは反対側の端部（部分１５１３）は、ビア１５３３を介して第２伝送路１３１３に接続される。また、第１伝送路１３１２の一端１３１２ａから入力された電圧波は、第１伝送路１３１２を伝搬して、部分１５１３において反射して第１伝送路１３１２の一端１３１２ａまで戻る。これにより、第１伝送路１３１２の実効長Ｌを長くすることができる。
このように、実施の形態２にかかる波形整形回路１００によれば、電圧波形の立ち上がり部分を強調するスピードアップ回路を、自己共振周波数のばらつきがないショートスタブ１３１０によって実現することで、スピードアップ回路の自己共振周波数のばらつきに起因する電流波形の立ち上がり時間のばらつきを抑えることができる。
また、第１伝送路１３１２を電圧波が往復している期間に電圧波形を強調することができる。これにより、電圧波形を強調する期間Ｔを長くすることが可能になるとともに、電圧波形の強調時間Ｔを、第１伝送路１３１２の長さ調節によって精度よく調節することができる。このため、供給電流の波形の立ち上がりを精度よく整形することができる。
また、実施の形態１にかかる波形整形回路１００と同様に、負荷１０１が光スイッチとして用いられるＳＯＡである場合は、光スイッチング時間のばらつきを抑えた光スイッチ装置を実現することができる。また、従来の波形整形回路と比較して、負荷１０１に流れる電流の立ち上がりを高速化させることができる。また、印加電圧に対して電流の立ち上がり特性が遅いＳＯＡを用いる場合でも、ＳＯＡに流れる電流の立ち上がりを高速化することができる。
以上説明したように、開示の波形整形回路および光スイッチ装置によれば、供給する電流の波形の立ち上がりを精度よく整形することができる。なお、上述した各実施の形態においては、負荷１０１の例としてＳＯＡについて説明したが、負荷１０１は、リアクタンスを有する負荷素子の全般に適用することができる。
上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）負荷へ印加する電圧の波形の立ち上がりを強調する波形整形回路において、
電圧が入力される入力部と、
前記入力部から入力された電圧を前記負荷へ印加する供給部と、
前記入力部と前記供給部の間に直列に接続された第１抵抗と、
前記入力部と前記供給部の間の部分に分岐接続された第２抵抗と、
前記第１抵抗または前記第２抵抗に接続され、前記電圧を電圧波として伝搬反射により往復させる所定長の伝送路を有するスタブと、
を備えることを特徴とする波形整形回路。
（付記２）前記スタブは、前記第１抵抗に対して並列に接続されたオープンスタブであることを特徴とする付記１に記載の波形整形回路。
（付記３）前記スタブの特性インピーダンスは、前記第１抵抗の抵抗値よりも低いことを特徴とする付記２に記載の波形整形回路。
（付記４）前記スタブは、
誘電体基板と、
前記誘電体基板に設けられ、前記第１抵抗の前記入力部側に接続された前記所定長の伝送路としての第１伝送路と、
前記誘電体基板に設けられ、前記第２抵抗の前記供給部側に接続され、前記誘電体基板を間にして前記第１伝送路と対向する第２伝送路と、
を備えることを特徴とする付記２に記載の波形整形回路。
（付記５）前記第１伝送路は、一端が前記第１抵抗の前記入力部側に接続され、
前記第２伝送路は、前記第１伝送路の前記一端と対向する一端が前記第２抵抗の前記供給部側に接続されていることを特徴とする付記４に記載の波形整形回路。
（付記６）前記第１伝送路は、切断された部分を備えることを特徴とする付記４に記載の波形整形回路。
（付記７）前記切断された部分を電気的に接続する接続部材を備えることを特徴とする付記６に記載の波形整形回路。
（付記８）前記スタブは、前記第２抵抗に対して直列に接続されたショートスタブであることを特徴とする付記１に記載の波形整形回路。
（付記９）前記スタブの特性インピーダンスは、前記第２抵抗の抵抗値よりも高いことを特徴とする付記８に記載の波形整形回路。
（付記１０）前記スタブは、
誘電体基板と、
前記誘電体基板に設けられ、前記第２抵抗に接続された前記所定長の伝送路としての第１伝送路と、
前記誘電体基板に設けられ、接地されるとともに、前記誘電体基板を間にして前記第１伝送路と対向する第２伝送路と、
前記誘電体基板に設けられ、前記第１伝送路と前記第２伝送路を接続するビアと、
を備えることを特徴とする付記９に記載の波形整形回路。
（付記１１）前記第１伝送路は、一端が前記第２抵抗に接続され、
前記第２伝送路は、前記第１伝送路の前記一端と対向する一端が接地され、
前記ビアは、前記第１伝送路の前記一端とは反対の他端と、前記第２伝送路の前記一端とは反対の他端と、を接続することを特徴とする付記１０に記載の波形整形回路。
（付記１２）前記第１伝送路は、切断された部分を備えることを特徴とする付記１０に記載の波形整形回路。
（付記１３）前記切断された部分を電気的に接続する接続部材を備えることを特徴とする付記１２に記載の波形整形回路。
（付記１４）前記負荷は、光スイッチとして用いられる半導体光増幅器であることを特徴とする付記１〜１３のいずれか一つに記載の波形整形回路。
（付記１５）付記１〜１３のいずれか一つに記載の波形整形回路と、
前記負荷としての半導体光増幅器と、を備え、
前記半導体光増幅器は光スイッチとして用いられることを特徴とする光スイッチ装置。
１００ 波形整形回路
１０１ 負荷
１１０ 入力部
１２０ 第１抵抗
１３０ 第２抵抗
１４０ オープンスタブ
１４１，１３１１ 基板
１４２，１３１２ 第１伝送路
１４２ａ，１４３ａ，１３１２ａ，１３１３ａ 一端
１４２ｂ，１４３ｂ，１３１２ｂ，１３１３ｂ 他端
１４３，１３１３ 第２伝送路
１５０ 供給部
５１０，１４１０ 増幅器
１２１０，１２２０，１６１１〜１６１３ 半田ブリッジ
１３１０ ショートスタブ
１３１４，１５３１〜１５３３ ビア
１５２１〜１５２３ 電極

Claims (15)

  1. 負荷へ印加する電圧の波形の立ち上がりを強調する波形整形回路において、
    電圧が入力される入力部と、
    前記入力部から入力された電圧を前記負荷へ印加する供給部と、
    前記入力部と前記供給部の間に直列に接続された第１抵抗と、
    前記入力部と前記供給部の間の部分に分岐接続された第２抵抗と、
    前記第１抵抗または前記第２抵抗に接続され、前記電圧を電圧波として伝搬反射により往復させる所定長の伝送路を有するスタブと、
    を備えることを特徴とする波形整形回路。
  2. 前記スタブは、前記第１抵抗に対して並列に接続されたオープンスタブであることを特徴とする請求項１に記載の波形整形回路。
  3. 前記スタブの特性インピーダンスは、前記第１抵抗の抵抗値よりも低いことを特徴とする請求項２に記載の波形整形回路。
  4. 前記スタブは、
    誘電体基板と、
    前記誘電体基板に設けられ、前記第１抵抗の前記入力部側に接続された前記所定長の伝送路としての第１伝送路と、
    前記誘電体基板に設けられ、前記第２抵抗の前記供給部側に接続され、前記誘電体基板を間にして前記第１伝送路と対向する第２伝送路と、
    を備えることを特徴とする請求項２に記載の波形整形回路。
  5. 前記第１伝送路は、一端が前記第１抵抗の前記入力部側に接続され、
    前記第２伝送路は、前記第１伝送路の前記一端と対向する一端が前記第２抵抗の前記供給部側に接続されていることを特徴とする請求項４に記載の波形整形回路。
  6. 前記第１伝送路は、切断された部分を備えることを特徴とする請求項４に記載の波形整形回路。
  7. 前記切断された部分を電気的に接続する接続部材を備えることを特徴とする請求項６に記載の波形整形回路。
  8. 前記スタブは、前記第２抵抗に対して直列に接続されたショートスタブであることを特徴とする請求項１に記載の波形整形回路。
  9. 前記スタブの特性インピーダンスは、前記第２抵抗の抵抗値よりも高いことを特徴とする請求項８に記載の波形整形回路。
  10. 前記スタブは、
    誘電体基板と、
    前記誘電体基板に設けられ、前記第２抵抗に接続された前記所定長の伝送路としての第１伝送路と、
    前記誘電体基板に設けられ、接地されるとともに、前記誘電体基板を間にして前記第１伝送路と対向する第２伝送路と、
    前記誘電体基板に設けられ、前記第１伝送路と前記第２伝送路を接続するビアと、
    を備えることを特徴とする請求項９に記載の波形整形回路。
  11. 前記第１伝送路は、一端が前記第２抵抗に接続され、
    前記第２伝送路は、前記第１伝送路の前記一端と対向する一端が接地され、
    前記ビアは、前記第１伝送路の前記一端とは反対の他端と、前記第２伝送路の前記一端とは反対の他端と、を接続することを特徴とする請求項１０に記載の波形整形回路。
  12. 前記第１伝送路は、切断された部分を備えることを特徴とする請求項１０に記載の波形整形回路。
  13. 前記切断された部分を電気的に接続する接続部材を備えることを特徴とする請求項１２に記載の波形整形回路。
  14. 前記負荷は、光スイッチとして用いられる半導体光増幅器であることを特徴とする請求項１〜１３のいずれか一つに記載の波形整形回路。
  15. 請求項１〜１３のいずれか一つに記載の波形整形回路と、
    前記負荷としての半導体光増幅器と、を備え、
    前記半導体光増幅器は光スイッチとして用いられることを特徴とする光スイッチ装置。
JP2010518842A 2008-06-30 2008-06-30 波形整形回路および光スイッチ装置 Expired - Fee Related JP5463286B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/061861 WO2010001456A1 (ja) 2008-06-30 2008-06-30 波形整形回路および光スイッチ装置

Publications (2)

Publication Number Publication Date
JPWO2010001456A1 true JPWO2010001456A1 (ja) 2011-12-15
JP5463286B2 JP5463286B2 (ja) 2014-04-09

Family

ID=41465572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518842A Expired - Fee Related JP5463286B2 (ja) 2008-06-30 2008-06-30 波形整形回路および光スイッチ装置

Country Status (3)

Country Link
US (1) US8310750B2 (ja)
JP (1) JP5463286B2 (ja)
WO (1) WO2010001456A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200053B2 (ja) * 2010-04-26 2013-05-15 幸治 越智 パルス発生器、パルス整形方法
JP5760398B2 (ja) * 2010-11-15 2015-08-12 富士通株式会社 光スイッチ駆動回路、光スイッチ及び光切替スイッチ
JP6091239B2 (ja) * 2013-02-13 2017-03-08 キヤノン株式会社 プリント回路板、プリント配線板および電子機器
US10090881B2 (en) 2015-11-13 2018-10-02 Renesas Electronics Corporation Semiconductor device
JP6719228B2 (ja) * 2015-11-13 2020-07-08 ルネサスエレクトロニクス株式会社 半導体装置
EP3829121B1 (en) * 2018-07-26 2023-08-30 Hioki E.E. Corporation Waveform shaping circuit, signal generation device, and signal reading system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816931U (ja) * 1981-07-27 1983-02-02 株式会社東芝 三角波発生回路
JPS59137867A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd アツテネ−タ補償方法
JPH0275220A (ja) * 1988-09-09 1990-03-14 Advantest Corp パルス波形補正装置
JPH05129916A (ja) * 1991-11-06 1993-05-25 Toshiba Corp スイツチ回路
JPH0661836A (ja) * 1992-08-05 1994-03-04 Fujitsu Ltd 終端回路及び波形整形回路
JP2752883B2 (ja) 1993-06-11 1998-05-18 日本電気株式会社 高周波増幅器
JPH08107325A (ja) * 1994-10-05 1996-04-23 Nec Eng Ltd ディジタル伝送送信回路
JP3224509B2 (ja) 1996-06-14 2001-10-29 三菱電機株式会社 マイクロ波逓倍器
JPH114149A (ja) * 1997-06-12 1999-01-06 Nec Eng Ltd 高周波スイッチマトリクス
JP2000002503A (ja) * 1998-06-16 2000-01-07 Yoshihiro Sugimura 構造部材の健全性モニタリングセンサー
JP2001154160A (ja) 1999-11-26 2001-06-08 Nec Corp 光スイッチ
JP2002270773A (ja) * 2001-03-12 2002-09-20 Nec Corp 半導体集積回路およびその製造方法
JP2005229402A (ja) 2004-02-13 2005-08-25 Murata Mfg Co Ltd 高圧出力回路
KR20080114713A (ko) * 2006-02-22 2008-12-31 파나소닉 주식회사 광 송신기 회로
JP5012329B2 (ja) * 2007-08-29 2012-08-29 富士通株式会社 光スイッチ
TWI356410B (en) * 2007-11-15 2012-01-11 Ind Tech Res Inst Light transmitter and an automatic power control c

Also Published As

Publication number Publication date
US8310750B2 (en) 2012-11-13
US20110063043A1 (en) 2011-03-17
WO2010001456A1 (ja) 2010-01-07
JP5463286B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5463286B2 (ja) 波形整形回路および光スイッチ装置
US9190721B2 (en) Antenna device
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
WO2020162217A1 (ja) 光送信器
JP2006067281A (ja) アンテナスイッチモジュール
JP2010154235A (ja) 高周波半導体増幅器
US6323986B1 (en) Radio frequency input device of superspeed optical communications module
JP5330359B2 (ja) 高周波回路
JP3966865B2 (ja) Ｄｃカット構造
JP6189881B2 (ja) 高周波半導体増幅器
JP2008085796A (ja) 高周波回路基板
JP2010114502A (ja) バイアス回路
JP5203775B2 (ja) ２倍高調波抑圧回路
JPH06338712A (ja) 高周波集積回路
JP5098991B2 (ja) 高周波モジュール
JP2009284005A (ja) 高周波増幅回路
JP2006141057A (ja) 電圧制御発振回路
JP2010021961A (ja) 増幅器
JP6189880B2 (ja) 高周波半導体増幅器
JP5142844B2 (ja) 安定化回路及び増幅器
US8207791B2 (en) Amplifier circuit with a first and a second output line
JP6909837B2 (ja) 高周波低雑音増幅器
JP2010034951A (ja) インピーダンスマッチング回路及びインピーダンスマッチング方法
JP6452315B2 (ja) 増幅器
JP2009105480A (ja) 排熱回路および高出力増幅器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5463286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees