JPH0275220A - パルス波形補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばＩＣテスタのようにパルスの波高値を
変えて被試験素子に与えるような装置に用いることがで
きるパルス波形補正装置に関する。

「従来の技術」 ＩＣテスタでは被試験ＩＣに与えるパルスの波高値を変
化させ、所定の電圧範囲で正常に被試験ＩＣが動作する
か否かを試験する項目がある。

このような試験を行なうために被試験ＩＣに与えるパル
スの波形はなまりのない（アンダーシュートのない）波
形でなければならない。

つまり被試験ＩＣに与えるパルスの波高値を被試験ＩＣ
のスレッシュボールドレベル付近まで低下させた場合、
パルスの肩の部分がなまっていると、スレッシュボール
トレベルを横切る電圧の変化が遅くなる。このため被試
験ＩＣの動作が遅れ不良が発生したのか否かを判定する
ことがむすかしくなり正常な試験を行なうことができな
くなるからである。

従って従来よりＩＣテスタではパルスの伝送回路を全て
マイクロストリップ線路等で構成し、高速パルスを歪み
なく伝送して被試験ＩＣに与え、また被試験ＩＣから受
は取ったパルスに歪みを与えることなく論理判定回路に
導びく工夫がされている。

［発明が解決しようとする課題Ｊ しかし乍らパルスの伝送路をマイクロストリップ線路等
で構成したとしてもパルスの立上りの肩の部分がなまる
ことは避けられないことである。

特に高速動作するＩＣを試験する場合にはパルスの繰返
し周波数も高くなるため、立上りの肩の部分になまりが
発生することは避けられない。

この発明の目的はパルスの立上りの肩の部分になまりが
発生してもオーバーシュートの傾向のパルス波形に補正
することができるパルス波形補正回路を提案するにある
。

「課題を解決するための手段」 この発明ではパルス伝送路−１−に互に平行して配置さ
れた一対の導体によって構成され、波形を補正すべきパ
ルスを往復させる結合線路を直列接続してパルス波形補
正回路を構成したものである。

この発明の構成によれば結合線路にパルスが入力される
とき、入力端の導体と対向して配置された他方の導体に
ハックワードクロストークによって信号が誘起される。

このハックワードクロストークか入ノｊされたパルスの
立上りの部分に加算される。

この結果結合線路に入力されたパルスは立上りの部分に
ハンクワードクロスト−りによって誘起された信号が加
えられるため立上り部分をオーバーシュートの傾向にあ
る波形に補正することができる。

オーバーシュー１・の傾向にあるパルス波形はパルスの
尖頭値まで一気に立上る波形となるから、被試験ＩＣに
与えるパルスの尖頭値を変化させ、被試験Ｉ　Ｃのスレ
ッシュホールドレベルにパルスの尖頭値を近すげてもパ
ルスの立上り部分になまりか存在しないので被試験ＩＣ
か誤動作することはない。よって正しい＋Ｃの試験を行
なうことができる。

「実施例」 第１回にこの発明の一実施例を示す。図中１はパルス伝
送路、２はこのパルス伝送路１の入力側に接続したパル
ス信号源、３は結合線路を示す。

この結合線路３は二本の導体３Δ、３Ｂが互に平行して
絶縁板上に形成されて構成される。二本の導体３Ａ、３
Ｂはパルス伝送路］と共に例えばマイクロストリップラ
インによって構成することができ、パルス伝送路１と同
し特性インピーダンスに整合される。

結合線路３の出力側は終端抵抗器４を通して交流接地点
ＶＴＴに接続され、終端抵抗器４に発生ずる電圧を出力
端子５に導出する。従って結合線路３の入力端Ａと出力
端Ｃはパルス伝送路１の特性インピーダンスと終端抵抗
器４とによってターミネーＩ・される。

ここで第２図に示すように接続時間ＵＳのなまりを補正
するには ｓ Ｔ　＃　−（ｓｅｃ　） となるように結合線路３の時間長Ｔを規定すればよい。

また人力振幅Ｖｐに対する割合がＳ〔％〕のなまりを補
正するには、 となるようにｆ！、、Ｌ、、（、、Ｚ、の値を決定する
。

尚　！：結合線路３の長さ、 Ｌ、：結合線路３の単位長さ当りの相互インダクタンス Ｃ０：結合線路３の単位長さ当りの結合容量Ｚｏ　：結
合線路３の特性インピーダンス（なまりが補正される理
由） 第３図に示す等価回路において、結合線路３の入力端を
Ａ、折返し点をＢ、出力端をＣ１入力端Ａ及び出力端Ｃ
と折返し点Ｂまでの時間長をＴとした場合、 ■　入力端へにステップ波形■。（入力信号の立上り部
分）が与えられ、このステップ波形■。

が入力端Ａから折返し点Ｂに移動するとき、折返し点Ｂ
と出力端Ｃとの間に折返し点Ｂから出力端Ｃに向ってハ
ックワードクロスＩ・−りｖｂｌが発生ずる。第４図に
ハックワードクロスｌ−−りＶｂｌの波形を示す。この
波形は出力端Ｃで観測した波形である。

■　ステップ波形■。が折返し点Ｂから出力端Ｃに移動
したとき、入力端Ａと折返し点Ｂとの間にＡ＋Ｂ向きに
ハックワードクロスＩ・−りＶｂ２が発生ずる。第５図
はこのハックワードクロスト−クＶｂ２を出力端Ｃで観
測した波形を示す。

■　ステップ波形■。がバンクワードクロスＩ・−クＶ
ｂｌ及びＶｂ２の影響を受けずに出力端Ｃに到達した場
合の波形■。１を第６図に示す。この波形ｖｏｌは入力
端へから２Ｔ遅れた波形となる。

■　この２Ｔ遅れて出力端Ｃに到達した波形Ｖ　ｏ　Ｉ
とハックワードクロストークＶｂ１とＶ　ｂ２を重ね合
せると、第７回に実線で示す波形■。０となる。

この波形Ｖ。０は結合線路３をステップ波形■。が通過
した後の波形である。

第７図から明らかなように波形■。１にハックワードク
ロストーク■、２が加算されて実際の出力波形Ｖ０゜は
オーバーシュートの波形に補正される。

従って入力波形が例えば第８図に示すように立上りの肩
の部分になまりがある場合は、このなまりの部分にバッ
クワードクロストークＶ６２が加ねり第９図に実線で示
すように適正なパルス波形に補正される。

尚補正された波形には立上りの初期にバックヮードクロ
スト−りＶｂｌが付加されるが、このハックワードクロ
ストークＶ　ｂ　ｌのレベルは補正されたパルスの振幅
値１／２ＶＰ　（入力波形の振幅はＶＰ）と比較して充
分小さい値であるから、これが例え４：終端抵抗器、５
：出力端子。

ば被試験ＩＣに入力されても試験に何等影響を与えるこ
とはない。

「発明の効果」 以上説明したように、この発明によればパルスの立上り
の肩の部分になまりが生じても、このなまりをオーバー
シュートの方向に補正することができる。この結果パル
スの尖頭値を被試験ＩＣのスレッシュホールトレベルに
近すけでも、パルスの立上りが尖頭値まで一気に立上る
波形に補正されているからＩＣのスレッシュホールドレ
ベルを遅い電圧変化で横切るような条件に合致すること
はない。

従ってＩＣの試験を正しく行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図はこ
の発明の詳細な説明するための波形図、第３図はこの発
明の詳細な説明するだめの等価回略図、第４図乃至第９
図はこの発明の詳細な説明するための波形図である。

Claims (1)

【特許請求の範囲】
1. （１）パルス伝送路上に互に平行して同一パルス信号を
   往復させる結合線路を直列に接続して成るパルス波形補
   正装置。