JP2010034951A

JP2010034951A - インピーダンスマッチング回路及びインピーダンスマッチング方法

Info

Publication number: JP2010034951A
Application number: JP2008196162A
Authority: JP
Inventors: Yoshiro Aoki; 善郎青木; Hiroshi Kajio; 浩史梶尾
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-07-30
Filing date: 2008-07-30
Publication date: 2010-02-12

Abstract

【課題】低インピーダンス線路のパターン幅を広げることなく、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して概ね１Ω未満の入出力インピーダンスマッチングを効果的に行う。
【解決手段】５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行う場合に、前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内にグランド層を追加形成するようにしたことを特徴とする。
【選択図】図１

Description

本発明は、例えば概ね５００ＭＨｚ以上（例えば９６０〜１２５０ＭＨｚ）の高周波信号を電力増幅する電力増幅素子に対するインピーダンスマッチング回路とそのインピーダンスマッチング方法に関する。

電力増幅素子の典型的なインピーダンスマッチング法は、低インピーダンス直列伝送線路とオープンスタブによる微小容量コンデンサの並列接続との組み合わせによって行っている（例えば特許文献１参照）。ここで、基板伝送線路のインピーダンスＺoは、信号線の幅Ｗとグランドまでの距離Ｈ及びその間に存在する基板材料の比誘電率εr の平方根の関数Ｆとなる。
Ｚo ＝Ｆ（Ｈ／Ｗ／√εr ）
ところで、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子にあっては、従来ではその入出力インピーダンスが概ね１Ω以上の動作インピーダンスであったため、インピーダンスマッチングは比較的容易に行うことが可能であった。しかしながら、近年では、省電力化、小型化の要求に伴い、概ね１Ω未満の入出力インピーダンスマッチング（５０Ω→０．５Ω：１００倍以上のインピーダンス変換）が要望されつつある。このような低インピーダンスに対するマッチングにおいては、低インピーダンス直列伝送線路のパターン幅が広くなり過ぎてしまう。この結果、オープンスタブと電磁界的に差異が無くなって、インピーダンスマッチングを行うことができなくなってしまう。
特開平０４−０６８７０３号公報

以上述べたように、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対する従来の低インピーダンスマッチングにおいては、低インピーダンス直列伝送線路のパターン幅が広くなり過ぎてしまい、オープンスタブと電磁界的に差異が無くなって、インピーダンスマッチングを行うことができなくなってしまう。

本発明は上記の問題を解決するためになされたもので、低インピーダンス線路のパターン幅を広げることなく、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して概ね１Ω未満の入出力インピーダンスマッチングを効果的に行うことのできるインピーダンスマッチング回路とそのインピーダンスマッチング方法を提供することを目的とする。

上記目的を達成するために、本発明に係るインピーダンスマッチング回路は、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行う場合に、前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内に追加形成されるグランド層を備えるようにしたことを特徴とする。

また、本発明に係るインピーダンスマッチング方法は、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行う場合に、前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内にグランド層を追加形成するようにしたことを特徴とする。

以上のように構成したことによって、本発明によれば、低インピーダンス線路のパターン幅を広げることなく、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して概ね１Ω未満の入出力インピーダンスマッチングを効果的に行うことのできるインピーダンスマッチング回路とそのインピーダンスマッチング方法を提供することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

図１は本発明が適用される電力増幅素子のインピーダンスマッチング回路の構成を示すもので、図１（ａ）は基板上に形成されるインピーダンスマッチング回路の伝送線路パターンを示す図、図１（ｂ）は基板断面構造を示している。この回路は、５０Ω系において、１：５０（概ね１Ω未満）、電気長λ／４が無視できない高周波帯（概ね５００ＭＨｚ以上）に適用した場合である。図１において、１１は電力増幅素子、１２は回路基板である。回路基板１２は、ベースプレート１２１、グランド層（Ｇｎｄ）１２２、誘電体層１２３、パターン配線層１２４を順に積層した多層基板であり、誘電体層１２３にはパターン配線層１２４に形成される伝送線路パターンに対し、必要に応じてグランド層（Ｇｎｄ）１２５，１２６が挿入形成される。この回路基板１２の中央部には、上面側からベースプレート１２１まで切削された穴部１２５が形成され、この穴部１２５内において、ベースプレート１２１上に電力増幅素子１１が載置固定される。電力増幅素子１１の一対の接続タブ（電極）１１１，１１２はそれぞれ回路基板１２のパターン配線層１２４の表面と接触する位置に形成され、その層１２４に形成される伝送線路パターンＡ１，Ａ２と電気的に接続される。

上記伝送線路パターンＡ１，Ａ２は電力増幅素子１１と基板端部（信号入出力端子部分）との間の伝送信号のインピーダンスマッチング回路を構成するもので、伝送信号の周波数に応じてインピーダンスマッチングを行うためのキャパシタンスＣ、インダクタンスＬに相当する長さ及び幅を有するように形成される。

上記構成において、以下に具体的な例をあげて説明する。

今、端子インピーダンス［０．５＋Ｊ０．５］の素子マッチング例を考える。この場合、１ＧＨｚにおけるスミスチャート上のマッチング軌跡（１〜９）は図２に示すようになり、この例に対応するインピーダンスマッチング回路Ａ１のパターン等価回路は図３に示すようになる。

ここで、電力増幅素子の典型的なインピーダンスマッチング法は、図２に示すスミスチャートの軌跡の通り、『低インピーダンス直列伝送線路＋オープンスタブによる微小容量コンデンサの並列接続』であり、これらの組み合わせにより、インピーダンスマッチングを行う。しかしながら、小型化のためにオープンスタブを使用不可とした場合、概ね１Ω未満の入出力インピーダンスマッチングにおいては、図４に示すようなパターンとなってしまい、低インピーダンス直列伝送線路（特に初段のインダクタンスＬ）のパターン幅が広くなり過ぎてオープンスタブと電磁界的に差異が無くなり、その結果インピーダンスマッチングを行うことができなくなる。

この状態をモーメンタム法による電磁界解析（注：０．９８〜１．０２ＧＨｚスイープ解析）を行った結果を図５のスミスチャートに示す。図５から明らかなように、マッチング後の信号入出力端子部分（図３の［９］の部分）でも、スミスチャート中心（５０Ω）にならない。原因は、図４において、初段のＬのパターン幅が広すぎて、Ｃに見えてしまうからである。

そこで、本発明では、初段のＬを電磁気的にＬに見せるため、初段直下の誘電体層１２３内にグランド層１２５を追加して、波長に対して小型化を図る。具体的には、図６（ａ）に示す初段Ｌのパターンに対し、図６（ｂ）に示すような位置、大きさの内層グランド層１２５を形成する。この場合の回路特性をモーメント法による電磁界解析（注：０．９８〜１．０２ＧＨｚスイープ解析）を行った結果を図７のスミスチャートに示す。図７から明らかなように、マッチング後の信号入出力端子部分（図３の［９］の部分）で、スミスチャート中心（５０Ω）になる。但し、実際にはこの解析結果に基づいてパターンを微調することになる。

以上のように、本発明によるインピーダンスマッチング回路では、低インピーダンス直列伝送線路（特に初段のインダクタンスＬ）のパターン幅が広くなり過ぎる部分の直下にグランド層を追加してパターン幅を狭めて小型化しているため、５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して概ね１Ω未満の入出力インピーダンスマッチングを効果的に行うことができる。

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明が適用される電力増幅素子のインピーダンスマッチング回路の一実施形態を示す構成図。図１に示す構成において、１ＧＨｚにおけるマッチング軌跡を示すスミスチャート。図２に示す例に対応するインピーダンスマッチング回路のパターン等価回路の構成を示す概念図。図３に示すパターン等価回路を従来の方法によって設計した場合のパターンを示す図。図４に示したパターンの状態をモーメンタム法による電磁界解析を行った結果を示すスミスチャート。本発明によるインピーダンスマッチング回路の具体的なパターンを示す図。図６に示したパターンの状態をモーメンタム法による電磁界解析を行った結果を示すスミスチャート。

符号の説明

１１…電力増幅素子、１１１，１１２…接続タブ（電極）、１２…回路基板、１２１…ベースプレート、１２２…グランド層（Ｇｎｄ）、１２３…誘電体層、１２４…パターン配線層、１２５，１２６…グランド層（Ｇｎｄ）、１２５…穴部、Ａ１，Ａ２…伝送線路パターン。

Claims

５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行うインピーダンスマッチング回路において、
前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内に追加形成されるグランド層を備えることを特徴とするインピーダンスマッチング回路。
５００ＭＨｚ以上の高周波信号を電力増幅する電力増幅素子に対して回路基板上で概ね１Ω未満の入出力インピーダンスマッチングを行うインピーダンスマッチング方法において、
前記回路基板のパターン配線層にパターン形成される伝送線路のパターン幅が狭まるように、該当パターン直下の誘電体層内にグランド層を追加形成することを特徴とするインピーダンスマッチング方法。