JP2005197720A - インピーダンス整合ホールを備える多層基板 - Google Patents
インピーダンス整合ホールを備える多層基板 Download PDFInfo
- Publication number
- JP2005197720A JP2005197720A JP2004380036A JP2004380036A JP2005197720A JP 2005197720 A JP2005197720 A JP 2005197720A JP 2004380036 A JP2004380036 A JP 2004380036A JP 2004380036 A JP2004380036 A JP 2004380036A JP 2005197720 A JP2005197720 A JP 2005197720A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- ground
- layer
- multilayer substrate
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】ビアホールを用いて高周波信号を伝達するときの内部のインピーダンス整合を達成できる多層基板を提供する。
【解決手段】 多層基板30は、複数の金属層35,36,43,45,47,51のうち、少なくとも二つの層が高周波信号伝達のための高周波信号層43,47とされ、少なくとも一の金属層は他の金属層にグラウンドを提供するグラウンド層36とされ、多層基板を貫通するように形成され、各高周波信号層43,47を相互に接続させる少なくとも一つ以上のビアホール32と、グラウンド層36を貫通するように形成され、ビアホール32が通る経路を提供するインピーダンス整合ホール53とを備えており、ビアホール32とグラウンド層36との間の離隔距離がインピーダンス整合ホール53により適切に調節されてキャパシタンスを調整することにより、高周波信号層43,47間の高周波信号を伝達するときの多層基板のインピーダンス整合が図られる。
【選択図】 図2
【解決手段】 多層基板30は、複数の金属層35,36,43,45,47,51のうち、少なくとも二つの層が高周波信号伝達のための高周波信号層43,47とされ、少なくとも一の金属層は他の金属層にグラウンドを提供するグラウンド層36とされ、多層基板を貫通するように形成され、各高周波信号層43,47を相互に接続させる少なくとも一つ以上のビアホール32と、グラウンド層36を貫通するように形成され、ビアホール32が通る経路を提供するインピーダンス整合ホール53とを備えており、ビアホール32とグラウンド層36との間の離隔距離がインピーダンス整合ホール53により適切に調節されてキャパシタンスを調整することにより、高周波信号層43,47間の高周波信号を伝達するときの多層基板のインピーダンス整合が図られる。
【選択図】 図2
Description
本発明は、多層基板に関し、特に、多層基板内のグラウンド層とビアホールとの間の離隔距離を調整することによってインピーダンスを整合させる多層基板に関する。
近年、情報通信機器などの様々な電子製品は、小型化、軽量化、高性能化の傾向になるとともに、そのような電子製品の電気的システムを構成するためには、多層基板の活用が必須的な構成要素となる。ここで、多層基板は、印刷回路パターンが形成された複数の積層された金属層と、これら各金属層の間に形成された絶縁層と、を含む。
図1は、従来技術によるビアホール(via hole)12が備えられる多層基板10の一例を示す断面構成図である。同図に示すように、従来技術によるビアホール12を備える多層基板10は、それぞれ所定の印刷回路パターン(図示せず)が形成された複数の金属層23,25,26,27と、これら金属層23,25,26,27の間に形成される絶縁層24と、を備えている。これら金属層のうち、参照番号23,27に示される金属層は、高周波信号を伝達する高周波信号層であり、参照番号26の層は高周波信号線のインピーダンス整合のためのグラウンド層であり、参照番号25の金属層はDC及び低周波信号を伝達する機能を担う。高周波信号層23,27は、ビアホール12を通じて電気的に接続される。ここで、ビアホール12の内壁には、高周波信号層23,27を電気的に接続させるためのめっき層18が形成される。
一方、この多層基板10は、ビアホール12のインダクタンス成分によるインピーダンス不整合特性を緩和するために、ビアホール12の直径dを伸張したり、長さLを短縮したりすることによって、インダクタンスの量を最小化する。或いは、この多層基板では、ビアホール12と並んで伸張されるグラウンドホール(図示せず)をビアホール12の周辺に形成させることも出来る。
しかしながら、多層基板内のインピーダンス整合のためにビアホールの直径や長さを調節する方法では、ビアホールの直径と、印刷回路パターンなどの信号線と、による干渉の問題や、多層基板における絶縁層の最小肉厚を確保すべき問題等のため、希望するだけのインダクタンスの減少を実現するのが困難である、との問題があった。一方、ビアホールの周辺に別途のグラウンドホールを形成する方法では、隣接する印刷回路パターンなどの信号線との干渉問題を一層増加させるという問題があった。
上記のような問題点を解決するために本発明の目的は、ビアホールを用いて高周波信号を伝達するときの内部のインピーダンス整合を達成できる多層基板を提供することにある。
上記の目的を達成するために本発明は、所定の印刷回路パターンがそれぞれ形成された複数の金属層と、前記金属層の間にそれぞれ形成された絶縁層を備える多層基板であって、前記複数の金属層のうち、少なくとも2つ以上の層が高周波信号伝達のための高周波信号層とされ、かつ、少なくとも一つの金属層は他の金属層のグラウンドを提供するグラウンド層とされる。また、当該多層基板を貫通するように形成されてそれぞれの高周波信号層を相互に接続させるための少なくとも一つ以上のビアホールと、前記グラウンド層を貫通するように形成され、前記ビアホールが通る経路を提供するインピーダンス整合ホールとを備えており、前記ビアホールとグラウンド層との間の離隔距離が前記インピーダンス整合ホールにより適切に調節されてキャパシタンスを調整することにより、前記高周波信号層間で高周波信号が伝達される際の当該多層基板のインピーダンス整合が図られる。
また本発明の多層基板は、所定の印刷回路パターンがそれぞれ形成された複数の金属層と、前記金属層の間にそれぞれ形成された絶縁層と、一の層からビアホールを通じて他の層に、高周波信号、低周波信号、或いはDCを伝送する場合に、ビアホールと電気的に接続され、基板間の接合強度を高めるための、少なくとも一の信号パッドと、を具備する。
本発明の多層基板によれば、絶縁層の厚さと、誘電率と、ビアホールのインダクタンスと、に応じて多層基板内のグラウンドとビアホールとの間の距離を変化させることにより、ビアホールのキャパシタンスを調整して、インピーダンス整合を達成することができる。
以下、本発明を適用したインピーダンス整合ホールを備える多層基板の望ましい実施形態を、添付図面を参照して詳細に説明する。
本発明の説明において、関連した公知機能又は構成についての具体的な説明が本発明の要旨を不明にすると判断される場合、その詳しい説明は省略する。
図2は本発明の望ましい実施形態によるビアホール32が備えられる多層基板30を示す断面構成図であり、図3は図2のA−A’線に沿った多層基板30の断面図であり、図4は図2のB−B’線に沿った多層基板30の断面図である。
図2及び図3に示すように、本発明の望ましい実施形態によるビアホール32を備える多層基板30は、高周波信号用の金属層43,47と、低周波信号及びDC用の金属層45と、グラウンド層36と、絶縁層34と、ビアホール32と、グラウンドパッド35と、整合ホール(matching hole)53と、信号パッド51と、を備える。
これら金属層43,45,47,35,36,51は、それぞれ所定の印刷回路パターン(図示せず)が形成されており、この多層基板30内に積層される。金属層43,45,47,35,36,51の各々は、絶縁層34上にそれぞれ積み重ねられた形態をなす。すなわち、金属層43,45,47,35,36,51のそれぞれの間には、それぞれの絶縁層34が形成される。さらに、これら金属層43,45,47,35,36,51のうち、他の金属層の接地を提供するグラウンド層36が、この多層基板30の中で少なくとも一つ以上形成される。
ビアホール32は、多層基板30の一方の面から伸張されるが、多層基板30の他方の面まで貫通する形態、あるいは多層基板30を貫通せず所定の長さだけ伸張する形態のいずれであっても良い。高周波信号金属層43及び47は、ビアホール32を通じて相互に電気的に接続される。高周波信号金属層43及び47を互いに電気的に接続させるために、ビアホール32の内壁にはめっき層38が形成される。金属層43,45,47,35,36,51とめっき層38は、例えば銅(Cu)などの材質により形成される。
一方、多層基板30中のインピーダンス整合を提供するために、この多層基板30では、グラウンド層36を貫通するように形成された整合ホール53を備える。この整合ホール53は、ビアホール32が通る経路を提供する。ここで、整合ホール53の直径(D2+2l)は、整合ホール53の内壁とビアホール32との間の適切な距離を維持するために調節される。すなわち、整合ホール53と信号パッド51のサイズを、絶縁層34の厚さと誘電率に従って調節することにより、グラウンド層36又はグラウンドパッド35とビアホール32との間のキャパシタンス成分(capacitance components)を調節することが出来る。このキャパシタンス成分は、それぞれ、ビアホール32の直列インダクタンス成分(inductance components)の間に接続され(図2参照)、これによって、高周波導波路のように(図5参照)インピーダンス整合を達成するようになる。ここでは、物理的なサイズがより小さくなるほど、高い帯域幅が得られる。
信号パッド51は、整合ホール53の内部に位置し、めっき層38の外周面から直径方向に伸張されるリング状を呈しており、めっき層38と電気的に接続される。ここで、整合ホール53(すなわちグラウンドパッド35及びグラウンド層36)の内周面と信号パッド51の外周面とは、一定間隔で離隔される。信号パッド51,グラウンド層36,及びグラウンドパッド35は、印刷回路基板のパターン形成過程を通じて製作され、一般に、10μm以内の非常に低い製作公差(tolerance)になる。したがって、信号パッド51とグラウンドパッド35及びグラウンド層36との間隔lを設計値とほぼ同一に製作できるので、所望のキャパシタンスを得ることが可能になる。
一般に、グラウンドパッド35は、グラウンド層36と複数のビアホールを通じて接続される。信号パッド51とグラウンドパッド35は、そのサイズが、各絶縁層34の厚さと誘電率に応じて調節される。ビアホールが低い公差で製作できる場合には、信号パッド51を省略することが可能であり、また、ビアホールとグラウンドパッド35及びグラウンド層36との間の距離によって、設計されたキャパシタンスが得られる。多層基板を形成する各層の厚さがそれぞれ十分に薄い場合には、信号パッド51とグラウンドパッド35は、数個の層ごとに形成されることができる。グラウンドパッド35及びグラウンド層36は、高周波信号金属層43,47がある層に形成されることもできる。
図6A及び図6Bには、総厚さ1mmの多層基板につき、直径200μmのビアホールのみが形成されている場合(0.799nH)と、信号パッド51とグラウンドパッド35を適用してインピーダンス整合する場合と、における利得特性及び整合特性をそれぞれ示す。図6Aに示すように、利得特性は、従来の多層基板では周波数が高くなるほど損失が大きくなるのに対して、本発明の実施形態による多層基板の場合には、周波数帯域に関わらず比較的均等な利得分布を示すことが分かる。また、図6Bに示すように、整合特性についても、本発明の実施形態による多層基板では、より良好な動作を示すことが分かる。
一方、上記のような多層基板30は、複数の単位基板(図示せず)を積層して相互に接合(付着)させた形態である。基板間の付着はプレプレッグ(prepreg)を使用するが、熱処理以後にはプレプレッグ自体が基板の役割を果たす。上記基板につき、テフロン(登録商標)系列の基板であれば、高周波特性が非常に良くなる。しかしながら、テフロン(登録商標)専用のプレプレッグは、他の層との接合の際に、一般基板の場合よりも高い温度(〜220℃)の熱処理工程が必要とされるので、製作が難しい。また、一般のプレプレッグを使用してテフロン(登録商標)基板を接着する場合には、接着強度が弱いために、基板間の分離の発生が起こり得る。特に、ビアホールの周辺の基板が分離されると、めっき層38の形成の際に、めっき液がグラウンドパッド35及びグラウンド層36或いは低周波信号及びDC用金属層45に連結されてしまい、その結果、不良が発生し得る。
本実施形態では、信号パッド51は、テフロン(登録商標)基板上に予め接着された金属層に形成されているので、プレプレッグがテフロン(登録商標)ではなく信号パッドに付着されることにより、接着不良を低減することが可能となる。信号パッドは、高周波ビアホールの場合だけでなく、接着強度を高めるために、他の層間で低周波信号及びDCを伝達するための他のビアホールの場合にも形成することができる。
このように、本実施形態の多層基板によれば、絶縁層の厚さと、誘電率と、ビアホールのインダクタンスと、に応じて多層基板内のグラウンドとビアホールとの間の距離を適切に調節することにより、ビアホールのキャパシタンスを調整して、インピーダンス整合を達成することができる。また、グラウンド層とビアホールとの間の距離の調節を、信号パッド及びグラウンドパッドを使用して行なうことで、設計に適合したキャパシタンスを容易に得ることができる。さらに、信号パッドがテフロン(登録商標)系の基板に付着される場合には、熱処理温度が低い一般のプレプレッグを使用することで、接合強度を強化させて製品の信頼性を確保することができる。
以上、本発明の詳細な説明では具体的な実施形態について説明したが、本発明の範囲を外れない限り、多様な変形が可能であることは、当該分野で通常の知識を有する者には自明なことであろう。
30 多層基板
32 ビアホール
35,36,43,45,47,51 金属層
36 グラウンド層
43,47 高周波信号金属層
53 インピーダンス整合ホール
32 ビアホール
35,36,43,45,47,51 金属層
36 グラウンド層
43,47 高周波信号金属層
53 インピーダンス整合ホール
Claims (7)
- 所定の印刷回路パターンがそれぞれ形成された複数の金属層と、前記金属層の間にそれぞれ形成された絶縁層を備える多層基板であって、
前記複数の金属層は、高周波信号を伝達するための少なくとも二つの高周波信号層と、他の金属層にグラウンドを提供するための少なくとも一のグラウンド層と、を含み、
当該多層基板を貫通するように形成され、前記高周波信号層を相互に接続させるための少なくとも一のビアホールと、前記グラウンド層を貫通するように形成され、前記ビアホールが通る経路を提供するインピーダンス整合ホールと、を備え、
前記ビアホールとグラウンド層との間の離隔距離が前記インピーダンス整合ホールにより適切に調節されてキャパシタンスを調整し、前記ビアホールの固有のインダクタンスと共に、導波路に類似した状態とさせることにより、前記高周波信号層間で高周波信号が伝達される際の当該多層基板のインピーダンス整合が図られること
を特徴とする多層基板。 - 前記金属層上に位置し、前記ビアホールの外周面に電気的に接続されて直径方向に伸張される信号パッドをさらに備えること
を特徴とする請求項1記載の多層基板。 - 前記信号パッドはリング状を呈し、
前記信号パッドの直径と整合ホールの直径の調節によるビアホールのインダクタンスと、絶縁層の厚さと、誘電率と、によりグラウンド層とビアホールとの間のキャパシタンスを調整することによって、導波路に類似した状態を作り、当該多層基板のインピーダンスを整合させること
を特徴とする請求項2記載の多層基板。 - 前記グラウンド層を除いた全ての或いは幾つかの金属層に備えられ、前記ビアホールを通じて前記グラウンド層に電気的に接続されてグラウンドを提供するグラウンドパッドをさらに具備し、
前記信号パッドの直径と整合ホールの直径の調節によるビアホールのインダクタンスと、絶縁層の厚さと、誘電率と、により前記グラウンドパッドとビアホールとの間のキャパシタンスを調整することによって、キャパシタンスとインダクタンスの繰り返しによって導波路に類似した状態を作り、当該多層基板のインピーダンスを整合させること
を特徴とする請求項1記載の多層基板。 - 前記信号パッドは、リング状を呈し、前記グラウンドパッドの有るすべての層に設けられ、
連続する前記グラウンドパッド又は前記グラウンド層間の前記ビアホールのインダクタンスと、前記絶縁層の誘電率及び厚さと、に従って、前記グラウンドパッドと信号パッドとの間のキャパシタンスが調整されることによって、導波路に類似した状態を作り、当該多層基板のインピーダンスを整合させること
を特徴とする請求項4記載の多層基板。 - 所定の印刷回路パターンがそれぞれ形成された複数の金属層と、
前記金属層の間にそれぞれ形成された絶縁層と、
一の層からビアホールを通じて他の層に、高周波信号、低周波信号、或いはDCを伝送する場合に、ビアホールと電気的に接続され、基板間の接合強度を高めるための、少なくとも一の信号パッドと、
を具備することを特徴とする多層基板。 - 少なくとも一のテフロン基板を含み、
前記信号パッドは、前記テフロン基板と、熱処理を通じて基板同士を接合させるためのプレプレッグと、の間の接着強度を向上させるために、所定のテフロン基板上に予め接着された金属層に形成されたこと
を特徴とする請求項6記載の多層基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040000841A KR20050072881A (ko) | 2004-01-07 | 2004-01-07 | 임피던스 정합 비아 홀을 구비하는 다층기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197720A true JP2005197720A (ja) | 2005-07-21 |
Family
ID=34709324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004380036A Pending JP2005197720A (ja) | 2004-01-07 | 2004-12-28 | インピーダンス整合ホールを備える多層基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050146390A1 (ja) |
JP (1) | JP2005197720A (ja) |
KR (1) | KR20050072881A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100945289B1 (ko) | 2007-02-01 | 2010-03-03 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
CN101926000A (zh) * | 2008-01-27 | 2010-12-22 | 国际商业机器公司 | 用于电子基板内的可靠层叠过孔的嵌入式约束盘 |
US8104013B2 (en) | 2008-05-13 | 2012-01-24 | Renesas Electronics Corporation | Design method of semiconductor package substrate to cancel a reflected wave |
US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
US9591756B2 (en) | 2011-05-24 | 2017-03-07 | Mitsubishi Electric Corporation | High-frequency package |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271681B2 (en) * | 2005-07-08 | 2007-09-18 | International Business Machines Corporation | Clearance hole size adjustment for impedance control in multilayer electronic packaging and printed circuit boards |
KR100730593B1 (ko) * | 2005-09-07 | 2007-06-20 | 세크론 주식회사 | 이너비아 다층인쇄회로기판 제조 장치 및 그 방법 |
US7564694B2 (en) * | 2005-12-21 | 2009-07-21 | Intel Corporation | Apparatus and method for impedance matching in a backplane signal channel |
US20070154157A1 (en) * | 2005-12-30 | 2007-07-05 | Horine Bryce D | Quasi-waveguide printed circuit board structure |
US20070274656A1 (en) * | 2005-12-30 | 2007-11-29 | Brist Gary A | Printed circuit board waveguide |
US7851709B2 (en) * | 2006-03-22 | 2010-12-14 | Advanced Semiconductor Engineering, Inc. | Multi-layer circuit board having ground shielding walls |
CN101236078B (zh) * | 2007-02-02 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 电容到过孔导线长度检查系统及方法 |
KR100850217B1 (ko) | 2007-07-05 | 2008-08-04 | 삼성전자주식회사 | 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판 |
KR100922405B1 (ko) * | 2007-12-24 | 2009-10-16 | 주식회사 도담시스템스 | 인쇄회로기판 보안 및 복제방지회로 |
JP5438384B2 (ja) * | 2009-06-05 | 2014-03-12 | 新光電気工業株式会社 | 樹脂基板における高周波線路構造及びその製造方法 |
FR2950200A1 (fr) * | 2009-09-11 | 2011-03-18 | Thales Sa | Dispositif de raccordement pour signaux haute frequence entre un connecteur et une ligne de transmission |
US8389870B2 (en) | 2010-03-09 | 2013-03-05 | International Business Machines Corporation | Coreless multi-layer circuit substrate with minimized pad capacitance |
CN102281700B (zh) * | 2010-06-10 | 2013-05-08 | 南亚电路板股份有限公司 | 多层印刷电路板电性结构及其制造方法 |
KR20120017245A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전기주식회사 | 인쇄회로기판 및 이의 제조방법 |
TW201223347A (en) * | 2010-11-23 | 2012-06-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board with compound-via |
KR20120067057A (ko) * | 2010-12-15 | 2012-06-25 | 삼성전자주식회사 | 적어도 하나의 레이어를 포함하는 pcb |
CN103717012B (zh) * | 2012-09-28 | 2018-05-18 | 新华三技术有限公司 | 一种pcb板过孔阻抗控制的方法及结构 |
US9390048B2 (en) * | 2013-12-04 | 2016-07-12 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Controlling characteristic impedance of a trace in a printed circuit board to compensate for external component loading |
TWI484876B (zh) | 2013-12-20 | 2015-05-11 | Ind Tech Res Inst | 具傳輸孔之電路板及其製造方法 |
US9123738B1 (en) * | 2014-05-16 | 2015-09-01 | Xilinx, Inc. | Transmission line via structure |
KR102093159B1 (ko) * | 2014-05-23 | 2020-03-25 | 삼성전기주식회사 | 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판 |
KR20160149882A (ko) * | 2015-06-19 | 2016-12-28 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
US9629246B2 (en) * | 2015-07-28 | 2017-04-18 | Infineon Technologies Ag | PCB based semiconductor package having integrated electrical functionality |
CN107623188B (zh) * | 2017-08-24 | 2020-04-28 | 浙江大学 | 一种三维全向自隐形材料 |
KR102048421B1 (ko) * | 2017-12-22 | 2019-11-25 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
JP6768730B2 (ja) * | 2018-03-30 | 2020-10-14 | 株式会社東芝 | 電子機器 |
CN109243663B (zh) * | 2018-09-16 | 2020-10-02 | 马鞍山金瓦格机械科技有限公司 | 一种对x射线纳米级聚焦的可调式波导系统 |
CN109166644B (zh) * | 2018-09-16 | 2019-12-17 | 萧县众科电磁检测有限公司 | 一种对x射线纳米级聚焦的可调式波导系统的制备方法 |
WO2020095092A1 (en) * | 2018-11-06 | 2020-05-14 | Aesa Sa | Electromagnetic waveguide and microwave-frequency circuit |
CN109560382B (zh) * | 2018-11-30 | 2021-01-01 | 惠州市德赛西威汽车电子股份有限公司 | 一种提高毫米波雷达信号垂直互联性能的结构 |
US10952313B1 (en) * | 2020-01-22 | 2021-03-16 | Arista Networks, Inc. | Via impedance matching |
WO2021258270A1 (zh) * | 2020-06-22 | 2021-12-30 | 华为技术有限公司 | 一种电路板、电子设备和电路板的加工方法 |
CN114390777B (zh) * | 2020-10-21 | 2023-09-05 | 环达电脑(上海)有限公司 | 多层印刷电路板之地过孔的设计方法及多层印刷电路板 |
CN114501771A (zh) * | 2020-10-27 | 2022-05-13 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3194445B2 (ja) * | 1992-09-01 | 2001-07-30 | 新光電気工業株式会社 | 高周波用回路基板の信号回路 |
JPH09321433A (ja) * | 1996-05-29 | 1997-12-12 | Oki Electric Ind Co Ltd | 多層プリント配線板のバイアホール |
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
US6366466B1 (en) * | 2000-03-14 | 2002-04-02 | Intel Corporation | Multi-layer printed circuit board with signal traces of varying width |
JP2003032035A (ja) * | 2001-07-17 | 2003-01-31 | Alps Electric Co Ltd | 送受信ユニット |
-
2004
- 2004-01-07 KR KR1020040000841A patent/KR20050072881A/ko not_active Application Discontinuation
- 2004-03-31 US US10/813,952 patent/US20050146390A1/en not_active Abandoned
- 2004-12-28 JP JP2004380036A patent/JP2005197720A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100945289B1 (ko) | 2007-02-01 | 2010-03-03 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
CN101926000A (zh) * | 2008-01-27 | 2010-12-22 | 国际商业机器公司 | 用于电子基板内的可靠层叠过孔的嵌入式约束盘 |
US8104013B2 (en) | 2008-05-13 | 2012-01-24 | Renesas Electronics Corporation | Design method of semiconductor package substrate to cancel a reflected wave |
US8822831B2 (en) | 2011-04-25 | 2014-09-02 | Panasonic Corporation | Circuit board |
US9591756B2 (en) | 2011-05-24 | 2017-03-07 | Mitsubishi Electric Corporation | High-frequency package |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Also Published As
Publication number | Publication date |
---|---|
US20050146390A1 (en) | 2005-07-07 |
KR20050072881A (ko) | 2005-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005197720A (ja) | インピーダンス整合ホールを備える多層基板 | |
US10736208B2 (en) | Printed wiring board for high frequency transmission | |
JP2008524845A5 (ja) | ||
WO2009147956A1 (ja) | 多層配線基板 | |
WO2006100764A1 (ja) | プリント配線基板 | |
TWI630760B (zh) | 裂環型天線 | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
TW201820617A (zh) | 高頻信號傳輸結構及其製作方法 | |
TW201808067A (zh) | 柔性電路板及其製作方法 | |
TW201918136A (zh) | 柔性電路板及該柔性電路板的製造方法 | |
JP2006173239A (ja) | 配線基板およびその製造方法とそれを用いた電子機器 | |
JPH01168093A (ja) | 回路基板の構造 | |
JP2008262989A (ja) | 高周波回路基板 | |
US20060017529A1 (en) | Multi-layer integrated RF/IF circuit board | |
JP2005243864A (ja) | 配線基板 | |
US20060019505A1 (en) | Multi-layer integrated RF/IF circuit board | |
JP2004289094A (ja) | 配線基板 | |
WO2006042471A1 (fr) | Carte a circuit imprime et son procede de fabrication | |
JP2000068716A (ja) | 多層伝送線路 | |
JP2007165755A (ja) | 配線基板およびその製造方法 | |
JP4373752B2 (ja) | 配線基板 | |
JP2004274005A (ja) | 配線基板 | |
JP2004253746A (ja) | 配線基板 | |
JP2010034951A (ja) | インピーダンスマッチング回路及びインピーダンスマッチング方法 | |
JP4825012B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |