JPS59137867A - アツテネ−タ補償方法 - Google Patents
アツテネ−タ補償方法Info
- Publication number
- JPS59137867A JPS59137867A JP58011552A JP1155283A JPS59137867A JP S59137867 A JPS59137867 A JP S59137867A JP 58011552 A JP58011552 A JP 58011552A JP 1155283 A JP1155283 A JP 1155283A JP S59137867 A JPS59137867 A JP S59137867A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- pulse
- attenuator
- compensation
- strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アッテネータの立ち上り特性を補償する方法
に係り、特に高速コンパレータに好適なアッテネータ補
償方法に関する。
に係り、特に高速コンパレータに好適なアッテネータ補
償方法に関する。
コンパレータのアッテネータに関する従来の補償方法は
、該コンパレータへの入力パルス鼓形をシンクロスコー
プ等で観測し、これと原波形とを比べることにより補償
を行っていた。従って、シンクロスコープ等の観測容量
により入力パルス鼓形に企みが生じ、正確な補償が困難
であった。
、該コンパレータへの入力パルス鼓形をシンクロスコー
プ等で観測し、これと原波形とを比べることにより補償
を行っていた。従って、シンクロスコープ等の観測容量
により入力パルス鼓形に企みが生じ、正確な補償が困難
であった。
本発明の目的は、従来の問題点であった観測による乱れ
を起こすことなく、また自動化が容易に行えるアッテネ
ータの補償方法を提供することにある。
を起こすことなく、また自動化が容易に行えるアッテネ
ータの補償方法を提供することにある。
本発明は、アッテネータの立ち上り特性補償をコンパレ
ータ自身で観測すれば、正確な補償を行うことができる
ことができることに基づいて行われたものである。
ータ自身で観測すれば、正確な補償を行うことができる
ことができることに基づいて行われたものである。
すなわち本発明は、アッテネータに方形パルスをガロえ
、コンパレータに刀ｌえるストローブを時間的に前後に
動かして該コンパレータの出力を監視することにより該
コンパレータの入力パルスの立上りを検出し、次に前記
アッテネータの過杖応答時間の範囲内に該ストローブを
設定して前記の入力方形パルスの立ち上り直後のレベル
検出を行い、可変容量により前記アッテネータの元金補
償点を見い出すアッテネータ補償方法を特徴とする。
、コンパレータに刀ｌえるストローブを時間的に前後に
動かして該コンパレータの出力を監視することにより該
コンパレータの入力パルスの立上りを検出し、次に前記
アッテネータの過杖応答時間の範囲内に該ストローブを
設定して前記の入力方形パルスの立ち上り直後のレベル
検出を行い、可変容量により前記アッテネータの元金補
償点を見い出すアッテネータ補償方法を特徴とする。
以下、本発明の一実施例を第１図と第２図により説明す
る。第１図はコンパレータ４のアッテネータ補償方法を
示す構成図であり、第２図は第１図の構成の各部の鼓形
を示す図である。
る。第１図はコンパレータ４のアッテネータ補償方法を
示す構成図であり、第２図は第１図の構成の各部の鼓形
を示す図である。
ハ／Ｌ’スジエネレータ（ＰＧ）？からのパルスは、特
性インピーダンスＺｏの線路２により伝搬され、Ａ点を
通過の後さらに特性インピーダンス４の線路３により終
端抵抗焉まで伝搬する。Ａ点には抵抗鵡、鴇および可変
容量Ｃ１とコンパレータ４の定抵抗回路が接続されてい
る。に十へは４を乱さない株元５＋商いものとする。よ
ってＰＧｌからのパルスは、Ａ点ではそのまま通過する
。コンパレータ４の入力Ｂ点では、抵抗鵡、鳥および補
償コンデンサＣ８とコンパレータ４の入力容量ｑの関係
がｋｌａ Ｃｓ ＝Ｒａ Ｃｔとなれば、補償条件が成
立し完全補償された波形がコンパレータ４に入力される
。この補償点は１次のような方法によって求められる。
性インピーダンスＺｏの線路２により伝搬され、Ａ点を
通過の後さらに特性インピーダンス４の線路３により終
端抵抗焉まで伝搬する。Ａ点には抵抗鵡、鴇および可変
容量Ｃ１とコンパレータ４の定抵抗回路が接続されてい
る。に十へは４を乱さない株元５＋商いものとする。よ
ってＰＧｌからのパルスは、Ａ点ではそのまま通過する
。コンパレータ４の入力Ｂ点では、抵抗鵡、鳥および補
償コンデンサＣ８とコンパレータ４の入力容量ｑの関係
がｋｌａ Ｃｓ ＝Ｒａ Ｃｔとなれば、補償条件が成
立し完全補償された波形がコンパレータ４に入力される
。この補償点は１次のような方法によって求められる。
マスコンハレータ４のレファレンスレベルＶｒｅｆをパ
ルスのローレベルに近い所６に設定しコンパレータ４の
出力を検出しながら、Ｓ点に加えるストローブを前後さ
せて、入力パルスエツジをプロセ？５により検出する。
ルスのローレベルに近い所６に設定しコンパレータ４の
出力を検出しながら、Ｓ点に加えるストローブを前後さ
せて、入力パルスエツジをプロセ？５により検出する。
なおコンパレータ４にストローブおよびＶｒｅｆ を
加えるのもプロセラ丈５である。次にエツジ検出位置か
の範囲内の任意の時間であってよいが、望ましくはアッ
テネータの曽渡現象のレベルを充分とられる時点にスト
ローブパルスを設定するのがよい。次にコンパレータ４
のＶｒｅｆを変化させて、Ｂ点のパルスハイレベルを涼
める。この結果Ｖｒｅｆが期待するハイレベル７よりも
高い所８でないと、Ｑ点におけるコンパレータ４の出力
が変化しなげれば、過剰補償の状態１ｏとなっているこ
とになり、グロセツナ５によって可変容量Ｃ，を減少さ
せる。この反対に、Ｖｒｅが期待するハイレベル７より
も低くてＱ点におけるコンパレータ４の出力が変化する
様であれは、過小補償の状態？２となっているので、司
変変ｔＣｒを増加させる。以上の如くして許容範囲内の
Ｖｒｅ ｆになる様に、グロセダ５により操作されて、
自動的−１１に示すような補償点にもっていくことがで
きる。
加えるのもプロセラ丈５である。次にエツジ検出位置か
の範囲内の任意の時間であってよいが、望ましくはアッ
テネータの曽渡現象のレベルを充分とられる時点にスト
ローブパルスを設定するのがよい。次にコンパレータ４
のＶｒｅｆを変化させて、Ｂ点のパルスハイレベルを涼
める。この結果Ｖｒｅｆが期待するハイレベル７よりも
高い所８でないと、Ｑ点におけるコンパレータ４の出力
が変化しなげれば、過剰補償の状態１ｏとなっているこ
とになり、グロセツナ５によって可変容量Ｃ，を減少さ
せる。この反対に、Ｖｒｅが期待するハイレベル７より
も低くてＱ点におけるコンパレータ４の出力が変化する
様であれは、過小補償の状態？２となっているので、司
変変ｔＣｒを増加させる。以上の如くして許容範囲内の
Ｖｒｅ ｆになる様に、グロセダ５により操作されて、
自動的−１１に示すような補償点にもっていくことがで
きる。
本発明によれは、アッテネ〜りの立ち上り特性の補償が
７０グラマプルに可能となり、またコンパレータ自身を
用いているため、観測による乱れもないので、精度の高
い補償方法を提供できる。このように自動化が容易のた
め、特にＬＳＩテスタ等のように補償するべき回路数が
非常に多い場合には−大きな効果を発揮する。
７０グラマプルに可能となり、またコンパレータ自身を
用いているため、観測による乱れもないので、精度の高
い補償方法を提供できる。このように自動化が容易のた
め、特にＬＳＩテスタ等のように補償するべき回路数が
非常に多い場合には−大きな効果を発揮する。
第１図は本発明によるコンパレータのアッテネータ補償
方法を示す構成図、第２図は第１図の各部の鼓形を示す
図である。 ４・・・コンパレータ ５・・・プロセツテ
方法を示す構成図、第２図は第１図の各部の鼓形を示す
図である。 ４・・・コンパレータ ５・・・プロセツテ
Claims (1)
- コンパレータ入力側に設けられた抵抗分割によるアッテ
ネータの交流特性補償方法において前記アッテネータに
方形パルスを刃口え、前記コンパレータに加えるストロ
ーブを時間的に前後に動かして該コンパレータの出力を
監視することにより該コンパレータの入力パルスの立上
りを検出し、次に前記アッテネータの過渡応答時間緋の
範囲内に該ストローブを設定して前記の入力方形パルス
の立ち上り直後のレベル検出を行い、可変容量により前
記アッテネータの完全補償点を見い出すことを特徴とす
るアッテネータ補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011552A JPS59137867A (ja) | 1983-01-28 | 1983-01-28 | アツテネ−タ補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011552A JPS59137867A (ja) | 1983-01-28 | 1983-01-28 | アツテネ−タ補償方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59137867A true JPS59137867A (ja) | 1984-08-08 |
| JPS6314528B2 JPS6314528B2 (ja) | 1988-03-31 |
Family
ID=11781106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58011552A Granted JPS59137867A (ja) | 1983-01-28 | 1983-01-28 | アツテネ−タ補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59137867A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233994A (ja) * | 2010-04-26 | 2011-11-17 | Koji Ochi | パルス発生器、パルス整形方法 |
| US8310750B2 (en) | 2008-06-30 | 2012-11-13 | Fujitsu Limited | Waveform shaping circuit and optical switching device |
-
1983
- 1983-01-28 JP JP58011552A patent/JPS59137867A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310750B2 (en) | 2008-06-30 | 2012-11-13 | Fujitsu Limited | Waveform shaping circuit and optical switching device |
| JP5463286B2 (ja) * | 2008-06-30 | 2014-04-09 | 富士通株式会社 | 波形整形回路および光スイッチ装置 |
| JP2011233994A (ja) * | 2010-04-26 | 2011-11-17 | Koji Ochi | パルス発生器、パルス整形方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314528B2 (ja) | 1988-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3413849C2 (de) | Kapazitäts-Meßgerät | |
| MY105336A (en) | Method and system for concurrent electronic component testing and lead verification | |
| DE19744651C2 (de) | Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung | |
| EP1039389B1 (en) | Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time | |
| US5544047A (en) | Reflective wave compensation on high speed processor cards | |
| JPS59137867A (ja) | アツテネ−タ補償方法 | |
| US6573728B2 (en) | Method and circuit for electrical testing of isolation resistance of large capacitance network | |
| CA2050501A1 (en) | Circuit test method | |
| JP3216171B2 (ja) | Ｉｃ試験装置の較正方法 | |
| US3668522A (en) | Method and apparatus for characterizing test elements on the basis of rise-time degradation | |
| US5194818A (en) | Risetime and falltime test system and method | |
| US2290559A (en) | Electrical measuring instrument | |
| US2667970A (en) | Automatic limit bridge | |
| US5854425A (en) | Method for measurement and compensation of a time constant for a constant voltage anemometer | |
| JPS63191979A (ja) | 伝送路パラメ−タ測定装置 | |
| US2938670A (en) | Means for measuring correlation | |
| JPS6042419B2 (ja) | 絶縁抵抗測定装置 | |
| EP0486114A2 (en) | Electrical testing apparatus | |
| JPH0827332B2 (ja) | インターフエース回路 | |
| US3528007A (en) | Single-shot strobing voltmeter | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| Ali | Applied signal effect in the potentiometric method on the resistance measurements accuracy | |
| JPH0149904B2 (ja) | ||
| TWI229736B (en) | Detecting method for signal transmit path of test equipment | |
| Dahlberg | Increasing test accuracy by varying driver slew rate |