JPH05129916A - スイツチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 信号伝送経路が相違しても信号遅延時間が一
定であるスイッチ回路を提供することを目的とする。 【構成】 ＣＡＤの基本格子に沿ってスイッチ素子間を
接続する信号配線を配置する際、単位スイッチ素子列と
平行な方向の信号配線にマイクロストリップラインを多
く使用し、スイッチ素子列と垂直な方向の信号配線にス
トリップラインを多く使用する。 【効果】 単位スイッチ素子列と平行な方向の信号配線
を、信号伝搬速度の早いマイクロストリップラインとし
たため、単位スイッチ素子間の信号配線による遅延バラ
ツキが小さくなり、タイミング性能の良いスイッチ回路
基板が提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単位スイッチ素子をマ
トリックス状に配列してスイッチング可能な入出力数を
拡張したスイッチ回路に関し、特に、信号の伝送速度を
早めたスイッチ回路の配線構造に関する。

【０００２】

【従来の技術】ＡＴＭ(Asynchronous Tranfer Mode) 技
術を用いたスイッチ回路に、単位スイッチ素子をマトリ
ックス状に接続してスイッチングできる入出力数を拡張
したスイッチ回路がある。図４を用いて、このスイッチ
回路の動作原理を説明する。

【０００３】同図において、４入力４出力のスイッチン
グを行う単位スイッチ素子１を入力信号に対して並列に
４個並べ、これを２列用意する。単位スイッチ素子１
は、例えば１つの入力端子に供給された情報信号の担う
行先情報に応じてあるいは図示しない制御回路の指令に
応じて入力端子と該当する出力端子とを接続する。単位
スイッチ素子を並列に並べたものをステージと称し、単
位スイッチ素子１を４個並べた１₁₁〜１₁₄及び１₂₁〜１
₂₄を夫々ステージ１１及び１２と称する。ステージ１１
及び１２間において、単位スイッチ素子１₁₁〜１₁₄の出
力端子及び１₂₁〜１₂₄の入力端子相互間を信号配線２に
より接続することで、入力信号数が１６本で出力信号数
が１６本と入出力数を拡張したスイッチ回路３を構成す
ることができる。

【０００４】次に、スイッチ回路３をプリント回路基板
で作成する場合について説明する。一般に、ＣＡＤを用
いたプリント回路基板のパターンのレイアウト設計は、
基本格子に沿って行われる。そこで、スイッチ回路３の
信号配線２も基本格子に沿ってレイアウト設計を行なう
と、信号配線２は、図５に示されるように、各ステージ
の単位スイッチ素子１が配列されている方向と平行か、
あるいは垂直な方向にある。

【０００５】ところで、高周波信号を扱うプリント回路
基板では、信号波形の劣化を防ぐため、信号配線２とし
て特性インピーダンスを一定にしたマイクロストリップ
ライン、あるいはストリップラインを使用する。図６に
示されるマイクロストリップライン２０は、電源または
グラウンドの電位をもつ導体面２１と、この上に絶縁体
２２を介して配置される信号配線２３によって構成され
る。図７に示されるストリップライン３０は、電源また
はグラウンドの電位をもつ２つの導電体面３１及び３２
と、この間に絶縁体３３を介して配置されている信号配
線３４とによって構成される。マイクロストリップライ
ン２０は、信号配線２３と導電体面２１との間にある絶
縁体２２の誘電率や信号配線２３と導電体面２１との距
離、信号配線２３の断面寸法を適当に定めることによっ
て、希望の特性インピーダンスを得ることが可能であ
る。同様に、ストリップライン３０は信号配線３４と導
電体面３１及び３２との間にある絶縁体３３の誘電率
や、信号配線３４と導電体面３１及び３２との距離、信
号配線３４の断面寸法を適当に定めることによって、希
望の特性インピーダンスを得ることが可能である。

【０００６】上述の如きスイッチ回路は、例えば電子交
換機のハイウェイスイッチに用いられ、チャネル単位の
デジタル情報が多重化された１本の線（ハイウェイ）の
接続先を高速で切換えて時分割回線交換を可能とする。

【０００７】

【発明が解決しようとする課題】しかしながら、上記ス
イッチ回路では情報信号の行先毎に信号経路を物理的に
形成して時分割多重された情報信号を分配するため、情
報信号の行先毎に形成される信号経路の長さが異なる。
この結果、スイッチ回路における情報信号の伝送時間に
ばらつきが生じ、次段における信号処理のタイミング設
定や高速処理等が難しくなる不具合が生じている。

【０００８】よって、本発明は情報信号の伝送時間のば
らつきを抑制することを可能としたスイッチ回路を提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
本発明のスイッチ回路は、行列状に配置されたスイッチ
素子群を用いて信号転送路を形成し、第１のスイッチ素
子列に入力された情報信号をこの情報信号が送出される
べき線路が接続された最後のスイッチ素子列に転送する
スイッチ回路において、互いに隣接するスイッチ素子列
のスイッチ素子同士を接続する信号配線は、上記スイッ
チ素子群の列方向に延在するマイクロストリップライン
と、上記スイッチ素子群の行方向に存在して上記マイク
ロストリップラインの一端と上記スイッチ素子の端子間
を接続するストリップラインと、により形成されること
を特徴とする。

【００１０】また、本発明のスイッチ回路基板は、行列
状に配置されたスイッチ素子群を用いて一方のスイッチ
素子列に入力された情報信号をこの情報信号が中継され
るべき線路が接続された他方のスイッチ素子列に向けて
転送するスイッチ回路を担うスイッチ回路基板におい
て、上記スイッチ素子の相互間を接続する長手の信号配
線は、互いに直列に接続されたマイクロストリップライ
ン及びストリップラインによって構成されることを特徴
とする。

【００１１】

【作用】スイッチ回路のスイッチ素子相互間を接続する
信号配線は、信号伝搬速度を異にする少なくとも２つの
伝送線路が互いに直列に接続されて構成される。よっ
て、信号配線の長さに応じて２つの伝送線路の長さを相
補的に調整することにより、各信号配線を信号が通過す
るに要する時間を可及的に一定値に近づけることが可能
となる。

【００１２】その結果、信号配線相互間の伝搬時間差が
小さくなり、信号経路の相違による信号遅延のバラツキ
を回避して、単位スイッチ素子の動作タイミングマ−ジ
ンを広げることも可能となる。

【００１３】

【実施例】図１は、本発明の実施例を示しており、図５
に示された部分と対応する部分には同一符号を付しかか
る部分の説明は省略する。図１に示すスイッチ回路は、
ステージ１１のスイッチ素子１₁₁〜１₁₄の各出力端子と
ステージ１２のスイッチ素子１₂₁〜１₂₄の各入力端子相
互間を接続する信号配線に、単位スイッチ素子１の列方
向と平行な信号配線に実線で示すマイクロストリップラ
イン２０を使用し、スイッチ素子１の列方向と垂直な信
号配線に破線で示すストリップライン３０を使用したス
イッチ回路である。同図に示されるように、単位スイッ
チ素子１₁₁〜１₁₄及び１₂₁〜１₂₄間を接続する信号配線
の長さは、単位スイッチ素子相互の位置や端子４の位置
によって異なる。最も短い信号配線は、行方向において
隣接する単位スイッチ素子間であり、ストリップライン
３０だけによって配線される。最も長い信号配線は列方
向において離間する単位スイッチ素子１₁₁及び１₂₄間で
あり、マイクロストリップライン２０及びストリップラ
イン３０によって配線される。このスイッチ回路におい
て、第１列のステージ１１の入力端子に供給された情報
信号はスイッチ素子によって振分けられながら最終列の
ステージ１２の出力端子に向かって進行するので、スイ
ッチ素子列と平行な信号配線群の長さの差が信号伝搬遅
延時間のばらつきをもたらしている。

【００１４】そこで、本実施例では、信号配線の信号伝
搬遅延時間差をもたらす信号配線の部分に、ストリップ
ライン３０よりも信号伝搬速度の早いマイクロストリッ
プライン２０を使用している。

【００１５】これにより、ストリップラインあるいはマ
イクロストリップラインのみを使用した場合に比べて信
号伝搬遅延時間のバラツキが小さくなる。また、スイッ
チ回路内における遅延時間差が減る結果、単位スイッチ
素子の動作タイミングのマージンを広げることも可能と
なり、タイミング性能の良いスイッチ回路基板を得るこ
とができる。

【００１６】なお、最も配線長の長い信号配線には、単
位スイッチ素子１の列方向と平行な部分ばかりではな
く、スイッチ素子１の列方向と垂直な部分にもマイクロ
ストリップライン２０を使用することが望ましい。こう
すると、最も大きな信号伝搬遅延時間を更に短くするこ
とができ、信号伝搬遅延のバラツキをより効果的に小さ
くできる。

【００１７】また、図１に示されたスイッチ回路では、
単位スイッチ素子１の列方向に存在する信号配線は全て
マイクロストリップライン２０を使用し、単位スイッチ
素子１の行方向に存在する信号配線は全てマイクロスト
リップライン２０を使用している。しかし、信号配線の
方向によって厳密にマイクロストリップライン２０とス
トリップライン３０を区別する必要はなく、例えば単位
スイッチ素子１の列方向と平行な信号配線の一部にスト
リップライン３０を使用したり、スイッチ素子１の列方
向と垂直な信号配線の一部にマイクロストリップライン
２０を使用しても良い。要するに、スイッチ素子間の配
線長に応じて各信号経路における信号遅延時間を一定値
に近づけるべく直列接続されたマイクロストリップライ
ン及びストリップライン各々の長さを定めれば良い。

【００１８】ところで、図１に示されるスイッチ回路の
基板を実現するには、例えば図２の基板断面図に示され
るようなマイクロストリップライン２０を表面層に配置
し、ストリップライン３０を内部の層に配置した構造の
多層基板４０を用いる。図２において図６あるいは図７
と対応する部分には同一符号を付しかかる部分の説明は
省略する。

【００１９】かかる構造の多層基板４０はマイクロスト
リップライン２０とストリップライン３０を別々の層に
配置し、マイクロストリップライン２０同士及びストリ
ップライン３０同士は互いに平行に配置されているの
で、同じ層内で信号配線同士が交差することがなく、配
線パターンのレイアウト設計が容易になる。更に、マイ
クロストリップライン２０を構成する絶縁体２２の誘電
率ε₁ をストリップライン３０を構成する絶縁体３３の
誘電率ε₂ よりも小さい値に選定すると、信号伝搬遅延
のバラツキを更に小さくすることが可能となる。

【００２０】図３は他の実施例を示しており、図８に示
される一部の信号配線にデータが集中することを避ける
ため３列のステージ１１，１２，１３を接続したスイッ
チ回路に本発明を適用している。図３において図１と対
応する部分には同一符号を付し、かかる部分の説明は省
略する。図８に示されるようにステージが増す程スイッ
チ回路３の図示しない入出力端子ｘ₁ −ｙ₁ 間における
信号経路は複雑になり、最短信号経路１₁₁−１₁₂−１₃₁
と最長信号経路１₁₁−１₂₄−１₃₁との信号伝搬時間差は
増す。これに対し、図３に示されるように２つの信号伝
搬速度の異なる信号線路２０及び３０を用いて信号路を
形成することによって信号経路の相違に起因する信号遅
延時間差を可及的に抑制すること可能となる。このよう
に、本発明はスイッチ回路を構成するステージの数によ
らない。

【００２１】図１あるいは図３に示された実施例では、
単位スイッチ素子１の入出力数が４入力４出力、各ステ
ージを構成する単位スイッチ素子１の数を４個として１
６入力１６出力となるスイッチ回路の例をが示したが、
単位スイッチ素子の入出力数や各ステージの単位スイッ
チ素子の数を多くすることで、更に入出力数の大きいス
イッチ回路を構成することができる。例えば、単位スイ
ッチ素子の入出力数を８入力８出力、各ステージの単位
スイッチ素子数を８個とすれば、６４入力６４出力のス
イッチ回路が構成できる。

【００２２】このように、単位スイッチ素子の入出力数
や各ステージを構成する単位スイッチ素子の数が変わっ
ても、上述した実施例と同様に本発明を適用可能であ
る。

【００２３】

【発明の効果】以上のように本発明においては、スイッ
チ素子間を接続する信号配線を基本格子に沿って配置す
る際に、単位スイッチ素子列と平行な方向の信号配線に
マイクロストリップラインを多く使用し、スイッチ素子
列方向と垂直な方向の信号配線にマイクロストリップラ
インと信号伝搬速度の異なるストリップラインを多く使
用し、長手の信号配線の信号伝搬を早めて信号の遅延を
相対的に小さくする構成としているので、スイッチ素子
間の信号配線による信号遅延時間のバラツキを小さくす
ることができ、タイミング性能の良いスイッチ回路基板
を提供することが可能となる。また、マイクロストリッ
プラインとストリップラインとは多層基板により一体的
に構成することが可能であり、両者を別々の層に配置す
ると、マイクロストリップライン同士またはストリップ
ライン同士は平行に並び、かつ、同じ層で信号配線同士
が交差することが回避されるため配線パターンのレイア
ウト設計が容易になる利点もある。

【図面の簡単な説明】

【図１】本発明のスイッチ回路の配線パターンを示す
図。

【図２】本発明のスイッチ回路に用いる多層配線基板の
例を示す断面図。

【図３】本発明の他の実施例を示す図。

【図４】１６入力１６出力の従来のスイッチ回路例を示
す図。

【図５】基本格子に沿ってレイアウト設計した従来のス
イッチ回路を示す図。

【図６】マイクロストリップラインの構造を示す断面
図。

【図７】ストリップラインの構造を示す断面図。

【図８】ステージを３列接続した従来のスイッチ回路を
示す図。

【符号の説明】

１、１₁₁〜１₃₄ 単位スイッチ素子 ２ 信号配線 ３ スイッチ回路 ４ 単位スイッチ素子端子 ２０ マイクロストリップライン ３０ ストリップライン １１、１２、１３ ステージ ２１、３１、３２ 導電体面 ２３、３４ 信号配線 ２２、３３ 絶縁体

Claims (3)

【特許請求の範囲】
1. 【請求項１】行列状に配置されたスイッチ素子群とスイ
   ッチ素子間を接続する信号配線とを用いて信号転送路を
   形成し、第１のスイッチ素子列に入力された情報信号を
   この情報信号が送出されるべき線路が接続された最後の
   スイッチ素子列に向けて転送するスイッチ回路であっ
   て、 前記スイッチ素子群の互いに隣接するスイッチ素子列の
   スイッチ素子同士を接続する信号配線は、 前記スイッチ素子群の列方向に存在するマイクロストリ
   ップラインと、 前記スイッチ素子群の行方向に存在して前記マイクロス
   トリップラインの一端と前記スイッチ素子の端子間を接
   続するストリップラインと、 により形成されることを特徴とするスイッチ回路。
2. 【請求項２】前記マイクロストリップラインを構成する
   絶縁体の誘電率を前記ストリップラインを構成する絶縁
   体の誘電率よりも、小さくしたことを特徴とする請求項
   １記載のスイッチ回路。
3. 【請求項３】行列状に配置されたスイッチ素子群を用い
   て一方のスイッチ素子列に入力された情報信号をこの情
   報信号が中継されるべき線路が接続された他方のスイッ
   チ素子列に向けて転送するスイッチ回路を担うスイッチ
   回路基板であって、 前記スイッチ素子の相互間を接続する長手の信号配線
   は、互いに直列に接続されたマイクロストリップライン
   及びストリップラインによって構成されることを特徴と
   するスイッチ回路基板。