JPH0656948B2 - 超高周波電気信号の切替用マトリクス - Google Patents
超高周波電気信号の切替用マトリクスInfo
- Publication number
- JPH0656948B2 JPH0656948B2 JP59169886A JP16988684A JPH0656948B2 JP H0656948 B2 JPH0656948 B2 JP H0656948B2 JP 59169886 A JP59169886 A JP 59169886A JP 16988684 A JP16988684 A JP 16988684A JP H0656948 B2 JPH0656948 B2 JP H0656948B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- matrix
- input
- field effect
- control switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【発明の詳細な説明】 本発明は超高周波電気信号の切替用マトリクスに係る。
マトリクスのすべての交点は同一であり、かつ特に個々
の切替点または接続点で損失を補正または平衡化するこ
とを可能にする利得をもつ電界効果トランジスタ（以下
ＦＥＴと略記）よりなる能動素子で構成される。
マトリクスのすべての交点は同一であり、かつ特に個々
の切替点または接続点で損失を補正または平衡化するこ
とを可能にする利得をもつ電界効果トランジスタ（以下
ＦＥＴと略記）よりなる能動素子で構成される。
超高周波電気信号の切替用マトリクスは電気通信におい
てビームの通路をベースバンドでの復調なしに切替える
ために使用されている。このシステムはハイブリッド構
造を有しており、従ってその面積および体積は集積回路
より大きなものとなる。さらに固有利得をもたない能動
素子を有している切替用マトリクスでは、個々のカップ
ラの損失を考慮する必要があるため、交点はマトリクス
内での位置に従ってすべて異なり、従って結合は各点で
異なり、カップラも同様に違う。
てビームの通路をベースバンドでの復調なしに切替える
ために使用されている。このシステムはハイブリッド構
造を有しており、従ってその面積および体積は集積回路
より大きなものとなる。さらに固有利得をもたない能動
素子を有している切替用マトリクスでは、個々のカップ
ラの損失を考慮する必要があるため、交点はマトリクス
内での位置に従ってすべて異なり、従って結合は各点で
異なり、カップラも同様に違う。
本発明の目的は、超高周波電気信号を入力チャンネルか
ら出力チャンネルへ切替えるときに超高周波電気信号の
減衰による損失を少なくし得る切替用のマトリクスを提
供することにある。
ら出力チャンネルへ切替えるときに超高周波電気信号の
減衰による損失を少なくし得る切替用のマトリクスを提
供することにある。
本発明によれば前記目的は、超高周波電気信号の伝達が
入力チャンネルと出力チャンネルとの交点で行われる、
複数の入力チヤンネルから複数の出力チヤンネルへの超
高周波電気信号の切替用マトリクスであって、前記マト
リクスは、複数の交点が各入力チャンネル上に直列に配
置されている直列分配構造を有しており、更に、一つの
交点に配設されるとともに１つの入力チヤンネルに接続
されており、前記１つの入力チヤンネルから供給される
電気信号を受取って該受取った電気信号を２つの等信号
に分割し、分割された等信号を出力する電力分割器と、
前記電力分割器と接続されており供給される制御信号を
受取ったときに前記電力分割器から供給される等信号を
出力する制御スイツチと、前記制御スイツチ及び出力チ
ヤンネルと夫々接続されており前記制御スイツチから供
給される等信号を出力チヤンネルへ出力する電力結合器
とを備えており、前記制御スイツチ及び前記電力結合器
は夫々少なくとも一つの電界効果トランジスタから構成
されており、前記電力分割器は、ソースが互いに接続さ
れ且つ前記電気信号が入力チャンネルから各々のゲート
に入力されるべく構成された２つの電界効果トランジス
タを有し、更に出力が夫々各ドレインから取り出される
べく構成されており、結合損失を最小限にするべく構成
された超高周波電気信号の切替用マトリクスによって達
成される。
入力チャンネルと出力チャンネルとの交点で行われる、
複数の入力チヤンネルから複数の出力チヤンネルへの超
高周波電気信号の切替用マトリクスであって、前記マト
リクスは、複数の交点が各入力チャンネル上に直列に配
置されている直列分配構造を有しており、更に、一つの
交点に配設されるとともに１つの入力チヤンネルに接続
されており、前記１つの入力チヤンネルから供給される
電気信号を受取って該受取った電気信号を２つの等信号
に分割し、分割された等信号を出力する電力分割器と、
前記電力分割器と接続されており供給される制御信号を
受取ったときに前記電力分割器から供給される等信号を
出力する制御スイツチと、前記制御スイツチ及び出力チ
ヤンネルと夫々接続されており前記制御スイツチから供
給される等信号を出力チヤンネルへ出力する電力結合器
とを備えており、前記制御スイツチ及び前記電力結合器
は夫々少なくとも一つの電界効果トランジスタから構成
されており、前記電力分割器は、ソースが互いに接続さ
れ且つ前記電気信号が入力チャンネルから各々のゲート
に入力されるべく構成された２つの電界効果トランジス
タを有し、更に出力が夫々各ドレインから取り出される
べく構成されており、結合損失を最小限にするべく構成
された超高周波電気信号の切替用マトリクスによって達
成される。
本発明の超高周波電気信号の切替用マトリクスにおいて
は、電力分割器が電気信号を複数の等信号に分割して出
力し、制御スイッチが制御信号を受取ったときに電力分
割器から供給される等信号を出力し、電力結合器が制御
スイッチから供給される等信号を出力チャンネルへ出力
し、かつ電力分割器は、ソースが互いに接続され且つ電
気信号が入力チャンネルから各々のゲートに入力される
べく構成された２つの電界効果トランジスタを有してお
り、制御スイッチ及び電力結合器は夫々少なくとも一つ
の電界効果トランジスタら構成されているが故に、超高
周波電気信号を入力チャンネルから出力チャンネルへ切
替えたときに電気信号の減衰量を低減し得、利得調整器
を入力チャンネルか出力チャンネルの少なくともいずれ
か一つに設けることなく電気信号を確実に切替え得る。
は、電力分割器が電気信号を複数の等信号に分割して出
力し、制御スイッチが制御信号を受取ったときに電力分
割器から供給される等信号を出力し、電力結合器が制御
スイッチから供給される等信号を出力チャンネルへ出力
し、かつ電力分割器は、ソースが互いに接続され且つ電
気信号が入力チャンネルから各々のゲートに入力される
べく構成された２つの電界効果トランジスタを有してお
り、制御スイッチ及び電力結合器は夫々少なくとも一つ
の電界効果トランジスタら構成されているが故に、超高
周波電気信号を入力チャンネルから出力チャンネルへ切
替えたときに電気信号の減衰量を低減し得、利得調整器
を入力チャンネルか出力チャンネルの少なくともいずれ
か一つに設けることなく電気信号を確実に切替え得る。
また、本発明による切替用マトリクスは、遠距離通信用
に最適であり、特に１〜10GHz 領域の超高周波電気信号
の切替えに有効に動作し得る。
に最適であり、特に１〜10GHz 領域の超高周波電気信号
の切替えに有効に動作し得る。
モノリシック技術は切替用マトリクスの製造に完璧に適
しており、体積の面でも熱放散の面でも節約が可能であ
る。二つの基本素子、主としてＰＩＮダイオードとＦＥ
Ｔとが用いられる。
しており、体積の面でも熱放散の面でも節約が可能であ
る。二つの基本素子、主としてＰＩＮダイオードとＦＥ
Ｔとが用いられる。
これら２種の素子は、超高周波電気通信の工業化によっ
て独創的かつ興味深い解決法をもたらすモノリシック集
積回路よりなる二種の異なる構造に対応する。
て独創的かつ興味深い解決法をもたらすモノリシック集
積回路よりなる二種の異なる構造に対応する。
本発明の切替用マトリクスの好ましい実施例では、マト
リクスはモノリシックであり、切替信号を前記の方法に
より切替損失とは無関係に平衡化しうる利得を有する能
動素子を使用している。本実施例では切替点が全部同一
であり、従って集積回路の製造が容易化されるという利
点を有する。
リクスはモノリシックであり、切替信号を前記の方法に
より切替損失とは無関係に平衡化しうる利得を有する能
動素子を使用している。本実施例では切替点が全部同一
であり、従って集積回路の製造が容易化されるという利
点を有する。
また、入力チャンネルから送出される信号は、ソースが
互いに接続され且つ電気信号が入力チャンネルから各々
のゲートに入力されるべく構成された２つのＦＥＴを有
する電力分割器によって分割される。この信号の出力チ
ャンネルへの伝送は、一個の２ゲートＦＥＴか、二個の
直列形ＦＥＴか、もしくは一個のＰＩＮダイオードかに
よって制御される。入力チャンネルの信号と出力チャン
ネルとの結合は電力結合器により得られるが、この電力
結合器は切替システム、すなわち一個の多重ゲートトラ
ンジスタまたは複数個の直列形トランジスタと同一であ
りうる。モノリシック集積回路では、集積回路チップの
基板面上に金属ラインの形で形成された切替用マトリク
スの通路の交点は、誘電層により絶縁されたブリッジ、
二本の通路を空中で交差させるエアブリッジ、または半
導体材料で二本の通路を交差させるかまたはメタリゼー
ションホールを用いて集積回路チップの第１面から第２
面に伝わる多重レベルシールディングによる公知形の絶
縁ブリッジ技術によって製造することができる。
互いに接続され且つ電気信号が入力チャンネルから各々
のゲートに入力されるべく構成された２つのＦＥＴを有
する電力分割器によって分割される。この信号の出力チ
ャンネルへの伝送は、一個の２ゲートＦＥＴか、二個の
直列形ＦＥＴか、もしくは一個のＰＩＮダイオードかに
よって制御される。入力チャンネルの信号と出力チャン
ネルとの結合は電力結合器により得られるが、この電力
結合器は切替システム、すなわち一個の多重ゲートトラ
ンジスタまたは複数個の直列形トランジスタと同一であ
りうる。モノリシック集積回路では、集積回路チップの
基板面上に金属ラインの形で形成された切替用マトリク
スの通路の交点は、誘電層により絶縁されたブリッジ、
二本の通路を空中で交差させるエアブリッジ、または半
導体材料で二本の通路を交差させるかまたはメタリゼー
ションホールを用いて集積回路チップの第１面から第２
面に伝わる多重レベルシールディングによる公知形の絶
縁ブリッジ技術によって製造することができる。
従って本発明の切替用マトリクスの実施例を製造するた
めに使用される手段は、それらが集積回路であり、ＦＥ
Ｔであり、導電性の金属付着部、好ましくはＰＩＮダイ
オードであることから、これら全部が一個の半導体材料
チップ上に作り得る。このことは、酸化ベリリウムまた
はアルミナの基板上にマイクロストリップを形成するハ
イブリッド技術を用いる公知形切替用マトリクスと比較
して明らかに有利である。
めに使用される手段は、それらが集積回路であり、ＦＥ
Ｔであり、導電性の金属付着部、好ましくはＰＩＮダイ
オードであることから、これら全部が一個の半導体材料
チップ上に作り得る。このことは、酸化ベリリウムまた
はアルミナの基板上にマイクロストリップを形成するハ
イブリッド技術を用いる公知形切替用マトリクスと比較
して明らかに有利である。
本発明の実施例は特に、複数個の入力チャンネルすなわ
ち行から複数個の出力チャンネルすなわち列へ超高周波
電気信号を切替えるためのマトリクスであって、入力チ
ャンネルから出力チャンネルへの信号の伝達が交点でお
こなわれ、夫々の切替点が、 −入力チャンネルにより伝送される信号を入力側で受信
し、複数個の等信号に分割された信号を出力側で送出す
る電力分割器、 −外部信号により制御され、電力分割器から送出される
信号を電力結合器に転送する制御スイッチ（前記電力結
合器は前記スイッチにより伝達された信号を出力チャン
ネルに伝達し、電力分割器、制御スイッチおよび電力結
合器により構成されるシステムはＦＥＴ形能動素子によ
り得られる。） を包含することを特徴とする。
ち行から複数個の出力チャンネルすなわち列へ超高周波
電気信号を切替えるためのマトリクスであって、入力チ
ャンネルから出力チャンネルへの信号の伝達が交点でお
こなわれ、夫々の切替点が、 −入力チャンネルにより伝送される信号を入力側で受信
し、複数個の等信号に分割された信号を出力側で送出す
る電力分割器、 −外部信号により制御され、電力分割器から送出される
信号を電力結合器に転送する制御スイッチ（前記電力結
合器は前記スイッチにより伝達された信号を出力チャン
ネルに伝達し、電力分割器、制御スイッチおよび電力結
合器により構成されるシステムはＦＥＴ形能動素子によ
り得られる。） を包含することを特徴とする。
以下に本発明の切替用マトリクスのいくつかの実施例に
つき添付図面を参照しさらに詳しく説明する。
つき添付図面を参照しさらに詳しく説明する。
第１図は交点が各入力チャンネル上に直列に配置された
直列分配構造を有する切替用マトリクスの概略図であ
る。このマトリクスでは、簡単のため行と呼称する複数
のチャンネル、たとえば、Ｌ１〜Ｌ４が、列と呼称する
複数のチャンネルＣ１〜Ｃ４と切替え可能である。第１
行、たとえば、Ｌ１は、所定数の切替交点Ｐ１〜Ｐ
４で、チャンネルＣ１〜Ｃ４の任意の１列と切替えるこ
とができる。夫々の切替交点で、第１図の矢印は、行Ｌ
１からの信号が、列Ｃ１〜Ｃ４のうち１列又はそれ以上
に切替えられうる制御動作をあらわす。
直列分配構造を有する切替用マトリクスの概略図であ
る。このマトリクスでは、簡単のため行と呼称する複数
のチャンネル、たとえば、Ｌ１〜Ｌ４が、列と呼称する
複数のチャンネルＣ１〜Ｃ４と切替え可能である。第１
行、たとえば、Ｌ１は、所定数の切替交点Ｐ１〜Ｐ
４で、チャンネルＣ１〜Ｃ４の任意の１列と切替えるこ
とができる。夫々の切替交点で、第１図の矢印は、行Ｌ
１からの信号が、列Ｃ１〜Ｃ４のうち１列又はそれ以上
に切替えられうる制御動作をあらわす。
第１図は、図を理解しやすくなるためのマトリクスのご
く一部をだけを示しており、従って、実際は、マトリク
スは多数のチャンネルを有している。
く一部をだけを示しており、従って、実際は、マトリク
スは多数のチャンネルを有している。
今まで、とくに本発明の実施例がカバーする超高周波範
囲では、マトリクスは、第２に示す変動手段を用いて製
作されてきた。
囲では、マトリクスは、第２に示す変動手段を用いて製
作されてきた。
第１図では、行Ｌ１は、たとえば、列Ｃ３と切替え得
る。先行技術によれば行Ｌ１は、行Ｌ１に属するマイク
ロストリップよりなるカップラと、第１マイクロストリ
ップ１と並列に配置された第２マイクロストリップ２を
含有する。マイクロストリップ1,2 よりなるカップラの
抽出する電力は、列Ｃ３へ向かい、列Ｃ３は、さらに、
行Ｌ１のマイクロストリップ２と結合するマイクロスト
リップ４および列Ｃ３に属するマイクロストリップ５に
より構成される第２カップラを有する。
る。先行技術によれば行Ｌ１は、行Ｌ１に属するマイク
ロストリップよりなるカップラと、第１マイクロストリ
ップ１と並列に配置された第２マイクロストリップ２を
含有する。マイクロストリップ1,2 よりなるカップラの
抽出する電力は、列Ｃ３へ向かい、列Ｃ３は、さらに、
行Ｌ１のマイクロストリップ２と結合するマイクロスト
リップ４および列Ｃ３に属するマイクロストリップ５に
より構成される第２カップラを有する。
行Ｌ１と列Ｃ３との間の結合は、制御スイッチ３によっ
て制御される。スイッチが開くと、交点Ｐ３には結合が
なく、このスイッチ３が閉じると、結合がおこなわれ
る。今までは、スイッチは主として、ＰＩＮダイオード
で構成され、また時には、電界効果トランジスタで構成
されている。
て制御される。スイッチが開くと、交点Ｐ３には結合が
なく、このスイッチ３が閉じると、結合がおこなわれ
る。今までは、スイッチは主として、ＰＩＮダイオード
で構成され、また時には、電界効果トランジスタで構成
されている。
このタイプの交点は受動手段により全体が構成され、電
界効果トランジスタがスイッチとして使用される場合
は、結合損失を補償するための利得が何ら供給しない。
従って、先行技術のマトリクスは、各交点Ｐ１，Ｐ２，
Ｐ３…Ｐｎで損失があり、電力がスイッチのすべての行
に均等に分配されるためには、カップラ内のこれらの損
失を考慮しなければならない。従って、マイクロストリ
ップの寸法が各交点について差があるとすれば、結合レ
ベルは、種々の交点に対して１／１０，１／８，１／２
である。
界効果トランジスタがスイッチとして使用される場合
は、結合損失を補償するための利得が何ら供給しない。
従って、先行技術のマトリクスは、各交点Ｐ１，Ｐ２，
Ｐ３…Ｐｎで損失があり、電力がスイッチのすべての行
に均等に分配されるためには、カップラ内のこれらの損
失を考慮しなければならない。従って、マイクロストリ
ップの寸法が各交点について差があるとすれば、結合レ
ベルは、種々の交点に対して１／１０，１／８，１／２
である。
本発明の実施例によれば、マトリクスのすべての交点
は、全く同じである。なぜならば、これらの交点が、利
得をもち、かつマトリクス行内に分配された電力にバラ
ンスをつけるため電気信号により制御されうる能動素
子、すなわち、電界効果トランジスタで構成されるから
である。
は、全く同じである。なぜならば、これらの交点が、利
得をもち、かつマトリクス行内に分配された電力にバラ
ンスをつけるため電気信号により制御されうる能動素
子、すなわち、電界効果トランジスタで構成されるから
である。
第３図は、直列分配構造を有する切替用マトリクスのた
めの本発明の実施例に従う交点の構成を示す。第３図
は、比較を容易にするため、同じ行Ｌ１が同じ列Ｃ３上
で切替えられる第２図と比較すれば有利である。
めの本発明の実施例に従う交点の構成を示す。第３図
は、比較を容易にするため、同じ行Ｌ１が同じ列Ｃ３上
で切替えられる第２図と比較すれば有利である。
行Ｌ１から送られる信号は、二個の出力7,8 をもつ電力
分配器６としてあらわされている電力２分割器により各
交点について先ず分割される。第１の出力７は、行Ｌ１
を連続させ、第３図は、交点Ｐ３を例として示している
から、次の交点Ｐ４に向けられる。第２の出力８は、制
御スイッチ９に向かい、このスイッチ９は第１入力口で
分割器６からの信号を受信し、第２入力口で制御信号10
を受信する。スイッチ９の出力信号は、電力結合器12に
伝えられ、この結合器12は分割器６とスイッチ９を介し
て行Ｌ１からの第１入力信号11を第１入力口で受信す
る。第２入力口では、列Ｃ３からの信号13を受信し、結
合器12からの出力信号は、列Ｃ３の出力となる。
分配器６としてあらわされている電力２分割器により各
交点について先ず分割される。第１の出力７は、行Ｌ１
を連続させ、第３図は、交点Ｐ３を例として示している
から、次の交点Ｐ４に向けられる。第２の出力８は、制
御スイッチ９に向かい、このスイッチ９は第１入力口で
分割器６からの信号を受信し、第２入力口で制御信号10
を受信する。スイッチ９の出力信号は、電力結合器12に
伝えられ、この結合器12は分割器６とスイッチ９を介し
て行Ｌ１からの第１入力信号11を第１入力口で受信す
る。第２入力口では、列Ｃ３からの信号13を受信し、結
合器12からの出力信号は、列Ｃ３の出力となる。
第３図の電力分割器、電力結合器および制御スイッチは
信号的に示されている。分割器６は、ソースが互いに接
続され且つ電気信号が入力チャンネルから各々のゲート
に入力されるべく構成された２つの電界効果トランジス
タを備えている。重要なことは、分解器６の入力口に伝
送される信号が二個の出力７および８の間で等信号に細
分割されることである。
信号的に示されている。分割器６は、ソースが互いに接
続され且つ電気信号が入力チャンネルから各々のゲート
に入力されるべく構成された２つの電界効果トランジス
タを備えている。重要なことは、分解器６の入力口に伝
送される信号が二個の出力７および８の間で等信号に細
分割されることである。
スイッチ９は、２ゲート形電界効果トランジスタであっ
て、ゲートの一方は分割器６からの入力信号を集めるた
めのものであり、制御信号10は、他方のゲートに印加さ
れる。このスイッチ９は、さらに二個の直列電界効果ト
ランジスタを含むことができ、これらは二個で一個の２
ゲート形電界効果トランジスタに相当する。スイッチ９
は、二つの２進状態０および１に適合されることが望ま
しい。開路状態での絶縁はきわめて重要で、40dB以上で
なければならない。
て、ゲートの一方は分割器６からの入力信号を集めるた
めのものであり、制御信号10は、他方のゲートに印加さ
れる。このスイッチ９は、さらに二個の直列電界効果ト
ランジスタを含むことができ、これらは二個で一個の２
ゲート形電界効果トランジスタに相当する。スイッチ９
は、二つの２進状態０および１に適合されることが望ま
しい。開路状態での絶縁はきわめて重要で、40dB以上で
なければならない。
結合器12は、二個の入力と一個の出力を備える増幅器で
あって、入力と出力の間に相互作用が存在しないことが
必要である。結合器12の好ましい実施例は、２ゲート形
ＦＥＴであって、ここでは、分割器６、スイッチ９及び
結合器12はＦＥＴによって、すなわち同一技術を用いて
形成されるから、集積回路の製造を簡単化することがで
きる。結合器12は、２ゲート形ＦＥＴであるか、または
制御スイッチの場合と同様、直列接続された単一ゲート
形の二個のＦＥＴで構成してもよい。
あって、入力と出力の間に相互作用が存在しないことが
必要である。結合器12の好ましい実施例は、２ゲート形
ＦＥＴであって、ここでは、分割器６、スイッチ９及び
結合器12はＦＥＴによって、すなわち同一技術を用いて
形成されるから、集積回路の製造を簡単化することがで
きる。結合器12は、２ゲート形ＦＥＴであるか、または
制御スイッチの場合と同様、直列接続された単一ゲート
形の二個のＦＥＴで構成してもよい。
第４図は、各入力チャンネルの電気信号が複数の出力チ
ャンネルに並列に分配し得る並列分配構造を有する切替
用マトリクスの概略図である。このマトリクスの構造に
よれば、Ｅ１のような入力チャンネルは、出力チャンネ
ルＳ１，Ｓ２，Ｓ３のような複数個の他チャンネルと並
列ではなく直列に接続されうる。入力チャンネルＥ１か
ら送出される信号は、電力分割器Ｄ１によって複数個の
信号に分割され、これらの信号は夫々、再結合デバイス
Ｒ１，Ｒ２，Ｒ３を介して出力チャンネルに付加される
が、その前にスイッチ３を通過する。少数の入力チャン
ネルＥ１〜Ｅ３および出力チャンネルＳ１〜Ｓ３が図面
を簡単にするため使用されているだけだが、本発明の実
施例のスイッチの範囲はこれのみに限定されない。並列
分配構造では、第１図の直列分配構造での交点Ｐ１〜Ｐ
４のような交点は存在しない。また各信号は出力信号の
数に等しい数に再分割される。各チャンネルは別個に切
換えられ、出力は単一の操作でマトリクスの１つの出力
上に再集合され、再結合される。
ャンネルに並列に分配し得る並列分配構造を有する切替
用マトリクスの概略図である。このマトリクスの構造に
よれば、Ｅ１のような入力チャンネルは、出力チャンネ
ルＳ１，Ｓ２，Ｓ３のような複数個の他チャンネルと並
列ではなく直列に接続されうる。入力チャンネルＥ１か
ら送出される信号は、電力分割器Ｄ１によって複数個の
信号に分割され、これらの信号は夫々、再結合デバイス
Ｒ１，Ｒ２，Ｒ３を介して出力チャンネルに付加される
が、その前にスイッチ３を通過する。少数の入力チャン
ネルＥ１〜Ｅ３および出力チャンネルＳ１〜Ｓ３が図面
を簡単にするため使用されているだけだが、本発明の実
施例のスイッチの範囲はこれのみに限定されない。並列
分配構造では、第１図の直列分配構造での交点Ｐ１〜Ｐ
４のような交点は存在しない。また各信号は出力信号の
数に等しい数に再分割される。各チャンネルは別個に切
換えられ、出力は単一の操作でマトリクスの１つの出力
上に再集合され、再結合される。
先行技術では、第４図の電力分割器Ｄ１〜Ｄ３は、縦続
接続形のウィルキンソン式分割結合器である。本発明の
実施例では、それらは多重入力または多重出力ＦＥＴ、
すなわち多重ソース、多重ドレインまたは多重ゲート形
ＦＥＴであるが、この種のトランジスタについては、信
号レベルを一定に維持する利得をもたせるのが有利であ
る。
接続形のウィルキンソン式分割結合器である。本発明の
実施例では、それらは多重入力または多重出力ＦＥＴ、
すなわち多重ソース、多重ドレインまたは多重ゲート形
ＦＥＴであるが、この種のトランジスタについては、信
号レベルを一定に維持する利得をもたせるのが有利であ
る。
スイッチ３はここでも２ゲートＦＥＴである。再結合装
置Ｒ１〜Ｒ３は好ましく多重入力または多重出力ＦＥ
Ｔ、すなわち多重ソース、多重ドレインまたは多重ゲー
ト形ＦＥＴである。分割または再結合システムは多重ソ
ース、多重ドレインまたは多重ゲート、トランジスタで
あることは明らかである。夫々の接続法は夫々の可能性
と欠点があり、本発明の実施例の集積回路を形成するた
めの好ましい接続形式については後に検討する。これら
は、集積回路の構造を簡単化する接続法であって、好ま
しくは反復装置内の交点の同一機能についてはすべて同
形のトランジスタを使用するの好ましい。
置Ｒ１〜Ｒ３は好ましく多重入力または多重出力ＦＥ
Ｔ、すなわち多重ソース、多重ドレインまたは多重ゲー
ト形ＦＥＴである。分割または再結合システムは多重ソ
ース、多重ドレインまたは多重ゲート、トランジスタで
あることは明らかである。夫々の接続法は夫々の可能性
と欠点があり、本発明の実施例の集積回路を形成するた
めの好ましい接続形式については後に検討する。これら
は、集積回路の構造を簡単化する接続法であって、好ま
しくは反復装置内の交点の同一機能についてはすべて同
形のトランジスタを使用するの好ましい。
第５図は、本発明の切替用マトリクスの直列分配構造の
非限定的な一例をあらわす。第５図は第３図を正確に引
写したものであるが、さらに細部を記入してある。従っ
て行Ｌ１からの信号は、交点Ｐ３で列Ｃ３と接続する。
第３図と比較すれば、電力結合器12は、電圧Ｖ−を電源
とする２ゲートＦＥＴであり、第１ゲートでは、スイッ
チ９からの信号11を、第２ゲートでは列Ｃ３からの信号
13を受信することがわかる。
非限定的な一例をあらわす。第５図は第３図を正確に引
写したものであるが、さらに細部を記入してある。従っ
て行Ｌ１からの信号は、交点Ｐ３で列Ｃ３と接続する。
第３図と比較すれば、電力結合器12は、電圧Ｖ−を電源
とする２ゲートＦＥＴであり、第１ゲートでは、スイッ
チ９からの信号11を、第２ゲートでは列Ｃ３からの信号
13を受信することがわかる。
第３図のスイッチ９は、第５図に示すように電圧Ｖ＋を
印加される２ゲートＦＥＴにより構成され、第１ゲート
では電力分割システムからの信号８を第２ゲートでは制
御信号10を受信する。スイッチ９および結合器12は同一
技術で構成された２ゲートＦＥＴであることが有利であ
る。
印加される２ゲートＦＥＴにより構成され、第１ゲート
では電力分割システムからの信号８を第２ゲートでは制
御信号10を受信する。スイッチ９および結合器12は同一
技術で構成された２ゲートＦＥＴであることが有利であ
る。
最後に、第３図の分割器６は、第５図に示すように二個
のＦＥＴ14，15により構成される。これらは共通ソース
方式で接続され、電流ソース方式の他のＦＥＴ16によっ
て給電される。切替マトリクス行Ｌ１により搬送される
信号はトランジスタ14、15の２個のゲートに同時に付与
され、二個の等信号、すなわち行Ｌ１の７に送られる一
個と制御スイッチ９の８に送られる一個に分割される。
のＦＥＴ14，15により構成される。これらは共通ソース
方式で接続され、電流ソース方式の他のＦＥＴ16によっ
て給電される。切替マトリクス行Ｌ１により搬送される
信号はトランジスタ14、15の２個のゲートに同時に付与
され、二個の等信号、すなわち行Ｌ１の７に送られる一
個と制御スイッチ９の８に送られる一個に分割される。
二個のトランジスタ14,15 よりなる構成に代って、行Ｌ
１に伝えられる信号が付加される単１ゲートと、行Ｌ１
の７に対応する第１ドレインと制御スイッチの８に対応
する第２ドレインの２個のドレインとを有する単一個の
トランジスタを使用することもできよう。また１ゲー
ト、２ソースを有する単一個のトランジスタを使用する
こともできるが、この場合は切替損失を補償するための
利得は何も存在しない。最後に、二個の増幅器を並列に
接続して使用してもよい。
１に伝えられる信号が付加される単１ゲートと、行Ｌ１
の７に対応する第１ドレインと制御スイッチの８に対応
する第２ドレインの２個のドレインとを有する単一個の
トランジスタを使用することもできよう。また１ゲー
ト、２ソースを有する単一個のトランジスタを使用する
こともできるが、この場合は切替損失を補償するための
利得は何も存在しない。最後に、二個の増幅器を並列に
接続して使用してもよい。
この場合は、スイッチ９は二個のゲートを有する単一ト
ランジスタとして示されている。二個の直列接続した単
一ゲートトランジスタは２ゲートトランジスタ一個と等
量であることは公知である。これら二個のトランジスタ
は一個のドレイン、一個のソースにより接続され、第１
のトランジスタのゲートは電力分割器から信号を受信
し、第２のトランジスタのゲートは制御信号を受信し、
第１のトランジスタのソースはバイアスを受け、第２の
トランジスタのドレインは出力システムを構成し、この
出力は信号結合器のゲートに適用される。尚、第５図に
示した、それぞれが電界効果トランジスタを具備した電
力分割器、制御スイッチ、及び電力結合器の結合は、ス
トリップ線路又は誘電体線路等によって達成される。
ランジスタとして示されている。二個の直列接続した単
一ゲートトランジスタは２ゲートトランジスタ一個と等
量であることは公知である。これら二個のトランジスタ
は一個のドレイン、一個のソースにより接続され、第１
のトランジスタのゲートは電力分割器から信号を受信
し、第２のトランジスタのゲートは制御信号を受信し、
第１のトランジスタのソースはバイアスを受け、第２の
トランジスタのドレインは出力システムを構成し、この
出力は信号結合器のゲートに適用される。尚、第５図に
示した、それぞれが電界効果トランジスタを具備した電
力分割器、制御スイッチ、及び電力結合器の結合は、ス
トリップ線路又は誘電体線路等によって達成される。
第６図は、第４図の並列切替用マトリクスの１実施例で
ある。但しこの種のマトリクスの並列分配構造は、直列
分配構造を有する切替用マトリクスの場合のように交点
を分離することができない。少くとも二個の交点を示す
必要があり、第６図は第２図との対応をよくするため非
限定的にそのうちの三個を使用している。
ある。但しこの種のマトリクスの並列分配構造は、直列
分配構造を有する切替用マトリクスの場合のように交点
を分離することができない。少くとも二個の交点を示す
必要があり、第６図は第２図との対応をよくするため非
限定的にそのうちの三個を使用している。
但し、本発明の実施例の構成単位を明確にするため、電
力分割器は第６図では61,62,63で示している。これらは
第３図の電力分割器６に対応しており、制御スイッチは
91〜99で、電力結合器は121,122,123 で示し、第３図の
制御スイッチ９および電力結合器12に対応している。
力分割器は第６図では61,62,63で示している。これらは
第３図の電力分割器６に対応しており、制御スイッチは
91〜99で、電力結合器は121,122,123 で示し、第３図の
制御スイッチ９および電力結合器12に対応している。
三個の入力Ｅ１，Ｅ２，Ｅ３から発出する信号は、本発
明の並列分配構造を有する切替用マトリクスの実施例内
では、第４図の分割システムＤ１、Ｄ２、Ｄ３に対応す
る三個のＦＥＴ61,62,63の三個のゲートに付加される。
これらのトランジスタは複数個のドレインを有し、個々
のトランジスタは、給電される出力チャンネルと同数の
ドレイン、すなわちこの場合は三個の出力チャンネルに
対して三個のドレインを備えている。電力分割器トラン
ジスタ61,62,63より発する信号は、入力チャンネルに出
力チャンネル数を乗じた数と同数のＦＥＴ91〜99に付与
される。トランジスタ91〜99は制御スイッチで、第６図
に示した方法で接続され、分割器61からの信号はトラン
ジスタ91のソースに与えられる。これらのトランジスタ
はまた第５図のトランジスタ９について示したように２
ゲートトランジスタでもよい。二個のゲートのうち一方
は電力分割器から信号を受信し他方のゲートは制御信号
を受信する。第６図の場合、各制御トランジスタのゲー
ト上の矢印は制御作用をあらわす。
明の並列分配構造を有する切替用マトリクスの実施例内
では、第４図の分割システムＤ１、Ｄ２、Ｄ３に対応す
る三個のＦＥＴ61,62,63の三個のゲートに付加される。
これらのトランジスタは複数個のドレインを有し、個々
のトランジスタは、給電される出力チャンネルと同数の
ドレイン、すなわちこの場合は三個の出力チャンネルに
対して三個のドレインを備えている。電力分割器トラン
ジスタ61,62,63より発する信号は、入力チャンネルに出
力チャンネル数を乗じた数と同数のＦＥＴ91〜99に付与
される。トランジスタ91〜99は制御スイッチで、第６図
に示した方法で接続され、分割器61からの信号はトラン
ジスタ91のソースに与えられる。これらのトランジスタ
はまた第５図のトランジスタ９について示したように２
ゲートトランジスタでもよい。二個のゲートのうち一方
は電力分割器から信号を受信し他方のゲートは制御信号
を受信する。第６図の場合、各制御トランジスタのゲー
ト上の矢印は制御作用をあらわす。
最後に、入力チャンネルからの信号は、個々の場合に入
力チャンネルと同数のゲートをもつ結合器トランジスタ
121,122,123 に付加される。これらのＦＥＴ121,122,12
3 はアースされたソースをもち、出力列Ｓ１，Ｓ２，Ｓ
３はトランジスタ121,122,123 のドレインにそれぞれ接
続する。
力チャンネルと同数のゲートをもつ結合器トランジスタ
121,122,123 に付加される。これらのＦＥＴ121,122,12
3 はアースされたソースをもち、出力列Ｓ１，Ｓ２，Ｓ
３はトランジスタ121,122,123 のドレインにそれぞれ接
続する。
第４図を、第６図に適合して観察すれば、三個の入力チ
ャンネルと三個の出力チャンネルが見分けられるが、こ
れは限定的なものではなく、可変数の入力ラインと、入
力ラインの数に等しくない可変数の出力ラインより構成
することもできる。但し、たとえば、８入力、８出力ま
たは16入力、16出力のマトリクスについて、二個ないし
三個のゲートをもつトランジスタが可変数の信号を結合
しうるような数の結合器トランジスタ121,122,123 を再
集合することが好ましい。尚、第６図に示した、それぞ
れが電界効果トランジスタを具備した電力分割器、制御
スイッチ、及び電力結合器の結合は、ストリップ線路又
は誘電体線路等によって達成される。
ャンネルと三個の出力チャンネルが見分けられるが、こ
れは限定的なものではなく、可変数の入力ラインと、入
力ラインの数に等しくない可変数の出力ラインより構成
することもできる。但し、たとえば、８入力、８出力ま
たは16入力、16出力のマトリクスについて、二個ないし
三個のゲートをもつトランジスタが可変数の信号を結合
しうるような数の結合器トランジスタ121,122,123 を再
集合することが好ましい。尚、第６図に示した、それぞ
れが電界効果トランジスタを具備した電力分割器、制御
スイッチ、及び電力結合器の結合は、ストリップ線路又
は誘電体線路等によって達成される。
本発明の切替用マトリクスの特徴は、入力−出力ライン
即ちマトリクス形式の関数としての行及び列を形成する
金属付着部を交差させることである。いずれの場合で
も、この種の金属付着部は第１の能動素子を第２の能動
素子に結びつけるために交差している。切替用マトリク
スは主として極超短波に関係するから、集積回路を形成
する半導体材料のチップには接続の問題が生じる。この
ため、考え得る種々の解決方法のうち、エアーブリッジ
またはチップ内のメタリゼーションホールを介して二個
の導体を交差させるような公知技術が好ましい。二個の
交差する金属ライン間の接続を防ぐため、シールディン
グをおこなう必要があるだろう。すなわち、二個の金属
ライン間にアースした金属コーティングを被覆し、この
金属コーティングを二つの絶縁層によって二個の金属ラ
インから分離する。
即ちマトリクス形式の関数としての行及び列を形成する
金属付着部を交差させることである。いずれの場合で
も、この種の金属付着部は第１の能動素子を第２の能動
素子に結びつけるために交差している。切替用マトリク
スは主として極超短波に関係するから、集積回路を形成
する半導体材料のチップには接続の問題が生じる。この
ため、考え得る種々の解決方法のうち、エアーブリッジ
またはチップ内のメタリゼーションホールを介して二個
の導体を交差させるような公知技術が好ましい。二個の
交差する金属ライン間の接続を防ぐため、シールディン
グをおこなう必要があるだろう。すなわち、二個の金属
ライン間にアースした金属コーティングを被覆し、この
金属コーティングを二つの絶縁層によって二個の金属ラ
インから分離する。
以上詳細に説明した様に、本発明による切替用マトリク
スにおける電力分割器、制御スイッチ及び電力結合器は
夫々少なくとも一つの電界効果トランジスタから構成さ
れたので、超高周波電気信号を入力チャンネルから出力
チャンネルへ切替えたときに電気信号の減衰量を低減し
得、利得調整器を入力チャンネルから出力チャンネルの
少なくともいずれか一つに設けることなくで電気信号を
切替え得る。さらに、上記切替用スイッチは、遠距離通
信用に最適であり、特に１〜10GHz 領域の超高周波電気
信号の切替えに有効に動作し得る。
スにおける電力分割器、制御スイッチ及び電力結合器は
夫々少なくとも一つの電界効果トランジスタから構成さ
れたので、超高周波電気信号を入力チャンネルから出力
チャンネルへ切替えたときに電気信号の減衰量を低減し
得、利得調整器を入力チャンネルから出力チャンネルの
少なくともいずれか一つに設けることなくで電気信号を
切替え得る。さらに、上記切替用スイッチは、遠距離通
信用に最適であり、特に１〜10GHz 領域の超高周波電気
信号の切替えに有効に動作し得る。
第１図は、直列分配構造を有する切替用マトリクスの概
略図、第２図は先行技術の交点をあらわす説明図、第３
図は直列分配構造のための交点をあらわす説明図、第４
図は並列分配構造を有する切替用マトリクスの概略図、
第５図は直列分配構造のための交点をあらわす説明図、
第６図は並列分配構造のための交点をあらわす説明図で
ある。 Ｌ１〜Ｌ４……行、Ｃ１〜Ｃ４……列、Ｐ１〜Ｐ４……
交点、１，２……マイクロストリップ、３……スイッ
チ、４，５……マイクロストリップ、６……分割器、
７，８……出力、９……制御スイッチ、10……制御信
号、11，13……ゲート信号、12……電力結合器。
略図、第２図は先行技術の交点をあらわす説明図、第３
図は直列分配構造のための交点をあらわす説明図、第４
図は並列分配構造を有する切替用マトリクスの概略図、
第５図は直列分配構造のための交点をあらわす説明図、
第６図は並列分配構造のための交点をあらわす説明図で
ある。 Ｌ１〜Ｌ４……行、Ｃ１〜Ｃ４……列、Ｐ１〜Ｐ４……
交点、１，２……マイクロストリップ、３……スイッ
チ、４，５……マイクロストリップ、６……分割器、
７，８……出力、９……制御スイッチ、10……制御信
号、11，13……ゲート信号、12……電力結合器。
Claims (5)
- 【請求項１】超高周波電気信号の伝達が入力チャンネル
と出力チャンネルとの交点で行われる、複数の入力チヤ
ンネルから複数の出力チヤンネルへの超高周波電気信号
の切替用マトリクスであって、前記マトリクスは、 複数の交点が各入力チャンネル上に直列に配置されてい
る直列分配構造を有しており、更に、 一つの交点に配設されるとともに１つの入力チヤンネル
に接続されており、前記１つの入力チヤンネルから供給
される電気信号を受取って該受取った電気信号を２つの
等信号に分割し、分割された等信号を出力する電力分割
器と、 前記電力分割器と接続されており供給される制御信号を
受取ったときに前記電力分割器から供給される等信号を
出力する制御スイツチと、 前記制御スイツチ及び出力チヤンネルと夫々接続されて
おり前記制御スイツチから供給される等信号を出力チヤ
ンネルへ出力する電力結合器とを備えており、 前記制御スイツチ及び前記電力結合器は夫々少なくとも
一つの電界効果トランジスタから構成されており、 前記電力分割器は、ソースが互いに接続され且つ前記電
気信号が入力チャンネルから各々のゲートに入力される
べく構成された２つの電界効果トランジスタを有し、更
に出力が夫々各ドレインから取り出されるべく構成され
ており、結合損失を最小限にするべく構成された超高周
波電気信号の切替用マトリクス。 - 【請求項２】前記制御スイツチは、単一ゲート電界効果
トランジスタの複数及び多重ゲート電界効果トランジス
タのいずれか一つから構成されている特許請求の範囲第
１項記載のマトリクス。 - 【請求項３】前記電力結合器は、単一ゲート電界効果ト
ランジスタの複数及び多重ゲート電界効果トランジスタ
のいずれか一つから構成されている特許請求の範囲第１
項又は第２項に記載のマトリクス。 - 【請求項４】前記電力分割器は、電界効果トランジスタ
の利得によって出力が等信号になるように増幅するべく
構成されている特許請求の範囲第１項から第３項のいず
れか一項に記載のマトリクス。 - 【請求項５】前記電力分割器、前記制御スイツチ及び前
記電力結合器は、モノリシツク集積回路により構成され
ている特許請求の範囲第１項から第４項のいずれか一項
に記載のマトリクス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8313391A FR2550890B1 (fr) | 1983-08-17 | 1983-08-17 | Matrice de commutation de signaux electriques hyperfrequences |
| FR8313391 | 1983-08-17 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6062150A Division JP2509153B2 (ja) | 1983-08-17 | 1994-03-08 | 超高周波電気信号の切替用マトリクス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6058717A JPS6058717A (ja) | 1985-04-04 |
| JPH0656948B2 true JPH0656948B2 (ja) | 1994-07-27 |
Family
ID=9291660
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169886A Expired - Lifetime JPH0656948B2 (ja) | 1983-08-17 | 1984-08-14 | 超高周波電気信号の切替用マトリクス |
| JP6062150A Expired - Lifetime JP2509153B2 (ja) | 1983-08-17 | 1994-03-08 | 超高周波電気信号の切替用マトリクス |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6062150A Expired - Lifetime JP2509153B2 (ja) | 1983-08-17 | 1994-03-08 | 超高周波電気信号の切替用マトリクス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4682127A (ja) |
| EP (1) | EP0138637B1 (ja) |
| JP (2) | JPH0656948B2 (ja) |
| CA (1) | CA1210088A (ja) |
| DE (1) | DE3461877D1 (ja) |
| FR (1) | FR2550890B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4731594A (en) * | 1984-08-31 | 1988-03-15 | General Electric Company | Planar active component microwave switch matrix and air bridge for use therewith |
| US4818988A (en) * | 1988-01-04 | 1989-04-04 | Gte Laboratories Incorporated | Crosspoint switching array |
| US5150083A (en) * | 1988-10-07 | 1992-09-22 | Siemens Aktiengesellschaft | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners |
| FR2671243B1 (fr) * | 1990-12-28 | 1993-03-12 | Thomson Composants Microondes | Procede de dephasage d'un signal electrique, et dephaseur base sur ce procede. |
| JPH0796697A (ja) * | 1993-08-06 | 1995-04-11 | Toyo Ink Mfg Co Ltd | 装飾板 |
| SG45512A1 (en) * | 1995-10-30 | 1998-01-16 | Matsushita Electric Ind Co Ltd | Electromagnetic radiation measuring apparatus |
| DE19709244C1 (de) * | 1997-03-06 | 1998-06-10 | Siemens Ag | Schaltmatrix |
| US6525650B1 (en) | 1999-06-11 | 2003-02-25 | Trw Inc. | Electronic switching matrix |
| US6984870B2 (en) * | 2002-10-18 | 2006-01-10 | M/A-Com, Inc. | High speed cross-point switch using SiGe HBT technology |
| JP4192194B2 (ja) | 2005-03-09 | 2008-12-03 | 日本電信電話株式会社 | マトリクススイッチ |
| KR100807323B1 (ko) * | 2006-09-21 | 2008-02-28 | 주식회사 케이엠더블유 | 다중 입출력 스위치어블 결합기/분배기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933432B1 (ja) * | 1968-12-20 | 1974-09-06 | ||
| FR2226094A5 (ja) * | 1972-08-07 | 1974-11-08 | Labo Cent Telecommunicat | |
| US3885167A (en) * | 1973-08-08 | 1975-05-20 | Bell Telephone Labor Inc | Apparatus and method for connecting between series and parallel data streams |
| US4124899A (en) * | 1977-05-23 | 1978-11-07 | Monolithic Memories, Inc. | Programmable array logic circuit |
| US4206368A (en) * | 1978-03-02 | 1980-06-03 | Westinghouse Electric Corp. | Signal isolating technique |
| US4316159A (en) * | 1979-01-22 | 1982-02-16 | Rca Corporation | Redundant microwave switching matrix |
| JPS56104537A (en) * | 1980-01-23 | 1981-08-20 | Nec Corp | Switch matrix device |
| JPS56118125A (en) * | 1980-02-25 | 1981-09-17 | Hitachi Ltd | Clock and pulse distributor |
| JPS58117735A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波スイツチマトリツクス |
| US4472691A (en) * | 1982-06-01 | 1984-09-18 | Rca Corporation | Power divider/combiner circuit as for use in a switching matrix |
-
1983
- 1983-08-17 FR FR8313391A patent/FR2550890B1/fr not_active Expired
-
1984
- 1984-08-07 EP EP84401641A patent/EP0138637B1/fr not_active Expired
- 1984-08-07 DE DE8484401641T patent/DE3461877D1/de not_active Expired
- 1984-08-14 US US06/640,804 patent/US4682127A/en not_active Expired - Fee Related
- 1984-08-14 JP JP59169886A patent/JPH0656948B2/ja not_active Expired - Lifetime
- 1984-08-15 CA CA000461088A patent/CA1210088A/en not_active Expired
-
1994
- 1994-03-08 JP JP6062150A patent/JP2509153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3461877D1 (en) | 1987-02-05 |
| JPS6058717A (ja) | 1985-04-04 |
| FR2550890B1 (fr) | 1985-10-11 |
| CA1210088A (en) | 1986-08-19 |
| JP2509153B2 (ja) | 1996-06-19 |
| EP0138637B1 (fr) | 1986-12-30 |
| FR2550890A1 (fr) | 1985-02-22 |
| EP0138637A1 (fr) | 1985-04-24 |
| US4682127A (en) | 1987-07-21 |
| JPH0750559A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227540B1 (ko) | 공면 전송선 장착 플립 칩 및 이를 이용한 무선 주파수 회로와 고주파 전력 증폭기 | |
| US4983865A (en) | High speed switch matrix | |
| US4495498A (en) | N by M planar configuration switch for radio frequency applications | |
| JPH03145801A (ja) | 高分離性受動スイッチ | |
| JP2509153B2 (ja) | 超高周波電気信号の切替用マトリクス | |
| US5973377A (en) | Semiconductor device having FETs with shared source and drain regions | |
| US4731594A (en) | Planar active component microwave switch matrix and air bridge for use therewith | |
| US4599585A (en) | N-bit digitally controlled phase shifter | |
| US6265953B1 (en) | Apparatus and method for enhancing the isolation of an MMIC cross-point switch | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| US5696470A (en) | Solid-state electronic switching module | |
| JPS58162101A (ja) | 移相器 | |
| JP3681658B2 (ja) | マトリックス・スイッチ装置 | |
| US5856713A (en) | N-way MMIC switch | |
| JPS58164302A (ja) | 位相制御アレイ・アンテナ | |
| KR950012576B1 (ko) | 기수의 트랜지스터 칩으로부터의 마이크로파 파워를 분할/합성하는 장치 및 방법 | |
| US4386324A (en) | Planar chip-level power combiner | |
| Tokumitsu et al. | Divider and combiner line-unified FET's as basic circuit function modules. II | |
| NL8103882A (nl) | Inrichting met onder hoge dichtheid hierin opgenomen geintegreerde schakelingen. | |
| US5334871A (en) | Field effect transistor signal switching device | |
| US5150083A (en) | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners | |
| JPS5951602A (ja) | 半導体移相器 | |
| US6798281B2 (en) | Two-input/two-output broadband active selector switch with distributed structure, and phase control device comprising such a switch | |
| Barigelli et al. | Scalable Ka band switch matrix in compact LTCC package for satellite communication application | |
| Biondi et al. | A Ka-Band GaN 2x4 MMIC Switch for compact and scalable Switch Matrices |