JP2509153B2 - 超高周波電気信号の切替用マトリクス - Google Patents
超高周波電気信号の切替用マトリクスInfo
- Publication number
- JP2509153B2 JP2509153B2 JP6062150A JP6215094A JP2509153B2 JP 2509153 B2 JP2509153 B2 JP 2509153B2 JP 6062150 A JP6062150 A JP 6062150A JP 6215094 A JP6215094 A JP 6215094A JP 2509153 B2 JP2509153 B2 JP 2509153B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- output
- control switch
- matrix
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は超高周波電気信号の切替
用マトリクスに係る。マトリクスのすべての交点は同一
であり、かつ特に個々の切替点または接続点で損失を補
正または平衡化することを可能にする利得をもつ電界効
果トランジスタ（以下ＦＥＴと略記）よりなる能動素子
で構成される。
用マトリクスに係る。マトリクスのすべての交点は同一
であり、かつ特に個々の切替点または接続点で損失を補
正または平衡化することを可能にする利得をもつ電界効
果トランジスタ（以下ＦＥＴと略記）よりなる能動素子
で構成される。
【０００２】
【従来の技術及び発明が解決しようとする課題】超高周
波電気信号の切替用マトリクスは電気通信においてビー
ムの通路をベースバンドでの復調なしに切替えるために
使用される。このシステムはハイブリッド構造を有して
おり、従ってその面積および体積は集積回路より大きな
ものとなる。さらに固有利得をもたない受動素子を有し
ている切替用マトリクスでは、個々のカップラの損失を
考慮する必要があるため、交点はマトリクス内での位置
に従ってすべて異なり、従って結合は各点で異なり、カ
ップラも同様に違う。
波電気信号の切替用マトリクスは電気通信においてビー
ムの通路をベースバンドでの復調なしに切替えるために
使用される。このシステムはハイブリッド構造を有して
おり、従ってその面積および体積は集積回路より大きな
ものとなる。さらに固有利得をもたない受動素子を有し
ている切替用マトリクスでは、個々のカップラの損失を
考慮する必要があるため、交点はマトリクス内での位置
に従ってすべて異なり、従って結合は各点で異なり、カ
ップラも同様に違う。
【０００３】本発明の目的は、超高周波電気信号を入力
チャンネルから出力チャンネルへ切替えるときに超高周
波電気信号の減衰による損失を少なくし得る切替用のマ
トリクスを提供することにある。
チャンネルから出力チャンネルへ切替えるときに超高周
波電気信号の減衰による損失を少なくし得る切替用のマ
トリクスを提供することにある。
【０００４】
【課題を解決するための手段】本発明によれば前記目的
は、超高周波電気信号の伝達が入力チャンネルと出力チ
ャンネルとの切替点で行われる、複数の入力チヤンネル
から複数の出力チヤンネルへの超高周波電気信号の切替
用マトリクスであって、マトリクスは、複数の切替点が
各入力チャンネル上に並列に配置されている並列分配構
造を有しており、更に、１つの入力チヤンネルとともに
一組の複数の切替点に接続されており、１つの入力チヤ
ンネルから供給される電気信号を受取って該受取った電
気信号を複数の等信号に分割し、分割された等信号を出
力する電力分割器と、電力分割器と接続され且つ一つの
切替点に設けられており、供給される制御信号を受取っ
たときに電力分割器から供給される等信号を出力する制
御スイツチと、制御スイツチ及び出力チヤンネルと夫々
接続されており制御スイツチから供給される等信号を出
力チヤンネルへ出力する電力結合器とを備えており、制
御スイツチ及び電力結合器は夫々少なくとも一つの電界
効果トランジスタから構成されており、電力分割器は、
夫々制御スイッチを介して出力チャンネルに接続された
少なくとも３つのドレインを有する電界効果トランジス
タか、または、夫々制御スイッチを介して出力チャンネ
ルに接続された少なくとも３つのソースを有する電界効
果トランジスタの電界効果トランジスタ構造を有し、更
に電気信号が夫々入力チャンネルからゲートに印加され
且つ等信号がドレイン又はソースから出力されるように
構成されており、結合損失を最小限にするべく構成され
た超高周波電気信号の切替用マトリクスによって達成さ
れる。
は、超高周波電気信号の伝達が入力チャンネルと出力チ
ャンネルとの切替点で行われる、複数の入力チヤンネル
から複数の出力チヤンネルへの超高周波電気信号の切替
用マトリクスであって、マトリクスは、複数の切替点が
各入力チャンネル上に並列に配置されている並列分配構
造を有しており、更に、１つの入力チヤンネルとともに
一組の複数の切替点に接続されており、１つの入力チヤ
ンネルから供給される電気信号を受取って該受取った電
気信号を複数の等信号に分割し、分割された等信号を出
力する電力分割器と、電力分割器と接続され且つ一つの
切替点に設けられており、供給される制御信号を受取っ
たときに電力分割器から供給される等信号を出力する制
御スイツチと、制御スイツチ及び出力チヤンネルと夫々
接続されており制御スイツチから供給される等信号を出
力チヤンネルへ出力する電力結合器とを備えており、制
御スイツチ及び電力結合器は夫々少なくとも一つの電界
効果トランジスタから構成されており、電力分割器は、
夫々制御スイッチを介して出力チャンネルに接続された
少なくとも３つのドレインを有する電界効果トランジス
タか、または、夫々制御スイッチを介して出力チャンネ
ルに接続された少なくとも３つのソースを有する電界効
果トランジスタの電界効果トランジスタ構造を有し、更
に電気信号が夫々入力チャンネルからゲートに印加され
且つ等信号がドレイン又はソースから出力されるように
構成されており、結合損失を最小限にするべく構成され
た超高周波電気信号の切替用マトリクスによって達成さ
れる。
【０００５】本発明の超高周波電気信号の切替用マトリ
クスにおいては、電力分割器が電気信号を複数の等信号
に分割して出力し、制御スイッチが制御信号を受取った
ときに電力分割器から供給される等信号を出力し、電力
結合器が制御スイッチから供給される等信号を出力チャ
ンネルへ出力し、且つ、電力分割器は、夫々制御スイッ
チを介して出力チャンネルに接続された少なくとも３つ
のドレインを有する電界効果トランジスタか、または、
夫々制御スイッチを介して出力チャンネルに接続された
少なくとも３つのソースを有する電界効果トランジスタ
の電界効果トランジスタ構造を有しており、制御スイッ
チ及び電力結合器は夫々少なくとも一つの電界効果トラ
ンジスタから構成されているが故に、超高周波電気信号
を入力チャンネルから出力チャンネルへ切替えたときに
電気信号の減衰量を低減し得、利得調整器を入力チャン
ネルか出力チャンネルの少なくともいずれか一つに設け
ることなく電気信号を確実に切替え得る。
クスにおいては、電力分割器が電気信号を複数の等信号
に分割して出力し、制御スイッチが制御信号を受取った
ときに電力分割器から供給される等信号を出力し、電力
結合器が制御スイッチから供給される等信号を出力チャ
ンネルへ出力し、且つ、電力分割器は、夫々制御スイッ
チを介して出力チャンネルに接続された少なくとも３つ
のドレインを有する電界効果トランジスタか、または、
夫々制御スイッチを介して出力チャンネルに接続された
少なくとも３つのソースを有する電界効果トランジスタ
の電界効果トランジスタ構造を有しており、制御スイッ
チ及び電力結合器は夫々少なくとも一つの電界効果トラ
ンジスタから構成されているが故に、超高周波電気信号
を入力チャンネルから出力チャンネルへ切替えたときに
電気信号の減衰量を低減し得、利得調整器を入力チャン
ネルか出力チャンネルの少なくともいずれか一つに設け
ることなく電気信号を確実に切替え得る。
【０００６】また、本発明による切替用マトリクスは、
遠距離通信用に最適であり、特に１〜10ＧＨｚ領域の超
高周波電気信号の切替えに有効に動作し得る。
遠距離通信用に最適であり、特に１〜10ＧＨｚ領域の超
高周波電気信号の切替えに有効に動作し得る。
【０００７】モノリシック技術は切替用マトリクスの製
造に完璧に適しており、体積の面でも熱放散の面でも節
約が可能である。二つの基本素子、主としてＰＩＮダイ
オードとＦＥＴとが用いられる。
造に完璧に適しており、体積の面でも熱放散の面でも節
約が可能である。二つの基本素子、主としてＰＩＮダイ
オードとＦＥＴとが用いられる。
【０００８】これら２種の素子は、超高周波電気通信の
工業化にとって独創的かつ興味深い解決法をもたらすモ
ノリシック集積回路よりなる二種の異なる構造に対応す
る。
工業化にとって独創的かつ興味深い解決法をもたらすモ
ノリシック集積回路よりなる二種の異なる構造に対応す
る。
【０００９】本発明の切替用マトリクスの好ましい実施
例では、マトリクスはモノリシックであり、切替信号を
前記の方法により切替損失とは無関係に平衡化しうる利
得を有する能動素子を使用している。本実施例では切替
点が全部同一であり、従って集積回路の製造が容易化さ
れるという利点を有する。
例では、マトリクスはモノリシックであり、切替信号を
前記の方法により切替損失とは無関係に平衡化しうる利
得を有する能動素子を使用している。本実施例では切替
点が全部同一であり、従って集積回路の製造が容易化さ
れるという利点を有する。
【００１０】また、好ましくは、入力チャンネルから送
出される信号は、夫々制御スイッチを介して出力チャン
ネルに接続された少なくとも３つのドレインを有する電
界効果トランジスタか、または、夫々制御スイッチを介
して出力チャンネルに接続された少なくとも３つのソー
スを有する電界効果トランジスタの電界効果トランジス
タ構造を有する電力分割器によって分割される。この信
号の出力チャンネルへの伝送は、一個の２ゲートＦＥＴ
か、二個の直列形ＦＥＴか、もしくは一個のＰＩＮダイ
オードかによって制御される。入力チャンネルの信号と
出力チャンネルとの結合は電力結合器により得られる
が、この電力結合器は切替システム、すなわち一個の多
重ゲートトランジスタまたは複数個の直列形トランジス
タと同一でありうる。モノリシック集積回路では、集積
回路チップの基板面上に金属ラインの形で形成された切
替用マトリクスの通路の交点は、誘電層により絶縁され
たブリッジ、二本の通路を空中で交差させるエアブリッ
ジ、または半導体材料で二本の通路を交差させるかまた
はメタリゼーションホールを用いて集積回路チップの第
１面から第２面に伝わる多重レベルシールディングによ
る公知形の絶縁ブリッジ技術によって製造することがで
きる。
出される信号は、夫々制御スイッチを介して出力チャン
ネルに接続された少なくとも３つのドレインを有する電
界効果トランジスタか、または、夫々制御スイッチを介
して出力チャンネルに接続された少なくとも３つのソー
スを有する電界効果トランジスタの電界効果トランジス
タ構造を有する電力分割器によって分割される。この信
号の出力チャンネルへの伝送は、一個の２ゲートＦＥＴ
か、二個の直列形ＦＥＴか、もしくは一個のＰＩＮダイ
オードかによって制御される。入力チャンネルの信号と
出力チャンネルとの結合は電力結合器により得られる
が、この電力結合器は切替システム、すなわち一個の多
重ゲートトランジスタまたは複数個の直列形トランジス
タと同一でありうる。モノリシック集積回路では、集積
回路チップの基板面上に金属ラインの形で形成された切
替用マトリクスの通路の交点は、誘電層により絶縁され
たブリッジ、二本の通路を空中で交差させるエアブリッ
ジ、または半導体材料で二本の通路を交差させるかまた
はメタリゼーションホールを用いて集積回路チップの第
１面から第２面に伝わる多重レベルシールディングによ
る公知形の絶縁ブリッジ技術によって製造することがで
きる。
【００１１】従って本発明の切替用マトリクスの実施例
を製造するために使用される手段は、それらが集積回路
であり、ＦＥＴであり、導電性の金属付着部、好ましく
はＰＩＮダイオードであることから、これら全部が一個
の半導体材料チップ上に作り得る。このことは、酸化ベ
リリウムまたはアルミナの基板上にマイクロストリップ
を形成するハイブリッド技術を用いる公知形切替用マト
リクスと比較して明らかに有利である。
を製造するために使用される手段は、それらが集積回路
であり、ＦＥＴであり、導電性の金属付着部、好ましく
はＰＩＮダイオードであることから、これら全部が一個
の半導体材料チップ上に作り得る。このことは、酸化ベ
リリウムまたはアルミナの基板上にマイクロストリップ
を形成するハイブリッド技術を用いる公知形切替用マト
リクスと比較して明らかに有利である。
【００１２】本発明の実施例は特に、複数個の入力チャ
ンネルすなわち行から複数個の出力チャンネルすなわち
列へ超高周波電気信号を切替えるためのマトリクスであ
って、入力チャンネルから出力チャンネルへの信号の伝
達が交点でおこなわれ、夫々の切替点が、ー入力チャン
ネルにより伝送される信号を入力側で受信し、複数個の
等信号に分割された信号を出力側で送出する電力分割
器、ー外部信号により制御され、電力分割器から送出さ
れる信号を電力結合器に転送する制御スイッチ（前記電
力結合器は前記スイッチにより伝達された信号を出力チ
ャンネルに伝達し、電力分割器、制御スイッチおよび電
力結合器により構成されるシステムはＦＥＴ形能動素子
により得られる。）を包含することを特徴とする。
ンネルすなわち行から複数個の出力チャンネルすなわち
列へ超高周波電気信号を切替えるためのマトリクスであ
って、入力チャンネルから出力チャンネルへの信号の伝
達が交点でおこなわれ、夫々の切替点が、ー入力チャン
ネルにより伝送される信号を入力側で受信し、複数個の
等信号に分割された信号を出力側で送出する電力分割
器、ー外部信号により制御され、電力分割器から送出さ
れる信号を電力結合器に転送する制御スイッチ（前記電
力結合器は前記スイッチにより伝達された信号を出力チ
ャンネルに伝達し、電力分割器、制御スイッチおよび電
力結合器により構成されるシステムはＦＥＴ形能動素子
により得られる。）を包含することを特徴とする。
【００１３】
【実施例】以下に本発明の切替用マトリクスのいくつか
の実施例につき添付図面を参照してさらに詳しく説明す
る。
の実施例につき添付図面を参照してさらに詳しく説明す
る。
【００１４】図１は直列分配構造を有するマトリクスの
概略図である。このマトリクスでは、簡単のため行と呼
称する複数のチャンネル、たとえば、Ｌ1 〜Ｌ4 が、列
と呼称する複数のチャンネルＣ1 〜Ｃ4 と切替え可能で
ある。第１行、たとえば、Ｌ1 は、所定数の切替交点Ｐ
1 〜Ｐ4 で、チャンネルＣ1 〜Ｃ4 の任意の１列と切替
えることができる。夫々の切替交点で、図１の矢印は、
行Ｌ1 からの信号が、列Ｃ1 〜Ｃ4 のうち１列又はそれ
以上に切替えられうる制御動作をあらわす。
概略図である。このマトリクスでは、簡単のため行と呼
称する複数のチャンネル、たとえば、Ｌ1 〜Ｌ4 が、列
と呼称する複数のチャンネルＣ1 〜Ｃ4 と切替え可能で
ある。第１行、たとえば、Ｌ1 は、所定数の切替交点Ｐ
1 〜Ｐ4 で、チャンネルＣ1 〜Ｃ4 の任意の１列と切替
えることができる。夫々の切替交点で、図１の矢印は、
行Ｌ1 からの信号が、列Ｃ1 〜Ｃ4 のうち１列又はそれ
以上に切替えられうる制御動作をあらわす。
【００１５】図１は、図を理解しやすくするためのマト
リクスのごく一部だけを示しており、従って、実際は、
マトリクスは多数のチャンネルを有している。今まで、
とくに本発明の実施例がカバーする超高周波範囲では、
マトリクスは、図２に示す変動手段を用いて製作されて
きた。
リクスのごく一部だけを示しており、従って、実際は、
マトリクスは多数のチャンネルを有している。今まで、
とくに本発明の実施例がカバーする超高周波範囲では、
マトリクスは、図２に示す変動手段を用いて製作されて
きた。
【００１６】図１では、行Ｌ1 は、たとえば、列Ｃ3 と
切替え得る。先行技術によれば、行Ｌ1 は、行Ｌ1 に属
するマイクロストリップよりなるカップラと、第１マイ
クロストリップ１と並列に配置された第２マイクロスト
リップ２を含有する。マイクロストリップ１，２よりな
るカップラの抽出する電力は、列Ｃ3 へ向かい、列Ｃ3
は、さらに、行Ｌ1 のマイクロストリップ２と結合する
マイクロストリップ４および列Ｃ3 に属するマイクロス
トリップ５により構成される第２カップラを有する。
切替え得る。先行技術によれば、行Ｌ1 は、行Ｌ1 に属
するマイクロストリップよりなるカップラと、第１マイ
クロストリップ１と並列に配置された第２マイクロスト
リップ２を含有する。マイクロストリップ１，２よりな
るカップラの抽出する電力は、列Ｃ3 へ向かい、列Ｃ3
は、さらに、行Ｌ1 のマイクロストリップ２と結合する
マイクロストリップ４および列Ｃ3 に属するマイクロス
トリップ５により構成される第２カップラを有する。
【００１７】行Ｌ1 と列Ｃ3 との間の結合は、制御スイ
ッチ３によって制御される。スイッチが開くと、交点Ｐ
3 には結合がなく、このスイッチ３が閉じると、結合が
おこなわれる。今までは、スイッチは主として、ＰＩＮ
ダイオードで構成され、また時には、電界効果トランジ
スタで構成されている。
ッチ３によって制御される。スイッチが開くと、交点Ｐ
3 には結合がなく、このスイッチ３が閉じると、結合が
おこなわれる。今までは、スイッチは主として、ＰＩＮ
ダイオードで構成され、また時には、電界効果トランジ
スタで構成されている。
【００１８】このタイプの交点は受動手段により全体が
構成され、電界効果トランジスタがスイッチとして使用
される場合は、結合損失を補償するための利得は何ら供
給しない。従って、先行技術のマトリクスは、各交点Ｐ
1 ，Ｐ2 ，Ｐ3 …Ｐn で損失があり、電力がスイッチの
すべての行に均等に分配されるためには、カップラ内の
これらの損失を考慮しなければならない。従って、マイ
クロストリップの寸法が各交点について差があるとすれ
ば、結合レベルは、種々の交点に対して１／10，１／
８，１／２である。
構成され、電界効果トランジスタがスイッチとして使用
される場合は、結合損失を補償するための利得は何ら供
給しない。従って、先行技術のマトリクスは、各交点Ｐ
1 ，Ｐ2 ，Ｐ3 …Ｐn で損失があり、電力がスイッチの
すべての行に均等に分配されるためには、カップラ内の
これらの損失を考慮しなければならない。従って、マイ
クロストリップの寸法が各交点について差があるとすれ
ば、結合レベルは、種々の交点に対して１／10，１／
８，１／２である。
【００１９】本発明の実施例によれば、マトリクスのす
べての交点は、全く同じである。なぜならば、これらの
交点が、利得をもち、かつマトリクス行内に分配された
電力にバランスをつけるため電気信号により制御されう
る能動素子、すなわち、電界効果トランジスタで構成さ
れるからである。
べての交点は、全く同じである。なぜならば、これらの
交点が、利得をもち、かつマトリクス行内に分配された
電力にバランスをつけるため電気信号により制御されう
る能動素子、すなわち、電界効果トランジスタで構成さ
れるからである。
【００２０】図３は、マトリクスを直列分配するための
本発明の実施例に従う交点の構成を示す。図３は、比較
を容易にするため、同じ行Ｌ1 が同じ列Ｃ3 上で切替え
られる図２と比較すれば有利である。
本発明の実施例に従う交点の構成を示す。図３は、比較
を容易にするため、同じ行Ｌ1 が同じ列Ｃ3 上で切替え
られる図２と比較すれば有利である。
【００２１】行Ｌ1 から送られる信号は、二個の出力
７，８をもつ電力分割器６としてあらわされている電力
２分割器により各交点について先ず分割される。第１の
出力７は、行Ｌ1 を連続させ、図３は、交点Ｐ3 を例と
して示しているから、次の交点Ｐ4 に向けられる。第２
の出力８は、制御スイッチ９に向かい、このスイッチ９
は第１入力口で分割器６からの信号を受信し、第２入力
口で制御信号10を受信する。スイッチ９の出力信号は、
電力結合器12に伝えられ、この結合器12は分割器６とス
イッチ９を介して行Ｌ1 からの第１入力信号11を第１入
力口で受信する。第２入力口では、列Ｃ3 からの信号13
を受信し、結合器12からの出力信号は、列Ｃ3 の出力と
なる。
７，８をもつ電力分割器６としてあらわされている電力
２分割器により各交点について先ず分割される。第１の
出力７は、行Ｌ1 を連続させ、図３は、交点Ｐ3 を例と
して示しているから、次の交点Ｐ4 に向けられる。第２
の出力８は、制御スイッチ９に向かい、このスイッチ９
は第１入力口で分割器６からの信号を受信し、第２入力
口で制御信号10を受信する。スイッチ９の出力信号は、
電力結合器12に伝えられ、この結合器12は分割器６とス
イッチ９を介して行Ｌ1 からの第１入力信号11を第１入
力口で受信する。第２入力口では、列Ｃ3 からの信号13
を受信し、結合器12からの出力信号は、列Ｃ3 の出力と
なる。
【００２２】図３の電力分割器、電力結合器および制御
スイッチは信号的に示されている。分割器６は、ソース
が互いに接続され且つ電気信号が入力チャンネルから各
々のゲートに入力されるべく構成された２つの電界効果
トランジスタを備えている。重要なことは、分割器６の
入力口に伝送される信号が二個の出力７および８の間で
等信号に細分割されることである。
スイッチは信号的に示されている。分割器６は、ソース
が互いに接続され且つ電気信号が入力チャンネルから各
々のゲートに入力されるべく構成された２つの電界効果
トランジスタを備えている。重要なことは、分割器６の
入力口に伝送される信号が二個の出力７および８の間で
等信号に細分割されることである。
【００２３】スイッチ９は、２ゲート形電界効果トラン
ジスタであって、ゲートの一方は分割器６からの入力信
号を集めるためのものであり、制御信号10は、他方のゲ
ートに印加される。このスイッチ９は、さらに二個の直
列電界効果トランジスタを含むことができ、これらは二
個で一個の２ゲート形電界効果トランジスタに相当す
る。スイッチ９は、二つの２進状態０および１に適合さ
れることが望ましい。開路状態での絶縁はきわめて重要
で、40dB以上でなければならない。
ジスタであって、ゲートの一方は分割器６からの入力信
号を集めるためのものであり、制御信号10は、他方のゲ
ートに印加される。このスイッチ９は、さらに二個の直
列電界効果トランジスタを含むことができ、これらは二
個で一個の２ゲート形電界効果トランジスタに相当す
る。スイッチ９は、二つの２進状態０および１に適合さ
れることが望ましい。開路状態での絶縁はきわめて重要
で、40dB以上でなければならない。
【００２４】結合器12は、二個の入力と一個の出力を備
える増幅器であって、入力と出力の間に相互作用が存在
しないことが必要である。結合器12の好ましい実施例
は、２ゲート形ＦＥＴであって、ここでは、分割器６、
スイッチ９及び結合器12はＦＥＴによって、すなわち同
一技術を用いて形成されるから、集積回路の製造を簡単
化することができる。結合器12は、２ゲート形ＦＥＴで
あるか、または制御スイッチの場合と同様、直列接続さ
れた単一ゲート形の二個のＦＥＴで構成してもよい。
える増幅器であって、入力と出力の間に相互作用が存在
しないことが必要である。結合器12の好ましい実施例
は、２ゲート形ＦＥＴであって、ここでは、分割器６、
スイッチ９及び結合器12はＦＥＴによって、すなわち同
一技術を用いて形成されるから、集積回路の製造を簡単
化することができる。結合器12は、２ゲート形ＦＥＴで
あるか、または制御スイッチの場合と同様、直列接続さ
れた単一ゲート形の二個のＦＥＴで構成してもよい。
【００２５】図４は、各入力チャンネルの電気信号が複
数の出力チャンネルに並列に分配し得る並列分配構造を
有する切替用マトリクスの概略図である。このマトリク
スの構造によれば、Ｅ1 のような入力チャンネルは、出
力チャンネルＳ1 ，Ｓ2 ，Ｓ3 のような複数個の他チャ
ンネルと並列ではなく直列に接続されうる。入力チャン
ネルＥ1 から送出される信号は、電力分割器Ｄ1 によっ
て複数個の信号に分割され、これらの信号は夫々、再結
合デバイスＲ1 ，Ｒ2 ，Ｒ3 を介して出力チャンネルに
付加されるが、その前にスイッチ３を通過する。少数の
入力チャンネルＥ1 〜Ｅ3 および出力チャンネルＳ1 〜
Ｓ3 が図面を簡単にするため使用されているだけだが、
本発明の実施例のスイッチの範囲はこれのみに限定され
ない。並列分配構造では、図１の直列分配構造での交点
Ｐ1 〜Ｐ4 のような交点は存在しない。また各信号は出
力信号の数に等しい数に再分割される。各チャンネルは
別個に切換えられ、出力は単一の操作でマトリクスの１
つの出力上に再集合され、再結合される。
数の出力チャンネルに並列に分配し得る並列分配構造を
有する切替用マトリクスの概略図である。このマトリク
スの構造によれば、Ｅ1 のような入力チャンネルは、出
力チャンネルＳ1 ，Ｓ2 ，Ｓ3 のような複数個の他チャ
ンネルと並列ではなく直列に接続されうる。入力チャン
ネルＥ1 から送出される信号は、電力分割器Ｄ1 によっ
て複数個の信号に分割され、これらの信号は夫々、再結
合デバイスＲ1 ，Ｒ2 ，Ｒ3 を介して出力チャンネルに
付加されるが、その前にスイッチ３を通過する。少数の
入力チャンネルＥ1 〜Ｅ3 および出力チャンネルＳ1 〜
Ｓ3 が図面を簡単にするため使用されているだけだが、
本発明の実施例のスイッチの範囲はこれのみに限定され
ない。並列分配構造では、図１の直列分配構造での交点
Ｐ1 〜Ｐ4 のような交点は存在しない。また各信号は出
力信号の数に等しい数に再分割される。各チャンネルは
別個に切換えられ、出力は単一の操作でマトリクスの１
つの出力上に再集合され、再結合される。
【００２６】先行技術では、図４の電力分割器Ｄ1 〜Ｄ
3 は、縦続接続形のウィルキンソン式分割結合器であ
る。本発明の実施例では、それらは多重入力または多重
出力ＦＥＴ、すなわち多重ソース、多重ドレインまたは
多重ゲート形ＦＥＴであるが、この種のトランジスタに
ついては、信号レベルを一定に維持する利得をもたせる
のが有利である。
3 は、縦続接続形のウィルキンソン式分割結合器であ
る。本発明の実施例では、それらは多重入力または多重
出力ＦＥＴ、すなわち多重ソース、多重ドレインまたは
多重ゲート形ＦＥＴであるが、この種のトランジスタに
ついては、信号レベルを一定に維持する利得をもたせる
のが有利である。
【００２７】スイッチ３はここでも２ゲートＦＥＴであ
る。再結合装置Ｒ1 〜Ｒ3 は好ましく多重入力または多
重出力ＦＥＴ、すなわち多重ソース、多重ドレインまた
は多重ゲート形ＦＥＴである。分割または再結合システ
ムは多重ソース、多重ドレインまたは多重ゲート、トラ
ンジスタであることは明らかである。夫々の接続法は夫
々の可能性と欠点があり、本発明の実施例の集積回路を
形成するための好ましい接続形式については後に検討す
る。これらは、集積回路の構造を簡単化する接続法であ
って、好ましくは反復装置内の交点の同一機能について
はすべて同形のトランジスタを使用するのが好ましい。
る。再結合装置Ｒ1 〜Ｒ3 は好ましく多重入力または多
重出力ＦＥＴ、すなわち多重ソース、多重ドレインまた
は多重ゲート形ＦＥＴである。分割または再結合システ
ムは多重ソース、多重ドレインまたは多重ゲート、トラ
ンジスタであることは明らかである。夫々の接続法は夫
々の可能性と欠点があり、本発明の実施例の集積回路を
形成するための好ましい接続形式については後に検討す
る。これらは、集積回路の構造を簡単化する接続法であ
って、好ましくは反復装置内の交点の同一機能について
はすべて同形のトランジスタを使用するのが好ましい。
【００２８】図５は、本発明の切替用マトリクスの直列
接続構造の非限定的な一例をあらわす。図５は図３を正
確に引写したものであるが、さらに細部を記入してあ
る。従って行Ｌ1 からの信号は、交点Ｐ3 で列Ｃ3 と接
続する。図３と比較すれば、電力結合器12は、電圧Ｖー
を電源とする２ゲートＦＥＴであり、第１ゲートでは、
スイッチ９からの信号11を、第２ゲートでは列Ｃ3 から
の信号13を受信することがわかる。
接続構造の非限定的な一例をあらわす。図５は図３を正
確に引写したものであるが、さらに細部を記入してあ
る。従って行Ｌ1 からの信号は、交点Ｐ3 で列Ｃ3 と接
続する。図３と比較すれば、電力結合器12は、電圧Ｖー
を電源とする２ゲートＦＥＴであり、第１ゲートでは、
スイッチ９からの信号11を、第２ゲートでは列Ｃ3 から
の信号13を受信することがわかる。
【００２９】図３のスイッチ９は、図５に示すように、
電圧Ｖ+を印加される２ゲートＦＥＴにより構成され、
第１ゲートでは電力分割システムからの信号８を第２ゲ
ートでは制御信号10を受信する。スイッチ９および結合
器12は同一技術で構成された２ゲートＦＥＴであること
が有利である。
電圧Ｖ+を印加される２ゲートＦＥＴにより構成され、
第１ゲートでは電力分割システムからの信号８を第２ゲ
ートでは制御信号10を受信する。スイッチ９および結合
器12は同一技術で構成された２ゲートＦＥＴであること
が有利である。
【００３０】最後に、図３の分割器６は、図５に示すよ
うに、二個のＦＥＴ14，15により形成される構造を有す
る。これらは共通ソース方式で接続され、電流ソース方
式の他のＦＥＴ16によって給電される。切替マトリクス
行Ｌ1 により搬送される信号はトランジスタ14，15の２
個のゲートに同時に付与され、二個の等信号、すなわち
行Ｌ1 の７に送られる一個と制御スイッチ９の８に送ら
れる一個に分割される。
うに、二個のＦＥＴ14，15により形成される構造を有す
る。これらは共通ソース方式で接続され、電流ソース方
式の他のＦＥＴ16によって給電される。切替マトリクス
行Ｌ1 により搬送される信号はトランジスタ14，15の２
個のゲートに同時に付与され、二個の等信号、すなわち
行Ｌ1 の７に送られる一個と制御スイッチ９の８に送ら
れる一個に分割される。
【００３１】二個のトランジスタ14，15よりなる構造に
代って、行Ｌ1 に伝えられる信号が付加される単１ゲー
トと、行Ｌ1 の７に対応する第１ドレインと制御スイッ
チの８に対応する第２ドレインの２個のドレインとを有
する単一個のトランジスタを使用することもできよう。
また１ゲート、２ソースを有する単一個のトランジスタ
を使用することもできるが、この場合は切替損失を補償
するための利得は何も存在しない。最後に、二個の増幅
器を並列に接続して使用してもよい。
代って、行Ｌ1 に伝えられる信号が付加される単１ゲー
トと、行Ｌ1 の７に対応する第１ドレインと制御スイッ
チの８に対応する第２ドレインの２個のドレインとを有
する単一個のトランジスタを使用することもできよう。
また１ゲート、２ソースを有する単一個のトランジスタ
を使用することもできるが、この場合は切替損失を補償
するための利得は何も存在しない。最後に、二個の増幅
器を並列に接続して使用してもよい。
【００３２】この場合は、スイッチ９は二個のゲートを
有する単一トランジスタとして示されている。二個の直
列接続した単一ゲートトランジスタは２ゲートトランジ
スタ一個と等量であることは公知である。これら二個の
トランジスタは一個のドレイン、一個のソースにより接
続され、第１のトランジスタのゲートは電力分割器から
信号を受信し、第２のトランジスタのゲートは制御信号
を受信し、第１のトランジスタのソースはバイアスを受
け、第２のトランジスタのドレインは出力システムを構
成し、この出力は信号結合器のゲートに適用される。
尚、図５に示した、それぞれが電界効果トランジスタを
具備した電力分割器、制御スイッチ、及び電力結合器の
結合は、ストリップ線路又は誘電体線路等によって達成
される。
有する単一トランジスタとして示されている。二個の直
列接続した単一ゲートトランジスタは２ゲートトランジ
スタ一個と等量であることは公知である。これら二個の
トランジスタは一個のドレイン、一個のソースにより接
続され、第１のトランジスタのゲートは電力分割器から
信号を受信し、第２のトランジスタのゲートは制御信号
を受信し、第１のトランジスタのソースはバイアスを受
け、第２のトランジスタのドレインは出力システムを構
成し、この出力は信号結合器のゲートに適用される。
尚、図５に示した、それぞれが電界効果トランジスタを
具備した電力分割器、制御スイッチ、及び電力結合器の
結合は、ストリップ線路又は誘電体線路等によって達成
される。
【００３３】図６は、図４の並列切替用マトリクスの１
実施例である。但しこの種のマトリクスの並列分配構造
は、直列分配構造を有する切替用マトリクスの場合のよ
うに交点即ち切替点を分離することができない。少くと
も二個の交点を示す必要があり、図６は図２との対応を
よくするため非限定的にそのうちの三個を使用してい
る。
実施例である。但しこの種のマトリクスの並列分配構造
は、直列分配構造を有する切替用マトリクスの場合のよ
うに交点即ち切替点を分離することができない。少くと
も二個の交点を示す必要があり、図６は図２との対応を
よくするため非限定的にそのうちの三個を使用してい
る。
【００３４】但し、本発明の実施例の構成単位を明確に
するため、電力分割器は図６では61，62，63で示してい
る。これらは図３の電力分割器６に対応しており、制御
スイッチは91〜99で、電力結合器は121 ，122 ，123 で
示し、図３の制御スイッチ９および電力結合器12に対応
している。
するため、電力分割器は図６では61，62，63で示してい
る。これらは図３の電力分割器６に対応しており、制御
スイッチは91〜99で、電力結合器は121 ，122 ，123 で
示し、図３の制御スイッチ９および電力結合器12に対応
している。
【００３５】三個の入力Ｅ1 ，Ｅ2 ，Ｅ3 から発出する
信号は、本発明の並列分配構造を有する切替用マトリク
スの実施例内では、図４の分割システムＤ1 、Ｄ2 、Ｄ
3 に対応する三個のＦＥＴ61，62，63の三個のゲートに
付加される。これらのトランジスタは複数個のドレイン
を有し、個々のトランジスタは、給電される出力チャン
ネルと同数のドレイン、すなわちこの場合は三個の出力
チャンネルに対して三個のドレインを備えている。電力
分割器トランジスタ61，62，63より発する信号は、入力
チャンネルに出力チャンネル数を乗じた数と同数のＦＥ
Ｔ91〜99に付与される。トランジスタ91〜99は制御スイ
ッチで、図６に示した方法で接続され、分割器61からの
信号はトランジスタ91のソースに与えられる。これらの
トランジスタはまた図５のトランジスタ９について示し
たように２ゲートトランジスタでもよい。二個のゲート
のうち一方は電力分割器から信号を受信し他方のゲート
は制御信号を受信する。図６の場合、各制御トランジス
タのゲート上の矢印は制御作用をあらわす。
信号は、本発明の並列分配構造を有する切替用マトリク
スの実施例内では、図４の分割システムＤ1 、Ｄ2 、Ｄ
3 に対応する三個のＦＥＴ61，62，63の三個のゲートに
付加される。これらのトランジスタは複数個のドレイン
を有し、個々のトランジスタは、給電される出力チャン
ネルと同数のドレイン、すなわちこの場合は三個の出力
チャンネルに対して三個のドレインを備えている。電力
分割器トランジスタ61，62，63より発する信号は、入力
チャンネルに出力チャンネル数を乗じた数と同数のＦＥ
Ｔ91〜99に付与される。トランジスタ91〜99は制御スイ
ッチで、図６に示した方法で接続され、分割器61からの
信号はトランジスタ91のソースに与えられる。これらの
トランジスタはまた図５のトランジスタ９について示し
たように２ゲートトランジスタでもよい。二個のゲート
のうち一方は電力分割器から信号を受信し他方のゲート
は制御信号を受信する。図６の場合、各制御トランジス
タのゲート上の矢印は制御作用をあらわす。
【００３６】最後に、入力チャンネルからの信号は、個
々の場合に入力チャンネルと同数のゲートをもつ結合器
トランジスタ121 ，122 ，123 に付加される。これらの
ＦＥＴ121 ，122 ，123 はアースされたソースをもち、
出力列Ｓ1 ，Ｓ2 ，Ｓ3 はトランジスタ121 ，122 ，12
3 のドレインにそれぞれ接続する。
々の場合に入力チャンネルと同数のゲートをもつ結合器
トランジスタ121 ，122 ，123 に付加される。これらの
ＦＥＴ121 ，122 ，123 はアースされたソースをもち、
出力列Ｓ1 ，Ｓ2 ，Ｓ3 はトランジスタ121 ，122 ，12
3 のドレインにそれぞれ接続する。
【００３７】図４を、図６に適合して観察すれば、三個
の入力チャンネルと三個の出力チャンネルが見分けられ
るが、これは限定的なものではなく、可変数の入力ライ
ンと、入力ラインの数に等しくない可変数の出力ライン
より構成することもできる。但し、たとえば、８入力、
８出力または16入力、16出力のマトリクスについて、二
個ないし三個のゲートをもつトランジスタが可変数の信
号を結合しうるような数の結合器トランジスタ121 ，12
2 ，123 を再集合することが好ましい。尚、図６に示し
た、それぞれが電界効果トランジスタを具備した電力分
割器、制御スイッチ、及び電力結合器の結合は、ストリ
ップ線路又は誘電体線路等によって達成される。
の入力チャンネルと三個の出力チャンネルが見分けられ
るが、これは限定的なものではなく、可変数の入力ライ
ンと、入力ラインの数に等しくない可変数の出力ライン
より構成することもできる。但し、たとえば、８入力、
８出力または16入力、16出力のマトリクスについて、二
個ないし三個のゲートをもつトランジスタが可変数の信
号を結合しうるような数の結合器トランジスタ121 ，12
2 ，123 を再集合することが好ましい。尚、図６に示し
た、それぞれが電界効果トランジスタを具備した電力分
割器、制御スイッチ、及び電力結合器の結合は、ストリ
ップ線路又は誘電体線路等によって達成される。
【００３８】本発明の切替用マトリクスの特徴は、入力
−出力ライン即ちマトリクス形式の関数としての行及び
列を形成する金属付着部を交差させることである。いず
れの場合でも、この種の金属付着部は第１の能動素子を
第２の能動素子に結びつけるために交差している。切替
用マトリクスは主として極超短波に関係するから、集積
回路を形成する半導体材料のチップには接続の問題が生
じる。このため、考え得る種々の解決方法のうち、エア
ーブリッジまたはチップ内のメタリゼーションホールを
介して二個の導体を交差させるような公知技術が好まし
い。二個の交差する金属ライン間の接続を防ぐため、シ
ールディングをおこなう必要があるだろう。すなわち、
二個の金属ライン間にアースした金属コーティングを被
覆し、この金属コーティングを二つの絶縁層によって二
個の金属ラインから分離する。
−出力ライン即ちマトリクス形式の関数としての行及び
列を形成する金属付着部を交差させることである。いず
れの場合でも、この種の金属付着部は第１の能動素子を
第２の能動素子に結びつけるために交差している。切替
用マトリクスは主として極超短波に関係するから、集積
回路を形成する半導体材料のチップには接続の問題が生
じる。このため、考え得る種々の解決方法のうち、エア
ーブリッジまたはチップ内のメタリゼーションホールを
介して二個の導体を交差させるような公知技術が好まし
い。二個の交差する金属ライン間の接続を防ぐため、シ
ールディングをおこなう必要があるだろう。すなわち、
二個の金属ライン間にアースした金属コーティングを被
覆し、この金属コーティングを二つの絶縁層によって二
個の金属ラインから分離する。
【００３９】
【発明の効果】以上詳細に説明した様に、本発明による
並列分配構造を有する切替用マトリクスにおいて、制御
スイッチ及び電力結合器は夫々少なくとも一つの電界効
果トランジスタから構成され、また、電力分割器は、夫
々制御スイッチを介して出力チャンネルに接続された少
なくとも３つのドレインを有する電界効果トランジスタ
か、または、夫々制御スイッチを介して出力チャンネル
に接続された少なくとも３つのソースを有する電界効果
トランジスタの電界効果トランジスタ構造を有している
ので、超高周波電気信号を入力チャンネルから出力チャ
ンネルへ切替えたときに電気信号の減衰量を低減し得、
利得調整器を入力チャンネルから出力チャンネルの少な
くともいずれか一つに設けることなく電気信号を切替え
得る。さらに、上記切替用スイッチは、遠距離通信用に
最適であり、特に１〜10ＧＨｚ領域の超高周波電気信号
の切替えに有効に動作し得る。
並列分配構造を有する切替用マトリクスにおいて、制御
スイッチ及び電力結合器は夫々少なくとも一つの電界効
果トランジスタから構成され、また、電力分割器は、夫
々制御スイッチを介して出力チャンネルに接続された少
なくとも３つのドレインを有する電界効果トランジスタ
か、または、夫々制御スイッチを介して出力チャンネル
に接続された少なくとも３つのソースを有する電界効果
トランジスタの電界効果トランジスタ構造を有している
ので、超高周波電気信号を入力チャンネルから出力チャ
ンネルへ切替えたときに電気信号の減衰量を低減し得、
利得調整器を入力チャンネルから出力チャンネルの少な
くともいずれか一つに設けることなく電気信号を切替え
得る。さらに、上記切替用スイッチは、遠距離通信用に
最適であり、特に１〜10ＧＨｚ領域の超高周波電気信号
の切替えに有効に動作し得る。
【図１】直列分配構造を有する切替用マトリクスの概略
図である。
図である。
【図２】先行技術の交点をあらわす説明図である。
【図３】直列分配構造を有する切替用マトリクスの交点
をあらわす説明図である。
をあらわす説明図である。
【図４】並列分配構造を有する切替用マトリクスの概略
図である。
図である。
【図５】直列分配構造を有する切替用マトリクスの交点
をあらわす説明図。
をあらわす説明図。
【図６】並列分配構造を有する切替用マトリクスの交点
をあらわす説明図である。
をあらわす説明図である。
【符号の説明】 Ｌ1 〜Ｌ4 行 Ｃ1 〜Ｃ4 列 Ｐ1 〜Ｐ4 交点 １，２ マイクロストリップ ３ スイッチ ４，５ マイクロストリップ ６ 電力分割器 ７，８ 出力 ９ 制御スイッチ 10 制御信号 11，13 ゲート信号 12 電力結合器
Claims (5)
- 【請求項１】 超高周波電気信号の伝達が入力チャンネ
ルと出力チャンネルとの切替点で行われる、複数の入力
チヤンネルから複数の出力チヤンネルへの超高周波電気
信号の切替用マトリクスであって、前記マトリクスは、 複数の切替点が各入力チャンネル上に並列に配置されて
いる並列分配構造を有しており、更に、 １つの入力チヤンネルとともに一組の複数の切替点に接
続されており、前記１つの入力チヤンネルから供給され
る電気信号を受取って該受取った電気信号を複数の等信
号に分割し、分割された等信号を出力する電力分割器
と、 前記電力分割器と接続され且つ一つの切替点に設けられ
ており、供給される制御信号を受取ったときに前記電力
分割器から供給される等信号を出力する制御スイツチ
と、 前記制御スイツチ及び出力チヤンネルと夫々接続されて
おり前記制御スイツチから供給される等信号を出力チヤ
ンネルへ出力する電力結合器とを備えており、 前記制御スイツチ及び前記電力結合器は夫々少なくとも
一つの電界効果トランジスタから構成されており、 前記電力分割器は、夫々前記制御スイッチを介して出力
チャンネルに接続された少なくとも３つのドレインを有
する電界効果トランジスタか、または、夫々前記制御ス
イッチを介して出力チャンネルに接続された少なくとも
３つのソースを有する電界効果トランジスタの電界効果
トランジスタ構造を有し、更に電気信号が夫々入力チャ
ンネルからゲートに印加され且つ等信号がドレイン又は
ソースから出力されるように構成されており、結合損失
を最小限にするべく構成された超高周波電気信号の切替
用マトリクス。 - 【請求項２】 前記制御スイツチは、単一ゲ−ト電界効
果トランジスタの複数及び多重ゲ−ト電界効果トランジ
スタのいずれか一つから構成されている特許請求の範囲
第１項に記載のマトリクス。 - 【請求項３】 前記電力結合器は、単一ゲ−ト電界効果
トランジスタの複数及び多重ゲ−ト電界効果トランジス
タのいずれか一つから構成されている特許請求の範囲第
１項又は第２項に記載のマトリクス。 - 【請求項４】 前記電力分割器は、電界効果トランジス
タの利得によって出力が等信号になるように増幅するべ
く構成されている特許請求の範囲第１項から第３項のい
ずれか一項に記載のマトリクス。 - 【請求項５】 前記電力分割器、前記制御スイツチ及び
前記電力結合器は、モノリシツク集積回路により構成さ
れている特許請求の範囲第１項から第４項のいずれか一
項に記載のマトリクス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8313391 | 1983-08-17 | ||
| FR8313391A FR2550890B1 (fr) | 1983-08-17 | 1983-08-17 | Matrice de commutation de signaux electriques hyperfrequences |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169886A Division JPH0656948B2 (ja) | 1983-08-17 | 1984-08-14 | 超高周波電気信号の切替用マトリクス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750559A JPH0750559A (ja) | 1995-02-21 |
| JP2509153B2 true JP2509153B2 (ja) | 1996-06-19 |
Family
ID=9291660
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169886A Expired - Lifetime JPH0656948B2 (ja) | 1983-08-17 | 1984-08-14 | 超高周波電気信号の切替用マトリクス |
| JP6062150A Expired - Lifetime JP2509153B2 (ja) | 1983-08-17 | 1994-03-08 | 超高周波電気信号の切替用マトリクス |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169886A Expired - Lifetime JPH0656948B2 (ja) | 1983-08-17 | 1984-08-14 | 超高周波電気信号の切替用マトリクス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4682127A (ja) |
| EP (1) | EP0138637B1 (ja) |
| JP (2) | JPH0656948B2 (ja) |
| CA (1) | CA1210088A (ja) |
| DE (1) | DE3461877D1 (ja) |
| FR (1) | FR2550890B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4731594A (en) * | 1984-08-31 | 1988-03-15 | General Electric Company | Planar active component microwave switch matrix and air bridge for use therewith |
| US4818988A (en) * | 1988-01-04 | 1989-04-04 | Gte Laboratories Incorporated | Crosspoint switching array |
| US5150083A (en) * | 1988-10-07 | 1992-09-22 | Siemens Aktiengesellschaft | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners |
| FR2671243B1 (fr) * | 1990-12-28 | 1993-03-12 | Thomson Composants Microondes | Procede de dephasage d'un signal electrique, et dephaseur base sur ce procede. |
| JPH0796697A (ja) * | 1993-08-06 | 1995-04-11 | Toyo Ink Mfg Co Ltd | 装飾板 |
| SG45512A1 (en) * | 1995-10-30 | 1998-01-16 | Matsushita Electric Ind Co Ltd | Electromagnetic radiation measuring apparatus |
| DE19709244C1 (de) * | 1997-03-06 | 1998-06-10 | Siemens Ag | Schaltmatrix |
| US6525650B1 (en) | 1999-06-11 | 2003-02-25 | Trw Inc. | Electronic switching matrix |
| US6984870B2 (en) * | 2002-10-18 | 2006-01-10 | M/A-Com, Inc. | High speed cross-point switch using SiGe HBT technology |
| US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
| KR100807323B1 (ko) * | 2006-09-21 | 2008-02-28 | 주식회사 케이엠더블유 | 다중 입출력 스위치어블 결합기/분배기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933432B1 (ja) * | 1968-12-20 | 1974-09-06 | ||
| FR2226094A5 (ja) * | 1972-08-07 | 1974-11-08 | Labo Cent Telecommunicat | |
| US3885167A (en) * | 1973-08-08 | 1975-05-20 | Bell Telephone Labor Inc | Apparatus and method for connecting between series and parallel data streams |
| US4124899A (en) * | 1977-05-23 | 1978-11-07 | Monolithic Memories, Inc. | Programmable array logic circuit |
| US4206368A (en) * | 1978-03-02 | 1980-06-03 | Westinghouse Electric Corp. | Signal isolating technique |
| US4316159A (en) * | 1979-01-22 | 1982-02-16 | Rca Corporation | Redundant microwave switching matrix |
| JPS56104537A (en) * | 1980-01-23 | 1981-08-20 | Nec Corp | Switch matrix device |
| JPS56118125A (en) * | 1980-02-25 | 1981-09-17 | Hitachi Ltd | Clock and pulse distributor |
| JPS58117735A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波スイツチマトリツクス |
| US4472691A (en) * | 1982-06-01 | 1984-09-18 | Rca Corporation | Power divider/combiner circuit as for use in a switching matrix |
-
1983
- 1983-08-17 FR FR8313391A patent/FR2550890B1/fr not_active Expired
-
1984
- 1984-08-07 EP EP84401641A patent/EP0138637B1/fr not_active Expired
- 1984-08-07 DE DE8484401641T patent/DE3461877D1/de not_active Expired
- 1984-08-14 JP JP59169886A patent/JPH0656948B2/ja not_active Expired - Lifetime
- 1984-08-14 US US06/640,804 patent/US4682127A/en not_active Expired - Fee Related
- 1984-08-15 CA CA000461088A patent/CA1210088A/en not_active Expired
-
1994
- 1994-03-08 JP JP6062150A patent/JP2509153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656948B2 (ja) | 1994-07-27 |
| JPS6058717A (ja) | 1985-04-04 |
| EP0138637A1 (fr) | 1985-04-24 |
| FR2550890A1 (fr) | 1985-02-22 |
| DE3461877D1 (en) | 1987-02-05 |
| EP0138637B1 (fr) | 1986-12-30 |
| FR2550890B1 (fr) | 1985-10-11 |
| CA1210088A (en) | 1986-08-19 |
| US4682127A (en) | 1987-07-21 |
| JPH0750559A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983865A (en) | High speed switch matrix | |
| JP2509153B2 (ja) | 超高周波電気信号の切替用マトリクス | |
| US6271728B1 (en) | Dual polarization amplifier | |
| KR100227540B1 (ko) | 공면 전송선 장착 플립 칩 및 이를 이용한 무선 주파수 회로와 고주파 전력 증폭기 | |
| KR100260329B1 (ko) | 반도체 장치 | |
| US4731594A (en) | Planar active component microwave switch matrix and air bridge for use therewith | |
| US4769618A (en) | Distributed power combiner/divider | |
| JPH0263201A (ja) | 伝送線路スイッチ | |
| US4599585A (en) | N-bit digitally controlled phase shifter | |
| US4472691A (en) | Power divider/combiner circuit as for use in a switching matrix | |
| US6265953B1 (en) | Apparatus and method for enhancing the isolation of an MMIC cross-point switch | |
| US4668920A (en) | Power divider/combiner circuit | |
| JPS58162101A (ja) | 移相器 | |
| JPS58164302A (ja) | 位相制御アレイ・アンテナ | |
| US5856713A (en) | N-way MMIC switch | |
| JPH05191177A (ja) | 奇数のトランジスタチップからマイクロ波電力を分割／結合する装置及び方法 | |
| US5150083A (en) | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners | |
| US5334871A (en) | Field effect transistor signal switching device | |
| US6798281B2 (en) | Two-input/two-output broadband active selector switch with distributed structure, and phase control device comprising such a switch | |
| Barigelli et al. | Scalable Ka band switch matrix in compact LTCC package for satellite communication application | |
| JPS5951602A (ja) | 半導体移相器 | |
| Biondi et al. | A Ka-Band GaN 2x4 MMIC Switch for compact and scalable Switch Matrices | |
| JP4071201B2 (ja) | スイッチマトリックス | |
| JP2000299620A (ja) | モノリシック集積回路用のマイクロ波カプラ | |
| JPH11186803A (ja) | 高周波スイッチ回路 |