JPWO2008007748A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2008007748A1 JPWO2008007748A1 JP2008524843A JP2008524843A JPWO2008007748A1 JP WO2008007748 A1 JPWO2008007748 A1 JP WO2008007748A1 JP 2008524843 A JP2008524843 A JP 2008524843A JP 2008524843 A JP2008524843 A JP 2008524843A JP WO2008007748 A1 JPWO2008007748 A1 JP WO2008007748A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- plane
- channel
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 41
- 238000009825 accumulation Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 229910021471 metal-silicon alloy Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 4
- 229910021642 ultra pure water Inorganic materials 0.000 abstract description 4
- 239000012498 ultrapure water Substances 0.000 abstract description 4
- 239000007772 electrode material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 oxygen radical Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
チャンネル領域表面の平坦度を、ソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下となるようにしたことを特徴とする半導体装置。
第1の態様の半導体装置において、チャンネル領域表面の平坦度を、ソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.16nm以下となるようにした。
第1又は第2の態様の半導体装置において、前記チャンネル領域の両端にソース領域及びドレイン領域を備え、前記ソース領域及びドレイン領域の少なくとも一つに電気的に接続する電極を備え、前記電極から前記チャンネル領域までの抵抗を1.5Ω・μm以下とした。
チャンネル領域とその両端にソース領域及びドレイン領域を備え、前記ソース領域及びドレイン領域の少なくとも一つに電気的に接続する電極を備え、前記電極から前記チャンネル領域までの抵抗を4Ω・μm以下としたことを特徴とする半導体装置。
第4の態様の半導体装置において、前記抵抗を1Ω・μm以下とした。
第4の態様の半導体装置において、前記抵抗が、前記電極と前記ソース領域及びドレイン領域の少なくとも一つとの接触部の接触抵抗及び該接触部から前記チャンネル領域までの前記ソース領域及びドレイン領域の前記少なくとも一つの内部直列抵抗を含み、前記接触抵抗を1×10−10Ωcm2以下とした。
第6の態様の半導体装置において、前記電極の少なくとも前記接触部を金属シリサイドとし、該金属シリサイドと前記ソース領域及びドレイン領域の前記一つとの仕事関数の差が0.32eV程度以下となるように前記金属シリサイドを構成する金属を選ぶ。
少なくとも一対のnチャンネルトランジスタ及びpチャンネルトランジスタを有する半導体装置において、前記nチャンネルトランジスタのソース・ドレイン領域とそれぞれ接する第1の電極の少なくとも接触部を第1の金属シリサイドで構成し、前記pチャンネルトランジスタのソース・ドレイン領域とそれぞれ接する第2の電極の少なくとも接触部を前記第1の金属シリサイドとは異なる第2の金属シリサイドで構成したことを特徴とする半導体装置。
第8の態様の半導体装置において、前記第1の金属シリサイドをその仕事関数が−4.37eV以上になるような材料で構成し、前記第2の金属シリサイドをその仕事関数が−4.85eV以下になるような材料で構成した。
第8又は第9の態様の半導体装置において、前記nチャンネルトランジスタ及び前記pチャンネルトランジスタのチャンネル領域の表面を、各トランジスタのソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度にした。
第1又は第4の態様の半導体装置において、前記ソース領域、ドレイン領域を、その仕事関数が前記チャンネル領域の半導体の仕事関数との差が0.32eV以下であるような金属または金属半導体化合物で構成した。
第11の態様の半導体装置において、前記チャンネル領域をn型シリコンで構成すると共に、前記ソース領域、ドレイン領域を、その仕事関数が−4.37eV以上であるような金属または金属シリサイドで構成した。
第11の態様の半導体装置において、前記チャンネル領域をp型シリコンで構成すると共に、前記ソース領域、ドレイン領域を、その仕事関数が−4.85eV以下であるような金属または金属シリサイドで構成した。
第1、第4、第8のいずれかの態様の半導体装置において、前記半導体装置はnチャンネルトランジスタを含み、前記nチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(100)面または(100)面から±10°以内の面を有する。
第1、第4、第8のいずれかの態様の半導体装置において、前記半導体装置はpチャンネルトランジスタを含み、前記pチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(110)面または(110)面から±10°以内の面を有する。
第8又は第9の態様の半導体装置において、前記nチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、前記pチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有する。
異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、第1の半導体層とその表面の少なくとも一部を覆う第1のゲート絶縁層とを用いてnチャンネルトランジスタを形成するとともに第2の半導体層とその表面の少なくとも一部を覆う第2のゲート絶縁層を用いてpチャンネルトランジスタを形成し、前記第1の半導体層のチャンネルを形成する第1の領域の表面が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、前記第2の半導体層のチャンネルを形成する第2の領域の表面が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有し、前記第1の領域及び前記第2の領域の表面を、各領域のソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度としたことを特徴とする半導体装置。
第17の態様の半導体装置において、前記平坦度を、0.16nm以下とした。
第17又は第18の態様の半導体装置において、前記チャンネルを形成する第1及び第2の領域の両端にソース領域及びドレイン領域とソース電極及びドレイン電極をそれぞれ備え、前記各電極から前記各チャンネルを形成する領域までの抵抗を1.5Ω・μm以下とした。
異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、第1の半導体層とその表面の少なくとも一部を覆う第1のゲート絶縁層とを用いてnチャンネルトランジスタを形成するとともに第2の半導体層とその表面の少なくとも一部を覆う第2のゲート絶縁層を用いてpチャンネルトランジスタを形成し、前記第1の半導体層のチャンネルを形成する第1の領域の表面が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、前記第2の半導体層のチャンネルを形成する第2の領域の表面が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有し、前記第1の領域及び前記第2の領域の各両端にソース領域及びドレイン領域とソース電極及びドレイン電極とをそれぞれ備え、前記第1及び第2の領域の各々から各々の両端の前記ソース電極、ドレイン電極の各々までの抵抗を4Ω・μm以下としたことを特徴とする半導体装置。
第20の態様の半導体装置において、前記第1及び第2の領域の表面を、各々のソース領域からドレイン領域に向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度にした。
第17又は第20の態様の半導体装置において、前記第1の領域の両端のソース電極及びドレイン電極の少なくともソース領域及びドレイン領域とそれぞれ接する接触部を第1の金属シリサイドで構成し、前記第2の領域の両端のソース電極及びドレイン電極の少なくともソース領域及びドレイン領域とそれぞれ接する接触部を前記第1の金属シリサイドとは異なる第2の金属シリサイドで構成した。
第22の態様の半導体装置において、前記第1の金属シリサイドをその仕事関数が−4.37eV以上になるような材料で構成し、前記第2の金属シリサイドをその仕事関数が−4.85eV以下になるような材料で構成した。
第17又は第20の態様の半導体装置において、前記第1の領域の両端のソース領域及びドレイン領域をその仕事関数が−4.37eV以上である第1の金属または金属シリサイドで構成してソース電極及びドレイン電極の少なくとも一部と共用せしめ、前記第2の領域の両端のソース領域及びドレイン領域をその仕事関数が−4.85eV以下である第2の金属または金属シリサイドで構成してソース電極及びドレイン電極の少なくとも一部と共用せしめた。
第17又は第20の態様の半導体装置において、前記第1の半導体層のチャンネルを形成する第1の領域の表面及び前記第2の半導体層のチャンネルを形成する第2の領域の表面をともに(100)面または(100)面から±10°以内の面で構成した。
第17又は第20の態様の半導体装置において、前記第1の半導体層のチャンネルを形成する第1の領域の表面及び前記第2の半導体層のチャンネルを形成する第2の領域の表面をともに(110)面または(110)面から±10°以内の面で構成した。
第17又は第20の態様の半導体装置において、前記第1の半導体層の前記第1の領域の上面及び前記第2の半導体層の前記第2の領域の上面をともに(110)面または(110)面から±10°以内の面で構成するとともに、前記第1の半導体層の側面の一方または両方にチャネルを形成する第3の領域を設け、前記第3の領域の表面を(100)面または(100)面から±10°以内の面を有するようにし、前記第1の領域の上面の面積と前記第3の領域の表面の面積との和が前記第2の領域の上面の面積と実質的に等しいか同等となりかつ前記nチャンネルトランジスタと前記pチャンネルトランジスタの動作速度が実質的に等しいか同等となるように、前記第1の領域の上面の幅及び長さ、前記第2の領域の上面の幅及び長さ、ならびに前記第3の領域の表面の高さ及び長さを定めた。
第8、第17、第20のいずれかの態様の半導体装置において、前記nチャンネルトランジスタ及び前記pチャンネルトランジスタはともにノーマリオフであり、かつ前記nチャンネルトランジスタ及び前記pチャンネルトランジスタの片方をインバーション型及びアキュムレーション型の一方とし、他方をインバージョン型及びアキュムレーション型の前記一方または他方とした。
第1、第4、第8のいずれかの態様の半導体装置において、前記半導体装置はノーマリオフであり、かつインバージョン型またはアキュムレーション型とした。
第1、第4、第8のいずれかの態様の半導体装置において、前記半導体装置をアキュムレーション型のトランジスタとした。
第28の態様の半導体装置において、前記アキュムレーション型としたトランジスタのチャンネル領域をSOI層で構成するとともに、該SOI層の厚さを、前記チャンネル領域のソース領域近傍における空乏層の厚さより小さくした。
第31の態様の半導体装置において、前記アキュムレーション型としたトランジスタのゲート電圧がソース電圧と同電位の際のチャンネル領域のソース領域側端部が空乏層で満たされるように、前記SOI層の厚さ、前記SOI層の不純物濃度、及び前記チャンネル領域上のゲート電極の仕事関数を定めた。
第1又は第4の態様の半導体装置において、前記チャンネル領域上のゲート絶縁膜が、マイクロ波励起のプラズマで形成されたSiO2,Si3N4及び金属シリコン合金の酸化膜、金属シリコン合金の窒化膜を少なくとも一種類、含有する。
図14を参照すると、本発明の第1の実施例に係るMOSFETの具体的構成例が示されている。図14に示されたMOSFETは、nMOSFETであり、p型シリコン基板または金属基板51上に埋込絶縁層(BOX)52、BOX52上に形成されたSOI層53を有する。ここで、BOX52は厚さ10.0nmのSiO2によって形成され、他方、SOI層53は厚さ20.0nmのn+シリコン層によって形成されている。SOI層53には、3×1018cm−3の不純物濃度を有するチャンネル領域530と、チャンネル領域530の両側に形成されたチャンネル領域よりも濃度の高いソース領域531及びドレイン領域532が形成されている。チャンネル領域530は0.50μmのチャンネル長Lを有している。更に、チャンネル領域530表面には、SiO2換算膜厚(EOT)が1.0nmの窒化シリコンからなるゲート絶縁膜54が形成されるとともに、ゲート絶縁膜54上には、Taのゲート電極55が形成されている。ゲート絶縁膜54及びゲート電極55はチャンネル領域530の長さ方向において、チャンネル領域全体を覆うとともに、ソース領域531及びドレイン領域532に若干オーバーラップしている。ソース領域531及びドレイン領域532の幅は5nmであり、その両側のSOI層53上にはMgシリサイドによって形成されたソース電極561及びドレイン電極571が設けられている。ソース電極561及びドレイン電極571上にはCuからなるソース配線層56及びドレイン配線層57がそれぞれ接続されている。
次に、図15A〜図15Cを参照して、本発明の第2の実施例として、nMOSFET及びpMOSFETを含むCMOS回路を構成する半導体装置を説明する。
Claims (33)
- チャンネル領域表面の平坦度を、ソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下となるようにしたことを特徴とする半導体装置。
- チャンネル領域表面の平坦度を、ソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.16nm以下となるようにしたことを特徴とする請求項1に記載の半導体装置。
- 前記チャンネル領域の両端にソース領域及びドレイン領域を備え、前記ソース領域及びドレイン領域の少なくとも一つに電気的に接続する電極を備え、前記電極から前記チャンネル領域までの抵抗を1.5Ω・μm以下としたことを特徴とする請求項1または2に記載の半導体装置。
- チャンネル領域とその両端にソース領域及びドレイン領域を備え、前記ソース領域及びドレイン領域の少なくとも一つに電気的に接続する電極を備え、前記電極から前記チャンネル領域までの抵抗を4Ω・μm以下としたことを特徴とする半導体装置。
- 前記抵抗を1Ω・μm以下としたことを特徴とする請求項4に記載の半導体装置。
- 前記抵抗が、前記電極と前記ソース領域及びドレイン領域の少なくとも一つとの接触部の接触抵抗及び該接触部から前記チャンネル領域までの前記ソース領域及びドレイン領域の前記少なくとも一つの内部直列抵抗を含み、前記接触抵抗を1×10−10Ωcm2以下としたことを特徴とする請求項4に記載の半導体装置。
- 前記電極の少なくとも前記接触部を金属シリサイドとし、該金属シリサイドと前記ソース領域及びドレイン領域の前記一つとの仕事関数の差が0.32eV程度以下となるように前記金属シリサイドを構成する金属を選ぶことを特徴とする請求項6に記載の半導体装置。
- 少なくとも一対のnチャンネルトランジスタ及びpチャンネルトランジスタを有する半導体装置において、
前記nチャンネルトランジスタのソース・ドレイン領域とそれぞれ接する第1の電極の少なくとも接触部を第1の金属シリサイドで構成し、前記pチャンネルトランジスタのソース・ドレイン領域とそれぞれ接する第2の電極の少なくとも接触部を前記第1の金属シリサイドとは異なる第2の金属シリサイドで構成したことを特徴とする半導体装置。
- 前記第1の金属シリサイドをその仕事関数が−4.37eV以上になるような材料で構成し、前記第2の金属シリサイドをその仕事関数が−4.85eV以下になるような材料で構成したことを特徴とする請求項8記載の半導体装置。
- 前記nチャンネルトランジスタ及び前記pチャンネルトランジスタのチャンネル領域の表面を、各トランジスタのソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度にしたことを特徴とする請求項8または9に記載の半導体装置。
- 前記ソース領域、ドレイン領域を、その仕事関数が前記チャンネル領域の半導体の仕事関数との差が0.32eV以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項1又は4に記載の半導体装置。
- 前記チャンネル領域をn型シリコンで構成すると共に、前記ソース領域、ドレイン領域を、その仕事関数が−4.37eV以上であるような金属または金属シリサイドで構成したことを特徴とする請求項11に記載の半導体装置。
- 前記チャンネル領域をp型シリコンで構成すると共に、前記ソース領域、ドレイン領域を、その仕事関数が−4.85eV以下であるような金属または金属シリサイドで構成したことを特徴とする請求項11に記載の半導体装置。
- 前記半導体装置はnチャンネルトランジスタを含み、前記nチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(100)面または(100)面から±10°以内の面を有することを特徴とする請求項1、4、8のいずれか一つに記載の半導体装置。
- 前記半導体装置はpチャンネルトランジスタを含み、前記pチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(110)面または(110)面から±10°以内の面を有することを特徴とする請求項1、4、8のいずれか一つに記載の半導体装置。
- 前記nチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、前記pチャンネルトランジスタのチャンネル領域の表面の少なくとも一部が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有することを特徴とする請求項8又は9に記載の半導体装置。
- 異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、
第1の半導体層とその表面の少なくとも一部を覆う第1のゲート絶縁層とを有するnチャンネルトランジスタと、第2の半導体層とその表面の少なくとも一部を覆う第2のゲート絶縁層とを有するpチャンネルトランジスタとを有し、
前記第1の半導体層のチャンネルを形成する第1の領域の表面が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、
前記第2の半導体層のチャンネルを形成する第2の領域の表面が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有し、
前記第1の領域及び前記第2の領域の表面を、各領域のソースからドレインに向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度としたことを特徴とする半導体装置。
- 前記平坦度を、0.16nm以下としたことを特徴とする請求項17に記載の半導体装置。
- 前記チャンネルを形成する第1及び第2の領域の両端にソース領域及びドレイン領域とソース電極及びドレイン電極をそれぞれ備え、前記各電極から前記各チャンネルを形成する領域までの抵抗を1.5Ω・μm以下としたことを特徴とする請求項17または18に記載の半導体装置。
- 異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、
第1の半導体層とその表面の少なくとも一部を覆う第1のゲート絶縁層とを有するnチャンネルトランジスタと、第2の半導体層とその表面の少なくとも一部を覆う第2のゲート絶縁層とを有するpチャンネルトランジスタとを有し、
前記第1の半導体層のチャンネルを形成する第1の領域の表面が(100)面または(100)面から±10°以内の面及び(110)面または(110)面から±10°以内の面の少なくとも一方を有し、
前記第2の半導体層のチャンネルを形成する第2の領域の表面が(110)面または(110)面から±10°以内の面及び(100)面または(100)面から±10°以内の面の少なくとも一方を有し、
前記第1の領域及び前記第2の領域の各両端にソース領域及びドレイン領域とソース電極及びドレイン電極とをそれぞれ備え、
前記第1及び第2の領域の各々から各々の両端の前記ソース電極、ドレイン電極の各々までの抵抗を4Ω・μm以下としたことを特徴とする半導体装置。
- 前記第1及び第2の領域の表面を、各々のソース領域からドレイン領域に向かう方向での長さ2nmにおけるピーク・トゥ・バレイが0.3nm以下であるような平坦度にしたことを特徴とする請求項20に記載の半導体装置。
- 前記第1の領域の両端のソース電極及びドレイン電極の少なくともソース領域及びドレイン領域とそれぞれ接する接触部を第1の金属シリサイドで構成し、前記第2の領域の両端のソース電極及びドレイン電極の少なくともソース領域及びドレイン領域とそれぞれ接する接触部を前記第1の金属シリサイドとは異なる第2の金属シリサイドで構成したことを特徴とする請求項17又は20に記載の半導体装置。
- 前記第1の金属シリサイドをその仕事関数が−4.37eV以上になるような材料で構成し、前記第2の金属シリサイドをその仕事関数が−4.85eV以下になるような材料で構成したことを特徴とする請求項22記載の半導体装置。
- 前記第1の領域の両端のソース領域及びドレイン領域をその仕事関数が−4.37eV以上である第1の金属または金属シリサイドで構成してソース電極及びドレイン電極の少なくとも一部と共用せしめ、前記第2の領域の両端のソース領域及びドレイン領域をその仕事関数が−4.85eV以下である第2の金属または金属シリサイドで構成してソース電極及びドレイン電極の少なくとも一部と共用せしめたことを特徴とする請求項17又は20に記載の半導体装置。
- 前記第1の半導体層のチャンネルを形成する第1の領域の表面及び前記第2の半導体層のチャンネルを形成する第2の領域の表面をともに(100)面または(100)面から±10°以内の面で構成したことを特徴とする請求項17又は20に記載の半導体装置。
- 前記第1の半導体層のチャンネルを形成する第1の領域の表面及び前記第2の半導体層のチャンネルを形成する第2の領域の表面をともに(110)面または(110)面から±10°以内の面で構成したことを特徴とする請求項17又は20に記載の半導体装置。
- 前記第1の半導体層の前記第1の領域の上面及び前記第2の半導体層の前記第2の領域の上面をともに(110)面または(110)面から±10°以内の面で構成するとともに、前記第1の半導体層の側面の一方または両方にチャンネルを形成する第3の領域を設け、前記第3の領域の表面を(100)面または(100)面から±10°以内の面を有するようにし、前記第1の領域の上面の面積と前記第3の領域の表面の面積との和が前記第2の領域の上面の面積と実質的に等しいか同等となりかつ前記nチャンネルトランジスタと前記pチャンネルトランジスタの動作速度が実質的に等しいか同等となるように、前記第1の領域の上面の幅及び長さ、前記第2の領域の上面の幅及び長さ、ならびに前記第3の領域の表面の高さ及び長さを定めたことを特徴とする請求項17又は20に記載の半導体装置。
- 前記nチャンネルトランジスタ及び前記pチャンネルトランジスタはともにノーマリオフであり、かつ前記nチャンネルトランジスタ及び前記pチャンネルトランジスタの片方をインバーション型及びアキュムレーション型の一方とし、他方をインバーション型及びアキュムレーション型の前記一方または他方としたことを特徴とする請求項8、17、20のいずれか一つに記載の半導体装置。
- 請求項1、4、8のいずれか一つに記載の半導体装置において、前記半導体装置はノーマリオフであり、かつインバージョン型またはアキュムレーション型としたことを特徴とする半導体装置。
- 請求項1、4、8のいずれか一つに記載の半導体装置において、前記半導体装置をアキュムレーション型のトランジスタとしたことを特徴とする半導体装置。
- 請求項28に記載の半導体装置において、前記アキュムレーション型としたトランジスタのチャンネル領域をSOI層で構成するとともに、該SOI層の厚さを、前記チャンネル領域のソース領域近傍における空乏層の厚さより小さくしたことを特徴とする半導体装置。
- 請求項31に記載の半導体装置において、前記アキュムレーション型としたトランジスタのゲート電圧がソース電圧と同電位の際のチャンネル領域のソース領域側端部が空乏層で満たされるように、前記SOI層の厚さ、前記SOI層の不純物濃度、及び前記チャンネル領域上のゲート電極の仕事関数を定めたことを特徴とする半導体装置。
- 請求項1又は4に記載の半導体装置において、前記チャンネル領域上のゲート絶縁膜が、マイクロ波励起のプラズマで形成されたSiO2,Si3N4及び金属シリコン合金の酸化膜、金属シリコン合金の窒化膜を少なくとも一種類、含有することを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192440 | 2006-07-13 | ||
JP2006192440 | 2006-07-13 | ||
PCT/JP2007/063926 WO2008007748A1 (fr) | 2006-07-13 | 2007-07-12 | dispositif semi-conducteur |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010156621A Division JP5316962B2 (ja) | 2006-07-13 | 2010-07-09 | 半導体装置 |
JP2012227740A Division JP5435315B2 (ja) | 2006-07-13 | 2012-10-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008007748A1 true JPWO2008007748A1 (ja) | 2009-12-10 |
Family
ID=38923304
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008524843A Pending JPWO2008007748A1 (ja) | 2006-07-13 | 2007-07-12 | 半導体装置 |
JP2010156621A Expired - Fee Related JP5316962B2 (ja) | 2006-07-13 | 2010-07-09 | 半導体装置 |
JP2012227740A Expired - Fee Related JP5435315B2 (ja) | 2006-07-13 | 2012-10-15 | 半導体装置の製造方法 |
JP2013134441A Expired - Fee Related JP5590362B2 (ja) | 2006-07-13 | 2013-06-27 | 半導体装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010156621A Expired - Fee Related JP5316962B2 (ja) | 2006-07-13 | 2010-07-09 | 半導体装置 |
JP2012227740A Expired - Fee Related JP5435315B2 (ja) | 2006-07-13 | 2012-10-15 | 半導体装置の製造方法 |
JP2013134441A Expired - Fee Related JP5590362B2 (ja) | 2006-07-13 | 2013-06-27 | 半導体装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8362567B2 (ja) |
EP (4) | EP2051292A4 (ja) |
JP (4) | JPWO2008007748A1 (ja) |
KR (1) | KR101377348B1 (ja) |
CN (1) | CN101490823B (ja) |
IL (1) | IL196472A0 (ja) |
TW (2) | TWI445134B (ja) |
WO (1) | WO2008007748A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253043A (ja) * | 2008-04-07 | 2009-10-29 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 |
JP5299752B2 (ja) * | 2008-04-28 | 2013-09-25 | 国立大学法人東北大学 | 半導体装置 |
JP5769160B2 (ja) * | 2008-10-30 | 2015-08-26 | 国立大学法人東北大学 | コンタクト形成方法、半導体装置の製造方法、および半導体装置 |
JP5835790B2 (ja) * | 2011-01-26 | 2015-12-24 | 国立大学法人東北大学 | 半導体装置 |
JPWO2013073671A1 (ja) | 2011-11-17 | 2015-04-02 | 国立大学法人東北大学 | 半導体装置及びその製造方法 |
JPWO2013150571A1 (ja) * | 2012-04-06 | 2015-12-14 | 国立大学法人東北大学 | 半導体装置 |
US9224734B2 (en) * | 2013-09-13 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices with reduced leakage and methods of forming the same |
US9209304B2 (en) * | 2014-02-13 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | N/P MOS FinFET performance enhancement by specific orientation surface |
JP6126648B2 (ja) * | 2015-06-26 | 2017-05-10 | 田中貴金属工業株式会社 | 白金合金ターゲット |
JP6375316B2 (ja) * | 2016-01-06 | 2018-08-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
US10115728B1 (en) * | 2017-04-27 | 2018-10-30 | International Business Machines Corporation | Laser spike annealing for solid phase epitaxy and low contact resistance in an SRAM with a shared PFET and NFET trench |
JP6983905B2 (ja) * | 2017-11-14 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10686050B2 (en) * | 2018-09-26 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
TW202335051A (zh) * | 2022-02-22 | 2023-09-01 | 美商應用材料股份有限公司 | 最小化電阻之矽化物、合金及介金屬化合物 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372166A (ja) * | 1991-06-21 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0951097A (ja) * | 1995-05-31 | 1997-02-18 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
JP2004281574A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路 |
JP2005123626A (ja) * | 2003-10-17 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | 半導体の接続領域の接触抵抗を低減する方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878685A (ja) * | 1994-09-02 | 1996-03-22 | Fujitsu Ltd | Soi−mosfetとその製造方法 |
US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
US6476462B2 (en) * | 1999-12-28 | 2002-11-05 | Texas Instruments Incorporated | MOS-type semiconductor device and method for making same |
JP2002026313A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP4542689B2 (ja) * | 2000-09-26 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造方法 |
US6884739B2 (en) | 2002-08-15 | 2005-04-26 | Micron Technology Inc. | Lanthanide doped TiOx dielectric films by plasma oxidation |
US20040079997A1 (en) * | 2002-10-24 | 2004-04-29 | Noriyuki Miura | Semiconductor device and metal-oxide-semiconductor field-effect transistor |
JP4954437B2 (ja) * | 2003-09-12 | 2012-06-13 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
JP4694782B2 (ja) | 2002-12-02 | 2011-06-08 | 財団法人国際科学振興財団 | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
JP5046464B2 (ja) * | 2002-12-18 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
JP4723797B2 (ja) | 2003-06-13 | 2011-07-13 | 財団法人国際科学振興財団 | Cmosトランジスタ |
US6911383B2 (en) * | 2003-06-26 | 2005-06-28 | International Business Machines Corporation | Hybrid planar and finFET CMOS devices |
JP3910971B2 (ja) * | 2004-03-26 | 2007-04-25 | 株式会社東芝 | 電界効果トランジスタ |
US7179700B2 (en) * | 2004-07-21 | 2007-02-20 | Freescale Semiconductor, Inc. | Semiconductor device with low resistance contacts |
JP2006060045A (ja) | 2004-08-20 | 2006-03-02 | Toshiba Corp | 半導体装置 |
JP2006100600A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
US7235433B2 (en) * | 2004-11-01 | 2007-06-26 | Advanced Micro Devices, Inc. | Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device |
JP5170531B2 (ja) * | 2005-12-02 | 2013-03-27 | 国立大学法人東北大学 | 半導体装置 |
CN101346820B (zh) | 2005-12-22 | 2010-11-03 | 国立大学法人东北大学 | 半导体器件 |
-
2007
- 2007-07-12 KR KR1020097002708A patent/KR101377348B1/ko active IP Right Grant
- 2007-07-12 WO PCT/JP2007/063926 patent/WO2008007748A1/ja active Application Filing
- 2007-07-12 EP EP07790720A patent/EP2051292A4/en not_active Withdrawn
- 2007-07-12 EP EP10007624A patent/EP2237314A3/en not_active Withdrawn
- 2007-07-12 US US12/309,245 patent/US8362567B2/en active Active
- 2007-07-12 JP JP2008524843A patent/JPWO2008007748A1/ja active Pending
- 2007-07-12 EP EP12150923A patent/EP2442357A3/en not_active Withdrawn
- 2007-07-12 CN CN200780026534XA patent/CN101490823B/zh not_active Expired - Fee Related
- 2007-07-12 EP EP12150918A patent/EP2442363A3/en not_active Withdrawn
- 2007-07-13 TW TW096125522A patent/TWI445134B/zh active
- 2007-07-13 TW TW099122856A patent/TWI460825B/zh not_active IP Right Cessation
-
2009
- 2009-01-13 IL IL196472A patent/IL196472A0/en unknown
-
2010
- 2010-07-09 JP JP2010156621A patent/JP5316962B2/ja not_active Expired - Fee Related
-
2012
- 2012-10-15 JP JP2012227740A patent/JP5435315B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-27 JP JP2013134441A patent/JP5590362B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04372166A (ja) * | 1991-06-21 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0951097A (ja) * | 1995-05-31 | 1997-02-18 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2004152965A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
JP2004281574A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路 |
JP2005123626A (ja) * | 2003-10-17 | 2005-05-12 | Interuniv Micro Electronica Centrum Vzw | 半導体の接続領域の接触抵抗を低減する方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2237314A3 (en) | 2011-03-16 |
EP2051292A1 (en) | 2009-04-22 |
JP2010287897A (ja) | 2010-12-24 |
JP5316962B2 (ja) | 2013-10-16 |
CN101490823A (zh) | 2009-07-22 |
US8362567B2 (en) | 2013-01-29 |
EP2442357A2 (en) | 2012-04-18 |
EP2442363A2 (en) | 2012-04-18 |
TWI445134B (zh) | 2014-07-11 |
KR101377348B1 (ko) | 2014-03-25 |
TWI460825B (zh) | 2014-11-11 |
US20100059830A1 (en) | 2010-03-11 |
JP2013232666A (ja) | 2013-11-14 |
EP2051292A4 (en) | 2009-11-18 |
KR20090039758A (ko) | 2009-04-22 |
JP5435315B2 (ja) | 2014-03-05 |
CN101490823B (zh) | 2012-03-07 |
WO2008007748A1 (fr) | 2008-01-17 |
IL196472A0 (en) | 2009-09-22 |
EP2442357A3 (en) | 2012-07-11 |
EP2442363A3 (en) | 2012-07-11 |
JP5590362B2 (ja) | 2014-09-17 |
JP2013062514A (ja) | 2013-04-04 |
EP2237314A2 (en) | 2010-10-06 |
TW200826236A (en) | 2008-06-16 |
TW201112356A (en) | 2011-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590362B2 (ja) | 半導体装置 | |
US8399934B2 (en) | Transistor device | |
JP4917171B2 (ja) | 高kゲート誘電体cmosのための閾値調整 | |
US7291526B2 (en) | Semiconductor device and method of manufacture thereof | |
US7863713B2 (en) | Semiconductor device | |
JP5170531B2 (ja) | 半導体装置 | |
US7253050B2 (en) | Transistor device and method of manufacture thereof | |
WO2006135039A1 (ja) | 半導体装置 | |
JP3910971B2 (ja) | 電界効果トランジスタ | |
JPWO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
TW200926398A (en) | High performance metal gate CMOS with high-k gate dielectric | |
Lim et al. | Electrical Properties of Ultra-Thin Body (111) Ge-On-Insulator n-Channel MOSFETs Fabricated by Smart-Cut Process | |
JP2006073859A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120905 |