JP2009253043A - 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 - Google Patents
結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 Download PDFInfo
- Publication number
- JP2009253043A JP2009253043A JP2008099584A JP2008099584A JP2009253043A JP 2009253043 A JP2009253043 A JP 2009253043A JP 2008099584 A JP2008099584 A JP 2008099584A JP 2008099584 A JP2008099584 A JP 2008099584A JP 2009253043 A JP2009253043 A JP 2009253043A
- Authority
- JP
- Japan
- Prior art keywords
- mobility
- coulomb
- thin film
- film transistor
- scattering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】 Poly−Si TFTの移動度μを解析する物理解析モデルを提供するものである。該TFTの移動度μおよびVg−Id特性を測定し、測定された移動度μおよびVg−Id特性からクーロン散乱移動度μ(Coulomb)、フォノン散乱移動度μ(phonon)、そして表面ラフネス散乱μ(surface)の3つの移動度と実効電界Eeffを算出する。実効電界Eeffから自由キャリア密度nを求め、クーロン散乱移動度μ(Coulomb)と自由キャリア密度nとの相関特性を用いてクーロン散乱中心密度N(Coulomb)を求めることを含む物理解析モデル。
【選択図】 図2
Description
ゲート電圧が高い場合はゲートからの高電界によって電子は表面に打ちつけられるため表面ラフネス散乱が支配的となり、ゲート電圧が中程度の場合は格子の振動によるフォノン散乱が支配的となり、ゲート電圧が低い場合は不純物散乱が支配的(即ちクーロン散乱が支配的)となるためである。
S. Takagi et al. : IEEE Trans. Electron Device, Vol.41, No.12, pp2357-2362 (1994). B.PODOR 「Electron Mobility in Deformed Germanium」Phys.stat.sol.16、K167(1966) T.Katou et al. IDW/AD ’05予稿集 pp.1219-1200 (2005) Fabrication of Si Thin-Films with Arrays of Long and Narrow Grains for Next Generation TFTs
この多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
CPUは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと、
前記CPUは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記CPUは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記CPUは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする。
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度N(Coulomb)を求める方法であって、
(1)ゲート電圧Vgを変えて薄膜トランジスタ及び基準となるTFTの各移動度を測定するステップと、
(2)ゲート電圧Vgに対する前記薄膜トランジスタ及び前記基準となるTFTの実効電界Eeffを、
Eeff = (Qd+η×Qi) ・・・・・ 式(1)
式(1)の計算式を用いてCPUにより計算するステップと、
なお Qd:空乏層電荷
Qi:反転層電荷
η:定数
(3)前記CPUは、前記薄膜トランジスタ及び前記基準となるTFTの実効電界Eeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Eeffにおける移動度を補間近似から求めるステップと、
(4)任意の実効電界Eeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるTFTの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Coulomb)を、
μ(Coulomb)={1/μ(poly)−1/μ(ref)}-1 ・・・・・式(2)
式(2)の計算式を用いて前記CPUにより算出するステップと、
(5)任意の実効電界Eeffにおける自由キャリア密度nを、
n={ε0εsi×Eeff / q - Qd}/(η×tinv) ・・・・・式(3)
なお、tinv:チャネル領域における反転層厚さ
式(3)の演算式を用いて前記CPUにより計算するステップと、
(6)前記CPUは、薄膜トランジスタの自由キャリア密度nを横軸に、クーロン散乱移動度μ(Coulomb)を縦軸にとってプロットするステップと、
(7)前記CPUは、ステップ(6)で求めたクーロン散乱移動度μ(Coulomb)のn依存性と、
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2 /n)1/2・m1/2}
・・・・・式(4)
ここで
ε0:真空の誘電率 [F/cm]
εsi:Siの誘電率
a:格子定数 [cm]
k:ボルツマン定数
T:温度
q:電荷量(=1.7×1019) [C]
f:ダングリングボンドの占有確率
n:自由キャリア密度 [/cm3]
m:有効質量(=m0×mn)
n:電子の有効質量
式(4)の計算式を用いて計算したクーロン散乱移動度μ(Coulomb)のn依存性が一致するように、クーロン散乱中心密度N(Coulomb)を決めるステップ
とを含むことを特徴とする。
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の3つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Coulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Coulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。
μ(Coulomb)={1/μ(poly)−1/μ(ref)}-1 ・・・・・式(5)
を用いて計算することを特徴とする。
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2/n)1/2・m1/2}
・・・・・式(6)
ここで
ε0:真空の誘電率 [F/cm]
εsi:Siの誘電率
a:格子定数 [cm]
k:ボルツマン定数
T:温度
N(Coulomb):クーロン散乱中心密度
q:電荷量(=1.7×10-19) [C]
f:ダングリングボンドの占有確率
n:自由キャリア密度 [/cm3]
m:有効質量(=m0×mn)
mn:電子の有効質量
を用いて計算することを特徴とする。
μ(Coulomb)= A / N(Coulomb) ・・・・・式(7)
ここで
A:比例係数
を用いて計算することを特徴とする。
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2/n)1/2・m1/2}… (2)
(2)式で示されるような物理解析モデルが提供される。かかる物理解析モデルによって、これまでのバルクSiやSOIでの物理解析モデルでは考慮されていなかった結晶粒界、結晶内欠陥、転位、積層欠陥、亜粒界などによるクーロン散乱による移動度のピーク値のばらつきが反映されるので、Poly−Si TFTのシミュレーション精度をより向上させることが出来る。なお、ε0は真空の誘電率、εsiはSiの誘電率、aは格子定数、kはボルツマン定数、Tは温度、N(Coulomb)はクーロン散乱中心密度、qは電荷量、fはダングリングボンドの占有確率、nは自由キャリア密度、mは有効質量、mnは電子の有効質量である。
(1)Poly−Si TFT及び基準となるTFTの実効電界Eeffを、
Eeff = (Qd+η×Qi) … (3)
η= 0.5、(ここで、Qd = q×Na×tsi、Qi = Cox×(Vg-Vth))
(3)式から計算するステップと、
(2) CPUはゲート電圧Vgを変えてPoly−Si TFT及び基準となるTFTの各移動度を測定するステップと、
(3) CPUはPoly−Si TFT及び基準となるTFTの実効電界Eeffを横軸に、移動度μを縦軸にとってプロットし、任意の実効電界Eeffにおける移動度μを補間近似から求めるステップと、
(4) CPUは任意の実効電界Eeffにおいて、Poly−Si TFTの移動度μの逆数から基準となるTFTの移動度の逆数を引き算し、その逆数をとった移動度μ(Coulomb)を算出するステップと、
(5) CPUは任意の実効電界Eeffにおける自由キャリア密度nを、n={ε0εsi×Eeff / q - Qd}/(η×tinv)という式から計算するステップと、
(6) CPUはPoly−Si TFTの自由キャリア密度nを横軸に、クーロン散乱移動度μ(Coulomb)を縦軸にとってプロットするステップと、
(7) CPUは上記ステップ(6)で求めたクーロン散乱移動度μ(Coulomb)のn依存性と、式μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2 /n)1/2・m1/2}で求めたクーロン散乱移動度μ(Coulomb)のn依存性が一致するように、クーロン散乱中心密度N(Coulomb)を決めるステップを含む方法に係る。
半導体パラメータアナライザーを用いる場合の測定方法の例を図3を参照してステップ順に説明する。
(iii)上記gmから、電界効果移動度(μFE)を下記式で求める。
ここで、Lはチャネル長、Wはチャネル幅、CoxはPoly−Si TFT19のゲート酸化膜の容量、Rsdはソース・ドレイン間の寄生抵抗である。Poly−Si TFT19では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
この測定は、例えば次のステップ順に実行する。
ここで、Rsdはソース・ドレイン間の寄生抵抗である。Poly−Si TFT19では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
なおVthはTFT19がオン状態になる時のゲート電圧である。
ここで、Vgaccは強い蓄積が起こるゲート電圧である。
以上説明したように、電界効果移動度μFE、実効移動度μeffは種々の方法で実験値として求めることができる。ユニバーサルプロットでは、移動度にμeffを用いることが一般的である。しかし、Id-Vg測定から求めた低電界領域のμeffは、理想的な値との誤差が大きくなるため、簡便なId-Vg測定だけで済ます場合はμFEを用いる。
Eeff=(Qd+η×Qi) … (9)−7
η=0.5、Qd=q×Na×tsi、Qi=Cox×(Vg−Vth)
という式から計算する。
n={ε0εsi×Eeff/q−Qd}/(η×tinv) … (10)−8
という式から計算する。
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2 /n)1/2・m1/2}
… (11)−9
という式で計算したμ(Coulomb)のn依存性が一致するように、クーロン散乱中心密度N(Coulomb)を決定する。
(a) CPUは、物理解析の対象であるPoly−Si TFT19の移動度μ(poly)を算出する。
= (L/W)*Id/(Vd−Rsd*Id) *(1/Cox)*1/(Vg−Vth)
… (12)
もしくは
μFE=L/W*gm/Cox/(Vd−Rsd*Id) … (13)
実効電界Eeffは、上記(9)式即ち、
Eeff = (Qd+η×Qi)
として示され、ゲート電極と半導体層の間の垂直方向の電界の強さを表す。Qdは空乏層電荷の量であり、Qiは反転層電荷の量である(Qd = q×Na×tsi、Qi = Cox×(Vg-Vth))。
上記(9)式から求めたEeff = q×Na×tsi+η× Cox×(Vg−Vth)
という式から計算される。このため、同じゲート電圧を用いてもPoly−Si TFT19及び基準となるTFTの閾値電圧Vthやゲート酸化膜厚などは微妙に異なるため、実効電界Eeffも異なる値となる。次のステップにおいて、1/μ(Coulomb) = 1/μ(poly)−1/μ(ref)を計算するためには、同じ実効電界Eeffにおけるμ(poly)およびμ(ref)同士を引き算しなければならない。このため、データの補間近似より同じ実効電界Eeffにおける移動度μ(poly)およびμ(ref)を求める必要があるからである。
かかる物理解析モデルを提供することによって、ユニバーサルプロットの全領域にわたって、Poly−SiTFT19に起因する散乱移動度のみを抽出することができる。このためより正確な物理モデルが得られる。
(c3) 自由キャリア密度nを横軸に、式(14)から求めたクーロン散乱移動度μA(Coulomb)縦軸にとってプロットする。
ここで、ε0:真空の誘電率 [F/cm]、εsi:Siの誘電率、a:格子定数 [cm]、q:電荷量(=1.7×1019) [C]、f:ダングリングボンドの占有確率、n:自由キャリア密度 [/cm3] である。図10に示す実施例ではクーロン散乱中心密度N(Coulomb)の値が2×1010/cm2、5×1010/cm2、そして1×1011/cm2の場合について計算している。
(e) 続いて物理解析モデル演算装置44のCPUは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱中心密度N(Coulomb)の算出を行なう。
1/μ(Coulomb)=1/μ(poly)−1/μ(SOI) … (17)
という関係式を用いる。これは図6Aのステップ(c1)に相当する。ただし、この操作を行う前にPoly−Si TFT19の電界効果移動度μFE (poly)と基準となるSOITFTの移動度μ(ref)を引き算出来るように、共通の実効電界Eeffにおける移動度を補間近似から求める操作を予め行っている。これは図6Aのステップ(a5)、(b5)に相当する。
μFE (poly)=gm×(L/W)/Cox/(Vd−Rsd*Id) … (17)
として求められる。これは図6Aのステップ(a4)に相当する。なお、gmは図7に示すような測定されたId−Vg特性における線形領域(図7において0V以上の部分)における相互コンダクタンス(=ΔId/ΔVg)であり、LはPoly−Si TFT19のチャネル長、WはPoly−Si TFT19のチャネル幅、CoxはPoly−Si TFTのゲート酸化膜の容量、Vdは印加ドレイン電圧である。
1/μ(Coulomb)=1/μ(poly)−1/μ(SOI) … (18)
という関係式から得られるクーロン散乱移動度は、実際にはフォノン散乱移動度の成分が一部混ざっているためである。従って、より厳密にクーロン散乱移動度のみを取り出すためには、Poly−Si TFTの移動度μ(poly)から、μ(ref)のフォノン散乱移動度を引くことが望ましい。物理解析モデル演算装置44のCPUは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱移動度のみを取り出すために(18)式の演算を実行する。
ディスロケーション散乱も、クーロン散乱も、トラップに捕獲された電子が負に荷電して、伝導キャリアを散乱するという同じメカニズムなので適用可能である。図11に、ゲルマニウムなどの単結晶におけるディスロケーション散乱モデルを、Poly−Siに応用した場合の概念図を示す。ディスロケーションモデルによる転位が、Poly−Siの場合には結晶粒界や結晶粒内欠陥に相当すると仮定している。この場合、ディスロケーション密度(Ndisl)が、クーロン散乱中心密度N(Coulomb)に相当する。従って以下の式が成り立つ。
ディスロケーション散乱モデルとの類推から、クーロン散乱中心密度N(Coulomb)は、(11)式即ち
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2 /n)1/2・m1/2} … (11)
として計算できることがわかった。物理解析モデル演算装置44のCPUは、予め定められた手順でメモリから演算式を読み出し、(11)式の演算によりクーロン散乱中心密度N(Coulomb)を求める。
これは、図6Aのステップ(c2)に相当する。物理解析モデル演算装置44のCPUは、予め定められた手順でメモリから演算式を読み出し、(15)式の演算により自由キャリア密度nを求める。
Claims (14)
- 絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
CPUは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記CPUは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと
前記CPUは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記CPUは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記CPUは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。 - 絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法において、
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度N(Coulomb)を求める方法であって、
(1)ゲート電圧Vgを変えて薄膜トランジスタ及び基準となるTFTの各移動度を測定するステップと、
(2)ゲート電圧Vgに対する前記薄膜トランジスタ及び前記基準となるTFTの実効電界Eeffを、
Eeff = (Qd+η×Qi) ・・・・・ 式(1)
式(1)の計算式を用いてCPUにより計算するステップと、
なお Qd:空乏層電荷
Qi:反転層電荷
η:定数
(3)前記CPUは、前記薄膜トランジスタ及び前記基準となるTFTの実効電界Eeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Eeffにおける移動度を補間近似から求めるステップと、
(4)任意の実効電界Eeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるTFTの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Coulomb)を、
μ(Coulomb)={1/μ(poly)−1/μ(ref)}-1 ・・・・・式(2)
式(2)の計算式を用いて前記CPUにより算出するステップと、
(5)任意の実効電界Eeffにおける自由キャリア密度nを、
n={ε0εsi×Eeff / q - Qd}/(η×tinv) ・・・・・式(3)
なお、tinv:チャネル領域における反転層厚さ
式(3)の演算式を用いて前記CPUにより計算するステップと、
(6)前記CPUは、薄膜トランジスタの自由キャリア密度nを横軸に、クーロン散乱移動度μ(Coulomb)を縦軸にとってプロットするステップと、
(7)前記CPUは、ステップ(6)で求めたクーロン散乱移動度μ(Coulomb)のn依存性と、
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2 /n)1/2・m1/2}
・・・・・式(4)
ここで
ε0:真空の誘電率 [F/cm]
εsi:Siの誘電率
a:格子定数 [cm]
k:ボルツマン定数
T:温度
q:電荷量(=1.7×1019) [C]
f:ダングリングボンドの占有確率
n:自由キャリア密度 [/cm3]
m:有効質量(=m0×mn)
n:電子の有効質量
式(4)の計算式を用いて計算したクーロン散乱移動度μ(Coulomb)のn依存性が一致するように、クーロン散乱中心密度N(Coulomb)を決めるステップ
とを含むことを特徴とする多結晶半導体薄膜に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度N(Coulomb)をシミュレ−ションする方法。 - 前記基準となるトランジスタの移動度は、バルクSiに形成されたトランジスタの移動度、SOI基板に形成されたトランジスタの移動度、または多結晶シリコンに形成された薄膜トランジスタで移動度が高いもののうちいずれか1つの移動度であること、あるいはそれらのフォノン散乱移動度であることを特徴とする請求項1又は2記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
- 前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、実効移動度を用いることを特徴とする請求項1又は2に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
- 前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、電界効果移動度を用いることを特徴とする請求項1又は2に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
- プログラムされたコンピューターによって、多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルであって、
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の3つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Coulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Coulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。 - 前記プログラムされたコンピューターは、前記クーロン散乱移動度μ(Coulomb)を、予め定められた基準となるトランジスタの移動度μ(ref)および多結晶半導体薄膜に設けられた薄膜トランジスタの移動度μ(poly)の逆数の差で表される下記式(5)
μ(Coulomb)={1/μ(poly)−1/μ(ref)}-1 ・・・・・式(5)
を用いて計算することを特徴とする請求項7記載の物理解析モデル。 - 前記プログラムされたコンピューターは、前記基準となるTFTの移動度μ(ref)として、バルクSiのトランジスタの移動度、SOI基板に形成されたトランジスタの移動度、または多結晶半導体薄膜に設けられた薄膜トランジスタの移動度が高いもののうちいずれか1つの移動度を用いて、あるいはそれらのフォノン散乱移動度を用いて演算することを特徴とする請求項6記載の物理解析モデル。
- 前記プログラムされたコンピューターは、クーロン散乱移動度μ(Coulomb)を、下記式(6)
μ(Coulomb)={30(2π)1/2・(ε0εsi)2・a2・(kT)3/2}/{N(Coulomb)・q3・f2・(ε0εsi・kT/q2/n)1/2・m1/2}
・・・・・式(6)
ここで
ε0:真空の誘電率 [F/cm]
εsi:Siの誘電率
a:格子定数 [cm]
k:ボルツマン定数
T:温度
N(Coulomb):クーロン散乱中心密度
q:電荷量(=1.7×10-19) [C]
f:ダングリングボンドの占有確率
n:自由キャリア密度 [/cm3]
m:有効質量(=m0×mn)
mn:電子の有効質量
を用いて計算することを特徴とする請求項6に記載の物理解析モデル。 - 前記プログラムされたコンピューターは、クーロン散乱移動度μ(Coulomb)を、下記式(7)
μ(Coulomb)= A / N(Coulomb) ・・・・・式(7)
ここで
A:比例係数
を用いて計算することを特徴とする請求項6に記載の物理解析モデル。 - 前記プログラムされたコンピューターは、前記クーロン散乱中心密度に、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、界面準位密度、ダングリングボンドを伴う欠陥の密度、ドナー密度、アクセプター密度のうち少なくとも一つを用いて計算することを特徴とする請求項6項記載の物理解析モデル。
- 前記プログラムされたコンピューターは、前記(1)式で求めたクーロン散乱移動度μ(Coulomb)と、前記(2)式または前記(3)式で計算したクーロン散乱移動度μ(Coulomb)が一致するように前記クーロン散乱中心密度N(Coulomb)を算出することを特徴とする請求項6に記載の物理解析モデル。
- 請求項1〜12に記載の方法または物理モデルを含むことを特徴とする、ソフトウェア、シミュレーションソフト。
- 請求項13に記載のソフトウェア、シミュレーションソフトを含むことを特徴とする、ハードウェア装置、シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099584A JP2009253043A (ja) | 2008-04-07 | 2008-04-07 | 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099584A JP2009253043A (ja) | 2008-04-07 | 2008-04-07 | 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253043A true JP2009253043A (ja) | 2009-10-29 |
JP2009253043A5 JP2009253043A5 (ja) | 2011-04-07 |
Family
ID=41313456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008099584A Pending JP2009253043A (ja) | 2008-04-07 | 2008-04-07 | 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009253043A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114662346A (zh) * | 2022-05-24 | 2022-06-24 | 山东大学 | 一种半导体激光器中位错扩展特性的模拟预测方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541359A (ja) * | 1991-08-05 | 1993-02-19 | Nippon Telegr & Teleph Corp <Ntt> | イオン衝撃損傷の除去法 |
JP2001284199A (ja) * | 2000-03-29 | 2001-10-12 | Toshiba Corp | シミュレーション装置、シミュレーション方法、及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2005229069A (ja) * | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置の評価方法 |
JP2007158187A (ja) * | 2005-12-07 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ及びこれを用いた表示素子 |
WO2008007748A1 (fr) * | 2006-07-13 | 2008-01-17 | National University Corporation Tohoku University | dispositif semi-conducteur |
-
2008
- 2008-04-07 JP JP2008099584A patent/JP2009253043A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541359A (ja) * | 1991-08-05 | 1993-02-19 | Nippon Telegr & Teleph Corp <Ntt> | イオン衝撃損傷の除去法 |
JP2001284199A (ja) * | 2000-03-29 | 2001-10-12 | Toshiba Corp | シミュレーション装置、シミュレーション方法、及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2005229069A (ja) * | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置の評価方法 |
JP2007158187A (ja) * | 2005-12-07 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ及びこれを用いた表示素子 |
WO2008007748A1 (fr) * | 2006-07-13 | 2008-01-17 | National University Corporation Tohoku University | dispositif semi-conducteur |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114662346A (zh) * | 2022-05-24 | 2022-06-24 | 山东大学 | 一种半导体激光器中位错扩展特性的模拟预测方法 |
CN114662346B (zh) * | 2022-05-24 | 2022-08-09 | 山东大学 | 一种半导体激光器中位错扩展特性的模拟预测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7685543B2 (en) | Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method | |
Yang et al. | A physical-based analytical turn-on model of polysilicon thin-film transistors for circuit simulation | |
JP2009129043A (ja) | 半導体回路の設計方法 | |
KR101105273B1 (ko) | 비정질 산화물 반도체 박막 트랜지스터의 전류 모델링 방법 및 그 장치 | |
Boudier et al. | Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs: Part II: Measurements and results | |
US6714027B1 (en) | Method and apparatus for calculating the electrical characteristics of materials of thin film transistors | |
KR20130010518A (ko) | 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치 | |
Bennamane et al. | DC and low frequency noise characterization of FinFET devices | |
Madhavi et al. | Electrical Characterization of highly stable 10nm triple-gate FinFET for different contacts and oxide region materials | |
Smit et al. | PSP-based scalable compact FinFET model | |
Wang et al. | Statistical variability and reliability and the impact on corresponding 6T-SRAM cell design for a 14-nm node SOI FinFET technology | |
Sharma et al. | Physical parameters based analytical IV model of long and short channel a-IGZO TFTs | |
JP2010062441A (ja) | シミュレーション装置、及びシミュレーション方法 | |
JP2009253043A (ja) | 結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。 | |
JP5839922B2 (ja) | 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム | |
Atamuratov et al. | Characterising lateral capacitance of MNOSFET with localised trapped charge in nitride layer | |
KR101643759B1 (ko) | 비정질 반도체 박막 트랜지스터(tft)의 전기적 특성을 산출하는 방법 및 장치 | |
BALESTRA et al. | Electrical characterization and modeling of advanced nano-scale ultra thin body and buried oxide MOSFETs and application in circuit simulations | |
Fukuda et al. | Three-dimensional simulation of scanning tunneling microscopy for semiconductor carrier and impurity profiling | |
Hussin et al. | TCAD-based methodology for reliability assessment of nanoscaled MOSFETs | |
Ciprut et al. | Usage and Limitation of Standard Mobility Models for TCAD Simulation of Nanoscaled FD‐SOI MOSFETs | |
Rezzak | Total ionizing dose effects in advanced CMOS technologies | |
Yu et al. | An analytical surface-potential-based drain current model of full depleted polysilicon TFTs | |
Quenette et al. | Electrical characterization and compact modeling of MOSFET body effect | |
Hu | Compact modeling for the changing transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |