JP2004281574A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004281574A JP2004281574A JP2003068742A JP2003068742A JP2004281574A JP 2004281574 A JP2004281574 A JP 2004281574A JP 2003068742 A JP2003068742 A JP 2003068742A JP 2003068742 A JP2003068742 A JP 2003068742A JP 2004281574 A JP2004281574 A JP 2004281574A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- source
- electrode portion
- drain diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】ゲート電極部の寄生容量を低減できるようにした半導体装置及びその製造方法を提供する。
【解決手段】ボックス1B上に設けられたボディ1Cと、このボディ1C上に設けられたゲート酸化膜4と、このゲート酸化膜4上に設けられたゲート電極部2と、このゲート電極部2の両側にある所定領域のボディ1Cに設けられたソース・ドレイン拡散層と、このゲート電極部2の両側であって、ソース・ドレイン拡散層とボディ1Cとの境界部分上に設けられた酸化膜パターン10と、この酸化膜パターン10下から露出するソース・ドレイン拡散層上と、ボディ1C上にそれぞれ設けられたシリサイド15A及び15Bと、シリサイド16を備えたものである。
【選択図】 図1
【解決手段】ボックス1B上に設けられたボディ1Cと、このボディ1C上に設けられたゲート酸化膜4と、このゲート酸化膜4上に設けられたゲート電極部2と、このゲート電極部2の両側にある所定領域のボディ1Cに設けられたソース・ドレイン拡散層と、このゲート電極部2の両側であって、ソース・ドレイン拡散層とボディ1Cとの境界部分上に設けられた酸化膜パターン10と、この酸化膜パターン10下から露出するソース・ドレイン拡散層上と、ボディ1C上にそれぞれ設けられたシリサイド15A及び15Bと、シリサイド16を備えたものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、SOI(silicon on insulator)基板に電界効果トランジスタを有するLSIに適用して好適な半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、絶縁基体上に単結晶シリコン層が設けられたSOI基板の製造技術はさらに進歩しつつあり、その大口径化や、低価額化が進みつつある。このようなSOI基板にMOSトランジスタを形成すると、トランジスタを完全に素子分離して形成することができ、また拡散層の容量を低減することができるので、トランジスタの高集積化や、動作速度の高速化に有利であることが広く知られている。
【0003】
図11は、従来例に係る半導体装置90の構成例を示す平面図である。また、図12(A)及び(B)は、図11に示す半導体装置90のX1´−X2´及びY1´−Y2´矢視断面図である。尚、図11では、説明の便宜上から図12(A)に示す層間絶縁膜と、プラグ電極と、メタル配線の図示を省略している。
図12(A)に示すように、この半導体装置90は、支持基板91A上に絶縁層(以下で、BOX:ボックスという)91Bが形成され、さらにこのボックス91B上にP型の半導体層(以下で、BODY:ボディという)91Cが形成されたSOI基板91を備えている。図11に示すように、このSOI基板91には素子分離層95が形成されており、この素子分離層95で囲まれたボディにnMOSトランジスタ99が形成されている。
【0004】
図11に示すように、このnMOSトランジスタ99のゲート電極部92は、平面視でT字状になっている。このため、半導体装置90は、T−Gate型とも呼ばれる。また、このゲート電極部92の左右両側のボディには、ドレイン用のN+層93Aと、ソース用のN+層93Bとがそれぞれ形成されている。さらに、このゲート電極部92から突き出すようにして、ボディコンタクト用のP+層96がSOI基板91に形成されている。
【0005】
図12(B)において、破線で分割されるボディ(P−)91Cの右側の領域はチャネルとして機能する領域(以下で、チャネル領域という)である。また、このボディ1Cの左側の領域は、チャネル領域とボディコンタクト用のP+層96とを接続する接続領域である。半導体装置90では、このP+層96を通してチャネル領域の電位を調整するように設計されている。この接続領域や、接続領域上のゲート電極部92は、図11に示したように、あたかもハンマーのヘッドのような形状を有しているので、ハンマーヘッドとも呼ばれる。
【0006】
これらのN+層93A及び93Bや、P+層96は、図12(A)に示すサイドウォール97の形成後に、フォトリソグラフィによりそれぞれレジストパターンが形成され、このレジストパターンとゲート電極部92とをマスクにしてボディ91Cにヒ素やボロン等の不純物がイオン注入され形成される。また、図12(B)に示すように、このゲート電極部92や、ボディコンタクト用のP+層96の上面には、シリサイド98がそれぞれ設けられている。さらに、図12(A)に示すように、ドレイン用のN+層93の上面と、ソース用のN+層93の上面にもシリサイド98がそれぞれ設けられている。これらのシリサイドは、サリサイドによって形成されたものである。
【0007】
ところで、図12(B)に示すように、このゲート電極部92がチャネル領域の上方だけでなく、接続領域の上方まで延設されている理由は、主に二つある。第1の理由は、図12(A)に示すようなドレイン用のN+層93Aと、ソース用のN+層93Bとを形成する際に、このゲート電極部92をイオン注入に対するマスクに使用するためである。このゲート電極部92によって、接続領域へのヒ素等のイオン注入は阻止されて、N+層93A及び93Bが自己整合的に形成される。
【0008】
第2の理由は、これらのN+層93A及び93B上にシリサイド98を形成する際に、このシリサイド98によるN+層93A又は93Bとボディコンタクト用のP+層96との短絡をゲート電極部のサイドウォール97で阻止するためである。nMOSトランジスタは、普通、ドレインに正電圧が印加され、ソースとボディとが接地(0V)された状態で使用される。ところが、ドレイン用のN+層93Aとボディコンタクト用のP+層96とが短絡してしまうと、ボディに正電圧が印加されることになり、チャネル領域の電位を0Vに調整できなくなる。このような理由から、半導体装置90のゲート電極部92は、チャネル領域の上方だけでなく、接続領域の上方まで延設されている
【0009】
【特許文献1】
特開平11−135795号公報
【特許文献2】
特開平7−221314号公報
【特許文献3】
特開平7−74363号公報
【0010】
【発明が解決しようとする課題】
ところで、従来例に係る半導体装置90によれば、ボディコンタクト用のP+層96を確保するために、nMOSトランジスタ99のゲート電極部92は、チャネル領域の半導体層上から接続領域の半導体層上まで延設されていた。このため、単結晶のシリコン基板に直接形成されるnMOSトランジスタと比べて、半導体装置90のゲート電極部92は寄生容量が大きいという問題があった。ゲート電極部の寄生容量が大きいと、半導体装置の動作速度が低く抑えられてしまう。
【0011】
そこで、本発明は、このような従来技術の問題点を解決したものであって、ゲート電極部の寄生容量を低減できるようにした半導体装置及びその製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第1の半導体装置は、絶縁性の基体又は絶縁層上に設けられた半導体層と、この半導体層上に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極部と、このゲート電極部の両側にある所定領域の半導体層に設けられたソース・ドレイン拡散層と、このゲート電極部の両側であって、ソース・ドレイン拡散層と半導体層との境界部分上に設けられた絶縁パターンと、この絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ設けられた導電膜と、を備えたことを特徴とするものである。
【0013】
ここで、ソース・ドレイン拡散層とは、ソース用又はドレイン用の不純物拡散層のことであり、このソース・ドレイン拡散層は、通常、ゲート電極部の長手方向に沿って設けられる。それゆえ、ソース・ドレイン拡散層と半導体層との境界部分としては、例えば、以下の4つの境界部分が想定される。
第1の境界部分は、ゲート電極部の長手方向に平行で、ゲート電極部直下のチャネル領域としての半導体層と、ソース・ドレイン拡散層とがそれぞれ接する部分である。また、第2の境界部分は、これらソース・ドレイン拡散層を挟んでチャネル領域としての半導体層と向かい合う側であって、ソース・ドレイン拡散層とチャネル領域以外の半導体層とがそれぞれ接する部分である。さらに、第3、第4の境界部分は、ソース・ドレイン拡散層とチャネル領域以外の半導体層とがそれぞれ接する部分のうち、ゲート電極部の両側の側壁部直下から、当該ゲート電極部の長手方向と直交する方向にそれぞれ延びる部分である。
【0014】
本発明における境界部分とは、これらの中で、第2、第3、第4の境界部分を意味するものである。上述した第1の境界部分上に絶縁パターンが設けられていると半導体装置のしきい値が変動してしまうので、本発明の境界部分に第1の境界部分は含まない。
また、半導体装置には素子分離用の段差部が設けられ、ソース・ドレイン拡散層は、この段差部によって他の素子形成領域から分離される素子形成領域としての半導体層のうち、ゲート電極部の両側から段差部に至る領域の半導体層の上方の部位に設けられる場合がある。この場合には、素子分離用の段差部において、半導体層の上方の部位に設けられたソース・ドレイン拡散層と、このソース・ドレイン拡散層下の半導体層との境界部分(第2の境界部分)上は層間絶縁膜によって覆われる。このような場合には、本発明における境界部分は、特に第3、第4の境界部分を意味する。
【0015】
本発明に係る第2の半導体装置は、上述した第1の半導体装置において、半導体層に設けられた素子分離用の段差部を備え、ソース・ドレイン拡散層は、この段差部によって他の素子形成領域から分離される素子形成領域としての半導体層のうち、ゲート電極部の両側から当該段差部に至る領域の半導体層に設けられ、絶縁パターンは、ゲート電極部の両側の側壁部直下から段差部に向けて延びる境界部分上に設けられていることを特徴とするものである。
【0016】
本発明に係る第1、第2の半導体装置によれば、ゲート電極部の両側であって、
ソース・ドレイン拡散層と半導体層との境界部分上に設けられた絶縁パターンによって、このソース・ドレイン拡散層上に設けられた導電膜と、半導体層上に設けられた導電膜とが隔離されている。この構造によって、絶縁パターンによって隔離された半導体層上の導電膜と、ソース・ドレイン拡散層上の導電膜とにそれぞれ独立して電圧を印加できるので、ソース・ドレイン拡散層の電位に関係なく、チャネル領域となる半導体層の電位を調整することができる。
【0017】
従って、従来の半導体装置と比べて、ボディコンタクト用の不純物拡散層を確保するために、ゲート電極部をチャネル領域以外の半導体層上まで延設する必要がない。これにより、ゲート電極部の寄生容量を低減することができる。
本発明に係る半導体装置の製造方法は、絶縁性の基体又は絶縁層上に設けられた半導体層上にゲート絶縁膜を形成する工程と、このゲート絶縁膜上にゲート電極部を形成する工程と、このゲート電極部の両側にある所定領域の半導体層にソース・ドレイン拡散層を形成する工程と、このゲート電極部の両側であって、ソース・ドレイン拡散層と半導体層との境界部分上に絶縁パターンを形成する工程と、この絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ導電膜を形成する工程と、を有することを特徴とするものである。
【0018】
本発明に係る半導体装置の製造方法によれば、従来方式と比べて、ボディコンタクト用の不純物拡散層を確保するために、ゲート電極部をチャネル領域以外の半導体層上まで延設しなくても済むので、ゲート電極部の寄生容量を低減することができる。
【0019】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
図1は、本発明の実施形態に係る半導体装置100の構成例を示す平面図である。また、図2(A)及び(B)は、図1に示す半導体装置100のX1−X2及びX3−X4矢視断面図である。この半導体装置100は、例えばSOI基板1にnMOSトランジスタ50を有するLSIである。
【0020】
図2(A)に示すように、この半導体装置100は、半導体層1Cに素子分利用の段差部6が設けられて、素子形成領域としてのトランジスタ形成領域が画定されたSOI基板1と、このトランジスタ形成領域の半導体層1C上に設けられたゲート酸化膜4と、このゲート酸化膜4上に設けられたゲート電極部2と、このゲート電極部2の両側にある所定領域の半導体層1Cに設けられたソース・ドレイン拡散層を備えている。このソース・ドレイン拡散層は、ドレイン拡散層3Aと、ソース拡散層3Bとから構成されている。
【0021】
また、図1に示すように、この半導体装置100は、ゲート電極部2の両側であって、ソース・ドレイン拡散層と半導体層1Cとの境界部分上に設けられた酸化膜パターン10と、この酸化膜パターン10下から露出するドレイン拡散層3Aとソース拡散層3B上にそれぞれ設けられたシリサイド15A及び15Bと、この酸化膜パターン10下から露出する半導体層1C上に設けられたシリサイド16と、ゲート電極部2上に設けられたシリサイド17を備えている。これらのシリサイドは後述するように、サリサイドによって形成されたものである。このため、図2(B)に示すように、酸化膜パターン10に覆われたソース・ドレイン拡散層の一部位や、ゲート電極部2の一部位等には、シリサイドが形成されていない。
【0022】
さらに、図2(A)に示すように、この半導体装置100は、nMOSトランジスタ50上に設けられた層間絶縁膜41と、この層間絶縁膜41上にドレイン拡散層3Aとソース拡散層3Bとをそれぞれ引き出す第1、第2のプラグ電極43A及び43Bを備えている。また、この半導体装置100は、図1において、酸化膜パターン10下から露出する半導体層1Cを層間絶縁膜上に引き出す第3のプラグ電極(図示せず)と、ゲート電極部2を層間絶縁膜上に引き出す第4のプラグ電極(図示せず)と、図2(A)に示すように、これら第1〜第4のプラグ電極と接続するように層間絶縁膜41上に配設されたメタル配線45等を備えている。
【0023】
この半導体装置100では、段差部6に層間絶縁膜41が埋め込まれて、素子間が分離されている(メサ分離)。なお、図1では、説明の便宜上から層間絶縁膜41と、プラグ電極43A及び43Bと、メタル配線45等の図示を省略している。
SOI基板1は、図2(A)に示すように、その下方から支持基板1Aと、絶縁層(以下で、BOX:ボックスという)1Bと、半導体層(以下で、BODY:ボディという)1Cとからなる3層構造を有している。例えば、支持基板1Aは単結晶のシリコン基板であり、ボックス1Bはシリコン酸化層であり、ボディ1Cは単結晶のシリコン層である。このボディ1Cに、nMOSトランジスタ50や、抵抗(図示せず)、キャパシタ(図示せず)等の素子が形成されている。
【0024】
このSOI基板1は、例えば周知技術のSIMOX(silicon implanted oxide)又は、貼り合わせによって形成される。図2(A)に示すように、トランジスタ形成領域のボディ1Cのうち、ドレイン拡散層3Aとソース拡散層3B以外の部分は導電型がP型になっている。
ゲート酸化膜4は、図2(A)に示すように、N型のドレイン拡散層3Aとソース拡散層3Bとに挟まれたチャネル領域のボディ1C上に設けられている。このゲート酸化膜4は、ボディ1Cが熱酸化されて形成されたシリコン酸化膜であり、その厚みは例えば100Å程度である。
【0025】
ゲート電極部2は、ゲート酸化膜4を介してチャネル領域のボディ1C上に設けられている。図1に示すように、このゲート電極部2は、チャネル領域のボディ1C上からトランジスタ形成領域外のボックス1B上まで設けられている。このトランジスタ形成領域外のボックス1B上で、ゲート電極部2は第3のプラグ電極(図示せず)と接続するようになっている。
【0026】
このゲート電極部2は、例えばシリコンからなるものである。また、このゲート電極部2の側壁にはシリコン酸化膜等からなるサイドウォール7が設けられている。さらに、このゲート電極部2の上面にはチタンシリサイド(TiSi2)等のシリサイド17が設けられている。
ソース・ドレイン拡散層は、このゲート電極部2の両側にある所定領域の半導体層1Cに設けられている。上述したように、このソース・ドレイン拡散層は、ドレイン拡散層3Aと、ソース拡散層3Bとから構成されている。これらのドレイン拡散層3Aとソース拡散層3Bは、図2(A)に示すように、例えばLDD(lightly doped drain)構造を有している。
【0027】
即ち、ドレイン拡散層3Aは、チャネル領域上のゲート電極部2の右側から段差部6に至る領域のボディ1Cに設けられており、その下側の部位はボックス1Bと接している。このドレイン拡散層3Aは、ヒ素等のN型不純物が高濃度に導入されたN+層31Aと、リン、又はヒ素等のN型不純物が低濃度に導入されたN−層33Aと、ボロン等のP型不純物が低濃度に導入されたHalo層(ポケットイオン注入層)35Aとから構成されている。Halo層35Aはパンチスルー対策に設けられた拡散層であり、N−層8Aの外側まで拡がるように形成されている。
【0028】
また、ソース拡散層3Bは、チャネル領域上のゲート電極部2の左側から段差部6に至る領域のボディ1Cに設けられており、その下側の部位はボックス1Bと接している。このソース拡散層3Bは、ヒ素等のN型不純物が高濃度に導入されたN+層31Bと、リン等のN型不純物が低濃度に導入されたN−層33Bと、ボロン等のP型不純物が低濃度に導入されたHalo層35Bとから構成されている。
【0029】
図3は、ソース・ドレイン拡散層とボディ1Cとの境界部分23を示す平面図である。図3では、半導体装置100からシリサイドと酸化膜パターンを取り除いた状態を示している。図3に示すように、ドレイン拡散層3Aとソース拡散層3Bは、チャネル領域上にあるゲート電極部2の左右両側から段差部6に至る領域にそれぞれ設けられている。これらのドレイン拡散層3Aとソース拡散層3Bのそれぞれ上下両側から段差部に至る領域のボディ1Cには、N型の不純物が導入されておらず、その導電型はP型(P−)になっている。
【0030】
以下で、この領域のボディ1CをP−層20という。このP−層20はゲート電極部2下(チャネル領域)のボディ1Cと接続している。さらにこのP−層20上には、シリサイドを介して第3のプラグ電極が設けられている。
図3に示すように、このP−層20とN+層33A及び33Bとの境界部分23は、ゲート電極部2の両側の側壁部直下から段差部6に向けて延びる境界線を中心にして、酸化膜パターンを形成できる程度の寸法幅を有するように画定されている。
【0031】
図1に示すように、酸化膜パターン10は、この境界部分23(図3参照)上を覆うようにして、ゲート電極部2から左右のボックス1Bにかけて設けられている。この酸化膜パターン10は、例えばCVD(chemical vapor deposition)によって形成されたシリコン酸化膜がパターニングされたものであり、その厚みは例えば3000Å程度である。
【0032】
ところで、図1に示すように、この半導体装置100では、ドレイン拡散層3Aとソース拡散層3B上にはそれぞれシリサイド15A及び15Bが設けられている。また、ゲート電極部2下のボディ1Cと接続するP−層20上にはシリサイド16が設けられている。そして、酸化膜パターン10によって、これらのシリサイド15A及び15Bと、シリサイド16は電気的に隔離されている。
【0033】
これにより、P−層20と、ドレイン拡散層3Aと、ソース拡散層3Bとにそれぞれ独立して電圧を印加できるので、ドレイン拡散層3Aやソース拡散層3Bの電位に関係なく、チャネル領域の電位を調整することができる。
例えば、nMOSトランジスタでは、半導体装置のソース拡散層と半導体装置の基板とが0Vに設定される場合が多い。この場合には、ソース拡散層3Bと、P−層20とにそれぞれ0Vを印加し、ドレイン拡散層3Aに所定のバイアス電圧を印加する。これにより、チャネル領域におけるキャリアの意図しない蓄積を防ぎ、トランジスタを安定して動作させる。
【0034】
このように、本発明の実施形態に係る半導体装置100によれば、従来例に係る半導体装置90のように、ゲート電極部2をボディコンタクト用のP+層まで延設しなくても、ソース・ドレイン拡散層の電位に関係なくチャネル領域の電位を調整することができる。従って、ゲート電極部の寸法長を短くすることができ、ゲート電極部の寄生容量を低減することができる。これにより、半導体装置の動作速度をさらに向上させることができる。
【0035】
この実施形態では、ボックス1Bは本発明の絶縁層に対応し、ボディ1Cは本発明の半導体層に対応している。また、ゲート酸化膜4は本発明のゲート絶縁膜に対応し、酸化膜パターン10は本発明の絶縁パターンに対応している。さらに、ドレイン拡散層3Aとソース拡散層3Bは、本発明のソース・ドレイン拡散層に対応している。また、シリサイド15A及び15Bと、シリサイド16は本発明の導電膜に対応している。
【0036】
次に、本発明の実施形態に係る半導体装置100の製造方法について説明する。図4(A)〜図7(B)は半導体装置100の製造方法を示す工程図である。ここでは、図2(A)に示した半導体装置100を、図4(A)〜図7(B)の工程図に沿って製造する場合を想定する。従って、図4(A)〜図7(B)において、図2(A)と対応する部分には同一符号を付す。
【0037】
まず始めに、図4(A)に示すように、ボックス1B上にボディ1Cを備えたSOI基板1を用意する。上述したように、ボックス1Bは例えばシリコン酸化層であり、ボディ1Cは例えば単結晶のシリコン層である。次に、このボディ1Cにボロン等のP型不純物を注入し熱拡散して、このボディ1Cの導電型をP型にしておく。
【0038】
次に、図4(B)に示すように、このボディ(P−)1C上に、段差部6を形成する領域上を開口するような第1のレジストパターン51を形成する。このレジストパターン51の形成は、例えばフォトリソグラフィにより行う。そして、このレジストパターン51をマスクにして、ボディ1CにRIE(reactive ion etching)等のドライエッチングを施し、段差部6を形成する。この段差部6によって、SOI基板1上にトランジスタ形成領域が画定される。この段差部6を形成した後に、レジストパターン51をアッシングして除去する。
【0039】
次に、図4(C)に示すように、段差部6を形成したSOI基板1を熱酸化して、ボディ1C上にゲート酸化膜4を形成する。そして、このゲート酸化膜4が形成されたSOI基板1上にゲート電極部用のポリシリコン膜を形成する。このポリシリコン膜の形成は、例えばCVDにより行う。次に、このポリシリコン膜をフォトリソグラフィ及びドライエッチングによりパターニングして、図5(A)に示すようにゲート電極部2を形成する。次に、このゲート電極部2と、このゲート電極部の両側にある所定領域のボディ1C上を開口する第2のレジストパターン53をSOI基板1上に形成する。
【0040】
図8はレジストパターン53の形状例を示す平面図である。図8に示すように、このレジストパターン53によって、ソース・ドレイン拡散層を形成する領域(以下で、ソース・ドレイン形成領域という)を開口すると共に、その他のボディ1C上を覆う。そして、上述したN−層33A及び33Bを形成するために、図5(B)に示すように、このレジストパターン53とゲート電極部2の両方をマスクにして、ボディ1Cにリン、又はヒ素等のN型不純物をイオン注入する。例えば、この工程におけるヒ素等の注入エネルギは10〜20Kev程度であり、ドーズ量は1e13〜1e15/cm2程度である。
【0041】
また、このN型不純物のイオン注入工程と前後して、上述したHalo層35A及び35Bを形成するためのイオン注入を行う。即ち、図5(B)に示すように、レジストパターン53とゲート電極部2の両方をマスクにして、ボディ1Cにボロン等のP型不純物をイオン注入する。この工程におけるボロン等の注入エネルギは例えば10〜50Kev程度であり、ドーズ量は例えば1e13/cm2程度である。また、SOI基板1に対するボロンイオンの注入角度は、例えば30゜程度である。これら一連のイオン注入工程が終了した後に、レジストパターン53をアッシングして除去する。
【0042】
次に、このSOI基板1を窒素(N2)等の不活性ガス雰囲気中で熱処理(アニール)して、ボディ1Cに注入されたリンイオンやボロンイオンを活性化しながら拡散させる。このようにして、図5(C)に示すように、ゲート電極部2の両側から段差部6に至る領域にあるボディ1Cの上方の部位に、N−層33A及び33Bと、Halo層35A及び35Bとをそれぞれ形成する。次に、CVDによりこのSOI基板1上にシリコン酸化膜を形成し、このシリコン酸化膜をエッチバックして、ゲート電極部2の側壁にサイドウォール7を形成する。次に、このゲート電極部2と、このゲート電極部2の両側のN−層33A及びN−層33B上を開口する第3のレジストパターンをSOI基板1上に形成する。
【0043】
図9は第3のレジストパターン55の形状例を示す平面図である。図9に示すように、このレジストパターン55によって、ソース・ドレイン形成領域を開口すると共に、その他のボディ上を覆う。次に、上述したN−層31A及び31Bを形成するために、図6(A)に示すように、このレジストパターン55と、サイドウォール7が形成されたゲート電極部2の両方をマスクにして、ボディ1Cにヒ素等のN型不純物をイオン注入する。この工程におけるヒ素イオンの注入エネルギは例えば50〜70Kev程度であり、ドーズ量は例えば1e15/cm2程度である。このイオン注入後に、レジストパターン55をアッシングして除去する。
【0044】
その後、このSOI基板1を窒素(N2)等の不活性ガス雰囲気中で熱処理(アニール)して、SOI基板1に注入されたヒ素イオンを活性化しながら拡散させる。このようにして、図6(B)に示すように、ゲート電極部2の右側から段差部6に至る領域のボディ1CにN+層31Aを形成し、かつゲート電極部2の左側から段差部6に至る領域のボディ1CにN+層31Bを形成する。
【0045】
このように、半導体装置100の製造工程では、レジストパターン53(図8参照)とレジストパターン55(図9参照)をマスクにしたN型不純物のイオン注入によって、nMOSトランジスタ50のチャネル幅を決定している。
次に、このN+層31A及び31Bを形成したSOI基板1の全面上にシリコン酸化膜9を形成する。このシリコン酸化膜9の膜厚は、例えば3000Å程度である。このシリコン酸化膜9の形成は、例えばCVDにより行う。そして、このシリコン酸化膜9をフォトリソグラフィとドライエッチングとによってパターニングして、上述した境界部分23(図3参照)上に図7(A)に示す酸化膜パターン10を形成する。
【0046】
次に、酸化膜パターン10下から露出したドレイン拡散層3A上と、ソース拡散層3B上と、ゲート電極部2上と、P−層上に、TiSi2等のシリサイドを形成する。このシリサイドの形成は、例えばサリサイドによって形成する。即ち、酸化膜パターン10を形成したSOI基板1上にチタンを数10nm堆積する。このチタンの堆積は、スパッタリングにより行う。次に、このチタンが堆積されたSOI基板1を500〜700℃の温度範囲でアニールして、チタンとシリコンを反応させる。この反応によりチタンシリサイド(TiSi2)15が形成される。その後、このチタンシリサイド15が形成されたSOI基板をウエットエッチングして、未反応なチタンを除去する。
【0047】
これにより、酸化膜パターン10下から露出したドレイン拡散層3Aとソース拡散層3B上にそれぞれシリサイド15A及び15Bを自己整合的に形成する。また、酸化膜パターン10下から露出したP−層上にシリサイド16(図1参照)を、ゲート電極部2上にシリサイド17をそれぞれ自己整合的に形成する。この後は、周知の半導体プロセス技術を用いて、上述した層間絶縁膜やプラグ電極、メタル配線等を順次形成していく。これにより、図2(A)に示した半導体装置100を完成させる。
【0048】
このように、本発明の実施形態に係る半導体装置100の製造方法によれば、従来方式の半導体装置90と比べて、ゲート電極部2を平面視でT字状に形成しなくても、ソース・ドレイン拡散層の電位を調整するための(ボディコンタクト用の)P−層5を形成することができる。従って、ゲート電極部の寸法長さを短くすることができ、ゲート電極部の寄生容量を低減することができる。
【0049】
なお、この実施形態では、本発明の導電膜にシリサイドを用いる場合について説明したが、本発明の導電膜はシリサイドに限られることはない。例えば、本発明の導電膜は、ソース・ドレイン拡散層やゲート電極部2、P−層5の表層部分にリン等のN型不純物を高濃度に導入して形成する低抵抗なN++層でも良い。これらの場合でも、酸化膜パターン10によってソース・ドレイン拡散層上のN++層と、P−層5上のN++層とが分離される。従って、ゲート電極部2をT字状に形成することなく、ソース・ドレイン拡散層の電位から独立したボディコンタクト用のP−層5を形成することができる。
【0050】
また、この実施形態では、図1に示すように、ソース・ドレイン拡散層の上下両側のボディ1CにP−層20をそれぞれ形成する場合について説明したが、このP−層の形成領域はソース・ドレイン拡散層の上下両側に限られることはない。例えば、図10に示すように、ソース・ドレイン拡散層の上側にだけP−層20を設けても良い。この場合には、図1に示した半導体装置100よりも、トランジスタ形成領域を小さくすることができる。
【0051】
さらに、この実施形態では、半導体装置の一例として、nMOSトランジスタ50を備えた半導体装置100について説明したが、本発明はnMOSトランジスタに限られることはなく、pMOSトランジスタでも良い。この場合には、本発明のソース・ドレイン拡散層をP型に形成することで、上述した半導体装置100と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図1】実施形態に係る半導体装置100の構成例を示す平面図。
【図2】図1に示す半導体装置100の矢視断面図。
【図3】半導体装置100における境界部分23を示す平面図。
【図4】半導体装置100の製造方法(その1)を示す工程図。
【図5】半導体装置100の製造方法(その2)を示す工程図。
【図6】半導体装置100の製造方法(その3)を示す工程図。
【図7】半導体装置100の製造方法(その4)を示す工程図。
【図8】レジストパターン53の形状例を示す平面図。
【図9】レジストパターン55の形状例を示す平面図。
【図10】半導体装置100の変形例。
【図11】従来例に係る半導体装置90の構成例を示す平面図。
【図12】図11に示す半導体装置90の矢視断面図。
【符号の説明】
1 SOI基板、1A 支持基板、1B ボックス、1C ボディ、2 ゲート電極部、3A ドレイン拡散層、3B ソース拡散層、4 ゲート酸化膜、6段差部、7 サイドウォール、15A、15B、16、17 シリサイド、20 P−層、23 境界部分、31A、31B N+層、33A、33B N−層、35A、35B Halo層、41 層間絶縁膜、43 プラグ電極、45メタル配線、50 nMOSトランジスタ、51、53、55 レジストパターン、100 半導体装置
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、SOI(silicon on insulator)基板に電界効果トランジスタを有するLSIに適用して好適な半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、絶縁基体上に単結晶シリコン層が設けられたSOI基板の製造技術はさらに進歩しつつあり、その大口径化や、低価額化が進みつつある。このようなSOI基板にMOSトランジスタを形成すると、トランジスタを完全に素子分離して形成することができ、また拡散層の容量を低減することができるので、トランジスタの高集積化や、動作速度の高速化に有利であることが広く知られている。
【0003】
図11は、従来例に係る半導体装置90の構成例を示す平面図である。また、図12(A)及び(B)は、図11に示す半導体装置90のX1´−X2´及びY1´−Y2´矢視断面図である。尚、図11では、説明の便宜上から図12(A)に示す層間絶縁膜と、プラグ電極と、メタル配線の図示を省略している。
図12(A)に示すように、この半導体装置90は、支持基板91A上に絶縁層(以下で、BOX:ボックスという)91Bが形成され、さらにこのボックス91B上にP型の半導体層(以下で、BODY:ボディという)91Cが形成されたSOI基板91を備えている。図11に示すように、このSOI基板91には素子分離層95が形成されており、この素子分離層95で囲まれたボディにnMOSトランジスタ99が形成されている。
【0004】
図11に示すように、このnMOSトランジスタ99のゲート電極部92は、平面視でT字状になっている。このため、半導体装置90は、T−Gate型とも呼ばれる。また、このゲート電極部92の左右両側のボディには、ドレイン用のN+層93Aと、ソース用のN+層93Bとがそれぞれ形成されている。さらに、このゲート電極部92から突き出すようにして、ボディコンタクト用のP+層96がSOI基板91に形成されている。
【0005】
図12(B)において、破線で分割されるボディ(P−)91Cの右側の領域はチャネルとして機能する領域(以下で、チャネル領域という)である。また、このボディ1Cの左側の領域は、チャネル領域とボディコンタクト用のP+層96とを接続する接続領域である。半導体装置90では、このP+層96を通してチャネル領域の電位を調整するように設計されている。この接続領域や、接続領域上のゲート電極部92は、図11に示したように、あたかもハンマーのヘッドのような形状を有しているので、ハンマーヘッドとも呼ばれる。
【0006】
これらのN+層93A及び93Bや、P+層96は、図12(A)に示すサイドウォール97の形成後に、フォトリソグラフィによりそれぞれレジストパターンが形成され、このレジストパターンとゲート電極部92とをマスクにしてボディ91Cにヒ素やボロン等の不純物がイオン注入され形成される。また、図12(B)に示すように、このゲート電極部92や、ボディコンタクト用のP+層96の上面には、シリサイド98がそれぞれ設けられている。さらに、図12(A)に示すように、ドレイン用のN+層93の上面と、ソース用のN+層93の上面にもシリサイド98がそれぞれ設けられている。これらのシリサイドは、サリサイドによって形成されたものである。
【0007】
ところで、図12(B)に示すように、このゲート電極部92がチャネル領域の上方だけでなく、接続領域の上方まで延設されている理由は、主に二つある。第1の理由は、図12(A)に示すようなドレイン用のN+層93Aと、ソース用のN+層93Bとを形成する際に、このゲート電極部92をイオン注入に対するマスクに使用するためである。このゲート電極部92によって、接続領域へのヒ素等のイオン注入は阻止されて、N+層93A及び93Bが自己整合的に形成される。
【0008】
第2の理由は、これらのN+層93A及び93B上にシリサイド98を形成する際に、このシリサイド98によるN+層93A又は93Bとボディコンタクト用のP+層96との短絡をゲート電極部のサイドウォール97で阻止するためである。nMOSトランジスタは、普通、ドレインに正電圧が印加され、ソースとボディとが接地(0V)された状態で使用される。ところが、ドレイン用のN+層93Aとボディコンタクト用のP+層96とが短絡してしまうと、ボディに正電圧が印加されることになり、チャネル領域の電位を0Vに調整できなくなる。このような理由から、半導体装置90のゲート電極部92は、チャネル領域の上方だけでなく、接続領域の上方まで延設されている
【0009】
【特許文献1】
特開平11−135795号公報
【特許文献2】
特開平7−221314号公報
【特許文献3】
特開平7−74363号公報
【0010】
【発明が解決しようとする課題】
ところで、従来例に係る半導体装置90によれば、ボディコンタクト用のP+層96を確保するために、nMOSトランジスタ99のゲート電極部92は、チャネル領域の半導体層上から接続領域の半導体層上まで延設されていた。このため、単結晶のシリコン基板に直接形成されるnMOSトランジスタと比べて、半導体装置90のゲート電極部92は寄生容量が大きいという問題があった。ゲート電極部の寄生容量が大きいと、半導体装置の動作速度が低く抑えられてしまう。
【0011】
そこで、本発明は、このような従来技術の問題点を解決したものであって、ゲート電極部の寄生容量を低減できるようにした半導体装置及びその製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第1の半導体装置は、絶縁性の基体又は絶縁層上に設けられた半導体層と、この半導体層上に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極部と、このゲート電極部の両側にある所定領域の半導体層に設けられたソース・ドレイン拡散層と、このゲート電極部の両側であって、ソース・ドレイン拡散層と半導体層との境界部分上に設けられた絶縁パターンと、この絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ設けられた導電膜と、を備えたことを特徴とするものである。
【0013】
ここで、ソース・ドレイン拡散層とは、ソース用又はドレイン用の不純物拡散層のことであり、このソース・ドレイン拡散層は、通常、ゲート電極部の長手方向に沿って設けられる。それゆえ、ソース・ドレイン拡散層と半導体層との境界部分としては、例えば、以下の4つの境界部分が想定される。
第1の境界部分は、ゲート電極部の長手方向に平行で、ゲート電極部直下のチャネル領域としての半導体層と、ソース・ドレイン拡散層とがそれぞれ接する部分である。また、第2の境界部分は、これらソース・ドレイン拡散層を挟んでチャネル領域としての半導体層と向かい合う側であって、ソース・ドレイン拡散層とチャネル領域以外の半導体層とがそれぞれ接する部分である。さらに、第3、第4の境界部分は、ソース・ドレイン拡散層とチャネル領域以外の半導体層とがそれぞれ接する部分のうち、ゲート電極部の両側の側壁部直下から、当該ゲート電極部の長手方向と直交する方向にそれぞれ延びる部分である。
【0014】
本発明における境界部分とは、これらの中で、第2、第3、第4の境界部分を意味するものである。上述した第1の境界部分上に絶縁パターンが設けられていると半導体装置のしきい値が変動してしまうので、本発明の境界部分に第1の境界部分は含まない。
また、半導体装置には素子分離用の段差部が設けられ、ソース・ドレイン拡散層は、この段差部によって他の素子形成領域から分離される素子形成領域としての半導体層のうち、ゲート電極部の両側から段差部に至る領域の半導体層の上方の部位に設けられる場合がある。この場合には、素子分離用の段差部において、半導体層の上方の部位に設けられたソース・ドレイン拡散層と、このソース・ドレイン拡散層下の半導体層との境界部分(第2の境界部分)上は層間絶縁膜によって覆われる。このような場合には、本発明における境界部分は、特に第3、第4の境界部分を意味する。
【0015】
本発明に係る第2の半導体装置は、上述した第1の半導体装置において、半導体層に設けられた素子分離用の段差部を備え、ソース・ドレイン拡散層は、この段差部によって他の素子形成領域から分離される素子形成領域としての半導体層のうち、ゲート電極部の両側から当該段差部に至る領域の半導体層に設けられ、絶縁パターンは、ゲート電極部の両側の側壁部直下から段差部に向けて延びる境界部分上に設けられていることを特徴とするものである。
【0016】
本発明に係る第1、第2の半導体装置によれば、ゲート電極部の両側であって、
ソース・ドレイン拡散層と半導体層との境界部分上に設けられた絶縁パターンによって、このソース・ドレイン拡散層上に設けられた導電膜と、半導体層上に設けられた導電膜とが隔離されている。この構造によって、絶縁パターンによって隔離された半導体層上の導電膜と、ソース・ドレイン拡散層上の導電膜とにそれぞれ独立して電圧を印加できるので、ソース・ドレイン拡散層の電位に関係なく、チャネル領域となる半導体層の電位を調整することができる。
【0017】
従って、従来の半導体装置と比べて、ボディコンタクト用の不純物拡散層を確保するために、ゲート電極部をチャネル領域以外の半導体層上まで延設する必要がない。これにより、ゲート電極部の寄生容量を低減することができる。
本発明に係る半導体装置の製造方法は、絶縁性の基体又は絶縁層上に設けられた半導体層上にゲート絶縁膜を形成する工程と、このゲート絶縁膜上にゲート電極部を形成する工程と、このゲート電極部の両側にある所定領域の半導体層にソース・ドレイン拡散層を形成する工程と、このゲート電極部の両側であって、ソース・ドレイン拡散層と半導体層との境界部分上に絶縁パターンを形成する工程と、この絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ導電膜を形成する工程と、を有することを特徴とするものである。
【0018】
本発明に係る半導体装置の製造方法によれば、従来方式と比べて、ボディコンタクト用の不純物拡散層を確保するために、ゲート電極部をチャネル領域以外の半導体層上まで延設しなくても済むので、ゲート電極部の寄生容量を低減することができる。
【0019】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。
図1は、本発明の実施形態に係る半導体装置100の構成例を示す平面図である。また、図2(A)及び(B)は、図1に示す半導体装置100のX1−X2及びX3−X4矢視断面図である。この半導体装置100は、例えばSOI基板1にnMOSトランジスタ50を有するLSIである。
【0020】
図2(A)に示すように、この半導体装置100は、半導体層1Cに素子分利用の段差部6が設けられて、素子形成領域としてのトランジスタ形成領域が画定されたSOI基板1と、このトランジスタ形成領域の半導体層1C上に設けられたゲート酸化膜4と、このゲート酸化膜4上に設けられたゲート電極部2と、このゲート電極部2の両側にある所定領域の半導体層1Cに設けられたソース・ドレイン拡散層を備えている。このソース・ドレイン拡散層は、ドレイン拡散層3Aと、ソース拡散層3Bとから構成されている。
【0021】
また、図1に示すように、この半導体装置100は、ゲート電極部2の両側であって、ソース・ドレイン拡散層と半導体層1Cとの境界部分上に設けられた酸化膜パターン10と、この酸化膜パターン10下から露出するドレイン拡散層3Aとソース拡散層3B上にそれぞれ設けられたシリサイド15A及び15Bと、この酸化膜パターン10下から露出する半導体層1C上に設けられたシリサイド16と、ゲート電極部2上に設けられたシリサイド17を備えている。これらのシリサイドは後述するように、サリサイドによって形成されたものである。このため、図2(B)に示すように、酸化膜パターン10に覆われたソース・ドレイン拡散層の一部位や、ゲート電極部2の一部位等には、シリサイドが形成されていない。
【0022】
さらに、図2(A)に示すように、この半導体装置100は、nMOSトランジスタ50上に設けられた層間絶縁膜41と、この層間絶縁膜41上にドレイン拡散層3Aとソース拡散層3Bとをそれぞれ引き出す第1、第2のプラグ電極43A及び43Bを備えている。また、この半導体装置100は、図1において、酸化膜パターン10下から露出する半導体層1Cを層間絶縁膜上に引き出す第3のプラグ電極(図示せず)と、ゲート電極部2を層間絶縁膜上に引き出す第4のプラグ電極(図示せず)と、図2(A)に示すように、これら第1〜第4のプラグ電極と接続するように層間絶縁膜41上に配設されたメタル配線45等を備えている。
【0023】
この半導体装置100では、段差部6に層間絶縁膜41が埋め込まれて、素子間が分離されている(メサ分離)。なお、図1では、説明の便宜上から層間絶縁膜41と、プラグ電極43A及び43Bと、メタル配線45等の図示を省略している。
SOI基板1は、図2(A)に示すように、その下方から支持基板1Aと、絶縁層(以下で、BOX:ボックスという)1Bと、半導体層(以下で、BODY:ボディという)1Cとからなる3層構造を有している。例えば、支持基板1Aは単結晶のシリコン基板であり、ボックス1Bはシリコン酸化層であり、ボディ1Cは単結晶のシリコン層である。このボディ1Cに、nMOSトランジスタ50や、抵抗(図示せず)、キャパシタ(図示せず)等の素子が形成されている。
【0024】
このSOI基板1は、例えば周知技術のSIMOX(silicon implanted oxide)又は、貼り合わせによって形成される。図2(A)に示すように、トランジスタ形成領域のボディ1Cのうち、ドレイン拡散層3Aとソース拡散層3B以外の部分は導電型がP型になっている。
ゲート酸化膜4は、図2(A)に示すように、N型のドレイン拡散層3Aとソース拡散層3Bとに挟まれたチャネル領域のボディ1C上に設けられている。このゲート酸化膜4は、ボディ1Cが熱酸化されて形成されたシリコン酸化膜であり、その厚みは例えば100Å程度である。
【0025】
ゲート電極部2は、ゲート酸化膜4を介してチャネル領域のボディ1C上に設けられている。図1に示すように、このゲート電極部2は、チャネル領域のボディ1C上からトランジスタ形成領域外のボックス1B上まで設けられている。このトランジスタ形成領域外のボックス1B上で、ゲート電極部2は第3のプラグ電極(図示せず)と接続するようになっている。
【0026】
このゲート電極部2は、例えばシリコンからなるものである。また、このゲート電極部2の側壁にはシリコン酸化膜等からなるサイドウォール7が設けられている。さらに、このゲート電極部2の上面にはチタンシリサイド(TiSi2)等のシリサイド17が設けられている。
ソース・ドレイン拡散層は、このゲート電極部2の両側にある所定領域の半導体層1Cに設けられている。上述したように、このソース・ドレイン拡散層は、ドレイン拡散層3Aと、ソース拡散層3Bとから構成されている。これらのドレイン拡散層3Aとソース拡散層3Bは、図2(A)に示すように、例えばLDD(lightly doped drain)構造を有している。
【0027】
即ち、ドレイン拡散層3Aは、チャネル領域上のゲート電極部2の右側から段差部6に至る領域のボディ1Cに設けられており、その下側の部位はボックス1Bと接している。このドレイン拡散層3Aは、ヒ素等のN型不純物が高濃度に導入されたN+層31Aと、リン、又はヒ素等のN型不純物が低濃度に導入されたN−層33Aと、ボロン等のP型不純物が低濃度に導入されたHalo層(ポケットイオン注入層)35Aとから構成されている。Halo層35Aはパンチスルー対策に設けられた拡散層であり、N−層8Aの外側まで拡がるように形成されている。
【0028】
また、ソース拡散層3Bは、チャネル領域上のゲート電極部2の左側から段差部6に至る領域のボディ1Cに設けられており、その下側の部位はボックス1Bと接している。このソース拡散層3Bは、ヒ素等のN型不純物が高濃度に導入されたN+層31Bと、リン等のN型不純物が低濃度に導入されたN−層33Bと、ボロン等のP型不純物が低濃度に導入されたHalo層35Bとから構成されている。
【0029】
図3は、ソース・ドレイン拡散層とボディ1Cとの境界部分23を示す平面図である。図3では、半導体装置100からシリサイドと酸化膜パターンを取り除いた状態を示している。図3に示すように、ドレイン拡散層3Aとソース拡散層3Bは、チャネル領域上にあるゲート電極部2の左右両側から段差部6に至る領域にそれぞれ設けられている。これらのドレイン拡散層3Aとソース拡散層3Bのそれぞれ上下両側から段差部に至る領域のボディ1Cには、N型の不純物が導入されておらず、その導電型はP型(P−)になっている。
【0030】
以下で、この領域のボディ1CをP−層20という。このP−層20はゲート電極部2下(チャネル領域)のボディ1Cと接続している。さらにこのP−層20上には、シリサイドを介して第3のプラグ電極が設けられている。
図3に示すように、このP−層20とN+層33A及び33Bとの境界部分23は、ゲート電極部2の両側の側壁部直下から段差部6に向けて延びる境界線を中心にして、酸化膜パターンを形成できる程度の寸法幅を有するように画定されている。
【0031】
図1に示すように、酸化膜パターン10は、この境界部分23(図3参照)上を覆うようにして、ゲート電極部2から左右のボックス1Bにかけて設けられている。この酸化膜パターン10は、例えばCVD(chemical vapor deposition)によって形成されたシリコン酸化膜がパターニングされたものであり、その厚みは例えば3000Å程度である。
【0032】
ところで、図1に示すように、この半導体装置100では、ドレイン拡散層3Aとソース拡散層3B上にはそれぞれシリサイド15A及び15Bが設けられている。また、ゲート電極部2下のボディ1Cと接続するP−層20上にはシリサイド16が設けられている。そして、酸化膜パターン10によって、これらのシリサイド15A及び15Bと、シリサイド16は電気的に隔離されている。
【0033】
これにより、P−層20と、ドレイン拡散層3Aと、ソース拡散層3Bとにそれぞれ独立して電圧を印加できるので、ドレイン拡散層3Aやソース拡散層3Bの電位に関係なく、チャネル領域の電位を調整することができる。
例えば、nMOSトランジスタでは、半導体装置のソース拡散層と半導体装置の基板とが0Vに設定される場合が多い。この場合には、ソース拡散層3Bと、P−層20とにそれぞれ0Vを印加し、ドレイン拡散層3Aに所定のバイアス電圧を印加する。これにより、チャネル領域におけるキャリアの意図しない蓄積を防ぎ、トランジスタを安定して動作させる。
【0034】
このように、本発明の実施形態に係る半導体装置100によれば、従来例に係る半導体装置90のように、ゲート電極部2をボディコンタクト用のP+層まで延設しなくても、ソース・ドレイン拡散層の電位に関係なくチャネル領域の電位を調整することができる。従って、ゲート電極部の寸法長を短くすることができ、ゲート電極部の寄生容量を低減することができる。これにより、半導体装置の動作速度をさらに向上させることができる。
【0035】
この実施形態では、ボックス1Bは本発明の絶縁層に対応し、ボディ1Cは本発明の半導体層に対応している。また、ゲート酸化膜4は本発明のゲート絶縁膜に対応し、酸化膜パターン10は本発明の絶縁パターンに対応している。さらに、ドレイン拡散層3Aとソース拡散層3Bは、本発明のソース・ドレイン拡散層に対応している。また、シリサイド15A及び15Bと、シリサイド16は本発明の導電膜に対応している。
【0036】
次に、本発明の実施形態に係る半導体装置100の製造方法について説明する。図4(A)〜図7(B)は半導体装置100の製造方法を示す工程図である。ここでは、図2(A)に示した半導体装置100を、図4(A)〜図7(B)の工程図に沿って製造する場合を想定する。従って、図4(A)〜図7(B)において、図2(A)と対応する部分には同一符号を付す。
【0037】
まず始めに、図4(A)に示すように、ボックス1B上にボディ1Cを備えたSOI基板1を用意する。上述したように、ボックス1Bは例えばシリコン酸化層であり、ボディ1Cは例えば単結晶のシリコン層である。次に、このボディ1Cにボロン等のP型不純物を注入し熱拡散して、このボディ1Cの導電型をP型にしておく。
【0038】
次に、図4(B)に示すように、このボディ(P−)1C上に、段差部6を形成する領域上を開口するような第1のレジストパターン51を形成する。このレジストパターン51の形成は、例えばフォトリソグラフィにより行う。そして、このレジストパターン51をマスクにして、ボディ1CにRIE(reactive ion etching)等のドライエッチングを施し、段差部6を形成する。この段差部6によって、SOI基板1上にトランジスタ形成領域が画定される。この段差部6を形成した後に、レジストパターン51をアッシングして除去する。
【0039】
次に、図4(C)に示すように、段差部6を形成したSOI基板1を熱酸化して、ボディ1C上にゲート酸化膜4を形成する。そして、このゲート酸化膜4が形成されたSOI基板1上にゲート電極部用のポリシリコン膜を形成する。このポリシリコン膜の形成は、例えばCVDにより行う。次に、このポリシリコン膜をフォトリソグラフィ及びドライエッチングによりパターニングして、図5(A)に示すようにゲート電極部2を形成する。次に、このゲート電極部2と、このゲート電極部の両側にある所定領域のボディ1C上を開口する第2のレジストパターン53をSOI基板1上に形成する。
【0040】
図8はレジストパターン53の形状例を示す平面図である。図8に示すように、このレジストパターン53によって、ソース・ドレイン拡散層を形成する領域(以下で、ソース・ドレイン形成領域という)を開口すると共に、その他のボディ1C上を覆う。そして、上述したN−層33A及び33Bを形成するために、図5(B)に示すように、このレジストパターン53とゲート電極部2の両方をマスクにして、ボディ1Cにリン、又はヒ素等のN型不純物をイオン注入する。例えば、この工程におけるヒ素等の注入エネルギは10〜20Kev程度であり、ドーズ量は1e13〜1e15/cm2程度である。
【0041】
また、このN型不純物のイオン注入工程と前後して、上述したHalo層35A及び35Bを形成するためのイオン注入を行う。即ち、図5(B)に示すように、レジストパターン53とゲート電極部2の両方をマスクにして、ボディ1Cにボロン等のP型不純物をイオン注入する。この工程におけるボロン等の注入エネルギは例えば10〜50Kev程度であり、ドーズ量は例えば1e13/cm2程度である。また、SOI基板1に対するボロンイオンの注入角度は、例えば30゜程度である。これら一連のイオン注入工程が終了した後に、レジストパターン53をアッシングして除去する。
【0042】
次に、このSOI基板1を窒素(N2)等の不活性ガス雰囲気中で熱処理(アニール)して、ボディ1Cに注入されたリンイオンやボロンイオンを活性化しながら拡散させる。このようにして、図5(C)に示すように、ゲート電極部2の両側から段差部6に至る領域にあるボディ1Cの上方の部位に、N−層33A及び33Bと、Halo層35A及び35Bとをそれぞれ形成する。次に、CVDによりこのSOI基板1上にシリコン酸化膜を形成し、このシリコン酸化膜をエッチバックして、ゲート電極部2の側壁にサイドウォール7を形成する。次に、このゲート電極部2と、このゲート電極部2の両側のN−層33A及びN−層33B上を開口する第3のレジストパターンをSOI基板1上に形成する。
【0043】
図9は第3のレジストパターン55の形状例を示す平面図である。図9に示すように、このレジストパターン55によって、ソース・ドレイン形成領域を開口すると共に、その他のボディ上を覆う。次に、上述したN−層31A及び31Bを形成するために、図6(A)に示すように、このレジストパターン55と、サイドウォール7が形成されたゲート電極部2の両方をマスクにして、ボディ1Cにヒ素等のN型不純物をイオン注入する。この工程におけるヒ素イオンの注入エネルギは例えば50〜70Kev程度であり、ドーズ量は例えば1e15/cm2程度である。このイオン注入後に、レジストパターン55をアッシングして除去する。
【0044】
その後、このSOI基板1を窒素(N2)等の不活性ガス雰囲気中で熱処理(アニール)して、SOI基板1に注入されたヒ素イオンを活性化しながら拡散させる。このようにして、図6(B)に示すように、ゲート電極部2の右側から段差部6に至る領域のボディ1CにN+層31Aを形成し、かつゲート電極部2の左側から段差部6に至る領域のボディ1CにN+層31Bを形成する。
【0045】
このように、半導体装置100の製造工程では、レジストパターン53(図8参照)とレジストパターン55(図9参照)をマスクにしたN型不純物のイオン注入によって、nMOSトランジスタ50のチャネル幅を決定している。
次に、このN+層31A及び31Bを形成したSOI基板1の全面上にシリコン酸化膜9を形成する。このシリコン酸化膜9の膜厚は、例えば3000Å程度である。このシリコン酸化膜9の形成は、例えばCVDにより行う。そして、このシリコン酸化膜9をフォトリソグラフィとドライエッチングとによってパターニングして、上述した境界部分23(図3参照)上に図7(A)に示す酸化膜パターン10を形成する。
【0046】
次に、酸化膜パターン10下から露出したドレイン拡散層3A上と、ソース拡散層3B上と、ゲート電極部2上と、P−層上に、TiSi2等のシリサイドを形成する。このシリサイドの形成は、例えばサリサイドによって形成する。即ち、酸化膜パターン10を形成したSOI基板1上にチタンを数10nm堆積する。このチタンの堆積は、スパッタリングにより行う。次に、このチタンが堆積されたSOI基板1を500〜700℃の温度範囲でアニールして、チタンとシリコンを反応させる。この反応によりチタンシリサイド(TiSi2)15が形成される。その後、このチタンシリサイド15が形成されたSOI基板をウエットエッチングして、未反応なチタンを除去する。
【0047】
これにより、酸化膜パターン10下から露出したドレイン拡散層3Aとソース拡散層3B上にそれぞれシリサイド15A及び15Bを自己整合的に形成する。また、酸化膜パターン10下から露出したP−層上にシリサイド16(図1参照)を、ゲート電極部2上にシリサイド17をそれぞれ自己整合的に形成する。この後は、周知の半導体プロセス技術を用いて、上述した層間絶縁膜やプラグ電極、メタル配線等を順次形成していく。これにより、図2(A)に示した半導体装置100を完成させる。
【0048】
このように、本発明の実施形態に係る半導体装置100の製造方法によれば、従来方式の半導体装置90と比べて、ゲート電極部2を平面視でT字状に形成しなくても、ソース・ドレイン拡散層の電位を調整するための(ボディコンタクト用の)P−層5を形成することができる。従って、ゲート電極部の寸法長さを短くすることができ、ゲート電極部の寄生容量を低減することができる。
【0049】
なお、この実施形態では、本発明の導電膜にシリサイドを用いる場合について説明したが、本発明の導電膜はシリサイドに限られることはない。例えば、本発明の導電膜は、ソース・ドレイン拡散層やゲート電極部2、P−層5の表層部分にリン等のN型不純物を高濃度に導入して形成する低抵抗なN++層でも良い。これらの場合でも、酸化膜パターン10によってソース・ドレイン拡散層上のN++層と、P−層5上のN++層とが分離される。従って、ゲート電極部2をT字状に形成することなく、ソース・ドレイン拡散層の電位から独立したボディコンタクト用のP−層5を形成することができる。
【0050】
また、この実施形態では、図1に示すように、ソース・ドレイン拡散層の上下両側のボディ1CにP−層20をそれぞれ形成する場合について説明したが、このP−層の形成領域はソース・ドレイン拡散層の上下両側に限られることはない。例えば、図10に示すように、ソース・ドレイン拡散層の上側にだけP−層20を設けても良い。この場合には、図1に示した半導体装置100よりも、トランジスタ形成領域を小さくすることができる。
【0051】
さらに、この実施形態では、半導体装置の一例として、nMOSトランジスタ50を備えた半導体装置100について説明したが、本発明はnMOSトランジスタに限られることはなく、pMOSトランジスタでも良い。この場合には、本発明のソース・ドレイン拡散層をP型に形成することで、上述した半導体装置100と同様の作用効果を得ることができる。
【図面の簡単な説明】
【図1】実施形態に係る半導体装置100の構成例を示す平面図。
【図2】図1に示す半導体装置100の矢視断面図。
【図3】半導体装置100における境界部分23を示す平面図。
【図4】半導体装置100の製造方法(その1)を示す工程図。
【図5】半導体装置100の製造方法(その2)を示す工程図。
【図6】半導体装置100の製造方法(その3)を示す工程図。
【図7】半導体装置100の製造方法(その4)を示す工程図。
【図8】レジストパターン53の形状例を示す平面図。
【図9】レジストパターン55の形状例を示す平面図。
【図10】半導体装置100の変形例。
【図11】従来例に係る半導体装置90の構成例を示す平面図。
【図12】図11に示す半導体装置90の矢視断面図。
【符号の説明】
1 SOI基板、1A 支持基板、1B ボックス、1C ボディ、2 ゲート電極部、3A ドレイン拡散層、3B ソース拡散層、4 ゲート酸化膜、6段差部、7 サイドウォール、15A、15B、16、17 シリサイド、20 P−層、23 境界部分、31A、31B N+層、33A、33B N−層、35A、35B Halo層、41 層間絶縁膜、43 プラグ電極、45メタル配線、50 nMOSトランジスタ、51、53、55 レジストパターン、100 半導体装置
Claims (3)
- 絶縁性の基体又は絶縁層上に設けられた半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極部と、
前記ゲート電極部の両側にある所定領域の半導体層に設けられたソース・ドレイン拡散層と、
前記ゲート電極部の両側であって、前記ソース・ドレイン拡散層と半導体層との境界部分上に設けられた絶縁パターンと、
前記絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ設けられた導電膜と、を備えたことを特徴とする半導体装置。 - 前記半導体層に設けられた素子分離用の段差部を備え、
前記ソース・ドレイン拡散層は、前記段差部によって他の素子形成領域から分離される素子形成領域としての半導体層のうち、前記ゲート電極部の両側から当該段差部に至る領域の半導体層に設けられ、
前記絶縁パターンは、前記ゲート電極部の両側の側壁部直下から前記段差部に向けて延びる境界部分上に設けられていることを特徴とする請求項1に記載の半導体装置。 - 絶縁性の基体又は絶縁層上に設けられた半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極部を形成する工程と、
前記ゲート電極部の両側にある所定領域の半導体層にソース・ドレイン拡散層を形成する工程と、
前記ゲート電極部の両側であって、前記ソース・ドレイン拡散層と半導体層との境界部分上に絶縁パターンを形成する工程と、
前記絶縁パターン下から露出するソース・ドレイン拡散層上と半導体層上とにそれぞれ導電膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003068742A JP2004281574A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003068742A JP2004281574A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281574A true JP2004281574A (ja) | 2004-10-07 |
Family
ID=33285989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003068742A Pending JP2004281574A (ja) | 2003-03-13 | 2003-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281574A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008007748A1 (ja) * | 2006-07-13 | 2009-12-10 | 国立大学法人東北大学 | 半導体装置 |
-
2003
- 2003-03-13 JP JP2003068742A patent/JP2004281574A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008007748A1 (ja) * | 2006-07-13 | 2009-12-10 | 国立大学法人東北大学 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079687B2 (ja) | Soiデバイスの製造方法 | |
US7259049B2 (en) | Self-aligned isolation double-gate FET | |
US7585739B2 (en) | Semiconductor device and method of fabricating the same | |
US7291524B2 (en) | Schottky-barrier mosfet manufacturing method using isotropic etch process | |
JP2707977B2 (ja) | Mos型半導体装置およびその製造方法 | |
US5605854A (en) | Integrated Ti-W polycide for deep submicron processing | |
US20040135212A1 (en) | Damascene method for improved mos transistor | |
US8263443B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2001119026A (ja) | SiGeチャンネルのMOSトランジスタ及びその製造方法 | |
US6664150B2 (en) | Active well schemes for SOI technology | |
US6124613A (en) | SOI-MOS field effect transistor that withdraws excess carrier through a carrier path silicon layer | |
US7407844B2 (en) | Planar dual gate semiconductor device | |
US7648880B2 (en) | Nitride-encapsulated FET (NNCFET) | |
US20060134874A1 (en) | Manufacture method of MOS semiconductor device having extension and pocket | |
JP2001156290A (ja) | 半導体装置 | |
US6861372B2 (en) | Semiconductor device manufacturing method | |
US6117739A (en) | Semiconductor device with layered doped regions and methods of manufacture | |
JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
US6621118B2 (en) | MOSFET, semiconductor device using the same and production process therefor | |
JPH09135029A (ja) | Mis型半導体装置及びその製造方法 | |
JP3471252B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2004281574A (ja) | 半導体装置及びその製造方法 | |
JPH0738095A (ja) | 半導体装置及びその製造方法 | |
JP2004281573A (ja) | 半導体装置及びその製造方法 | |
JPH0964363A (ja) | Mos型半導体装置およびその製造方法 |