JPWO2006129491A1 - ジッタ発生回路 - Google Patents

ジッタ発生回路 Download PDF

Info

Publication number
JPWO2006129491A1
JPWO2006129491A1 JP2007518907A JP2007518907A JPWO2006129491A1 JP WO2006129491 A1 JPWO2006129491 A1 JP WO2006129491A1 JP 2007518907 A JP2007518907 A JP 2007518907A JP 2007518907 A JP2007518907 A JP 2007518907A JP WO2006129491 A1 JPWO2006129491 A1 JP WO2006129491A1
Authority
JP
Japan
Prior art keywords
signal
circuit
jitter
input
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007518907A
Other languages
English (en)
Other versions
JP4806679B2 (ja
Inventor
隆之 中村
隆之 中村
隆 関野
隆 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2007518907A priority Critical patent/JP4806679B2/ja
Publication of JPWO2006129491A1 publication Critical patent/JPWO2006129491A1/ja
Application granted granted Critical
Publication of JP4806679B2 publication Critical patent/JP4806679B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

簡単な構成でパターン効果ジッタを発生させることができるジッタ発生回路を提供することを目的とする。ジッタ発生回路１は、入力信号の信号パターンの内容を分析する信号分析手段としてのドライバ入力回路２０、複数の利得調整回路３０、複数のローパスフィルタ４０、複数の加算器５０、加算器５２と、信号分析結果に応じて入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整した信号を出力するドライバ出力回路６０とを備えている。入力信号の位相を調整することで、入力信号に対してジッタが付加される。

Description

本発明は、信号の立ち上がりおよび立ち下がりのタイミングに揺らぎを与えるジッタ発生回路に関する。
半導体試験装置において、被試験デバイス（以後、「ＤＵＴ」と称する）のジッタ耐性を試験する場合に、ＤＵＴに印加する試験パターンにジッタを付加する必要があり、ジッタ発生回路が用いられる（例えば、特許文献１参照。）。このジッタ発生回路では、正弦波のオフセット電圧とランプ発生器の出力電圧とを比較することにより、クロック信号の変化のタイミングに正弦波の揺らぎを与えている。
特開平６−１０４７０８号公報（第３−４頁、図１−３）
ところで、実際にＤＵＴに入力される信号に付加されるジッタとしては、特許文献１のジッタ発生回路等を用いて付加されるような入力信号パターンに依存しないジッタの他に、入力信号パターンに依存しパターン効果ジッタが考えられる。例えば、ドライバから出力された信号が損失のある伝送線路を通してＤＵＴに送られる場合には、伝送線路における損失によって信号の立ち上がりタイミングが遅れ、しかも、パターンによりハイレベルからローレベルあるいはローレベルからハイレベルに完全に遷移したりしなかったりする場合にはパターンにより変化するジッタが付加されることになる。このジッタの大きさは、伝送線路による損失の大きさと入力信号パターンとの組み合わせによって決まるが、実際にＤＵＴが組み込まれる装置に用いられる伝送線路をその都度再現すれば、このパターン効果ジッタを信号に付加することはできるが、多ピンのＤＵＴについて実際の伝送線路を再現することはほとんど不可能であり、簡単な構成でパターン効果ジッタを発生させることができる構成が望まれている。
本発明は、このような点に鑑みて創作されたものであり、その目的は、簡単な構成でパターン効果ジッタを発生させることができるジッタ発生回路を提供することにある。
上述した課題を解決するために、本発明のジッタ発生回路は、入力信号の信号パターンの内容を分析する信号分析手段と、信号分析手段による分析結果に応じて、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整した信号を出力する位相調整手段とを備え、入力信号の位相を調整することでジッタを付加している。実態に信号を伝送線路に通す際に損失が発生するとこの伝送線路を通して受信した信号が所定の閾値電圧を超えたり下回るタイミングが変化する。このタイミングのずれは、入力信号の信号パターンの内容と密接な関係がある。本発明では、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
また、上述した信号分析手段は、入力信号の周波数特性を分析することが望ましい。入力信号の信号パターンの内容に応じて伝送線路で発生するパターン効果ジッタは、主に、入力信号の電圧変化の状態、すなわち周波数に依存していると考えることができる。したがって、入力信号の周波数特性を分析してジッタを付加することにより、より実際に近いパターン効果ジッタを発生させることが可能になる。
また、上述した信号分析手段は、入力信号の低域成分を通過させるフィルタを有しており、位相調整手段は、フィルタの出力電圧に応じて位相調整を行うことが望ましい。これにより、入力信号の周波数特性を容易に検出することが可能になる。
また、上述した信号分析手段は、入力信号の低域成分を通過させるカットオフ周波数が異なる複数のフィルタと、複数のフィルタの出力電圧を合成する合成手段とを有しており、位相調整手段は、合成手段による合成電圧に応じて位相調整を行うことが望ましい。これにより、入力信号の信号パターンに応じて可変のジッタの量を調整することができ、信号パターンに応じた適切なパターン効果ジッタを発生させることが可能になる。
また、上述したフィルタには、入力信号と逆相の信号が入力されていることが望ましい。あるいは、上述した位相調整手段は、所定の電圧からフィルタの出力電圧を差し引いた電圧に応じて位相調整を行うことが望ましい。これにより、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整することができ、伝送線路を通したときに発生するパターン効果ジッタを再現することが可能になる。
また、上述した信号分析手段は、フィルタの出力電圧の利得調整を行う利得調整手段を有することが望ましい。特に、上述した利得調整手段によって調整される利得は、伝送線路による信号損失の程度に応じて設定されることが望ましい。これにより、想定される伝送線路の特性を考慮して信号の位相調整を行うことでき、様々な伝送線路を想定した多種類のパターン効果ジッタを共通の回路を用いて発生させることが可能になる。
また、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される差動増幅器であることが望ましい。あるいは、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される電圧比較器であることが望ましい。上述した位相調整手段は、信号分析手段による分析結果に応じて遅延量が変更される可変遅延回路であることが望ましい。これにより、伝送線路に送出される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。
また、上述した信号分析手段と位相調整手段は、入力信号を出力する回路が形成されているチップあるいはモジュールに組み込まれることが望ましい。これにより、ジッタ発生回路や入力信号を出力する回路を含む構成全体の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。
一実施形態のジッタ発生回路の構成を示す図である。 伝送線路による損失によって発生する信号の減衰の説明図である。 ジッタ発生回路の具体的構成を部分的に示す回路図である。 ジッタ発生回路の動作を説明する図である。
符号の説明
１ ジッタ発生回路
２ ＤＵＴ（被測定デバイス）
３ ドライバ
１０、２０ ドライバ入力回路
３０ 利得調整回路
４０ ローパスフィルタ（ＬＰＦ）
５０、５２ 加算回路
６０ ドライバ出力回路
７０ 波形整形回路
１００ 第１回路
１０２、１０４、１２０、２０２、２０４、２２０ トランジスタ
１０６、２０６ 可変定電流回路
１１０、１１２、２１０、２１２、３０２、３１０、３１２、３１４ 抵抗
１１４、２１４ コンデンサ
１２２、２２２、３０４ 定電流回路
２００ 第２回路
以下、本発明を適用した一実施形態のジッタ発生回路について、図面を参照しながら詳細に説明する。
図１は、一実施形態のジッタ発生回路の構成を示す図である。図１に示すように、本実施形態のジッタ発生回路１は、ドライバ入力回路１０、２０、複数の利得調整回路３０、複数のローパスフィルタ（ＬＰＦ）４０（４０Ａ、４０Ｂ）、…、複数の加算器５０、１つの加算器５２、ドライバ出力回路６０、波形整形回路７０を備えている。このジッタ発生回路１は、ＤＵＴ２とこのＤＵＴ２に向けて信号を出力するドライバ３との間に設けられており、ドライバ３からＤＵＴ２に向けて出力された信号に対して信号パターンの内容に応じたパターン周期ジッタを付加する動作を行う。
ドライバ入力回路１０は、一方の入力端に所定の参照電圧Ｖref の参照信号が、他方の入力端にドライバ３の出力信号が入力された差動増幅器であり、ドライバ３から入力される信号と同相の信号を出力する。参照電圧Ｖref は、ドライバ３から入力される信号のローレベルとハイレベルの平均電圧（５０％の電圧）に設定されている。ドライバ入力回路１０から出力される信号は、差動増幅器によって構成されるドライバ出力回路６０に入力される。また、ドライバ入力回路２０は、一方の入力端にドライバ３の出力信号が、他方の入力端に所定の参照電圧Ｖref の参照信号が入力された差動増幅器であり、ドライバ３から入力される信号と逆相の信号を出力する。これら２つのドライバ入力回路１０、２０は、同じ構成の差動増幅器が用いられるが、入力される２つの信号の関係が反対になっている。それぞれの利得調整回路３０は、外部から入力される制御データＳ１、Ｓ２、…によって利得が設定可能であり、ドライバ入力回路２０から出力される信号をそれぞれに設定された利得で増幅あるいは減衰して出力する。それぞれのローパスフィルタ４０（４０Ａ、４０Ｂ、…）は、対応する利得調整回路３０を通した後の信号の低域成分を通過させる。本実施形態では、上述した利得調整回路３０とローパスフィルタ４０からなる処理系統が複数組備わっている。それぞれの加算器５０は、これら複数組の処理系統に含まれる複数のローパスフィルタ４０の出力電圧を加算する。加算器５２は、複数の加算器５０によって加算された電圧と所定の電圧ＶBB-DC とを加算して参照電圧ＶBBを生成する。この参照電圧ＶBBは、ドライバ出力回路６０に入力される。ドライバ出力回路６０は、ドライバ入力回路１０から出力された信号と、加算器５２から出力された参照電圧ＶBBの参照信号とが入力されており、これら２つの信号を用いた差動増幅を行う。ドライバ出力回路６０から出力される信号は、波形整形回路７０によって波形整形された後にジッタ発生回路１から出力され、ＤＵＴ２の入力ピンあるいは入出力ピンに入力される。
上述した複数のローパスフィルタ４０が信号分析手段に、１つの加算器５２、１つのドライバ出力回路６０が位相調整手段に、複数の加算器５０が合成手段に、複数の利得調整回路３０が利得調整手段にそれぞれ対応する。
本実施形態のジッタ発生回路１はこのような構成を有しており、次にその動作を説明する。複数のローパスフィルタ４０Ａ、４０Ｂ、…のそれぞれは、異なるカットオフ周波数が設定されており、異なる周波数成分を通過させる。実際の伝送線路で発生するジッタを１つのフィルタで再現することが困難な場合は、それぞれのフィルタの出力を組み合わせるか、いくつかのフィルタを切り替えて動作させることになる。
図２は、ＤＵＴ２が実際に実装される環境において用いられる伝送線路による損失によって発生する信号の減衰の説明図である。なお、図２では、信号の減衰状態を説明するために極端に損失が大きい場合が示されている。図２（Ａ）には、高い周波数の信号パターンＡの信号が伝送線路に入力された状態が点線で示されている。ＤＵＴ２に接続された伝送線路における損失が大きいと、信号の電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する前に次の状態変化が発生する。このときのタイミングのずれはｔ10、ｔ11となる。また、図２（Ｂ）には、低い周波数の信号パターンＣの信号が伝送線路に入力された状態が点線で示されている。伝送線路における損失が大きいと、信号電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する際にある程度の時間を要するが、信号パターンＣの場合にはハイレベルあるいはローレベルの期間が長いため信号はハイレベルあるいはローレベルに近い電圧レベルまで変化する。このときのタイミングのずれはｔ20（≠ｔ10）、ｔ21（≠ｔ11）となる。実際の伝送線路には、図２（Ｃ）に示すように、図２（Ａ）に示した信号と図２（Ｂ）に示した信号とが適宜組み合わされた信号が入力される。図２（Ｃ）に示した例では、このときの信号の立ち上がりタイミングのずれｔ30は、図２（Ｂ）に示した信号パターンＣの立ち上がりタイミングのずれｔ20と等しくなるが、立ち下がりタイミングのずれｔ31は、図２（Ｂ）に示した信号パターンＣの立ち下がりタイミングのずれｔ21とは等しくならない。このように、伝送線路に入力される信号のパターンに応じて立ち上がりタイミングや立ち下がりタイミングがずれる量が変動する。本実施形態では、いろいろなパターンの信号の組み合わせで生じる低い周波数成分を複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いることにより検出している。
それぞれのローパスフィルタ４０の前段に設けられたそれぞれの利得調整回路３０は、ドライバ入力回路２０から出力される電圧に対して、制御データ（Ｓ１、Ｓ２、…）に応じて設定される利得で信号の増幅あるいは減衰を行う。想定している伝送線路の長さや形状等に応じて特性（損失の量や損失の周波数依存性）は異なる。このため、入力信号が同じであっても伝送線路を通した後の減衰の程度が異なる。想定している伝送線路に対応するパターン効果ジッタを発生させるために、制御データＳ１、Ｓ２、…の内容が変更され、各利得調整回路３０における利得が可変に設定される。例えば、数々の特性を有する複数の伝送線路について、制御データＳ１、Ｓ２、…をどのような値に設定したときに各伝送線路に対応する適切なパターン効果ジッタを発生させることが可能であるかを、あらかじめ実験やシミュレーション等によって求めておいて、実際に使用される伝送線路の特性を測定してこの測定された特性に対応する制御データＳ１、Ｓ２、…を用いるようにすればよい。
複数の加算器５０では、複数のローパスフィルタ４０のそれぞれの出力電圧を加算（合成）する。また、加算器５２は、所定の電圧ＶBB-DC に、複数の加算器５０によって加算された電圧を加算することにより参照電圧ＶBBの参照信号を生成し、この生成した参照信号をドライバ出力回路６０に入力する。例えば、入力信号のローレベルとハイレベルの平均電圧（５０％の電圧）が所定の電圧ＶBB-DC として用いられており、この電圧ＶBB-DC に、各ローパスフィルタ４０を用いて入力信号の周波数成分を分析して得られた最終段の加算器５０の出力電圧が重畳されて、ドライバ出力回路６０に入力される。したがって、ドライバ出力回路６０に入力される参照信号の電圧レベルを、入力信号の周波数に応じて変化させることができ、この参照信号の電圧レベルに対する差分増幅出力として得られる信号の立ち上がりタイミングおよび立ち下がりタイミングを、入力信号の信号パターンの内容に応じて調整することが可能になる。
このように、本実施形態のジッタ発生回路１では、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて実際の伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
また、入力信号をそれぞれのローパスフィルタ４０Ａ、４０Ｂ、…を通すことにより、入力信号の周波数特性を容易に検出することが可能になる。特に、カットオフ周波数が異なる複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いることにより、様々な信号パターンに応じて可変の位相調整を行うことができ、信号パターンに応じた適切なパターン効果ジッタを発生させることが可能になる。また、それぞれのローパスフィルタ４０の出力電圧の利得調整を行うことにより（図１に示す構成では、それぞれのローパスフィルタ４０の前段に設けられたそれぞれの利得調整回路３０によってこの利得調整が行われている）、想定される伝送線路の特性を考慮して信号の位相調整を行うことができ、様々な伝送線路を想定した多種類のパターン効果ジッタを共通のジッタ発生回路１を用いて発生させることが可能になる。さらに、ドライバ出力回路６０として差動増幅器を用いることにより、ジッタ発生回路１から出力される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。
また、一方のドライバ入力回路１０から出力される信号と逆相の信号を他方のドライバ入力回路２０から出力することにより、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整することができ、想定される伝送線路を通したときに発生するパターン効果ジッタを再現することが可能になる。
また、本実施形態のジッタ発生回路１はＤＵＴ２とドライバ３の間に設けたため、ＤＵＴ２に対して各種の試験を行う半導体試験装置のパフォーマンスボードやソケットボードに外付けすることができ、半導体試験装置の構成を換えることなく半導体試験装置からＤＵＴ２に入力する信号にジッタを付加することが可能になる。
図３は、ジッタ発生回路１の具体的構成を部分的に示す回路図である。図３に示す構成は、図１に示したドライバ入力回路２０から加算器５２までの具体的構成を、２つの処理系統について示したものもである。図３に示す構成は、一方の処理系統に対応する第１回路１００と、他方の処理系統に対応する第２回路２００と、所定の電圧ＶBB-DC を発生するトランジスタ３００、抵抗３０２および定電流回路３０４と、所定の電圧ＶBB-DC に２つの処理系統の出力電圧を加算する３つの抵抗３１０、３１２、３１４とを含んでいる。
第１回路１００は、差動増幅器を構成する２つのトランジスタ１０２、１０４と、これら２つのトランジスタ１０２、１０４のエミッタに共通に接続される可変定電流回路１０６と、２つのトランジスタ１０２、１０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗１１０、１１２と、一方の抵抗１１０に並列に接続されたコンデンサ１１４と、トランジスタ１０２のコレクタに接続されたトランジスタ１２０および定電流回路１２２とを有している。
一方のトランジスタ１０２のベースにはドライバ３から出力された信号が入力される。、他方のトランジスタ１０４のベースには、所定の参照電圧（例えばトランジスタ１０２に入力される信号のローレベルとハイレベルの平均電圧）ＶR を有する参照信号が入力される。したがって、一方のトランジスタ１０２に入力された信号と逆相の信号がこのトランジスタ１０２のコレクタから出力される。この出力信号の電圧レベルは、制御データＳ１によって可変定電流回路１０６の定電流出力値を変更することにより、可変することができる。トランジスタ１０２のコレクタから出力される信号は、抵抗１１０とコンデンサ１１４によって構成されるローパスフィルタによって平滑され、これらの素子定数（抵抗値と静電容量値）で決まるカットオフ周波数以下の低域成分のみが、トランジスタ１２０を介して出力される。２つのトランジスタ１０２、１０４がドライバ入力回路２０に、抵抗１１０、コンデンサ１１４がローパスフィルタ４０Ａに、可変定電流回路１０６が１つの利得調整回路３０にそれぞれ対応する。
また、第２回路２００は、差動増幅器を構成する２つのトランジスタ２０２、２０４と、これら２つのトランジスタ２０２、２０４のエミッタに共通に接続される可変定電流回路２０６と、２つのトランジスタ２０２、２０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗２１０、２１２と、一方の抵抗２１０に並列に接続されたコンデンサ２１４と、トランジスタ２０２のコレクタに接続されたトランジスタ２２０および定電流回路２２２とを有している。第２回路２００の構成および各部の動作は、基本的に第１回路１００の構成および各部の動作と同じであり、抵抗２１０およびコンデンサ２１４によって構成されるローパスフィルタ４０Ｂのカットオフ周波数のみが異なっている。例えば、第１回路１００に含まれる抵抗１１０とコンデンサ１１４によって構成されるローパスフィルタ４０Ａのカットオフ周波数の方が、第２回路２００に含まれる抵抗２１０とコンデンサ２１４によって構成されるローパスフィルタ４０Ｂのカットオフ周波数よりも高く設定されている。このため、第１回路１００では入力信号の逆相の信号の高周波成分までの各周波数成分の検出が可能であり、第２回路２００では入力信号の逆相の信号の低周波成分の検出が可能となる。
第１回路１００、第２回路２００および電圧ＶBB-DC を発生するトランジスタ３００の各出力端は、３つの抵抗３１０、３１２、３１４を介して接続されており、この接続点から所定の電圧ＶBB-DC に２つの処理系統の出力電圧が重畳された参照電圧ＶBBの参照信号が出力される。
図４は、ジッタ発生回路１の動作を説明する図である。図４（Ａ）にはドライバ入力回路１０から出力される信号と参照電圧ＶBBとの関係が、図４（Ｂ）にはジッタが付加されたドライバ出力回路６０の出力信号がそれぞれ示されている。
ローレベルが続いた後にローレベルとハイレベルとが頻繁に切り替わる周波数が高い信号が入力されると（図４（Ａ）の期間Ｔ１）、そのパターン変化に対応した周波数成分が第１回路１００および第２回路２００によって検出されて、入力信号のレベル変化に合わせて変動する参照電圧ＶBBが生成され、この参照電圧ＶBBに対応するジッタが付加された信号がドライバ出力回路６０から出力される（図４（Ｂ）の期間Ｔ１）。また、ローレベルとハイレベルとが切り替わる周波数が低くなると（図４（Ａ）の期間Ｔ２）、この低い周波数成分を有する入力信号のレベル変化に合わせて変動する参照電圧ＶBBが生成され、この参照電圧ＶBBに対応するジッタが付加された信号がドライバ出力回路６０から出力される（図４（Ｂ）の期間Ｔ２）。図４（Ｂ）ではジッタが付加されない波形が点線で、ジッタが付加された波形が実線で示されている。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、差動増幅器によって構成されるドライバ出力回路６０を用いて信号の位相調整を行ったが、差動増幅器の代わりに、電圧比較器や可変遅延回路を用いるようにしてもよい。電圧比較器を用いた場合には、プラス入力端子にドライバ入力回路１０の出力信号を入力し、マイナス入力端子に参照電圧ＶBBの参照信号を入力すればよい。また、可変遅延回路を用いた場合には、参照電圧ＶBBに応じて遅延量を設定すればよい。
また、上述した実施形態では、複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いて入力信号の信号パターンの内容（周波数特性）を分析するようにしたが、一部あるいは全部のローパスフィルタをバンドパスフィルタやハイパスフィルタに置き換えるようにしてもよい。また、フィルタ以外の構成、例えばあらかじめ検出対象となる複数の信号パターン（比較パターン）を用意しておいて、入力信号とこれら複数の比較パターンとの相関を求めて入力信号の信号パターンの内容を分析するようにしてもよい。
また、上述した実施形態では、ジッタ発生回路１内で、ドライバ入力回路１０とドライバ出力回路６０とを直接接続したが、ドライバ入力回路１０とドライバ出力回路６０との間に遅延回路を挿入するようにしてもよい。遅延回路を挿入することにより、ドライバ入力回路１０から出力される信号の位相を調整することが可能となる。
また、上述した実施形態では、ジッタ発生回路１をドライバ３とＤＵＴ２の間に設置したが、ドライバ３の前段に設けるようにしてもよい。この場合には、ジッタ発生回路１内の波形整形回路７０を省略してドライバ出力回路６０の出力信号をドライバ３に直接入力してもよい。ドライバ３（入力信号を出力する回路）やその前段に設けられた各種回路（図示せず）が１チップあるいは１つのモジュールの一部として形成されている場合に、ジッタ発生回路１をこれらのチップあるいはモジュールに組み込むようにしてもよい。これにより、ジッタ発生回路１やドライバ３等を含む回路の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。
本発明によれば、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
本発明は、信号の立ち上がりおよび立ち下がりのタイミングに揺らぎを与えるジッタ発生回路に関する。
半導体試験装置において、被試験デバイス（以後、「ＤＵＴ」と称する）のジッタ耐性を試験する場合に、ＤＵＴに印加する試験パターンにジッタを付加する必要があり、ジッタ発生回路が用いられる（例えば、特許文献１参照。）。このジッタ発生回路では、正弦波のオフセット電圧とランプ発生器の出力電圧とを比較することにより、クロック信号の変化のタイミングに正弦波の揺らぎを与えている。
特開平６−１０４７０８号公報（第３−４頁、図１−３）
ところで、実際にＤＵＴに入力される信号に付加されるジッタとしては、特許文献１のジッタ発生回路等を用いて付加されるような入力信号パターンに依存しないジッタの他に、入力信号パターンに依存したパターン効果ジッタが考えられる。例えば、ドライバから出力された信号が損失のある伝送線路を通してＤＵＴに送られる場合には、伝送線路における損失によって信号の立ち上がりタイミングが遅れ、しかも、パターンによりハイレベルからローレベルあるいはローレベルからハイレベルに完全に遷移したりしなかったりする場合にはパターンにより変化するジッタが付加されることになる。このジッタの大きさは、伝送線路による損失の大きさと入力信号パターンとの組み合わせによって決まるが、実際にＤＵＴが組み込まれる装置に用いられる伝送線路をその都度再現すれば、このパターン効果ジッタを信号に付加することはできるが、多ピンのＤＵＴについて実際の伝送線路を再現することはほとんど不可能であり、簡単な構成でパターン効果ジッタを発生させることができる構成が望まれている。
本発明は、このような点に鑑みて創作されたものであり、その目的は、簡単な構成でパターン効果ジッタを発生させることができるジッタ発生回路を提供することにある。
上述した課題を解決するために、本発明のジッタ発生回路は、入力信号の信号パターンの内容を分析する信号分析手段と、信号分析手段による分析結果に応じて、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整した信号を出力する位相調整手段とを備え、入力信号の位相を調整することでジッタを付加している。実際に信号を伝送線路に通す際に損失が発生するとこの伝送線路を通して受信した信号が所定の閾値電圧を超えたり下回るタイミングが変化する。このタイミングのずれは、入力信号の信号パターンの内容と密接な関係がある。本発明では、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
また、上述した信号分析手段は、入力信号の周波数特性を分析することが望ましい。入力信号の信号パターンの内容に応じて伝送線路で発生するパターン効果ジッタは、主に、入力信号の電圧変化の状態、すなわち周波数に依存していると考えることができる。したがって、入力信号の周波数特性を分析してジッタを付加することにより、より実際に近いパターン効果ジッタを発生させることが可能になる。
また、上述した信号分析手段は、入力信号の低域成分を通過させるフィルタを有しており、位相調整手段は、フィルタの出力電圧に応じて位相調整を行うことが望ましい。これにより、入力信号の周波数特性を容易に検出することが可能になる。
また、上述した信号分析手段は、入力信号の低域成分を通過させるカットオフ周波数が異なる複数のフィルタと、複数のフィルタの出力電圧を合成する合成手段とを有しており、位相調整手段は、合成手段による合成電圧に応じて位相調整を行うことが望ましい。これにより、入力信号の信号パターンに応じて可変のジッタの量を調整することができ、信号パターンに応じた適切なパターン効果ジッタを発生させることが可能になる。
また、上述したフィルタには、入力信号と逆相の信号が入力されていることが望ましい。あるいは、上述した位相調整手段は、所定の電圧からフィルタの出力電圧を差し引いた電圧に応じて位相調整を行うことが望ましい。これにより、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整することができ、伝送線路を通したときに発生するパターン効果ジッタを再現することが可能になる。
また、上述した信号分析手段は、フィルタの出力電圧の利得調整を行う利得調整手段を有することが望ましい。特に、上述した利得調整手段によって調整される利得は、伝送線路による信号損失の程度に応じて設定されることが望ましい。これにより、想定される伝送線路の特性を考慮して信号の位相調整を行うことができ、様々な伝送線路を想定した多種類のパターン効果ジッタを共通の回路を用いて発生させることが可能になる。
また、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される差動増幅器であることが望ましい。あるいは、上述した位相調整手段は、信号分析手段による分析結果に応じて参照電圧が変更される電圧比較器であることが望ましい。上述した位相調整手段は、信号分析手段による分析結果に応じて遅延量が変更される可変遅延回路であることが望ましい。これにより、伝送線路に送出される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。
また、上述した信号分析手段と位相調整手段は、入力信号を出力する回路が形成されているチップあるいはモジュールに組み込まれることが望ましい。これにより、ジッタ発生回路や入力信号を出力する回路を含む構成全体の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。
以下、本発明を適用した一実施形態のジッタ発生回路について、図面を参照しながら詳細に説明する。
図１は、一実施形態のジッタ発生回路の構成を示す図である。図１に示すように、本実施形態のジッタ発生回路１は、ドライバ入力回路１０、２０、複数の利得調整回路３０、複数のローパスフィルタ（ＬＰＦ）４０（４０Ａ、４０Ｂ）、…、複数の加算器５０、１つの加算器５２、ドライバ出力回路６０、波形整形回路７０を備えている。このジッタ発生回路１は、ＤＵＴ２とこのＤＵＴ２に向けて信号を出力するドライバ３との間に設けられており、ドライバ３からＤＵＴ２に向けて出力された信号に対して信号パターンの内容に応じたパターン周期ジッタを付加する動作を行う。
ドライバ入力回路１０は、一方の入力端に所定の参照電圧Ｖref の参照信号が、他方の入力端にドライバ３の出力信号が入力された差動増幅器であり、ドライバ３から入力される信号と同相の信号を出力する。参照電圧Ｖref は、ドライバ３から入力される信号のローレベルとハイレベルの平均電圧（５０％の電圧）に設定されている。ドライバ入力回路１０から出力される信号は、差動増幅器によって構成されるドライバ出力回路６０に入力される。また、ドライバ入力回路２０は、一方の入力端にドライバ３の出力信号が、他方の入力端に所定の参照電圧Ｖref の参照信号が入力された差動増幅器であり、ドライバ３から入力される信号と逆相の信号を出力する。これら２つのドライバ入力回路１０、２０は、同じ構成の差動増幅器が用いられるが、入力される２つの信号の関係が反対になっている。それぞれの利得調整回路３０は、外部から入力される制御データＳ１、Ｓ２、…によって利得が設定可能であり、ドライバ入力回路２０から出力される信号をそれぞれに設定された利得で増幅あるいは減衰して出力する。それぞれのローパスフィルタ４０（４０Ａ、４０Ｂ、…）は、対応する利得調整回路３０を通した後の信号の低域成分を通過させる。本実施形態では、上述した利得調整回路３０とローパスフィルタ４０からなる処理系統が複数組備わっている。それぞれの加算器５０は、これら複数組の処理系統に含まれる複数のローパスフィルタ４０の出力電圧を加算する。加算器５２は、複数の加算器５０によって加算された電圧と所定の電圧ＶBB-DC とを加算して参照電圧ＶBBを生成する。この参照電圧ＶBBは、ドライバ出力回路６０に入力される。ドライバ出力回路６０は、ドライバ入力回路１０から出力された信号と、加算器５２から出力された参照電圧ＶBBの参照信号とが入力されており、これら２つの信号を用いた差動増幅を行う。ドライバ出力回路６０から出力される信号は、波形整形回路７０によって波形整形された後にジッタ発生回路１から出力され、ＤＵＴ２の入力ピンあるいは入出力ピンに入力される。
上述した複数のローパスフィルタ４０が信号分析手段に、１つの加算器５２、１つのドライバ出力回路６０が位相調整手段に、複数の加算器５０が合成手段に、複数の利得調整回路３０が利得調整手段にそれぞれ対応する。
本実施形態のジッタ発生回路１はこのような構成を有しており、次にその動作を説明する。複数のローパスフィルタ４０Ａ、４０Ｂ、…のそれぞれは、異なるカットオフ周波数が設定されており、異なる周波数成分を通過させる。実際の伝送線路で発生するジッタを１つのフィルタで再現することが困難な場合は、それぞれのフィルタの出力を組み合わせるか、いくつかのフィルタを切り替えて動作させることになる。
図２は、ＤＵＴ２が実際に実装される環境において用いられる伝送線路による損失によって発生する信号の減衰の説明図である。なお、図２では、信号の減衰状態を説明するために極端に損失が大きい場合が示されている。図２（Ａ）には、高い周波数の信号パターンＡの信号が伝送線路に入力された状態が点線で示されている。ＤＵＴ２に接続された伝送線路における損失が大きいと、信号の電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する前に次の状態変化が発生する。このときのタイミングのずれはｔ10、ｔ11となる。また、図２（Ｂ）には、低い周波数の信号パターンＣの信号が伝送線路に入力された状態が点線で示されている。伝送線路における損失が大きいと、信号電圧がローレベルからハイレベルに、あるいはハイレベルからローレベルに十分に遷移する際にある程度の時間を要するが、信号パターンＣの場合にはハイレベルあるいはローレベルの期間が長いため信号はハイレベルあるいはローレベルに近い電圧レベルまで変化する。このときのタイミングのずれはｔ20（≠ｔ10）、ｔ21（≠ｔ11）となる。実際の伝送線路には、図２（Ｃ）に示すように、図２（Ａ）に示した信号と図２（Ｂ）に示した信号とが適宜組み合わされた信号が入力される。図２（Ｃ）に示した例では、このときの信号の立ち上がりタイミングのずれｔ30は、図２（Ｂ）に示した信号パターンＣの立ち上がりタイミングのずれｔ20と等しくなるが、立ち下がりタイミングのずれｔ31は、図２（Ｂ）に示した信号パターンＣの立ち下がりタイミングのずれｔ21とは等しくならない。このように、伝送線路に入力される信号のパターンに応じて立ち上がりタイミングや立ち下がりタイミングがずれる量が変動する。本実施形態では、いろいろなパターンの信号の組み合わせで生じる低い周波数成分を複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いることにより検出している。
それぞれのローパスフィルタ４０の前段に設けられたそれぞれの利得調整回路３０は、ドライバ入力回路２０から出力される電圧に対して、制御データ（Ｓ１、Ｓ２、…）に応じて設定される利得で信号の増幅あるいは減衰を行う。想定している伝送線路の長さや形状等に応じて特性（損失の量や損失の周波数依存性）は異なる。このため、入力信号が同じであっても伝送線路を通した後の減衰の程度が異なる。想定している伝送線路に対応するパターン効果ジッタを発生させるために、制御データＳ１、Ｓ２、…の内容が変更され、各利得調整回路３０における利得が可変に設定される。例えば、数々の特性を有する複数の伝送線路について、制御データＳ１、Ｓ２、…をどのような値に設定したときに各伝送線路に対応する適切なパターン効果ジッタを発生させることが可能であるかを、あらかじめ実験やシミュレーション等によって求めておいて、実際に使用される伝送線路の特性を測定してこの測定された特性に対応する制御データＳ１、Ｓ２、…を用いるようにすればよい。
複数の加算器５０では、複数のローパスフィルタ４０のそれぞれの出力電圧を加算（合成）する。また、加算器５２は、所定の電圧ＶBB-DC に、複数の加算器５０によって加算された電圧を加算することにより参照電圧ＶBBの参照信号を生成し、この生成した参照信号をドライバ出力回路６０に入力する。例えば、入力信号のローレベルとハイレベルの平均電圧（５０％の電圧）が所定の電圧ＶBB-DC として用いられており、この電圧ＶBB-DC に、各ローパスフィルタ４０を用いて入力信号の周波数成分を分析して得られた最終段の加算器５０の出力電圧が重畳されて、ドライバ出力回路６０に入力される。したがって、ドライバ出力回路６０に入力される参照信号の電圧レベルを、入力信号の周波数に応じて変化させることができ、この参照信号の電圧レベルに対する差分増幅出力として得られる信号の立ち上がりタイミングおよび立ち下がりタイミングを、入力信号の信号パターンの内容に応じて調整することが可能になる。
このように、本実施形態のジッタ発生回路１では、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて実際の伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
また、入力信号をそれぞれのローパスフィルタ４０Ａ、４０Ｂ、…を通すことにより、入力信号の周波数特性を容易に検出することが可能になる。特に、カットオフ周波数が異なる複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いることにより、様々な信号パターンに応じて可変の位相調整を行うことができ、信号パターンに応じた適切なパターン効果ジッタを発生させることが可能になる。また、それぞれのローパスフィルタ４０の出力電圧の利得調整を行うことにより（図１に示す構成では、それぞれのローパスフィルタ４０の前段に設けられたそれぞれの利得調整回路３０によってこの利得調整が行われている）、想定される伝送線路の特性を考慮して信号の位相調整を行うことができ、様々な伝送線路を想定した多種類のパターン効果ジッタを共通のジッタ発生回路１を用いて発生させることが可能になる。さらに、ドライバ出力回路６０として差動増幅器を用いることにより、ジッタ発生回路１から出力される信号の変化のタイミング（信号の位相）を確実かつ容易に変更することができる。
また、一方のドライバ入力回路１０から出力される信号と逆相の信号を他方のドライバ入力回路２０から出力することにより、入力信号を伝送線路に通したときに変化タイミングがずれる向きに入力信号の位相を調整することができ、想定される伝送線路を通したときに発生するパターン効果ジッタを再現することが可能になる。
また、本実施形態のジッタ発生回路１はＤＵＴ２とドライバ３の間に設けたため、ＤＵＴ２に対して各種の試験を行う半導体試験装置のパフォーマンスボードやソケットボードに外付けすることができ、半導体試験装置の構成を換えることなく半導体試験装置からＤＵＴ２に入力する信号にジッタを付加することが可能になる。
図３は、ジッタ発生回路１の具体的構成を部分的に示す回路図である。図３に示す構成は、図１に示したドライバ入力回路２０から加算器５２までの具体的構成を、２つの処理系統について示したものである。図３に示す構成は、一方の処理系統に対応する第１回路１００と、他方の処理系統に対応する第２回路２００と、所定の電圧ＶBB-DC を発生するトランジスタ３００、抵抗３０２および定電流回路３０４と、所定の電圧ＶBB-DC に２つの処理系統の出力電圧を加算する３つの抵抗３１０、３１２、３１４とを含んでいる。
第１回路１００は、差動増幅器を構成する２つのトランジスタ１０２、１０４と、これら２つのトランジスタ１０２、１０４のエミッタに共通に接続される可変定電流回路１０６と、２つのトランジスタ１０２、１０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗１１０、１１２と、一方の抵抗１１０に並列に接続されたコンデンサ１１４と、トランジスタ１０２のコレクタに接続されたトランジスタ１２０および定電流回路１２２とを有している。
一方のトランジスタ１０２のベースにはドライバ３から出力された信号が入力される。他方のトランジスタ１０４のベースには、所定の参照電圧（例えばトランジスタ１０２に入力される信号のローレベルとハイレベルの平均電圧）ＶR を有する参照信号が入力される。したがって、一方のトランジスタ１０２に入力された信号と逆相の信号がこのトランジスタ１０２のコレクタから出力される。この出力信号の電圧レベルは、制御データＳ１によって可変定電流回路１０６の定電流出力値を変更することにより、可変することができる。トランジスタ１０２のコレクタから出力される信号は、抵抗１１０とコンデンサ１１４によって構成されるローパスフィルタによって平滑され、これらの素子定数（抵抗値と静電容量値）で決まるカットオフ周波数以下の低域成分のみが、トランジスタ１２０を介して出力される。２つのトランジスタ１０２、１０４がドライバ入力回路２０に、抵抗１１０、コンデンサ１１４がローパスフィルタ４０Ａに、可変定電流回路１０６が１つの利得調整回路３０にそれぞれ対応する。
また、第２回路２００は、差動増幅器を構成する２つのトランジスタ２０２、２０４と、これら２つのトランジスタ２０２、２０４のエミッタに共通に接続される可変定電流回路２０６と、２つのトランジスタ２０２、２０４のそれぞれのコレクタに個別に接続される負荷抵抗としての抵抗２１０、２１２と、一方の抵抗２１０に並列に接続されたコンデンサ２１４と、トランジスタ２０２のコレクタに接続されたトランジスタ２２０および定電流回路２２２とを有している。第２回路２００の構成および各部の動作は、基本的に第１回路１００の構成および各部の動作と同じであり、抵抗２１０およびコンデンサ２１４によって構成されるローパスフィルタ４０Ｂのカットオフ周波数のみが異なっている。例えば、第１回路１００に含まれる抵抗１１０とコンデンサ１１４によって構成されるローパスフィルタ４０Ａのカットオフ周波数の方が、第２回路２００に含まれる抵抗２１０とコンデンサ２１４によって構成されるローパスフィルタ４０Ｂのカットオフ周波数よりも高く設定されている。このため、第１回路１００では入力信号の逆相の信号の高周波成分までの各周波数成分の検出が可能であり、第２回路２００では入力信号の逆相の信号の低周波成分の検出が可能となる。
第１回路１００、第２回路２００および電圧ＶBB-DC を発生するトランジスタ３００の各出力端は、３つの抵抗３１０、３１２、３１４を介して接続されており、この接続点から所定の電圧ＶBB-DC に２つの処理系統の出力電圧が重畳された参照電圧ＶBBの参照信号が出力される。
図４は、ジッタ発生回路１の動作を説明する図である。図４（Ａ）にはドライバ入力回路１０から出力される信号と参照電圧ＶBBとの関係が、図４（Ｂ）にはジッタが付加されたドライバ出力回路６０の出力信号がそれぞれ示されている。
ローレベルが続いた後にローレベルとハイレベルとが頻繁に切り替わる周波数が高い信号が入力されると（図４（Ａ）の期間Ｔ１）、そのパターン変化に対応した周波数成分が第１回路１００および第２回路２００によって検出されて、入力信号のレベル変化に合わせて変動する参照電圧ＶBBが生成され、この参照電圧ＶBBに対応するジッタが付加された信号がドライバ出力回路６０から出力される（図４（Ｂ）の期間Ｔ１）。また、ローレベルとハイレベルとが切り替わる周波数が低くなると（図４（Ａ）の期間Ｔ２）、この低い周波数成分を有する入力信号のレベル変化に合わせて変動する参照電圧ＶBBが生成され、この参照電圧ＶBBに対応するジッタが付加された信号がドライバ出力回路６０から出力される（図４（Ｂ）の期間Ｔ２）。図４（Ｂ）ではジッタが付加されない波形が点線で、ジッタが付加された波形が実線で示されている。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、差動増幅器によって構成されるドライバ出力回路６０を用いて信号の位相調整を行ったが、差動増幅器の代わりに、電圧比較器や可変遅延回路を用いるようにしてもよい。電圧比較器を用いた場合には、プラス入力端子にドライバ入力回路１０の出力信号を入力し、マイナス入力端子に参照電圧ＶBBの参照信号を入力すればよい。また、可変遅延回路を用いた場合には、参照電圧ＶBBに応じて遅延量を設定すればよい。
また、上述した実施形態では、複数のローパスフィルタ４０Ａ、４０Ｂ、…を用いて入力信号の信号パターンの内容（周波数特性）を分析するようにしたが、一部あるいは全部のローパスフィルタをバンドパスフィルタやハイパスフィルタに置き換えるようにしてもよい。また、フィルタ以外の構成、例えばあらかじめ検出対象となる複数の信号パターン（比較パターン）を用意しておいて、入力信号とこれら複数の比較パターンとの相関を求めて入力信号の信号パターンの内容を分析するようにしてもよい。
また、上述した実施形態では、ジッタ発生回路１内で、ドライバ入力回路１０とドライバ出力回路６０とを直接接続したが、ドライバ入力回路１０とドライバ出力回路６０との間に遅延回路を挿入するようにしてもよい。遅延回路を挿入することにより、ドライバ入力回路１０から出力される信号の位相を調整することが可能となる。
また、上述した実施形態では、ジッタ発生回路１をドライバ３とＤＵＴ２の間に設置したが、ドライバ３の前段に設けるようにしてもよい。この場合には、ジッタ発生回路１内の波形整形回路７０を省略してドライバ出力回路６０の出力信号をドライバ３に直接入力してもよい。ドライバ３（入力信号を出力する回路）やその前段に設けられた各種回路（図示せず）が１チップあるいは１つのモジュールの一部として形成されている場合に、ジッタ発生回路１をこれらのチップあるいはモジュールに組み込むようにしてもよい。これにより、ジッタ発生回路１やドライバ３等を含む回路の小型化と、製造工程の簡略化や部品点数の削減に伴うコストダウンなどが可能になる。
本発明によれば、入力信号の信号パターンの内容に応じて入力信号の位相を調整することにより、この信号パターンの内容に応じて伝送線路において発生するジッタと同じようなパターン効果ジッタを発生させることができる。しかも、実際の伝送線路と同様の配線等が不要であるため、簡単な構成でパターン効果ジッタを発生させることができる。
一実施形態のジッタ発生回路の構成を示す図である。 伝送線路による損失によって発生する信号の減衰の説明図である。 ジッタ発生回路の具体的構成を部分的に示す回路図である。 ジッタ発生回路の動作を説明する図である。
符号の説明
１ ジッタ発生回路
２ ＤＵＴ（被測定デバイス）
３ ドライバ
１０、２０ ドライバ入力回路
３０ 利得調整回路
４０ ローパスフィルタ（ＬＰＦ）
５０、５２ 加算回路
６０ ドライバ出力回路
７０ 波形整形回路
１００ 第１回路
１０２、１０４、１２０、２０２、２０４、２２０ トランジスタ
１０６、２０６ 可変定電流回路
１１０、１１２、２１０、２１２、３０２、３１０、３１２、３１４ 抵抗
１１４、２１４ コンデンサ
１２２、２２２、３０４ 定電流回路
２００ 第２回路

Claims (14)

  1. 入力信号の信号パターンの内容を分析する信号分析手段と、
    前記信号分析手段による分析結果に応じて、前記入力信号を伝送線路に通したときに変化タイミングがずれる向きに前記入力信号の位相を調整した信号を出力する位相調整手段と、
    を備え、前記入力信号の位相を調整することでジッタを付加するジッタ発生回路。
  2. 請求項１において、
    前記信号分析手段は、前記入力信号の周波数特性を分析するジッタ発生回路。
  3. 請求項１において、
    前記信号分析手段は、前記入力信号の低域成分を通過させるフィルタを有しており、
    前記位相調整手段は、前記フィルタの出力電圧に応じて位相調整を行うジッタ発生回路。
  4. 請求項１において、
    前記信号分析手段は、前記入力信号の低域成分を通過させるカットオフ周波数が異なる複数のフィルタと、前記複数のフィルタの出力電圧を合成する合成手段とを有しており、
    前記位相調整手段は、前記合成手段による合成電圧に応じて位相調整を行うジッタ発生回路。
  5. 請求項３において、
    前記フィルタには、前記入力信号と逆相の信号が入力されているジッタ発生回路。
  6. 請求項３において、
    前記位相調整手段は、所定の電圧から前記フィルタの出力電圧を差し引いた電圧に応じて位相調整を行うジッタ発生回路。
  7. 請求項４において、
    前記フィルタには、前記入力信号と逆相の信号が入力されているジッタ発生回路。
  8. 請求項４において、
    前記位相調整手段は、所定の電圧から前記フィルタの出力電圧を差し引いた電圧に応じて位相調整を行うジッタ発生回路。
  9. 請求項３において、
    前記信号分析手段は、前記フィルタの出力電圧の利得調整を行う利得調整手段を有するジッタ発生回路。
  10. 請求項９において、
    前記利得調整手段によって調整される利得は、前記伝送線路による信号損失の程度に応じて設定されるジッタ発生回路。
  11. 請求項１において、
    前記位相調整手段は、前記信号分析手段による分析結果に応じて参照電圧が変更される差動増幅器であるジッタ発生回路。
  12. 請求項１において、
    前記位相調整手段は、前記信号分析手段による分析結果に応じて参照電圧が変更される電圧比較器であるジッタ発生回路。
  13. 請求項１において、
    前記位相調整手段は、前記信号分析手段による分析結果に応じて遅延量が変更される可変遅延回路であるジッタ発生回路。
  14. 前記信号分析手段と前記位相調整手段は、前記入力信号を出力する回路が形成されているチップあるいはモジュールに組み込まれるジッタ発生回路。
JP2007518907A 2005-06-01 2006-05-18 ジッタ発生回路 Expired - Fee Related JP4806679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007518907A JP4806679B2 (ja) 2005-06-01 2006-05-18 ジッタ発生回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005160832 2005-06-01
JP2005160832 2005-06-01
PCT/JP2006/309923 WO2006129491A1 (ja) 2005-06-01 2006-05-18 ジッタ発生回路
JP2007518907A JP4806679B2 (ja) 2005-06-01 2006-05-18 ジッタ発生回路

Publications (2)

Publication Number Publication Date
JPWO2006129491A1 true JPWO2006129491A1 (ja) 2008-12-25
JP4806679B2 JP4806679B2 (ja) 2011-11-02

Family

ID=37481421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518907A Expired - Fee Related JP4806679B2 (ja) 2005-06-01 2006-05-18 ジッタ発生回路

Country Status (7)

Country Link
US (1) US7808291B2 (ja)
JP (1) JP4806679B2 (ja)
KR (1) KR20080007638A (ja)
CN (1) CN101258677B (ja)
DE (1) DE112006001441T5 (ja)
TW (1) TWI309506B (ja)
WO (1) WO2006129491A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219718A (ja) 2007-03-07 2008-09-18 Advantest Corp ドライバ回路
US8264236B2 (en) * 2007-11-28 2012-09-11 Advantest (Singapore) Pte Ltd System and method for electronic testing of devices
US10156603B1 (en) 2017-06-14 2018-12-18 University Of Electronic Science And Technology Of China Apparatus for adding jitters to the edges of a pulse sequence

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850156A (ja) * 1994-08-05 1996-02-20 Anritsu Corp ジッタ耐力測定装置
JPH08248078A (ja) * 1995-03-07 1996-09-27 Anritsu Corp ジッタ伝達特性測定装置
WO2003073115A1 (fr) * 2002-02-26 2003-09-04 Advantest Corporation Instrument et procede de mesure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244797A (ja) 2000-03-02 2001-09-07 Asahi Kasei Microsystems Kk クロックディレイ発生回路
JP4410379B2 (ja) * 2000-04-18 2010-02-03 富士通マイクロエレクトロニクス株式会社 試験装置
JP2002108967A (ja) 2000-09-27 2002-04-12 Mitsubishi Electric Corp 遅延計算用負荷生成方法および記録媒体
JP3790741B2 (ja) * 2002-12-17 2006-06-28 アンリツ株式会社 ジッタ測定装置およびジッタ測定方法
US7184469B2 (en) * 2003-02-06 2007-02-27 Verigy Pte. Ltd. Systems and methods for injection of test jitter in data bit-streams
JP2004310294A (ja) * 2003-04-03 2004-11-04 Ntt Electornics Corp クロック変調回路
US7627790B2 (en) * 2003-08-21 2009-12-01 Credence Systems Corporation Apparatus for jitter testing an IC
WO2007129386A1 (ja) * 2006-05-01 2007-11-15 Advantest Corporation 試験装置および試験方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850156A (ja) * 1994-08-05 1996-02-20 Anritsu Corp ジッタ耐力測定装置
JPH08248078A (ja) * 1995-03-07 1996-09-27 Anritsu Corp ジッタ伝達特性測定装置
WO2003073115A1 (fr) * 2002-02-26 2003-09-04 Advantest Corporation Instrument et procede de mesure

Also Published As

Publication number Publication date
CN101258677B (zh) 2012-06-20
CN101258677A (zh) 2008-09-03
TW200703911A (en) 2007-01-16
JP4806679B2 (ja) 2011-11-02
DE112006001441T5 (de) 2008-04-17
US7808291B2 (en) 2010-10-05
US20100201421A1 (en) 2010-08-12
TWI309506B (en) 2009-05-01
WO2006129491A1 (ja) 2006-12-07
KR20080007638A (ko) 2008-01-22

Similar Documents

Publication Publication Date Title
US8411877B2 (en) Tuning and DAC selection of high-pass filters for audio codecs
CN101459411B (zh) D类放大器
JP5098617B2 (ja) プリエンファシス回路
JP4685099B2 (ja) 伝送線路駆動回路
US9806731B2 (en) Signal calibration circuit and signal calibration device
JP4806679B2 (ja) ジッタ発生回路
KR20090079084A (ko) 넓은 주파수 범위에서 동작하는 버퍼 및 상기 버퍼를포함하는 반도체 장치
US8531187B2 (en) Compensation circuit and test apparatus
US20140010384A1 (en) Microphone amplifier circuit
KR20060120509A (ko) 지연 고정 루프 및 지연 체인을 설정하는 방법
US7962110B2 (en) Driver circuit and test apparatus
JP4928339B2 (ja) 任意波形発生装置
KR20170024807A (ko) 반도체 장치 및 이를 위한 수신회로
CN108628795B (zh) 三进制信号产生装置及三进制信号产生方法
KR101904390B1 (ko) 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로
KR100245558B1 (ko) 딜레이 조정 회로
US8165184B2 (en) Apparatus and method for synthesizing and generating an SSC modulated signal
JP4549745B2 (ja) レシーバ回路
CN115149916A (zh) 一种芯片及其模拟前端电路、信号处理装置
JP2003110422A (ja) スキュー調整回路、信号発生器及びスキュー調整方法
CN115150714A (zh) 音频调节装置及方法、电子设备
JP2006054783A (ja) 終端回路、試験装置、テストヘッド、及び通信デバイス
JP2005221379A (ja) 半導体装置
JP2011094991A (ja) 任意波形発生器
JP2006322801A (ja) 検査回路内蔵半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees