JP2006054783A

JP2006054783A - 終端回路、試験装置、テストヘッド、及び通信デバイス

Info

Publication number: JP2006054783A
Application number: JP2004236432A
Authority: JP
Inventors: Toshiaki Awaji; 利明淡路; Takashi Sekino; 隆関野
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-08-16
Filing date: 2004-08-16
Publication date: 2006-02-23
Anticipated expiration: 2024-08-16
Also published as: US20070257658A1; JP4429843B2; US7459897B2; WO2006019006A1; DE112005001988T5

Abstract

【課題】終端のオーバーシュートを十分に低減する終端回路を提供する。
【解決手段】
本発明に係る終端回路は、入力信号が印加される終端の電位の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する第１電流発生部とを備え、電位変動検知部は、基準電位に基づいて比較電位を生成する比較電位生成部と、終端の電位の上昇にともなって上昇した比較電位と基準電位とを比較し、比較結果を出力する電位比較部とを有する。
【選択図】図２

Description

本発明は、終端回路、試験装置、テストヘッド、及び通信デバイスに関する。特に本発明は、終端のオーバーシュートを低減する終端回路、並びに当該終端回路を備える試験装置、テストヘッド、及び通信デバイスに関する。

図１は、従来技術に係る終端回路１０の構成を示す。終端回路１０は、アンプ１８、抵抗２２、及びコンデンサ２４を備え、被試験デバイス（以下、「ＤＵＴ」という。）１２から試験装置のテストヘッドが有するコンパレータ１４及び１６に入力される入力信号のオーバーシュートを低減させる機能を有する。ここで、コンパレータ１４及び１６への入力電位Ｖ_ＣＰＩＮは、理論的には、（（（Ｖ_ＤＵＴ−Ｖ_ｔｔ）／（Ｒ_ＤＵＴ＋Ｒ_ｔｅｒｍ））×Ｒ_ｔｅｒｍ）＋Ｖ_ｔｔとなる。

しかしながら、図１に示した終端回路１０において、アンプ１８の出力抵抗Ｒ_ｖｔｔは有限である。そのため、アンプ１８の周波数特性が高帯域にわたり、かつ、アンプ１８が高利得である場合には、出力抵抗Ｒ_ｖｔｔの影響を無視することができるが、アンプ１８を一般的なオペアンプで構成した場合には、周波数特性がＤＵＴ１２からの入力信号に比べて低く、コンパレータ１４及び１６への入力電位Ｖ_ＣＰＩＮに影響を与えてしまう。一般的には、この対策として、コンパレータ１４及び１６の入力端とアンプ１８の出力端との間と、グランド電位との間に、大きな容量Ｃ_ｖｔｔを有するコンデンサ２４を付加する。しかしながら、ＤＵＴ１２からの入力信号の周波数特性が高帯域である場合には、入力信号に追従してオーバーシュートを十分に低減させることができない。

そこで本発明は、上記の課題を解決することができる終端回路、試験装置、テストヘッド、及び通信デバイスを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、入力信号が印加される終端の電位の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する第１電流発生部とを備える。

電位変動検知部は、基準電位に基づいて比較電位を生成する比較電位生成部と、終端の電位の上昇にともなって上昇した比較電位と基準電位とを比較し、比較結果を出力する電位比較部とを有し、第１電流発生部は、電位比較部が出力する比較結果に基づいて、終端から電流を引き込んでもよい。

電位比較部が出力する比較結果に基づいて、比較電位が基準電位より大きい場合に、比較電位生成部の出力端から電流を引き込むことにより比較電位と基準電位とを等しくする第２電流発生部をさらに備えてもよい。

比較電位生成部は、基準電位が非反転入力端子に入力され、比較電位生成部の出力電位である比較電位が反転入力端子に入力され、比較電位を基準電位と等しくするように動作してもよい。

電位比較部は、基準電位が反転入力端子に入力され、終端の電位の上昇にともなって上昇した比較電位が非反転入力端子に入力され、第２電流発生部は、比較電位を基準電位と等しくする比較電位生成部の出力端から電流を引き込むことにより比較電位を降下させ、比較電位を基準電位と等しくしてもよい。電位比較部は、比較電位生成部より動作速度が高速であってもよい。比較電位生成部は、電圧出力型のアンプであり、電位比較部は、電流出力型のアンプであってもよい。

本発明の第２の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスから入力される入力信号を予め定められた閾値電圧と比較するコンパレータと、コンパレータの入力端の電位のオーバーシュートを低減する終端回路とを備え、終端回路は、入力信号が印加されるコンパレータの入力端の電位の変動を検知する電位変動検知部と、電位変動検知部が、コンパレータの入力端の電位が上昇したことを検知した場合に、コンパレータの入力端から電流を引き込むことにより、入力信号が印加されることによるコンパレータの入力端のオーバーシュートを低減する第１電流発生部とを有する。

本発明の第３の形態によると、入力信号を予め定められた閾値電圧と比較するコンパレータに、被試験デバイスから入力される入力信号を供給するテストヘッドであって、入力信号が印加されるコンパレータの入力端の電位の変動を検知する電位変動検知部と、電位変動検知部が、コンパレータの入力端の電位が上昇したことを検知した場合に、コンパレータの入力端から電流を引き込むことにより、入力信号が印加されることによるコンパレータの入力端のオーバーシュートを低減する第１電流発生部とを備える。

本発明の第４の形態によると、通信デバイスは、入力信号が印加される終端の電位の変動を検知する電位変動検知部と、電位変動検知部が、終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する第１電流発生部とを備える。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。

本発明に係る終端回路によれば、終端のオーバーシュートを十分に低減することができる。

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図２は、本発明の一実施形態に係る終端回路１００の構成の一例を示す。また、図３は、本実施形態に係る終端回路１００の終端の電位の変動の一例を示す。本実施形態においては、ＤＵＴ１０２を試験する試験装置が備える終端回路１００について説明する。終端回路１００は、テストモジュールに設けられたコンパレータ１０４及び１０６に、ＤＵＴ１０２から入力される入力信号を供給するテストヘッドに設けられ、コンパレータ１０４及び１０６の入力端の電位のオーバーシュートを低減する。

コンパレータ１０４及び１０６は、ＤＵＴ１０２から入力される入力信号を予め定められた閾値電圧と比較して比較結果を出力する。コンパレータ１０４及び１０６に出力は、テストモジュールに設けられた期待値比較部により期待値と比較され、期待値比較部の比較結果に基づいて、ＤＵＴ１０２の良否が判定される。

なお、他の実施形態においては、終端回路１００は、ＣＰＵと周辺回路との通信を中継するシステムバス等の通信デバイスのバス回路における終端回路として用いられてもよいし、無線遠距離通信機器等の通信デバイスにおける終端回路として用いられてもよい。

終端回路１００は、アンプ１０８、コンデンサ１１０、抵抗１２０、抵抗１２２、アンプ１２４、電流源１２６、及び電流源１２８を有する。アンプ１０８は、本発明の比較電位生成部の一例であり、アンプ１２４は、本発明の電位比較部の一例であり、電流源１２６は、本発明の第２電流発生部の一例であり、電流源１２８は、本発明の第１電流発生部の一例である。また、終端回路１００の構成要素のうちの電流源１２８を除く部分、即ちアンプ１０８、コンデンサ１１０、抵抗１２０、抵抗１２２、アンプ１２４、及び電流源１２６は、本発明の電位変動検知部の一例である。

アンプ１０８は、基準電位Ｖ_ｔｉｎに基づいて比較電位Ｖ_ｔｔを生成する。具体的にはアンプ１０８は、基準電位Ｖ_ｔｉｎが非反転入力端子に入力され、当該アンプ１０８の出力電位である比較電位Ｖ_ｔｔが反転入力端子に入力され、比較電位Ｖ_ｔｔを基準電位Ｖ_ｔｉｎと等しくするように動作する。アンプ１０８の出力端は、抵抗１２０を介して終端に電気的に接続されており、アンプ１０８は、終端のオーバーシュートを低減する機能を有する。しかしながら、アンプ１０８の周波数特性は、終端に入力される入力信号の周波数特性より低帯域であるので、アンプ１０８の機能のみでは十分に終端のオーバーシュートを低減することができず、終端の電位が急激に上昇することによって、アンプ１０８の出力電位である比較電位は、Ｖ_ｔｔからＶ_ｔｔ＋ΔＶ_ｔｔに上昇してしまう。

コンデンサ１１０は、アンプ１０８の出力端と抵抗１２０との間と、接地点との間に設けられる。コンデンサ１１０は、アンプ１０８とともに終端のオーバーシュートを低減する機能を有する。しかしながら、コンデンサ１１０によっても、終端の電位が急激に上昇する場合には、十分に終端のオーバーシュートを低減することができない。そこで、アンプ１０８及びコンデンサ１１０は、ＤＵＴ１０２から入力される入力信号の周波数特性の低帯域の部分において、終端の電位の変動を低減する働きを有する。

アンプ１２４は、ＤＵＴ１０２から入力される入力信号が印加されるコンパレータ１０４及び１０６の入力端（以下、「終端」という。）の電位の変動を、抵抗１２０及び抵抗１２２を介して検知する。具体的には、アンプ１２４は、基準電位Ｖ_ｔｉｎが反転入力端子に入力され、終端の電位の上昇にともなって上昇した比較電位Ｖ_ｔｔ＋ΔＶ_ｔｔが抵抗１２２を介して非反転入力端子に入力され、比較電位Ｖ_ｔｔ＋ΔＶ_ｔｔが抵抗１２２により降下した電位Ｖ_ｔｍｏｎと基準電位Ｖ_ｔｉｎとを比較し、比較結果を出力し、電流源１２６及び１２８に供給する。アンプ１２４は、アンプ１０８より動作速度が高速であり、例えば、アンプ１０８が電圧出力型のアンプであるのに対し、アンプ１２４は電流出力型のアンプである。これにより、アンプ１２４は、ＤＵＴ１０２から入力される入力信号の周波数特性の高帯域の部分において、終端の電位の変動を低減する働きを有する。

電流源１２６は、アンプ１２４が出力する比較結果に基づいて、比較電位Ｖ_ｔｔ＋ΔＶ_ｔｔが基準電位Ｖ_ｔｉｎより大きい場合に、アンプ１０８の出力端から電流を引き込むことにより比較電位Ｖ_ｔｔ＋ΔＶ_ｔｔを降下させ、比較電位と基準電位とを等しくする。なお、電流源１２６は、定電流ΔＩ_ｔｅｒｍを発生する定電流源である。

電流源１２８は、アンプ１２４が出力する比較結果に基づいて、アンプ１２４が終端の電位が上昇したことを検知した場合に、終端から電流を引き込むことにより、入力信号が印加されることによる終端のオーバーシュートを低減する。即ち、図３に示すようなオーバーシュート部分１３０の電位を抑制することができる。なお、電流源１２８は、定電流ΔＩ_ｔｅｒｍ×ｎを発生する定電流源である。

ここで、
Ｖ_ｔｏｍ＝Ｖ_ｔｔ＋ΔＶ_ｔｔ−Ｒ_ｔｍｏｎ×ΔＩ_ｔｅｒｍ＝Ｖ_ｔｉｎ
であり、終端回路１００の電位は、コンパレータ１０４及び１０６の入力端を基準とすると、
Ｖ_ｔｔ＋ΔＶ_ｔｔ−Ｒ_ｔｅｒｍ×ΔＩ_ｔｅｒｍ×ｎ
である。そして、終端の電位を一定とするためには、即ち、
Ｖ_ｔｔ＋ΔＶ_ｔｔ−Ｒ_ｔｅｒｍ×ΔＩ_ｔｅｒｍ×ｎ＝Ｖ_ｔｔ
とするためには、
ΔＶ_ｔｔ＝Ｒ_ｔｅｒｍ×ΔＩ_ｔｅｒｍ×ｎ
を満たすように、ｎを調整する。

これにより、終端電圧の変動を低減し、かつ、Ｒ_ｔｅｒｍで調整することによって終端抵抗制度を高精度に維持することができる。
ここで、通常、
ｎ＝Ｒ_ｔｏｍ／Ｒ_ｔｅｒｍ
とする。

以上のように、本実施形態に係る終端回路１００によれば、従来技術に係る終端回路１０に高速で終端の電位の変動を検知するアンプ１２４と、終端から電流を引き込む電流源１２８を付加することによって、周波数特性が高帯域にわたる入力信号に対しても高速で追従して電位の変動を低減させることができ、その結果、図３に示すような終端のオーバーシュート部分１３０の電位を十分に低減し、ＤＵＴ１０２からの入力信号をコンパレータ１０４及び１０６に精度良く供給することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

従来技術に係る終端回路１０の構成を示す図である。本発明の一実施形態に係る終端回路１００の構成の一例を示す図である。終端回路１００の終端の電位の変動の一例を示す図である。

符号の説明

１００終端回路
１０２ＤＵＴ
１０４コンパレータ
１０６コンパレータ
１０８アンプ
１１０コンデンサ
１２０抵抗
１２２抵抗
１２４アンプ
１２６電流源
１２８電流源

Claims

入力信号が印加される終端の電位の変動を検知する電位変動検知部と、
前記電位変動検知部が、前記終端の電位が上昇したことを検知した場合に、前記終端から電流を引き込むことにより、前記入力信号が印加されることによる前記終端のオーバーシュートを低減する第１電流発生部と
を備える終端回路。
前記電位変動検知部は、
基準電位に基づいて比較電位を生成する比較電位生成部と、
前記終端の電位の上昇にともなって上昇した前記比較電位と前記基準電位とを比較し、比較結果を出力する電位比較部と
を有し、
前記第１電流発生部は、前記電位比較部が出力する前記比較結果に基づいて、前記終端から電流を引き込む
請求項１に記載の終端回路。
前記電位比較部が出力する前記比較結果に基づいて、前記比較電位が前記基準電位より大きい場合に、前記比較電位生成部の出力端から電流を引き込むことにより前記比較電位と前記基準電位とを等しくする第２電流発生部
をさらに備える請求項２に記載の終端回路。
前記比較電位生成部は、前記基準電位が非反転入力端子に入力され、前記比較電位生成部の出力電位である前記比較電位が反転入力端子に入力され、前記比較電位を前記基準電位と等しくするように動作する
請求項３に記載の終端回路。
前記電位比較部は、前記基準電位が反転入力端子に入力され、前記終端の電位の上昇にともなって上昇した前記比較電位が非反転入力端子に入力され、
前記第２電流発生部は、前記比較電位を前記基準電位と等しくする前記比較電位生成部の出力端から電流を引き込むことにより前記比較電位を降下させ、前記比較電位を前記基準電位と等しくする
請求項３に記載の終端回路。
前記電位比較部は、前記比較電位生成部より動作速度が高速である
請求項２に記載の終端回路。
前記比較電位生成部は、電圧出力型のアンプであり、
前記電位比較部は、電流出力型のアンプである
請求項４に記載の終端回路。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスから入力される入力信号を予め定められた閾値電圧と比較するコンパレータと、
前記コンパレータの入力端の電位のオーバーシュートを低減する終端回路と
を備え、
前記終端回路は、
前記入力信号が印加される前記コンパレータの入力端の電位の変動を検知する電位変動検知部と、
前記電位変動検知部が、前記コンパレータの入力端の電位が上昇したことを検知した場合に、前記コンパレータの入力端から電流を引き込むことにより、前記入力信号が印加されることによる前記コンパレータの入力端のオーバーシュートを低減する第１電流発生部と
を有する試験装置。
入力信号を予め定められた閾値電圧と比較するコンパレータに、被試験デバイスから入力される前記入力信号を供給するテストヘッドであって、
前記入力信号が印加される前記コンパレータの入力端の電位の変動を検知する電位変動検知部と、
前記電位変動検知部が、前記コンパレータの入力端の電位が上昇したことを検知した場合に、前記コンパレータの入力端から電流を引き込むことにより、前記入力信号が印加されることによる前記コンパレータの入力端のオーバーシュートを低減する第１電流発生部と
を備えるテストヘッド。
入力信号が印加される終端の電位の変動を検知する電位変動検知部と、
前記電位変動検知部が、前記終端の電位が上昇したことを検知した場合に、前記終端から電流を引き込むことにより、前記入力信号が印加されることによる前記終端のオーバーシュートを低減する第１電流発生部と
を備える通信デバイス。