JP2006322801A - 検査回路内蔵半導体装置 - Google Patents

Abstract

【課題】 従来は、半導体集積回路のオーディオのＤ／Ａ特性を測定する場合には、測定用データを発生させるためのデータ発生装置、または、テスターが必要であった。
【解決手段】 デジタル信号処理回路における特定周波数の正弦波を出力するためのデジタルオーディオデータを内蔵するＲＯＭ１、及びアドレス回路２による前記ＲＯＭ１の全アドレスデータの発生を可能にする検査信号発生用のカウンタ回路３を持つオーディオ再生回路デジタル部４と、その出力データを、外部入力端子６，７の状態に応じて減衰するアッテネーション回路５と、該アッテネーション回路５の出力を、デジタルからアナログ変換するＤ／Ａ回路８とを備え、特定周波数のオーディオデータを発生する回路を内蔵する。このオーディオ用Ｄ／Ａ搭載の半導体集積回路では、外部からのオーディオデータを発生する装置無しで、デジタルオーディオＤ／Ａ特性を測定できる。
【選択図】 図１

Description

本発明は、検査回路内蔵半導体装置に関し、特に、Ｄ／Ａ変換回路を内蔵した半導体集積回路の検査装置に関するものである。

従来のデジタル信号処理回路において、正弦波発生回路は、正弦波周波数を決める発振器と、その発振器からの鋸波状のデータを正弦波に変換するＲＯＭテーブルとで構成されている（特許文献１参照。）。

また、半導体集積回路のデジタルオーディオＤ／Ａ特性規格に関係したＣＤの評価項目の代表的なものとして、全高調波歪率ＴＨＤ＋Ｎ、信号対雑音比Ｓ／Ｎ、ダイナミックレンジ測定、がある。これは、日本電子機械工業会によって規格が制定されている。ＣＤ測定の基準信号は、１ｋＨｚの正弦波で正のピーク値を７ＦＦＦＨ、負のピーク値を８００１Ｈとするデジタル値より再生されたレベルを０ｄＢとする。この時、量子化された１６ビットすべてが動作しており、これが、無歪最大出力レベルとなる。

すなわち、従来は、図２に示すように、半導体集積回路１０１に入力する上記のようなデータを発生させるためには、デジタルオーディオデータ発生装置１０２を使用し、かつ、オーディオ特性を測定するためには、オーディオアナライザー装置１０３が必要であった。これを、半導体集積回路１０１の工場出荷検査向けテスターを使用して測定する場合は、全高調波歪率ＴＨＤ＋Ｎ、信号対雑音比Ｓ／Ｎ、および、ダイナミックレンジ測定のパターンの作成が、必要であった。
特開平５−２６９８３号公報（第１図）

従来、上述したように、半導体集積回路のデジタルオーディオＤ／Ａ特性を測定する場合には、測定する半導体集積回路１０１に入力するデータを発生させるためのデジタルオーディオデータ発生装置１０２と、上記半導体集積回路１０１のオーディオ特性を測定するためのオーディオアナライザー装置１０３が必要であった。
また、この半導体集積回路のデジタルオーディオＤ／Ａ特性をテスターを使用して測定する場合は、測定信号パターンの作成が必要であり、多くの工数が発生した。

さらに、デジタルオーディオＤ／Ａ特性の測定では、信号対雑音比Ｓ／Ｎ、ダイナミックレンジの測定が求められることとなったが、Ｓ/Ｎ測定時には、Ｄ／Ａ振幅通常状態と、振幅０％状態にする必要があり、また、ダイナミックレンジ測定には、振幅０．１％で測定する必要があり、一方、測定パターンを作成する場合は、そのパターンが長くなり、テスターのメモリ容量を確保する必要があった。

また、テスターパターンでは、振幅切換のレジスタ設定を、アドレスとデータバスにより行うと、クロックや、データ間の位相を合わせる必要があり、データ化けが起こりやすく、位相合わせ等に手間がかかった。

また、テスターでのオーディオ特性測定では、アナロググランドの面積確保が難しく、半導体集積回路の端子と、テスターとの接触が、半導体集積回路をプリント基板に半田付けした場合と比べ十分でないため、アナログ特性が悪くなる傾向にあり、ＯＦＦセット電圧ずれが発生し、Ｄ／Ａ出力に歪が発生するため、ＯＦＦセット電圧を、一定の値に管理する必要があった。

本発明は上記課題を解決するためになされたもので、Ｄ／Ａ検査信号発生用の回路を内蔵し、信号入力パターンの作成工数、または、信号発生装置コストの削減を図った、検査回路内蔵半導体装置を提供することを目的としている。

本発明の請求項１にかかる検査回路内蔵半導体装置は、デジタル信号処理回路における特定周波数の正弦波を出力するためのデジタルオーディオデータを内蔵するＲＯＭ、及びアドレス回路による前記ＲＯＭの全アドレスデータの発生を可能にする検査信号発生用のカウンタ回路を持つオーディオデータ再生回路デジタル部と、該オーディオデータ再生回路デジタル部よりのデジタルデータをアナログ変換するＤ／Ａ変換回路とを有し、特定周波数の正弦波検査信号を発生する特定周波数正弦波検査信号発生回路を、備えてなるものである。

これにより、外部からのオーディオデータを発生する装置無しで、デジタルオーディオのＤ／Ａ変換特性を測定することができる。

また、本発明の請求項２にかかる検査回路内蔵半導体装置は、請求項１記載の検査回路内蔵半導体装置において、前記特定周波数正弦波検査信号発生回路は、外部入力端子のＯＮにより、前記オーディオデータ再生回路デジタル部の出力の出力振幅を特定値に減衰するアッテネーション回路を備え、前記Ｄ／Ａ変換回路は、前記アッテネーション回路の出力をデジタル−アナログ変換する、ことを特徴とするものである。
これにより、外部からのオーディオデータを発生する装置無しで、デジタルオーディオのＤ／Ａ変換特性を測定することができ、かつ、所望の振幅の信号を、テスト信号に用いることができる。

さらに、本発明の請求項３にかかる検査回路内蔵半導体装置は、請求項２記載の検査回路内蔵半導体装置において、前記アッテネーション回路は、前記外部入力端子の１つである外部入力アッテネーション端子のＯＮ時に、前記オーディオデータ再生回路デジタル部の出力の出力振幅をＤ／Ａ特性のダイナミックレンジ測定に必要な出力振幅である０．１％にする、ことを特徴とするものである。

これにより、アッテネーション回路は、外部入力アッテネーション端子のＯＮ時に、前記オーディオデータ再生回路デジタル部の出力の出力振幅を、Ｄ／Ａ特性のダイナミックレンジ測定に必要な出力振幅である０．１％にすることにより、外部入力アッテネーション端子をＯＮするのみで、容易にダイナミックレンジの測定を行うことができる。

また、本発明の請求項４にかかる検査回路内蔵半導体装置は、請求項２記載の検査回路内蔵半導体装置において、前記アッテネーション回路は、前記外部入力端子の１つである外部入力ミュート端子のＯＮ時に、その出力振幅を、前記Ｄ／Ａ変換特性のＳ／Ｎ測定時に必要な出力振幅である０％にする、ことを特徴とするものである。

これにより、アッテネーション回路は、外部入力ミュート端子のＯＮ時に、その出力振幅を、Ｄ／Ａ変換特性のＳ／Ｎ測定時に必要な出力振幅である０％にすることにより、外部入力ミュート端子をＯＮするのみで、容易にＳ／Ｎ測定時に、Ｄ／Ａ振幅を０％状態にすることができる。

また、本発明の請求項５にかかる検査回路内蔵半導体装置は、請求項４記載の検査回路内蔵半導体装置において、前記Ｄ／Ａ変換回路のＤ／Ａ変換出力を、出力振幅０％状態で観測し、Ａ／Ｄ変換するＯＦＦセット電圧監視Ａ／Ｄ変換回路部と、前記ＯＦＦセット電圧監視Ａ／Ｄ変換回路部からの出力デジタル値と、ＯＦＦセット電圧監視範囲内期待値とを比較するＯＦＦセット電圧差分演算回路と、前記ＯＦＦセット電圧差分演算回路の出力である差分を、前記オーディオ再生回路デジタル部の出力に加算するＯＦＦセット電圧加算回路とを、さらに備える、ことを特徴とするものである。

これにより、ＯＦＦセット電圧のずれが発生した場合も、自動的に該ＯＦＦセット電圧のずれの補完がなされ、Ｓ／Ｎ測定等の測定を行うことができる。

以上のように、本発明にかかる検査回路内蔵半導体装置によれば、半導体集積回路のオーディオＤ／Ａ特性を測定する場合、信号発生装置無しにクロック供給のみで内蔵されている回路により、オーディオデータを発生することができる。また、振幅を切りかえる入力端子のＯＮ／ＯＦＦにより、ダイナミックレンジ測定、Ｓ／Ｎ測定を、容易に行うことができる。さらには、テスターを用いる場合は、入力するパターン作成の工数、および、調整工数も少なく、容易に測定を行うことができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による検査回路内蔵半導体装置１０００を示す構成図である。

図１において、１は、本デジタル信号処理回路における特定周波数、ここでは、１ｋＨｚの正弦波を出力するためのデジタルオーディオデータを内蔵するＲＯＭである。２は、該ＲＯＭ１に対し、アクセスを行うためのアドレス回路である。３は、上記アドレス回路２による、全アドレスの発生を可能にする検査信号発生用のカウンタ回路である。４は、前記ＲＯＭ１、前記アドレス回路２、前記カウンタ回路３を持ち、デジタルオーディオデータを再生するオーディオ再生回路デジタル部である。

さらに、５は、オーディオ再生回路デジタル部４からのデジタルオーディオデータ出力を、減衰させるアッテネーション回路である。６は、該アッテネーション回路５へのアッテネーション入力端子であり、該端子６のＯＮ時、前記アッテネーション回路５は、オーディオ再生回路デジタル部４よりのデジタルデータの出力振幅を、０．１％に設定する。また、７は、該アッテネーション回路５への外部入力ミュート端子であり、該端子７のＯＮ時は、前記アッテネーション回路５は、その出力振幅を、０％に設定する。また、前記両端子６，７のＯＦＦ時は、前記アッテネーション回路５は、デフォルト振幅で動作するようにし、該アッテネーション回路５を、信号は素通りするようにする。

また、８は、前記アッテネーション回路５の出力を、デジタル−アナログ変換するＤ／Ａ回路である。すなわち、該Ｄ／Ａ回路８は、前記アッテネーション回路５の出力をデジタル−アナログ変換し、１ｋＨｚの正弦波を出力する。

さらに、９は、オーディオＤ／Ａ回路８の出力につき、出力振幅０％状態でのオーディオＤ／Ａ回路８の出力電圧を監視し、Ａ／Ｄ変換するＯＦＦセット電圧監視Ａ／Ｄ変換回路である。１０は、前記ＯＦＦセット電圧監視Ａ／Ｄ変換回路９により監視している、出力振幅０％状態でのオーディオＤ／Ａ回路８の出力電圧のデジタル値と、ＯＦＦセット電圧監視範囲内期待値とを比較し、ＯＦＦセット電圧ずれがあると判断した場合、差分を演算するＯＦＦセット電圧差分演算回路である。さらに、１１は、前記ＯＦＦセット電圧差分演算回路１０による差分の演算値を、ＯＦＦセット電圧ずれとして、オーディオ再生回路デジタル部４の出力であるデジタルオーディオデータに加算するＯＦＦセット電圧加算回路である。

次に、本実施の形態１による検査回路内蔵半導体装置の動作について説明する。
本検査回路内蔵半導体装置１０００のオーディオＤ／Ａ特性を測定する場合、信号発生装置無しに、クロック供給のみを受けて、内蔵されている回路、すなわち、オーディオ再生回路デジタル部４により、オーディオデータを発生することができる。そして、この出力であるオーディオデータは、オーディオＤ／Ａ回路８によりＤ／Ａ変換され、その出力を観察することにより、オーディオＤ／Ａ特性の測定を行うことができる。

すなわち、上記オーディオＤ／Ａ回路８の出力は、ＯＦＦセット電圧監視Ａ／Ｄ変換回路９により、前記オーディオＤ／Ａ回路８の、出力振幅０％状態での出力電圧が監視されるとともに、これが、Ａ／Ｄ変換され、前記ＯＦＦセット電圧監視Ａ／Ｄ変換回路９により監視されている、出力振幅０％状態でのオーディオＤ／Ａ回路８の出力電圧のデジタル値は、ＯＦＦセット電圧差分演算回路１０により、ＯＦＦセット電圧監視範囲内期待値と比較され、ＯＦＦセット電圧ずれがあると判断された場合、その差分が演算、出力される。そして、この差分の演算値は、ＯＦＦセット電圧加算回路１１により、ＯＦＦセット電圧ずれとして、オーディオ再生回路デジタル部４の出力であるデジタルオーディオデータに加算される。

そして、このように、ＯＦＦセット電圧ずれがあると判断された場合、前記ＯＦＦセット電圧加算回路１１からのデータは、アッテネーション回路５に達し、Ｄ／Ａ変換回路８により、ＯＦＦセット電圧ずれを考慮した１ｋＨｚの正弦波が出力され、これを用いて、オーディオＤ／Ａ特性の測定を行うことができる。
これにより、上記ＯＦＦセット電圧ずれがある場合にも、これが自動的に補正されて、オーディオＤ／Ａ特性の測定を行うことができる。

また、本検査回路内蔵半導体装置１０００のダイナミックレンジ測定を行う場合には、アッテネーション入力端子６をＯＮ／ＯＦＦするようにし、該ＯＮ時に、アッテネーション回路５がオーディオ再生回路デジタル部４の出力の出力振幅を、ダイナミックレンジ測定時に必要な０．１％に設定するようにすることにより、容易に、ダイナミックレンジ測定を行うことができる。

また、本検査回路内蔵半導体装置１０００のＳ／Ｎ測定を行う場合には、外部入力ミュート端子７をＯＮ／ＯＦＦするようにし、該ＯＮ時に、アッテネーション回路５がその出力振幅を、Ｓ／Ｎ測定に必要な０％に設定するようにすることにより、容易に、Ｓ／Ｎ測定を行うことができる。

なお、前記両端子６，７のＯＦＦ時には、前記アッテネーション回路５は、デフォルト振幅で動作するように設定されており、該アッテネーション回路５を、信号は素通りするよう動作し、上記オーディオ再生回路デジタル部４より発生したオーディオデータにより、あるいは、テスターを用いて発生したテスト信号により、本検査回路内蔵半導体集積回路の各種のテストを行うことができる。そして、本実施の形態１において、このようにテスター信号を用いる場合には、入力するパターン作成の工数、および、調整工数も少なく、容易に測定を行うことができるものである。

以上のような本実施の形態１による検査回路内蔵半導体装置によれば、デジタル信号処理回路における、特定周波数の正弦波を出力するためのデジタルオーディオデータを内蔵するＲＯＭ１、並びにアドレス回路２による前記ＲＯＭ１の全アドレスデータの発生を可能にする検査信号発生用のカウンタ回路３を持つオーディオ再生回路デジタル部４と、該オーディオ再生回路デジタル部４よりのデジタルデータを、アナログ変換するＤ／Ａ変換回路８とを有し、特定周波数の正弦波検査信号を発生する特定周波数正弦波検査信号発生回路を備えてなるものとしたので、外部からのオーディオデータを発生する装置無しで、デジタルオーディオのＤ／Ａ変換特性を測定することができる。

また、外部入力端子６，７のＯＮにより、前記オーディオ再生回路デジタル部４の出力の出力振幅を、特定値に減衰するアッテネーション回路５を備えたので、外部からのオーディオデータを発生する装置無しで、デジタルオーディオのＤ／Ａ変換特性を測定することができるとともに、かつ、所望の振幅の信号を、テスト信号に用いることができる。

たとえば、外部入力端子であるアッテネーション入力端子６をＯＮとすれば、アッテネーション回路５は、前記オーディオ再生回路デジタル部４の出力の出力振幅を、Ｄ／Ａ特性のダイナミックレンジ測定に必要な出力振幅である０．１％にするため、該外部入力アッテネーション入力端子６をＯＮするのみで、容易にダイナミックレンジの測定を行うことができる。

また、外部入力端子である外部入力ミュート端子７をＯＮとすれば、アッテネーション回路５は、その出力振幅を、前記Ｄ／Ａ変換特性のＳ／Ｎ測定時に必要な出力振幅である０％にするため、外部入力ミュート端子７をＯＮするのみで、容易に、Ｓ／Ｎ測定時にＤ／Ａ振幅を０％状態にし、Ｓ／Ｎ測定を行うことができる。

さらに、Ｄ／Ａ変換回路８のＤ／Ａ変換出力を、出力振幅０％状態で観測し、Ａ／Ｄ変換するＯＦＦセット電圧監視Ａ／Ｄ変換回路部９と、該ＯＦＦセット電圧監視Ａ／Ｄ変換回路部９からの出力デジタル値と、ＯＦＦセット電圧監視範囲内期待値とを比較し、その差分を演算するＯＦＦセット電圧差分演算回路１０と、該ＯＦＦセット電圧差分演算回路１０の出力である差分を、前記オーディオ再生回路デジタル部４の出力に加算するＯＦＦセット電圧加算回路１１とを、さらに備えることにより、ＯＦＦセット電圧のずれが発生した場合も、自動的に該ＯＦＦセット電圧のずれの補完がなされ、Ｓ／Ｎ測定等の測定を行うことができる。

本発明にかかる検査回路内蔵半導体装置は、半導体集積回路のオーディオＤ／Ａ特性を測定する場合、信号発生装置無しにクロック供給のみで内蔵されている回路により、オーディオデータを発生することができ、また、振幅を切りかえる入力端子のＯＮ／ＯＦＦにより、ダイナミックレンジ測定、Ｓ／Ｎ測定を、容易に行うことができ、さらには、テスターを用いる場合は、入力するパターン作成、および、調整工数も少なく、容易に測定を行うことができ、検査回路内蔵半導体装置として、有用である。

本発明の実施の形態１による検査回路内蔵半導体装置を示す回路構成図。 従来の半導体集積回路の検査装置を示す図。

符号の説明

１ ＲＯＭ
２ アドレス回路
３ カウンタ回路
４ オーディオ再生デジタル回路デジタル部
５ アッテネーション回路
６ アッテネーション入力端子
７ 外部入力ミュート端子
８ Ｄ／Ａ変換回路
９ ＯＦＦセット電圧監視Ａ／Ｄ変換回路
１０ ＯＦＦセット電圧差分演算回路
１１ ＯＦＦセット電圧加算回路

Claims (5)

1. デジタル信号処理回路における特定周波数の正弦波を出力するためのデジタルオーディオデータを内蔵するＲＯＭ、及びアドレス回路による前記ＲＯＭの全アドレスデータの発生を可能にする検査信号発生用のカウンタ回路を持つオーディオデータ再生回路デジタル部と、
   該オーディオデータ再生回路デジタル部よりのデジタルデータをアナログ変換するＤ／Ａ変換回路とを有し、
   特定周波数の正弦波検査信号を発生する特定周波数正弦波検査信号発生回路を、備えた、
   ことを特徴とする検査回路内蔵半導体装置。
2. 請求項１記載の検査回路内蔵半導体装置において、
   前記特定周波数正弦波検査信号発生回路は、
   外部入力端子のＯＮにより、前記オーディオデータ再生回路デジタル部の出力の出力振幅を特定値に減衰するアッテネーション回路を備え、
   前記Ｄ／Ａ変換回路は、前記アッテネーション回路の出力をデジタル−アナログ変換するものである、
   ことを特徴とする検査回路内蔵半導体装置。
3. 請求項２記載の検査回路内蔵半導体装置において、
   前記アッテネーション回路は、前記外部入力端子の１つである外部入力アッテネーション端子のＯＮ時に、前記オーディオデータ再生回路デジタル部の出力の出力振幅をＤ／Ａ特性のダイナミックレンジ測定に必要な出力振幅である０．１％にするものである、
   ことを特徴とする検査回路内蔵半導体装置。
4. 請求項２記載の検査回路内蔵半導体装置において、
   前記アッテネーション回路は、前記外部入力端子の１つである外部入力ミュート端子のＯＮ時に、その出力振幅を、前記Ｄ／Ａ変換特性のＳ／Ｎ測定時に必要な出力振幅である０％にするものである、
   ことを特徴とする検査回路内蔵半導体装置。
5. 請求項４記載の検査回路内蔵半導体装置において、
   前記Ｄ／Ａ変換回路のＤ／Ａ変換出力を、出力振幅０％状態で観測し、Ａ／Ｄ変換するＯＦＦセット電圧監視Ａ／Ｄ変換回路部と、
   前記ＯＦＦセット電圧監視Ａ／Ｄ変換回路部からの出力デジタル値と、ＯＦＦセット電圧監視範囲内期待値とを比較し、その差分を演算するＯＦＦセット電圧差分演算回路と、
   前記ＯＦＦセット電圧差分演算回路の出力である差分を、前記オーディオ再生回路デジタル部の出力に加算するＯＦＦセット電圧加算回路とを、さらに備える、
   ことを特徴とする検査回路内蔵半導体装置。

Images