CN101258677A - 抖动发生电路 - Google Patents
抖动发生电路 Download PDFInfo
- Publication number
- CN101258677A CN101258677A CNA2006800191002A CN200680019100A CN101258677A CN 101258677 A CN101258677 A CN 101258677A CN A2006800191002 A CNA2006800191002 A CN A2006800191002A CN 200680019100 A CN200680019100 A CN 200680019100A CN 101258677 A CN101258677 A CN 101258677A
- Authority
- CN
- China
- Prior art keywords
- signal
- generating circuit
- input
- voltage
- jitter generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 238000004458 analytical method Methods 0.000 claims abstract description 32
- 230000033228 biological regulation Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 22
- 239000003990 capacitor Substances 0.000 description 8
- 238000007792 addition Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明目的在于提供一种采用简单的结构就能够产生模式效果抖动的抖动发生电路。抖动发生电路(1)具有分析输入信号的信号模式内容的信号分析单元,即驱动器输入电路(20)、多个增益调整电路(30)、多个低通滤波器(40)、多个加法器(50)、加法器(52)、和根据信号分析结果输出如下信号的驱动器输出电路(60),该信号是当使输入信号通过了传送线路时在变化定时偏离的方向上调整了输入信号的相位的信号。通过调整输入信号的相位,从而对输入信号附加抖动。
Description
技术领域
本发明涉及在信号的上升以及下降的定时提供波动的抖动发生电路。
背景技术
在半导体试验装置中,在对被试验设备(以后称“DUT”)的耐抖动性进行试验的情形,需要在施加给DUT的试验模式上附加抖动,并使用抖动发生电路(例如参考专利文献1)。在该抖动发生电路中,通过比较正弦波的偏置电压和灯发生器的输出电压,在时钟信号变化的定时提供正弦波的波动。
专利文献1:特开平6-104708号公报(第3-4页,图1-3)
但是,作为在实际上输入到DUT的信号上附加的抖动,除了使用专利文献1的抖动发生电路等附加的不依赖输入信号模式的抖动之外,还可以考虑依赖于输入信号模式的模式效果抖动。例如,在通过有损失的传送线路向DUT发送从驱动器输出的信号的情形,由于传送线路中的损失导致信号的上升定时延迟,而且由于模式从高电平向低电平或者从低电平向高电平完全转移或者不能完全转移的情形,附加随模式变化的抖动。该抖动的大小,由传送线路所引起的损失的大小和输入信号模式的组合决定,但是,实际上如果每次对安装了DUT的装置中所使用的传送线路进行再现,则能够在信号上附加该模式效果抖动,但是对于多引脚的DUT再现实际的传送线路几乎不可能,希望获得一种能够采用简单的结构产生模式效果抖动的结构。
发明内容
本发明鉴于上述问题点而提出,其目的在于,提供一种采用简单的结构即可产生模式效果抖动的抖动发生电路。
为解决上述课题,本发明的抖动发生电路具有:分析输入信号的信号模式的内容的信号分析单元和相位调整单元,所述相位调整单元根据信号分析单元的分析结果输出如下的信号,该信号是当使输入信号通过了传送线路时输出在变化定时偏离的方向上调整了输入信号的相位的信号,通过调整输入信号的相位附加抖动。实际上当使信号通过传送线路时发生损失的情形,通过该传送线路接收到的信号的超过规定的阈值电压或者低于规定的阈值电压的定时发生变化。该定时的偏离和输入信号的信号模式的内容有密切的关系。在本发明中,根据输入信号的信号模式的内容来调整输入信号的相位,由此能够根据该信号模式的内容产生与在传送线路上产生的抖动相同的模式效果抖动。而且,因为不需要和实际的传送线路相同的布线等,所以采用简单的结构即可产生模式效果抖动。
另外,较理想的是,上述的信号分析单元分析输入信号的频率特性。根据输入信号的信号模式的内容在传送线路上产生的模式效果抖动可以主要考虑依赖于输入信号的电压变化的状态,即频率。因此,通过分析输入信号的频率特性而附加抖动,能够产生更接近于实际的模式效果抖动。
另外,较理想的是,上述信号分析单元具有使输入信号的低频分量通过的滤波器,相位调整单元根据滤波器的输出电压进行相位调整。由此,能够容易地检测输入信号的频率特性。
另外,较理想的是,上述信号分析单元具有使输入信号的低频分量通过的截止频率不同的多个滤波器、和合成多个滤波器的输出电压的合成单元。相位调整单元根据由合成单元合成的合成电压进行相位调整。由此,能够根据输入信号的信号模式调整可变的抖动量,并能够产生与信号模式对应的适当的模式效果抖动。
另外,希望向上述滤波器输入和输入信号反相的信号。或者希望上述相位调整单元根据从规定的电压中减去了滤波器的输出电压后的电压进行相位调整。由此,能够在使输入信号通过了传送线路时在变化定时发生偏离的方向上调整输入信号的相位,并能够再现通过了传送线路时产生的模式效果抖动。
另外,希望上述信号分析单元具有对滤波器的输出电压进行增益调整的增益调整单元。特别是,希望根据传送线路导致的信号损失的程度来设定由上述增益调整单元调整的增益。由此,能够考虑所设想的传送线路的特性进行信号的相位调整,并能够使用共同的电路产生设想了各种传送线路的多种模式效果抖动。
另外,希望上述相位调整单元是根据信号分析单元的分析结果来变更参考电压的差动放大器。或者希望上述相位调整单元是根据信号分析单元的分析结果来变更参考电压的电压比较器。希望上述相位调整单元是根据信号分析单元的分析结果来变更延迟量的可变延迟电路。由此,能够可靠而且容易地改变向传送线路输出的信号的变化定时(信号的相位)。
另外,希望上述信号分析单元和相位调整单元被安装到形成有输出了输入信号的电路的芯片或者模块内。由此,随着包含抖动发生电路或者输出了输入信号的电路的整个结构的小型化、制造工序的简化或者部件数目的减少而能够降低成本。
附图说明
图1是表示一个实施形态的抖动发生电路结构的图。
图2是由于传送线路的损失而产生的信号衰减的说明图。
图3是部分地表示抖动发生电路的具体的结构的电路图。
图4是说明抖动发生电路的动作的图。
符号说明
1抖动发生电路
2DUT(被测定设备)
3驱动器
10、20驱动器输入电路
30增益调整电路
40低通滤波器(LPF)
50、52加法电路
60驱动器输出电路
70波形整形电路
100第一电路
102、104、120、202、204、220晶体管
106、206可变恒流电路
110、112、210、212、302、310、312、314电阻
114、214电容器
122、222、304恒流电路
200第二电路
具体实施方式
下面参考附图详细说明适用本发明的一个实施形态的抖动发生电路。
图1是表示一个实施形态的抖动发生电路结构的图。如图1所示,本实施形态的抖动发生电路1,具有驱动器输入电路10、20、多个增益调整电路30、多个低通滤波器(LPF)40(40A、40B)、...、多个加法器50、一个加法器52、驱动器输出电路60、波形整形电路70。该抖动发生电路1设置在DUT2和向该DUT2输出信号的驱动器3之间,对从驱动器3向DUT2输出的信号进行如下动作,即:附加与信号模式的内容对应的模式周期抖动。
驱动器输入电路10是在一个输入端上输入了规定参考电压Vref的参考信号、在另一个输入端输入了驱动器3的输出信号的差动放大器,输出和从驱动器3输入的信号同相的信号。参考电压Vref设定为从驱动器3输入的信号的低电平和高电平的平均电压(50%的电压)。从驱动器输入电路10输出的信号输入到由差动放大器构成的驱动器输出电路60。另外,驱动器输入电路20是在一个输入端上输入了驱动器3的输出信号、在另一个输入端上输入了规定的参考电压Vref的参考信号的差动放大器,并输出和从驱动器3输入的信号反相的信号。这两个驱动器输入电路10、20使用相同结构的差动放大器,但是输入的两个信号的关系相反。各增益调整电路30,可以根据从外部输入的控制数据S1、S2、...设定增益,将从驱动器输入电路20输出的信号分别用设定的增益放大或者衰减后输出。各低通滤波器40(40A、40B),使通过了对应的增益调整电路30后的信号的低频分量通过。在本实施形态中,具有多组由上述增益调整电路30和低通滤波器40组成的处理系统。各个加法器50对包含在该多组处理系统中的多个低通滤波器40的输出电压进行相加。加法器52对通过多个加法器50相加后的电压和规定的电压VBB-DC进行相加并生成参考电压VBB。将该参考电压VBB输入到驱动器输出电路60。驱动器输出电路60,输入从驱动器输入电路10输出的信号和从加法器52输出的参考电压VBB的参考信号,并使用这两个信号进行差动放大。从驱动器输出电路60输出的信号,在通过波形整形电路70进行波形整形后从抖动发生电路1输出,并输入到DUT2的输入引脚或者输入输出引脚。
上述多个低通滤波器40与信号分析单元对应,一个加法器52、一个驱动器输出电路60与相位调整单元对应,多个加法器50与合成单元对应,多个增益调整电路30与增益调整单元对应。
本实施形态的抖动发生电路1具有这样的结构,下面说明其动作。多个低通滤波器40A、40B、...的每一个,被设定了不同的截止频率,使不同的频率分量通过。当采用一个滤波器再现在实际的传送线路中产生的抖动较困难的情形,组合各个滤波器的输出,或者切换任意几个滤波器并使之动作。
图2是实际安装了DUT2的环境下使用的传送线路所引起的损失而产生的信号衰减的说明图。此外,在图2中,为了说明信号的衰减状态而示出了损失极端大的情形。在图2(A)中,用虚线表示向传送线路输入了高频信号模式A的信号的状态。当连接在DUT2上的传送线路上的损失较大时,在信号电压从低电平到高电平、或者从高电平到低电平充分转移前发生下面的状态变化。此时的定时的偏离为t10、t11。另外,在图2(B)中,用虚线表示向传送线路输入了低频率的信号模式C的信号的状态。当在传送线路中的损失较大时,当信号电压从低电平到高电平、或者从高电平到低电平充分转移时需要一些时间。但是在信号模式C的情形,因为高电平或者低电平的期间较长,所以信号一直变化到接近高电平或者低电平的电压电平为止。此时的定时的偏离为t20(≠t10)、t21(≠t11)。在实际的传送线路中,如图2(C)所示,输入了适当组合了图2(A)所示的信号和图2(B)所示的信号的信号。在图2(C)表示的例子中,此时,信号的上升定时的偏离t30等于图2(B)中表示的信号模式C的上升定时的偏离t20,但是下降定时的偏离t31不等于图2(B)中表示的信号模式C的下降定时的偏离t21。这样,上升定时或者下降定时的偏离量随着输入到传送线路的信号的模式而变动。在本实施形态中,通过使用多个低通滤波器40A、40B、...而检测出组合各种模式的信号所产生的低频分量。
在各个低通滤波器40的前级设置的各个增益调整电路30,对于从驱动器输入电路20输出的电压,以对应于控制数据(S1、S2、...)设定的增益进行信号的放大或者衰减。特性(损失的量或者损失的频率依赖性)因设想的传送线路的长度或者形状等而不同。因此,即使输入信号相同,通过传送线路后的衰减的程度也不同。为了产生与设想的传送线路对应的模式效果抖动,变更控制数据S1、S2、...的内容,可变地设定各增益调整电路30中的增益。例如,对于具有各种特性的多个传送线路,可以预先通过实验或者模拟等求出在将控制数据S1、S2、...设定成什么样的值时能够产生与各传送线路对应的适当的图像效果抖动,测定实际使用的传送线路的特性,并使用与该测定的特性对应的控制数据S1、S2、...。
在多个加法器50中,将多个低通滤波器40各自的输出电压相加(合成)。另外,加法器52将由多个加法器50进行了相加后的电压与规定的电压VBB-DC相加而生成参考电压VBB的参考信号,将该生成的参考信号输入到驱动器输出电路60。例如,将输入信号的低电平和高电平的平均电压(50%的电压)作为规定的电压VBB-DC使用,在该电压VBB-DC上对使用各低通滤波器40分析输入信号的频率分量得到的最终级的加法器50的输出电压进行叠加,并输入到驱动器输出电路60。因此,能够使输入到驱动器输出电路60的参考信号的电压电平随着输入信号的频率而变化,并能够根据输入信号的信号模式的内容来调整作为对该参考信号的电压电平的差分放大输出而得到的信号的上升定时以及下降定时。
这样,在本实施形态的抖动发生电路1中,根据输入信号的信号模式的内容来调整输入信号的相位,从而能够对应于该信号模式的内容而产生模式效果抖动,该模式效果抖动和在实际的传送线路中产生的抖动相同。而且,因为不需要和实际的传送线路同样的布线等,所以能够采用简单的结构产生模式效果抖动。
另外,通过使输入信号通过各个低通滤波器40A、40B、...,能够容易地检测出输入信号的频率特性。特别地,通过使用截止频率不同的多个低通滤波器40A、40B、...,能够根据各种信号模式而进行可变的相位调整,并能够产生与信号模式对应的适当的模式效果抖动。另外,通过进行各个低通滤波器40的输出电压的增益调整(在图1所示的结构中,通过在各个低通滤波器40的前级设置的各增益调整电路30进行该增益调整),能够考虑所设想的传送线路的特性进行信号的相位调整,并能够使用共同的抖动发生电路1产生设想了各种传送线路的多种模式效果抖动。再有,作为驱动器输出电路60通过使用差动放大器,能够可靠而且容易地变更从抖动发生电路1输出的信号的变化定时(信号的相位)。
另外,从另一驱动器输入电路20输出与从一个驱动器输入电路10输出的信号反相的信号,由此能够在使输入信号通过传送线路时在变化定时发生偏离的方向上调整输入信号的相位,并能够对通过了设想的传送线路时产生的模式效果抖动进行再现。
另外,因为本实施形态的抖动发生电路1设置在DUT2和驱动器3之间,所以可以外挂在对DUT2进行各种试验的半导体试验装置的性能板或者插座板上,能够不用更换半导体试验装置的结构即可在从半导体试验装置输入到DUT2的信号上附加抖动。
图3是部分地表示抖动发生电路1的具体结构的电路图。在图3所示的结构中,示出了关于两个处理系统的、图1所示的从驱动器输入电路20到加法器52的具体结构。图3所示的结构,包含与一个处理系统对应的第一电路100、与另一个处理系统对应的第二电路200、产生规定的电压VBB-DC的晶体管300、电阻302以及恒流电路304、将两个处理系统的输出电压与规定的电压VBB-DC相加的的3个电阻310、312、314。
第一电路100具有构成差动放大器的两个晶体管102、104、在这两个晶体管102、104的发射极上共同连接的可变恒流电路106、作为分别连接在两个晶体管102、104各自的集电极上的负载电阻的电阻110、112、与一个电阻110并联的电容器114、在晶体管102的集电极上连接的晶体管120以及恒流电路122。
向一个晶体管102的基极输入从驱动器3输出的信号。向另一晶体管104的基极输入具有规定的参考电压(例如输入到晶体管102的信号的低电平和高电平的平均电压)VR的参考信号。因此,与输入到一个晶体管102的信号反相的信号从该晶体管102的集电极输出。根据控制数据S1变更可变恒流电路106的恒流输出值,由此该输出信号的电压电平可变。从晶体管102的集电极输出的信号,通过由电阻110和电容器114构成的低通滤波器进行平滑,仅使这些元件常数(电阻值和静电电容值)所确定的截止频率以下的低频分量通过晶体管120输出。两个晶体管102、104与驱动器输入电路20对应,电阻110、电容器114与低通滤波器40A对应,可变恒流电路106与一个增益调整电路30对应。
另外,第二电路200具有构成差动放大器的两个晶体管202、204、在这两个晶体管202、204的发射极上共同连接的可变恒流电路206、作为在两个晶体管202、204各自的集电极上分别连接的负载电阻的电阻210、212、与电阻210并联的电容器214、在晶体管202的集电极上连接的晶体管220以及恒流电路222。第二电路200的结构以及各部分的动作基本上与第一电路100的结构以及各部分的动作相同,仅仅是电阻210以及电容器214所构成的低通滤波器40B的截止频率不同。例如,由包含在第一电路100中的电阻110和电容器114构成的低通滤波器40A的截止频率比由包含在第二电路200中的电阻210和电容器214构成的低通滤波器40B的截止频率设定得高。因此,在第一电路100中能够检测到和输入信号反相的信号的高频分量的各频率分量,在第二电路200中能够检测出和输入信号反相的信号的低频分量。
第一电路100、第二电路200以及产生电压VBB-DC的晶体管300的各输出端通过3个电阻310、312、314连接,从该连接点输出在规定的电压VBB-DC上重叠了两个处理系统的输出电压后的参考电压VBB的参考信号。
图4是说明抖动发生电路1的动作的图。图4(A)表示从驱动器输入电路10输出的信号和参考电压VBB的关系,图4(B)表示附加有抖动的驱动器输出电路60的输出信号。
在低电平之后当输入低电平和高电平频繁切换的高频信号时(图4(A)的期间T1),通过第一电路100以及第二电路200检测出与该模式变化对应的频率分量,生成与输入信号的电平变化一致变动的参考电压VBB,从驱动器输出电路60输出与该参考电压VBB对应的附加有抖动的信号(图4(B)的期间T1)。另外,当低电平和高电平切换的频率较低时(图4(A)的期间T2),生成与具有该低频率分量的输入信号的电平变化一致变动的参考电压VBB,从驱动器输出电路60输出与该参考电压VBB对应的附加有抖动的信号(图4(B)的期间T2)。在图4(B)中未附加抖动的波形用虚线表示,附加有抖动的波形用实线表示。
此外,本发明不限于上述实施形态,在本发明的发明宗旨的范围内可以实施各种变形。在上述的实施形态中,使用由差动放大器构成的驱动器输出电路60进行了信号的相位调整,但是代替差动放大器,也可以使用电压比较器或者可变延迟电路。在使用了电压比较器的情形,可以在正输入端子上输入驱动器输入电路10的输出信号,在负输入端子上输入参考电压VBB的参考信号。另外,在使用了可变延迟电路的情形,可以根据参考电压VBB设定延迟量。
另外,在上述实施形态中,使用多个低通滤波器40A、40B、...分析输入信号的信号模式的内容(频率分量),但是也可以将一部分或者全部低通滤波器置换为带通滤波器或者高通滤波器。另外,也可以使用除了滤波器以外的结构,例如预先准备好作为检测对象的多个信号模式(比较模式),求出输入信号和这些多个比较模式的相关来分析输入信号的信号模式的内容。
另外,在上述实施形态中,在抖动发生电路1内,直接连接了驱动器输入电路10和驱动器输出电路60,但是也可以在驱动器输入电路10和驱动器输出电路60之间插入延迟电路。通过插入延迟电路,能够调整从驱动器输入电路10输出的信号的相位。
另外,在上述实施形态中,在驱动器3和DUT2之间设置了抖动发生电路1,但是也可以将其设置在驱动器3的前级。在这种情形,也可以省略抖动发生电路1内的波形整形电路70,而将驱动器输出电路60的输出信号直接输入到驱动器3。设置在驱动器3(输出输入信号的电路)或其前级的各种电路(未图示)作为一个芯片或者一个模块的一部分形成。这种情况下,也可以将抖动发生电路1安装到这些芯片或者模块内。由此,能够随着包含抖动发生电路1或者驱动器3等的电路的小型化、和制造工序的简略化或者部件数目的减少而降低成本。
根据本发明,根据输入信号的信号模式的内容来调整输入信号的相位,由此能够根据该信号模式的内容产生与在传送线路中所产生的抖动相同的模式效果抖动。而且,因为不需要和实际的传送线路同样的布线等,所以能够采用简单的结构产生模式效果抖动。
Claims (14)
1.一种抖动发生电路,其中包括:
信号分析单元,分析输入信号的信号模式的内容;和
相位调整单元,根据所述信号分析单元的分析结果输出如下信号,该信号是当使所述输入信号通过了传送线路时在变化定时发生偏离的方向上调整了所述输入信号的相位的信号,
通过调整所述输入信号的相位来附加抖动。
2.根据权利要求1所述的抖动发生电路,其中,
所述信号分析单元分析所述输入信号的频率特性。
3.根据权利要求1所述的抖动发生电路,其中,
所述信号分析单元具有使所述输入信号的低频分量通过的滤波器,
所述相位调整单元根据所述滤波器的输出电压进行相位调整。
4.根据权利要求1所述的抖动发生电路,其中,
所述信号分析单元具有:使输入信号的低频分量通过的截止频率不同的多个滤波器、和合成所述多个滤波器的输出电压的合成单元,
所述相位调整单元根据所述合成单元合成的合成电压进行相位调整。
5.根据权利要求3所述的抖动发生电路,其中,
向所述滤波器输入和所述输入信号反相的信号。
6.根据权利要求3所述的抖动发生电路,其中,
所述相位调整单元根据从规定的电压中减去了所述滤波器的输出电压后的电压进行相位调整。
7.根据权利要求4所述的抖动发生电路,其中,
向所述滤波器输入和所述输入信号反相的信号。
8.根据权利要求4所述的抖动发生电路,其中,
所述相位调整单元根据从规定的电压中减去了所述滤波器的输出电压后的电压进行相位调整。
9.根据权利要求3所述的抖动发生电路,其中,
所述信号分析单元具有对所述滤波器的输出电压进行增益调整的增益调整单元。
10.根据权利要求9所述的抖动发生电路,其中,
由所述增益调整单元调整的增益根据所述传送线路造成的信号损失的程度进行设定。
11.根据权利要求1所述的抖动发生电路,其中,
所述相位调整单元是根据所述信号分析单元的分析结果来改变参考电压的差动放大器。
12.根据权利要求1所述的抖动发生电路,其中,
所述相位调整单元是根据所述信号分析单元的分析结果来改变参考电压的电压比较器。
13.根据权利要求1所述的抖动发生电路,其中,
所述相位调整单元是根据所述信号分析单元的分析结果来改变延迟量的可变延迟电路。
14.一种抖动发生电路,其中,
所述信号分析单元和所述相位调整单元被安装到形成有输出所述输入信号的电路的芯片或者模块内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160832 | 2005-06-01 | ||
JP160832/2005 | 2005-06-01 | ||
PCT/JP2006/309923 WO2006129491A1 (ja) | 2005-06-01 | 2006-05-18 | ジッタ発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101258677A true CN101258677A (zh) | 2008-09-03 |
CN101258677B CN101258677B (zh) | 2012-06-20 |
Family
ID=37481421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800191002A Active CN101258677B (zh) | 2005-06-01 | 2006-05-18 | 抖动发生电路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7808291B2 (zh) |
JP (1) | JP4806679B2 (zh) |
KR (1) | KR20080007638A (zh) |
CN (1) | CN101258677B (zh) |
DE (1) | DE112006001441T5 (zh) |
TW (1) | TWI309506B (zh) |
WO (1) | WO2006129491A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008219718A (ja) | 2007-03-07 | 2008-09-18 | Advantest Corp | ドライバ回路 |
US8264236B2 (en) * | 2007-11-28 | 2012-09-11 | Advantest (Singapore) Pte Ltd | System and method for electronic testing of devices |
US10156603B1 (en) | 2017-06-14 | 2018-12-18 | University Of Electronic Science And Technology Of China | Apparatus for adding jitters to the edges of a pulse sequence |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850156A (ja) * | 1994-08-05 | 1996-02-20 | Anritsu Corp | ジッタ耐力測定装置 |
JPH08248078A (ja) * | 1995-03-07 | 1996-09-27 | Anritsu Corp | ジッタ伝達特性測定装置 |
JP2001244797A (ja) | 2000-03-02 | 2001-09-07 | Asahi Kasei Microsystems Kk | クロックディレイ発生回路 |
JP4410379B2 (ja) * | 2000-04-18 | 2010-02-03 | 富士通マイクロエレクトロニクス株式会社 | 試験装置 |
JP2002108967A (ja) | 2000-09-27 | 2002-04-12 | Mitsubishi Electric Corp | 遅延計算用負荷生成方法および記録媒体 |
DE10392318T5 (de) * | 2002-02-26 | 2005-07-07 | Advantest Corp. | Messvorrichtung und Messverfahren |
JP3790741B2 (ja) * | 2002-12-17 | 2006-06-28 | アンリツ株式会社 | ジッタ測定装置およびジッタ測定方法 |
US7184469B2 (en) * | 2003-02-06 | 2007-02-27 | Verigy Pte. Ltd. | Systems and methods for injection of test jitter in data bit-streams |
JP2004310294A (ja) * | 2003-04-03 | 2004-11-04 | Ntt Electornics Corp | クロック変調回路 |
US7627790B2 (en) * | 2003-08-21 | 2009-12-01 | Credence Systems Corporation | Apparatus for jitter testing an IC |
WO2007129386A1 (ja) * | 2006-05-01 | 2007-11-15 | Advantest Corporation | 試験装置および試験方法 |
-
2006
- 2006-05-18 JP JP2007518907A patent/JP4806679B2/ja not_active Expired - Fee Related
- 2006-05-18 WO PCT/JP2006/309923 patent/WO2006129491A1/ja active Application Filing
- 2006-05-18 DE DE112006001441T patent/DE112006001441T5/de not_active Ceased
- 2006-05-18 KR KR1020077027688A patent/KR20080007638A/ko not_active Application Discontinuation
- 2006-05-18 CN CN2006800191002A patent/CN101258677B/zh active Active
- 2006-05-26 TW TW095118769A patent/TWI309506B/zh not_active IP Right Cessation
- 2006-06-18 US US11/916,247 patent/US7808291B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101258677B (zh) | 2012-06-20 |
TW200703911A (en) | 2007-01-16 |
JP4806679B2 (ja) | 2011-11-02 |
DE112006001441T5 (de) | 2008-04-17 |
US7808291B2 (en) | 2010-10-05 |
US20100201421A1 (en) | 2010-08-12 |
TWI309506B (en) | 2009-05-01 |
WO2006129491A1 (ja) | 2006-12-07 |
JPWO2006129491A1 (ja) | 2008-12-25 |
KR20080007638A (ko) | 2008-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101107417B1 (ko) | 반도체 시험장치 및 시험방법 | |
US7990177B2 (en) | Driver circuit for producing signal simulating transmission loss | |
US8115520B2 (en) | Driver circuit | |
JP2006345532A (ja) | 信号整形回路 | |
JP4759050B2 (ja) | 駆動装置 | |
CN101258677B (zh) | 抖动发生电路 | |
TWI636672B (zh) | 信號校準電路及信號校準方法 | |
KR100933977B1 (ko) | 전송 선로 구동 회로 | |
CN110476071A (zh) | 对光学接收器进行电气测试 | |
JP2007057533A (ja) | テストデータ発生器、テストシステム及びテスト方法 | |
CN112017702B (zh) | 内存接口电路、phy芯片及处理器 | |
KR20060120509A (ko) | 지연 고정 루프 및 지연 체인을 설정하는 방법 | |
US20070252624A1 (en) | Output driver having pre-emphasis capability | |
JPWO2004102217A1 (ja) | 試験装置 | |
CN1543735A (zh) | 传输数据用线路驱动器 | |
JP2009192528A (ja) | ドライバ回路および試験装置 | |
US20080317164A1 (en) | Circuit board, information processing apparatus, and transmission method | |
KR20020010300A (ko) | 반도체 소자의 클럭 테스트 장치 | |
RU2332674C1 (ru) | Устройство для измерения ускорений | |
JP2003110422A (ja) | スキュー調整回路、信号発生器及びスキュー調整方法 | |
KR100400477B1 (ko) | 클록신호 위상제어 회로장치 및 클록신호 위상제어방법 | |
JPS6054515A (ja) | 遅延回路 | |
EP1732279A2 (en) | A signal shaping circuit | |
JPH10246758A (ja) | 半導体試験装置の波形整形回路 | |
JPH026768A (ja) | Ic試験装置のタイミング校正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |