JPS63316908A - 差動増幅器及び差動増幅器を有する電流検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は第１及び第２のマツチした電界効果トランシタ
（ＦＥＴ）を有しこれらは夫々そのソース電極を互いに
接続して電流源に接続し、ドレイン電極を夫々電流ミラ
ー回路の入力及び出力に接続してなる差動増幅器に関す
るものである。

さらに本発明は電力半導体装置の出力電流を検出する電
流検出回路にも関するものであり、この回路は大及び小
電流担持部を有し、これら各部分は少なくとも基本的半
導体素子を有し、前記大及び小電流担持部は共通の第１
電極と対応の大及び小の第２電極を有する電流検出回路
にも関するものである。

本発明はさらに上述のような電流検出回路と上述の電力
半導体回路を含んでなる集積回路に関するものである。

このような差動増幅器は米国特許第４．３１９，１８１
号（特にその第３図参照）に発表されている。二個のｎ
−チャネル電界効果トランジスタＮＥＴを従来既知の“
ロングチイルベア゛に接続し差動増幅器を形成する。２
個のＰ−チャネルＦ［！Ｔにより形成される電流ミラー
はテキスト領域内の電流が平ｉ勤入力の電流に等しくな
るように確保する。定電流源はこの回路の“テイル”内
の極めて高い抵抗として動作する。上述の第２段に述べ
た電流検出回路１１ｆｆｌびに第３段１１に述べた電力
半導体回路はヨーロッパ特工１出願Ａ−０１３９９９８
及び米国特許第４，５５３，０８４号 に記載されている。

従来既知の電力半導体装置の実際的な実施例では大電流
（［１持部分は極めて多数の基礎半導体素子（例えばダ
イオード、バイポーラ或いは電界効果トランジスタ及び
サイリスク）を有している。小電流担持部はこれに比し
て溝かに少ないこれら基礎半導体素子を有するか、或い
は単に１個のみのこれら基礎半導体装置を有して構成さ
れている。

大及び少電流担持部に対し単に１個のみの基礎的半導体
素子を設ける。但しこれらの半導体素子は異なる構造ま
た或いは幾何学的構造（ジオメトリ）とすることもでき
る。これは上述の米国特許第４，３１９．１８１号の場
合であり、これにおいてはバイポーラトランジスタ１１
及び１２は人々ラテラル（側方）の小コレクタ及び垂直
方向の主コレクタを有してなる。

電力半導体装置は同じく複数四の小電流！１１持部を有
する。

さらにこれに加え大及び小電流担持部は互いに接続され
る。これは半導体本体内または外部で接続される。

上述の如く既知の半導体装置において小電流担持部の電
流レベルは大電流担持部の電流レベルに比例するものと
考えられ、その結果大電流１１↓持部の電流レベルは外
部の小電力回路で検出できる。

これは電力半導体装置の出力電流のごく一部、即ち小電
流担持部の出力電流を測定ずれば大電流ｉｌｌｌｌ持重
流レベルを決定できるからである。

しかしながら特定の条件においては、例えば′１電流検
出回路の入力インピーダンスと電力半導体装置に接続さ
れた負荷の入力インピーダンス間に差がある場合、大第
２電極における半導体電力回路の出力電流と小第２電極
において測定した電流値は互いに比例しないことがある
ことが発見された。

例えば米国特許第４，５５３，０８４号においては抵抗
１４を通過する電流を測定し、計測すべき電圧降下を求
める。この電圧降下は電力装置における電圧にＴ下より
遥かに少ないものであるかまたは大電流担持部が他の動
作状態であり、これが主電流担持部を代表しない場合で
ある。上述の特許においてはＩＯＡ負荷において電力装
置の電圧降下は５■でありこれは多くの用途例えば１２
Ｖの１（両用用途においては許容できないほど高い値で
ある。

同様に米国特許第４．３１９．１８１号においては負荷
のインピーダンスは電流ミラートランジスタ２１及び２
３とマツチすることがないので、２つの小コレクタ電流
は主負荷電流を表わさないものとなる。

既知の差動増幅器においてはロングチイルペアの２個の
トランジスタの特性を互いに偵ているものとすることが
極めて望ましい。これらの間の整合を行うと精度が極め
て高くなり、特に共通モード信号を排除する点で改良さ
れたものとなる。

上述の如き状況において、本発明はロングチイル対のト
ランジスタのマツチングをより改良した差動増幅器を得
ることをその目的とする。

本発明のさらに他の目的は上述の如き電力半導体装置と
して使用する改良した電流検出回路を得るにあり、その
回路では小電流１■持部が大電流担持部の動作をより正
確に代表しうるようにする。

上述の如き本発明による差動増幅器においては前記第１
及び第２　ＦＥＴをディプレーション・モードＦＥＴ　
とし、 前記電流源は第１及び第２１７ＦｉＴにマツチしている
第３及び第４デイプレーシヨン・モー１’１ｉＥＴを有
し、これら第３及び第４　ＦＥＴのおのおのは互いに接
続されかつ電圧源に接続されたゲート及びソース電極を
有し、また第１及び第２　Ｆ［：Ｔのソース電極に接続
されたドレイン電極を有することを特徴とする。

本発明は互いにマツチした装置は理想的に考えると決し
て正しくはマツチしていないがその動作状態を適当に選
択することによりこれらの間のマッチングを良好となし
うろことを発見したことにより得られたものである。ロ
ングチイル対の装置にマツチした電流源用の一対の装置
を使用しさらにこれらのゲート及びソースを所定の如く
結合することにより電流源装置のみでなくロングチイル
対装置自体もその伝送特性が最適にマツチした動作特性
曲線を保持させることができる。

例えば第３及び第４　ＦＥＴのゲートをそれぞれのソー
スに関し等しい固定電位とし得る場合には、少なくとも
差が零の入力に対しては第１及び第２ＦｌｉＴは互いに
等しい電流を通過させ、これらは第３及び第４　ＮＥＴ
と同様に同じ動作曲線を維持させることができる（即ち
同じゲートソース電位を維持させる）。

第３及び第４　ＦＥＴの各々のゲート電極はそれぞれの
ソース電極に直接接続することができる。これによると
第３及び第４トランジスタに対し零ゲート電位（Ｖｓｓ
・ＯＶ）を与えることができ、従ってそれぞれ等しい特
性電流を与えることができる。この場合差が零の入力に
対しては第１及び第２　ＦＥＴのそれぞれの電流はこの
特性電流に等しくなり従って第１及び第２　ＮＥＴはＶ
ＧＳ・０で動作する。ディプレーション・モード金属酸
化物半導体ＦＥＥＴ（ＭＯＳＦＥＴ）は例えばＶＣＳ・
０のときにマツチされる。

この差動増幅器は電流ミラー出力と第２　ＦＥＴのドレ
イン電極の接合点において電流差の形状の出力信号を導
出する。

二〇差動増幅器は動作中でない場合回路を電源より切り
離しこれによって電流消費を減少させるスイッチをもう
けることができる。これはバッテリー電力源装置として
使用する場合有利である。

第１、第２、第３、第４　ＦＥＴを共通の基板上に集積
化して設けることができる０個別の装置で互いに特性が
マツチしたものを選択することも可能ではあるが、各Ｆ
ＥＴを同時に集積化しこれらの幾何学的特性を同一とし
また製造工程の変化並びに動作状態等（例えば温度）を
同一とし全ての４つのＦＥＴが同様にトランジスタ特性
の変化に影言を受けるようにすると極めて有利である。

本発明はさらに、大電流担持部分及び小電流担持部分を
有し、これら各部分は少なくとも１個の基礎半導体素子
を有する電力半導体装置の出力電流検出回路であって前
記大電流及び小電流担持部分は共通の第１電極及び対応
の大小の第２　ＴＬ極を有している電流検出回路におい
て、比較手段の出力に応じて大小第２電極の電圧を比較
する手段を有し、これによって小さい第２電極の電圧を
大きい第２電極の電圧にほぼ等しく手段と小第２電極よ
り導出する電流を測定する手段を有してなり、該比較手
段は前述の差動増幅器を有し、さらに第１および第２　
ＦＥＴのゲート電極を夫々電力半導体装置の大小の第２
電極に夫々結合する手段を設けてなることを特徴とする
。

これと類似の電流検出回路は本出願人のヨオロッパ特許
出願８６２０２１２３．５に開示されておりその内容を
本願では援用する。この電流検出回路は通常動作状態で
は電力半導体装置の大及び小第２電極を回路に接続する
点を同じ電圧とし、これによって小電流担持部内の電流
を大電流担持部の電流に正確に比例させる０本発明は改
良した特性を有する特殊な構造の差動増幅器をこのため
に使用する。

この電流制御装置はソース電極を電力半導体装置の小第
２電極に接続し、ゲート電極を差動増幅器の出力に接続
しドレイン電極を電流測定装置に接続したさらに他の電
界効果トランジスタを有する。この差動増幅器の電流差
出力はこの場合さらに他のＦＨＴのゲートの容量を充電
または放電を行いこれはこれに結合されている電力半導
体装置の小第２電極より・Ｉ’ＥＴが導出する電流がそ
の電極において大第２電極の電圧と等しくなるまでこれ
を行う。

ＦＥＴのゲート電極を電力半導体装置の第２電極に結合
する手段にはそれぞれ同じ分割比を有する一対の電位分
配器（分圧器と略す）を設けることができる。さらにま
た特に電流検出回路が集積回路である場合、各分圧器は
２つのディプレーション・モードＦＥＴを有しこれらお
のおののゲート電極をソース電極に接続する。この場合
分圧器はそれぞれ特定の特殊な用途を有しており差動増
幅器のＦＥＴの供給電圧に対し比較すべき電圧があまり
近い場合にはこれらをターンオンする。電流ミラー回路
のトランジスタまたは電流源のトランジスタ並びにロン
グチイル対自体のトランジスタのスレショールド電圧を
規定する必要がある。

電流測定装置は１個以上のスレショールド検出回路を有
しそれらのおのおのは所定の基準電流に対し測定すべき
電流の値に応じた出力を生ずる。

このようなスレショールド検出回路はシュミットトリガ
回路を設けて構成することができる。スレショールド検
出は電流の極限値を検出でき、これにより故障状態或い
は負荷回路の短絡または例えばランプ切断等による回路
オープン状態等を検出することができる。このような検
出状態はそのときに応じてアラームを送出するか、例え
ば短絡回路の保護を行うために、電力半導体装置の動作
を自動的に制御することもできる。

電流測定装置は測定すべき電流を再生し或いはその計量
（スケール）を行うことができる１個以上の電流ミラー
回路を設けて構成できる。電流検出回路が不動作状態で
ある場合にはこれらの電流ミラー回路を不作動とする手
段を設は電流消費を減少することもできる。測定すべき
電流の再生は例えば１つのスレシシールドレベルの検出
よりもより便利に行うことができ、或いは遠方モニタが
必要のときこれを利用することができる。電流ミラーの
スケール（計量）は測定すべき電流が極めて不便なほど
小さいかまたは大きいときに有利であり、或いは１つの
参照電流を用いて１個以上のスレショールドを検出すべ
きときに便利である。

本発明はさらに大及び小電流（Ｄ持重を有する電力半導
体装置を有し、これらの各部分は少なくとも１個の基礎
半導体素子を有し、前記大及び小電流担持部は共通の第
１電極と、対応の大及び小第２電極を有し、集積回路は
さらに前述の電流検出回路を有することを特徴とする。

この種集積回路は、例えば自動車用電気装置の制御用の
インテリジェントパワースイッチの一部として利用する
か、または可変電力供給装置として使用することができ
る。

何れの場合にも電流検出回路を設けることにより負荷電
流のモニタが可能となり、例えば回路短絡または回路オ
ープンが検出でき、または一定電流を生じるためのフィ
ードバック、または電流制限機能を設けるためのフィー
ドバックを行うことができる。

このような集積回路は電流検出回路の出力に応答して電
力半導体装置を自動的に制御することができる。例えば
短絡回路状態の検出により電力半導体装置を自動的にス
イッチオフしこれはその半導体装置または負荷が過大な
電流で損傷する前にこれを行うことができる。

この電力半導体装置は金属酸化物半導・体電力トランジ
スタ（ＨＯＳＴ）を設けることができ、この半導体は複
数個のセルを有し、大電流！Ｕ持持重これらのセルの大
部分を有しまたこれらのセルは共通のドレイン端子を有
しさらに共通のゲート端子と対応の大及び小電源端子を
有している。電力ＨＯＳＴのセル構造は本発明によりそ
れ自体で電流検出用とするに適している。典型的には、
数アンペアの負荷電流に対し数万個の桁のセルを具えて
いるので１つのセルの測定電流はミリアンペアオーダー
またはそれ以下でありこれは小電力回路に対し便利な範
囲である。

災施貫 以下図面により本発明を説明する。

第１ａ図において差動増幅器ｌは第１及び第２入力端子
１１及び１２を有しており、これらは第１及び第２デイ
プレーシヨン・モードトランジスタ２１及び２２のゲー
トに接続しである。この例ではトランジスタ２１及び２
２はｎ−チャネル金属酸化物半導体電界効果トランジス
タ（ＭＯＳＦＥＴ）とするが以下の説明により明らかな
ように本発明に適した他の多くの装置をこれに使用する
ことができる。同様にここではｎ−チャネル装置につい
て述べであるが当業者にはこれをｐ−チャネル装置に変
えて使用し電圧極性を変えればよいこと当然である。

ＭＯＳＦＥＴ　２１及び°２２のソースを共通に接続し
さらに電流源の第１端子２３に接続しこれにより“ロン
グチイルペア”配置を形成する。電流源２は第２端子２
４を有しておりこれは例えば大地に接続する第１供給端
子１３に接続する。

２個のｐ−チャネルエンハンスメントモードＭＯ５ＦＥ
Ｔを電流ミラー回路３を構成するように接続する。トラ
ンジスタ３１のゲートをそのドレインに接続し、これを
トランジスタ２１のドレインに接続し電流ミラー回路３
の入力を形成する。トランジスタ３２のゲートをトラン
ジスタ３１のゲート及びドレインに接続する。トランジ
スタ３１及び３２のソースを第２供給端子１４に共通に
接続する。トランジスタ３２のドレインは電流ミラー回
路３の出力を形成し、トランジスタ２２のドレイン及び
出力端７’１５に接続する。

電流源２は２個のｎ−チャネルディプレーシゴン・モー
ドＭＯ５ＦＥ↑２５及び２６を有しこれらは前述の端子
２３及び２４の間に並列に接続する。これら両トランジ
スタ２５及び２６のゲート及びソースはそれぞれ直接に
互いに接続する。

本回路の動作にあたりトランジスタ２１．２２．２５．
２６は飽和状態にバイアスされる。第１ｂ図に示すよう
にこれらはほぼ一定の電流源として動作するがそれらの
ゲートソース電圧Ｖ（ｉ３で変調される。

電流ミラー回路３の入力と出力の電流は互いに等しく規
定されるのでその出力電流は次の式で与えられる。

１１１１ＦＦ＝ＩＩ　　ｔｔ ここで、 ■１はトランジスタ２１の電流、 ■２はトランジスタ２２の電流である。

従ってｌ０ＩＦＦはトランジスタ２Ｉ及び２２の入力端
子ｌｌ及び１２を通じそれぞれのゲートに加えられる差
入力信号（Ｖ、−Ｖｉによってｍ制御される。

動作特性を改良するため及び特に共通モード排除を行う
ためトランジスタ２１及び２２は互いにマツチさせる。

これは両トランジスタを互いに等しい幾何学的構造とし
共通基板、Ｌに同時に集積することにより達成される。

かくすると両トランジスタは互いに等しい処理を受けま
た温度変化等を与えられているのでその機能は同一であ
る。

しかしながら互いにマツチしているディプレーシラン・
モードＭＯ５ＦＥＴにおいてもそれらの伝送特性は曲線
Ｖａｓ−ＯＶ（第１ｂ図参照）の周囲においてのみしか
正確にマツチしていないことが知られている。トランジ
スタ２１及び２２の動作をこれらの有利な動作曲線内に
限定するため本発明においてはトランジスタ２５及び２
Ｇをたがいにマツチさせ、またこれらはトランジスタ２
１及び２２を並置して集積化する。トランジスタ２５及
び２６のゲートソース間直接接続はそれぞれＶＧｓ＝０
を規定し、これによりそれぞれのドレイン電流をｒｏｔ
ｓに規定する（第１ｂ図参照）。このため全バイアス電
流ｔｓは次で与えられる。

Ｉｓ　　＝　　■＋＋１！＝２　　に　ｒｏｔｓ従って
負帰還用途で極めて良好な返信を形成する零差入力にお
いてはＩｔ　””　ｌ！となる。このため各トランジス
タ２１及び２２を通ずる電流は！。、。

となり、これらのゲートソース電圧は零となる。

製造工程及び温度変化等の使用状態が変化するにもかか
わらずトランジスタ２１．２２．２５．２Ｇの全ては互
いにマツチされこれらの変化に対し等しく応答するため
、上述のバイアス方式は最適にマツチして使用できる。

他の型の装置に対しては最適マツチング条件はＶｃｓ＝
０でなくこれより異なった値となること当然である。こ
のような場合にはトランジスタ２５．２６のゲート接続
は直接接続でなくこれらは異なる参照電位源によって接
続する０例えば１個以上のダイオードを通ずる電圧降下
を使用することができる。この場合ダイオード自体もそ
れぞれのトランジスタにマツチさせ温度変化あるいは工
程上の変化を打ち消すようにする。

第２図は大電流部と小電流部４１及び４２をそれぞれ有
する電力半導体装置４を示す。大電流部及び小電流部は
共通の第１端子４３を有しまたそれぞれ大及び小の第２
端子４４及び４５を有する。・この図示の特定の例では
装置４はセル構造とした垂直電力ＭＯＳＦＥＴ装置とし
た。この装置は一般には数百または数千のセルを有し、
これら全ては端子４３に接続されている共通ドレイン電
極を有している。これらセルの大部分は並列に接続され
装置の大電流担持部４１を形成しそのソースを端子４４
に接続する。１個のセル（または数個のセル）は小電流
担持部４２を形成し、そのソース電極を端子４５に接続
する。この例では画部分のゲート電極を制御端子４６に
接続する。

明細書の初めに説明した如く本発明による電流検出回路
に使用する半導体装置は電力ＭＯＳＦＥＴのみでなくこ
こに述べるのは検出回路用の一例として好適なものを記
載したにすぎない。

ｐ−チャネルＭＯ５ＦＥＴ　５１のソースを小第２嬬子
４５に接続しそのドレインを電流測定装置６の入力６１
に接続する。この装置６は簡単のため６２において大地
に接続するものを示したがこれには適当とする任意の供
給電圧レベルを使用することができこれについてはさら
に後に説明する。

トランジスタ５１のゲート５２を、本発明により構成し
た差動増幅器５３の出力に接続する。この差動増幅器５
３の反転入力（−）を半導体回路４の小第２端子４５に
接続し差動増幅器５３の非反転入力（−ト）を半導体回
路４の大第２＠子４に接続する。

動作に当たっては電流の主体ＩＬＯＡＤは回路４を通じ
Ｏ；：：子４３より０：１；子４４を通じて負荷（図示
せず）へ向かって流れる。この負荷は例えばランプまた
はモーフ巻線とする。この電流ＩＬＯＡＤの流れは制御
端子４６に供給される信号により制御される。これはＭ
ＯＳＦＥＴ回路４の大電流部４１のトランジスタ動作に
よっ°ζ生ずる。

差動増幅２コ５３はＭＯＳＦＥＴ５１を駆動し電力半導
体回路４の小電流第２端子４５より電流ＩＣＥＬＬを導
出するようにする。差動増幅器５３とＭＯＳＦＥＴ　５
１の帰還作用によって端子４５の電圧νＣＥＬＬは端子
４４の電圧ＶＬＯＡＤに等しくなるように♀ＩＬ持され
る。即ら図示のＭＯ５ＩｉＥＴ回５′３４において小電
流部分４２の電流■。

、Ｌは電流ｔｔｏＡａに実隙上比例する。このため節中
な例としてミリアンメーターとする電流計側装置６は負
荷電流１ｔ、ｏａｏを正確に測定できこれは主電流通路
に直列抵抗等を挿入するを要せずしてこれを可能とする
。

上述のセル横ｉ＝ＭＯｓＦＥＴ装置においてはＩ、。。

の計算は特に簡単である。これは測定するＩＣＥＬＬと
ＩＬＯＡＤＯ比は簡単にそれぞれ部分４２と４１とにあ
るセルの数の比となりこれが非常に良好な近位で確立さ
れるからである。特定な例として回路４を図示の如くセ
ル構造ＭＯＳＦＥＴとし、大電流担持部４１には８千個
のセルを設は小電流担持部には単に１個のみのセルを設
けたとすると、　ＩＣＥＬＩの測定電流が０．１２５ｍ
Ａとすると出力電流■、。ＡＤは１＾　（アンペア）で
ある。同様に測定電流０．７５ａ＋Ａは出力電流６八を
表示し以下同様となる。またこの回路が上述の例と５′
シなった構造を有し例えばその２つの部分４１．４２が
異なる寸法またはジオメトリ（幾何構造）とした場合に
は比例定数を導き出すのにより複雑な、！１算が必要で
あるが、しかしこの定数をいったん見出せば測定は同様
に簡単でありかつ正確である。典型的な用途例えば自動
車用のインテリジェントパワースイッチとして用いる場
合には第２図の回路を従来のダッシュボードスイッチま
たはリレーと入れ替えヘッドランプ等の制御を行うこと
ができる。このような用途においては端子４３ヲ車両の
バッテリーの供給線（例えば＋１２Ｖ）に接続し、また
アース接続６２は車両のシャーシーのアースとする。第
２図示の各素子の極性は負アース系に通している。端子
４４はヘッドランプの電球の如くの負荷に接続しこれの
リターン回路はアース６２に接続されている。

第３図は第２図と同様な電流検出回路のより細部を示す
ものである。この回路は車両用のインテリジェントパワ
ースイッチとして使用するに適しておりここではそのこ
れ用の一例を説明する。当業者にはこの他の用途が多く
あること当然である。

第３図の左側に第１図に関し既に説明した如く本発明に
より構成した差動増幅器を設けこの増幅器を第１図の例
と同じ記号１１−３２で示しである。

ゲートソース間を接続した２個のディプレーション・モ
ードＭＯＳＦＥＴを第３図では並列抵抗２５及び２６で
その機能を示すようにして図示しであるがその他の部分
は前述のＭＯＳＦＥＴ２１及び２２と同じである。

さらに追加のｎ−チャネルエンハンスメントモードＭＯ
５Ｐ［Ｔ　３０１をこれら装置２５及び２６と直列に接
続する。この追加のトランジスタ３０１の機能はのちに
説明するが、通常動作ではこれは抵抗として動作する装
置２５．２６と第１ａ図と同じ電流供給線１３の間の直
接接続を単に形成する。

第２図につい前述したような電力半導体回路の大及び小
電流第２端子にそれぞれ入力端子３４４及び３４５を設
ける。図面のスペース節約のため電力半導体装置自体は
図示を省略しである。これらの端子３４４及び３４５は
２個の分圧器７１及び７２によって差動増幅器１の入力
端子１１及び１２に結合しである。分圧器７１　（分圧
器７２も同様に）一対の抵抗７１１と７１２　（７２１
と７２２）を有している。好適実施例において特に集積
回路として構成するに適した例ではこれらの装置７１１
．７１２と７２Ｌ　７２２はゲート及びソース電極をＭ
ＯＳＦＥＴ２５及び２Ｇと同様に接続したディプレーシ
ョン・モードＭＯＳＦＥＴの如きＭＯＳ負荷装置とする
。

分圧器７１及び７２のそれぞれの分圧比は装置７１１．
７１２と７２１．７２２を適当に選択することにより互
いに等しくする。これら装置７１２と７２２の各端部は
電流供給線１３に接続する。電流ミラー回路３の共通ノ
ード（接続点）を第２供給線１４に接続する。

ｐ−チャネルＭＯＳＦＥＴ　７３は入力端子３４５に接
続されているソースと差動増幅２Ｓｌの出力端子１５に
接続されているゲートを有している。ＭＯＳＦＥＴ　７
３のドレインを３６１においてｎ−チャネルＭＯＳＦＥ
Ｔ７４１及び７４２を有する電流ミラー回路７４の入力
に接続する。この端子３６１は第２図の装置６に対応す
る電流測定回路３６の入力を形成する。電流測定回路３
６は電流ミラー回路７４の右側部分の全素子を含んでお
りその動作については以下に説明する。

動作中において電流供給線１４は電池の供給電圧ＶＩＡ
？Ｔを有しこれは例えば自動車用電池であり供給線１３
は零Ｖのシャーシ電圧である。これは第２図について述
べた陰極接地方式におけるものである。

自動車用電気系統でよく生ずる高電圧ピークに対し保護
するため図面において（ネ）を付して示した全ての装置
の部分は高電圧装置として形成する。

この回路の他の部分例えば電流ミラー回路３及び電流測
定回路３６は従来の相補ＭＯＳ　（ＣＭＯＳ）装置であ
る。これは第３電圧供給線７０を設けていることの理由
によるものである。この電圧供給線７０は図示を省略し
たレギュレーターによってｖｍａｙｔより低いがＣＭＯ
５回路３６の動作には充分な供給電圧ｖｔｏｗに維持す
る＊　（ＶｍＡｔｖ　　Ｖｔｏｗ　）はレギュレーター
の任意の選択により５ないし１２Ｖとする。低電圧回路
を大地電圧に対してでなく　ＶＩＩ＆？Ｔに対し動作さ
せることにより、これらの電力半導体回路自体は築積化
により適することとなり低電圧回路の周囲に高電圧に対
する絶縁を設ける必要がなくなる。

この技術は係属中の英国特許出願に開示されている。

この電力供給回路（例えばヘッドライトランプ等に対す
る）がターンオンされると端子３４４及び３４５はほと
んどｖｍａｔｔの電圧に上昇する０分圧器７１及び７２
はこれらの電圧を差動増幅器ｌの入力１１及び１２に供
給するに適した電圧レベルまで低下させる。これらの各
人力１１及び１２と電源電圧ｖ＊ａｔｖの間には電流ミ
ラー回路３のＭＯＳＦＥＴ３１及び３２を飽和させるの
に充分な電圧差があるはずである。このようにして差動
増幅器ｌは第１ａ図、第ｔｂ図及び第２図について述べ
たように電圧ｖｃ！□とり、。Ａｌｌを比較するように
動作する。第２図の回路と同様に差動増幅器１の出力！
５は電流制御トランジスタ７３（第２図５１）のゲート
に直接接続する。

この１５における出力信号は第１図について説明した電
流差■。１□である。この差の電流１Ｆ、１□はトラン
ジスタ７３のゲートの実効容量を充電または放電する。

即ちＩ□ＦＦはトランジスタ７３のゲート電圧を制御し
、このトランジスタは電力半導体装置（第３図には示し
てない）の小電流部分より導出する電流ＩＣｆＬＬを制
御する。

電流計測回路３６内において電流ミラー回路７４はトラ
ンジスタ７４１及び７４２を有しており測定電流ｔｃｉ
ｔｔを生じこれを所定の比でスケール付けする。

このスケール付けは既知の方法で行われ、例えばトラン
ジスタ７４１及び７４２を賃なるチャネル寸法を持つよ
うにしこの例ではトランジスタ７４１　と７４２をそれ
ぞれ流れる電流の比を６：ｌとする。測定回路３６はさ
らに電流ミラー７５．７８．７９を有しこれらはトラン
ジスタ７５１−７５３．７８１−７８２．７９１−７９
２をそれぞれ有しており、またこれらはそれぞれ予め定
めたスケール比を有している。この例においては電流ミ
ラー７５．７８．７９のそれぞれのスケール比は７：ｌ
　、　６：１及び７：１である。回路３Ｇはさらにシュ
ミットトリガ回路７７及び７８を有し、これらはトラン
ジスタ７７１−７７４並びに８０１−８０４をそれぞれ
有している。

参照電流源をトランジスタ７６２及び７６３の形で設け
、これらは典型的に電流ミラーの両出力トランジスタで
あり、これらの入力トランジスタは図示を省略しである
がこれらはＲＲＦにおいてトランジスタ７６２及び７６
３に接続しである。これらのそれぞれは基準電流！□、
を通過させるように動作し、図面では両トランジスタ７
６２及び７６３に対しそれぞれ等しいものとして示しで
ある。しかし所望に応じこの基準電流は異なるものとす
ることができ、これはトランジスタ７６２及び７６３内
に互いに異なるスケール比を用いて行うかまたは２つの
別個のＲＥ　Ｆ　端子を設けて行い、この場合それぞれ
のトランジスタ？（ｉｆ　、７６２は異なる電流ミラー
の部分とする。しかしながらこの好適実施例においてス
ケール付けする電流ミラー回路７４．７５．７８．７９
を使用することは上述の如く単一の基準電流Ｉ□、を使
用することにより２つの異なるスレショールドを検出し
うろこととなる。

接続点９１において電流ミラー７５により形成される測
定電流ＩＣＥＬＬのスケール付けしたレプリカより基準
電流ＩＲｔＦを減算する。スケール付けしたＩＣＩ！Ｌ
ｌがＩＩＩＥＦより大である場合は正電荷がシュミット
トリガ７７の入力に流れこれによってトランジスタ７７
２及び７７３をターンオンし一方トランジスタフ７１を
ターンオフする。これによって出力ＬＣは低い値（論理
値“Ｏ”）となる。これに反しスケール付けしたｔｃｔ
ｔｔが■＊＊ｒより小である場合は、状態は逆となり出
力ＬＣ＝“１”となる。従ってこの出力ＬＣは検出され
た電流（ｂ。ＡＤ）がある所定のスレショールドより低
い場合、このスレショールドはＩＣ！ＬＬｓｔＬＯＡＯ
の比と電流ミラー７４．７５に対する比１：６、ｌニア
の積を基準電流ＩＲＥＦに乗することにより簡単に決定
できる。トランジスタ７７４は既知の如くしてシュミッ
トトリガ７７のヒステリシス作用を形成する。このヒス
テリシスはノイズの感ｌを改良しかつスレショールド検
出回路内の振動を除去する。

１、ランジスタフ５３は電流ミラー７５の第２出力を形
成し、従って測定電流ＩＣｆＬＬの他のスケール付けし
たレプリカを形成する。この第２出力トランジスタ７５
３に対するスケール比は第１出力トランジスタ７５２に
対するスケール比とは異なるものと成しうるが、図示の
例では同じ値（７：１）　とする。

接続点９２においてこのさらに他のＩＣＥＬＬのスケー
ル付けしたレプリカより電流■□、を減算する。

このスケール付けしたＩＣＥＬＬが！□、より大なる場
合には正電荷がシュミットトリガ８０の入力に流れトラ
ンジスタ８０２及び８０３を導通させまたトランジスタ
８０１をターンオフする。トランジスタ８０４はトリガ
回路７７内のトランジスタ７７４　と同様なヒステリシ
ス特性を有する。トリガ回路８０の出力はトランジスタ
８１１及び８１２を駆動しこれらは簡単なＣＭＯＳイン
バーター回路８１を形成し出力１１Ｃを駆動する。イン
バーター回路８１が設けであるため、出ノ月ＩＣは電流
ＩＬＯＡＤがある適当なスレショールド値より高い場合
に値“１”を有するようになる。

このようにして電流ＩＲｔＦを適当に選択しまた全ての
電流ミラー回路の比−：ｎを適当に選択すれば、ＬＣ・
“１”は１￥荷電流が低すぎるという外部回路への信号
となり、これは例えばランプが断線しているという結果
を示し、またＩＩＣ・“ｌ”は負荷電流が大き過ぎるこ
とを示しこれは恐らく短絡回路状態であることを示す。

ＩＩｃはこれを他の回路で利用しこの電力回路を故障が
直るまで自動的に遮断することができる。

この特殊例では電流ミラー回路７８及び７９の比をそれ
ぞれ６：１及び７：ｌとし、ｒｃｉｔｔのスレショール
ド値（従ってＩＬＯＡＤの（ｉｆりを接続点９２で検出
しこれは点９１においてトリガ７７で検出されるものよ
り約４０倍大なるものとした。即ちこの例では接続点９
２のスレショールドが低い電流値である場合、例えばこ
れが通常の負荷電流の５％に対応するとき回路の断を示
す、この場合過大な負荷電流を表示する接続点９２の電
流スレショールド値は通常負荷電流の２倍に対応する。

これらの実例の値に対し通常負荷電流は６Ａであり、こ
の場合Ｉ　ＬＯＡｆｌ：　　Ｉｃ１ｔｔは８０００　：
　ｌであり、これに必要な参照電流Ｉ□、は約０．９ｍ
八である。

例えば極めて多くの差のスレショールドレベルを検出し
たり或いは電流のアナログディスプレイを行ったりする
などのように測定電流の任意の数を導出し得ること明ら
かである。この電力回路にアナログ帰還を使用し一定電
流を生じたりまたは一定電流への制限機能を付与するこ
とができる。

以上の如くかかる用途には多（の変形が可能である。

最後に電池電力による自動車用用途において説明したが
、電池は数週間もの不使用後にもその電荷を保有してい
ることが望まれる。従って第３図の回路には次の如くの
電力節約機能を設けることが望ましい、追加のトランジ
スタ３０２．７４０．７５０．７８０　、７９０を設は
論理信号ＯＮが値“０”を有している場合（このＯＮ信
号に対応した等傷信号は種々のレベルで設けることがで
きこれは回路の高電圧部分に対して設けることができる
）それぞれ対応の電流ミラー回路３．７４．７５．７８
．７９等を遮断するようにすることができる。この信号
はＯＮ／？１１１１の相補信号として発生しこれは図示
を省略した電力スイッチの状態により発生する。トラン
ジスタ３０１はＯＮ・“０”の場合、差動増幅器ｌを電
流源の配線１３より遮断するためにも設けである。この
ようにしてオフ状態の場合の電流消費を最小にしこの全
電力スイッチに対し電力消費は僅か数マイクロアンペア
となるようにする。

上述の如きインテリジェントパワースイッチ回路におい
ては単なる電力スイッチ機能のみでなく故障検出機能及
び高価な損失に対する保護機能を設けることも可能であ
る。これらの機能並びにさらにその他の機能も単一のチ
ップ上に集積化して設けることもできる。この種の電力
スイッチにはオンチップ温度保護、サージ電圧の保護及
びその他所望の機能を設けることができる。

以上の記載よりして当業者には多くの変形が可能である
。しかしこれらの変形は本件特許請求の範囲の精神を逸
脱しない限り何れもその範囲に属するものである。

【図面の簡単な説明】

第１ａ図は本発明による差動増幅器の回路図第１ｂ図は
ディプレーション・モード金属酸化物半導体電界効果ト
ランジスタ（ＭＯＳＦＥＴ）の典型的な各特性を示すグ
ラフ 第２図は本発明による電流検出回路及び対応の電力半導
体装置を示すブロック図 第３図は第２図の電力検出回路のさらに詳細を示す回路
図である。 ｌ・・・差動増幅器 ２１、２２．２５．２６．３１．３２・・・ＭＯＳＦＥ
Ｔ３６・・・電流計測回路

Claims (1)

1. 【特許請求の範囲】 １、ソース電極が互いに接続されかつ電流源に接続され
   、ドレイン電極が電流ミラー回路の入力及び出力にそれ
   ぞれ接続されているマッチした第１及び第２電界効果ト
   ランジスタ （ＦＥＴ）を有し、電流ミラー回路の出力と第２ＦＥＴ
   のドレイン電極の接続点が差動増幅器の出力を形成する
   差動増幅器において、 前記第１及び第２ＦＥＴをディプレーション・モードＦ
   ＥＴとし、 前記電流源は第１及び第２ＦＥＴにマッチしている第３
   及び第４ディプレーション・モードＦＥＴを有し、これ
   ら第３及び第４ＦＥＴのおのおのは互いに接続されかつ
   電圧源に接続されたゲート及びソース電極を有し、また
   第１及び第２ＦＥＴのソース電極に接続されたドレイン
   電極を有することを特徴とする差動増幅器。 ２、動作中でない場合に回路を電源より切り離して電流
   消費を減少させるスイッチ手段を設けた請求項１記載の
   差動増幅器。 ３、第１、第２、第３及び第４ＦＥＴを共通基板上に集
   積化した請求項１または２記載の差動増幅器。 ４、第１、第２、第３及び第４ＦＥＴをディプレーショ
   ンモード金属酸化物半導体ＦＥＴとした請求項１、２ま
   たは３記載の差動増幅器。 ５、大電流担持部分及び小電流担持部分を有し、これら
   各部分は少なくとも１個の基礎半導体素子を有する電力
   半導体装置の出力電流検出回路であって前記大電流及び
   小電流担持部分は共通の第１電極及び対応の大小の第２
   電極を有している電流検出回路において 比較手段の出力に応じて大小第２電極の電 圧を比較する手段を有し、これによって小第２電極の電
   圧を大第２電極の電圧にほぼ等しくする手段と 小第２電極より導出する電流を測定する手 段を有してなり、 該比較手段は請求項１乃至４のいずれかに 記載の差動増幅器を有し、さらに第１および第２ＦＥＴ
   のゲート電極を夫々電力半導体装置の大小第２電極に夫
   々結合する手段を設けてなる電流検出装置。 ６、電流制御手段がさらに他の電界効果トランジスタを
   有しそのソース電極は電力半導体装置の小第２電極に接
   続し、そのゲート電極を差動増幅器の出力に接続し、ま
   たそのドレイン電極を電流測定手段に接続してなる請求
   項５記載の電流検出回路。 ７、第１および第２ＦＥＴのゲート電極を電力半導体装
   置の第２電極に結合する手段は一対のポテンシャルディ
   バイダー（分圧器）を有し、これらのディバイダーは夫
   々同じ分割比を有し、各ポテンシャルディバイダーは２
   つのディプレーションモードＦＥＴを有し、これらの各
   々のゲート電極をソース電極に接続してなる請求項５ま
   たは６記載の電流検出回路。 ８、前記電流測定手段は１個以上のスレショールド検出
   回路を有し、これらの各々は夫々所定の基準レベルに関
   連して測定した電流値に応じた出力信号を生ずる如くし
   た請求項５乃至７記載の電流検出回路。 ９、前記電流測定手段は測定すべき電流を再生し或いは
   そのスケーリング（計測）を行うための１個以上の電流
   ミラー回路を含んでなる請求項５乃至８記載の電流検出
   回路。 １０、電流検出回路が不作動の場合電流消費を減少させ
   るため少なくとも１個の電流ミラー回路を不作動とする
   手段を設けた請求項９記載の電流検出回路。 １１、大及び小担持部を有する電力半導体装置を有し、
   これらの各部分は少なくとも１個の基礎半導体素子を有
   し、前記大及び小電流担持部は共通の第１電極と、対応
   の大及び小第２電極を有し、集積回路はさらに請求項５
   乃至１０のいずれかに記載の電流検出回路を有すること
   を特徴とする集積回路。 １２、電力半導体装置は複数個のセルを有してなる金属
   酸化物半導体電力トランジスタを有し、大電流担持部分
   は前記セルの大部分を有し、これらのセルは共通のドレ
   イン端子と共通のゲート端子と対応の大及び小ソース端
   子とを有してなる請求項１１記載の集積回路。