-
Die Erfindung betrifft einen Schaltkreis zum Messen eines Laststroms, der durch einen Unterbrecher fließt, wobei der Schaltkreis einen ersten Leistungstransistor zum Schalten des Laststroms, einen Versorgungsspannungsanschluss, einen Lastanschluss und einen Steueranschluss aufweist.
-
Außerdem betrifft die Erfindung ein Verfahren zum Messen eines Laststroms, der durch einen Unterbrecher fließt.
-
Konventionelle Schaltkreise zum Strommessen verwenden meistens Niedrigspannungs-Hochgeschwindigkeits-CMOS-Prozesse, die nur für niedrige Spannungen geeignet sind. Tastzyklusänderungen und Laständerungen für solche Anwendungen sind auf kleine Wertebereiche begrenzt. Die Druckschrift
DE 38 55 506 T2 offenbart einen Differenzverstärker und eine Streommessschaltung mit einem solchen Differenzverstärker, bei dem die an einem Messtranssistor und an einem Leistungstransistor anliegenden Spannungen ausgewertet werden können.
-
Der Erfindung liegt die Aufgabe zugrunde, eine kompakte Ein-Chip-Lösung zum Messen von Strom für stromgesteuerte DC-DC-Konverter in automotiven Hochspannungsanwendungen bereitzustellen. Diese Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
-
Die Erfindung baut auf einem gattungsgemäßen Schaltkreis dadurch auf, dass der Schaltkreis einen zweiten Leistungstransistor, einen Bezugsspannungsanschluss, einen Messtransistor, einen Messwiderstand und einen Differenzverstärker aufweist, wobei der erste Leistungstransistor und der Lastanschluss in Reihe geschaltet sind, wobei der zweite Leistungstransistor, der Messtransistor und der Messwiderstand in Reihe und parallel zur Reihenschaltung aus erstem Leistungstransistor und Lastanschluss geschaltet sind, wobei ein erster Eingang des Differenzverstärkers mit dem Lastanschluss verbunden ist, wobei ein zweiter Eingang des Differenzverstärkers mit einem Drain des zweiten Leistungstransistors verbunden ist, gekennzeichnet durch mindestens einen ersten Sample-und-Hold-Schaltkreis, wobei der erste Sample-und-Hold-Schaltkreis zwischen dem ersten Eingang des Differenzverstärkers und dem Lastanschluss in den Schaltkreis integriert ist.
-
Die Erfindung baut auf einem gattungsgemäßen Verfahren dadurch auf, dass das Verfahren folgende Schritte umfasst: Bewirken eines ersten Laststroms durch einen ersten Leistungstransistor des Unterbrechers mittels eines ersten Erhöhens einer Leitfähigkeit des ersten Leistungstransistors, erstes Erfassen einer ersten Spannung an dem ersten Leistungstransistor, erstes Halten der an dem ersten Leistungstransistor erfassten ersten Spannung mittels eines ersten Sample-und-Hold-Schaltkreises, Erzeugen eines ersten Messstroms unter Berücksichtigung der ersten gehaltenen Spannung und Einprägen des erzeugten ersten Messstroms in einen Messwiderstand und Erfassen einer Spannung, die durch den erzeugten ersten Messstrom an dem Messwiderstand bewirkt wird.
-
Bestehende Lösungen für die on-chip Stromerfassung bei dc-dc Konvertern arbeiten bei geringen Spannungen. Die vorliegende Erfindung erkennt gegenüber diesen konventionellen Stromerfassungen höhere Ströme bei einer größeren Spannungsbreite. So lassen sich beispielsweise Ströme von 0A bis 2A über einen Spannungsbereich von 6V bis 28 V oder sogar höher erfassen.
-
Ein weiterer Vorteil der vorliegenden Schaltung liegt darin, dass der Schaltstrom auch bei sehr hohen Arbeitszyklen bzw. Tastverhältnissen des Konverters genau erfasst werden kann. Diese Erfassungsgenauigkeit ist ebenfalls bei hohen Belastungen der gesamten Schaltung erreichbar.
-
Die Erfindung wird nun mit Bezug auf die begleitenden Figuren anhand besonders bevorzugter Ausführungsformen erläutert.
-
Es zeigen:
- 1 ein schematisches Blockdiagramm über einen erfindungsgemäßen Schaltkreis zum Messen eines Laststroms eines Unterbrechers;
- 2 ein schematisches Schaltbild eines ersten und eines zweiten Sample-und-Hold-Schaltkreises (S&H-Schaltkreises);
- 3 ein Zeitdiagramm von Steuersignalen zur Ansteuerung der S&H-Schaltkreise;
- 4 ein mittels Simulation gewonnenes Zeitdiagramm zur Erläuterung der Funktionsweise der S&H-Schaltkreise;
- 5 ein Zeitdiagramm zur Erläuterung der Funktionsweise des Regelkreises;
- 6 eine Detailansicht des Zeitdiagramms von 5 während eines Durchlasszustands des ersten Leistungstransistors;
- 7 ein Zeitdiagramm zum Vergleich des Stroms durch eine Lastinduktivität mit dem erfassten Schalterstrom;
- 8 eine Detailansicht des Zeitdiagramms von 7 während des Durchlasszustands des ersten Leistungstransistors; und
- 9 ein Zeitdiagramm während des Durchlasszustands des ersten Leistungstransistors über eine Differenz zwischen einem tatsächlichen Laststrom durch die Lastinduktivität und einem gleichzeitig mittels der Messschaltung ermittelten Strom multipliziert mit dem Skalierungsfaktor.
-
1 zeigt ein Ersatzschaltbild für eine elektrische Last 10, die eine Induktivität 12, eine Stromquelle 14, eine Kapazität 16, einen Widerstand 18 und eine Freilaufdiode 20 umfasst. Die elektrische Last 10 wird mittels einer Spannungsquelle 22 und einem Unterbrecher 24 angetrieben. Der Unterbrecher 24 besteht im Wesentlichen aus einem ersten Leistungstransistor 26, dessen Leitfähigkeit typischerweise mittels eines getakteten Rechtecksignals 28 periodisch verändert wird. Dazu wird ein Gate- oder Basisanschluss 30 des ersten Leistungstransistors 26 mit dem getakteten Rechtecksignal 28 beaufschlagt. An dem ersten Lasttransistor 26 fällt zwischen Source 31 und Drain 32 (oder Emitter und Kollektor) eine Spannung 34 ab, die von der Größe eines Laststroms 36 streng monoton abhängig ist. Die Differenz aus der Versorgungsspannung 94 und der Spannung 34 bestimmt ein Potential, das jeweils in einer Anfangszeitspanne 38 (siehe 3) einer jeden Durchlasszeitspanne 40 mittels eines S&H-Moduls 42 erfasst und für mindestens einen Teil der restlichen Zeiten der Gesamtzeit gehalten, d.h. gespeichert, wird. Als Analogspannungsspeicher werden hierzu vorzugsweise eine oder mehrere Kapazitäten C1, C2 verwendet. Während der Erfassungszeiträume 38 wird die erfasste Spannung VS sowohl an jeweils einer der beiden Speicherkapazitäten C1 und C2 als auch an einem ersten Eingang 46 eines Differenzverstärkers 48 angelegt. Während der Freilaufphase 98 wird an die Speicherkapazitäten C1, C2 keine Spannung angelegt, sondern es wird die in einer der beiden Speicherkapazitäten C1 bzw. C2 gespeicherte Spannung VA an den ersten Eingang 46 des Differenzverstärkers 48 angelegt. Insbesondere der erste Eingang 46 des Differenzverstärkers 48 ist typischerweise hochohmig, damit ein Ladungs- und somit Spannungsverlust der Kapazität C1 bzw. C2 im Verlauf der Freilaufphase 98 möglichst gering ist. Der Schaltkreis 50 weist einen zweiten Leistungstransistor 52 auf, der typischerweise denselben Aufbau hat wie der erste Leistungstransistor 26 und in derselben Technologie wie der erste Leistungstransistor 26 hergestellt ist, aber eine um einen Skalierungsfaktor k kleinere Sperrschichtfläche aufweist. Der zweite Leistungstransistor 52 wird der Übersichtlichkeit halber hier ebenfalls als Leistungstransistor bezeichnet, obwohl er hinsichtlich seiner Strombelastbarkeit kein Leistungstransistor ist. Damit beide Leistungstransistoren 26, 52 möglichst ähnliche Kennlinien aufweisen, sollten sie vorzugsweise auf demselben Substrat und im selben Herstellungsprozess hergestellt werden. Ein Konzept des Schaltkreises 50 besteht darin, den zu Beginn 38 der Durchlasszeitspanne 40 erfassten Strom 36 bis zum Ende 54 der jeweils nächsten Stromerfassung der jeweils nächsten Durchlasszeitspanne 40 in einen Messwiderstand 56 einzuprägen. Damit entsteht an dem Messwiderstand 56 eine Messspannung 58, die zu einem Produkt aus dem Laststrom 36 zu Beginn 38 der Durchlasszeitspanne 40 multipliziert mit dem Skalierungsfaktor k proportional ist. Je höher der Skalierungsfaktor k ist, desto höher ist ein energetischer Wirkungsgrad der Strommessung. Die Bereitstellung der Messspannung 58 an dem Messwiderstand 56 während der Freilaufphase 98 vereinfacht die jeweils nachfolgende Spannungsmessung an dem Messwiderstand 56. Typischerweise ist die Taktfrequenz des Unterbrechers 24 deutlich größer als eine Zeitkonstante der elektrischen Last 10. Folglich verändern sich der Laststrom 36 und damit auch die Messspannung 58 an dem Messwiderstand 56 zwischen zwei aufeinanderfolgenden Durchlasszeitspannen 40 und insbesondere auch innerhalb einer Durchlasszeitspanne 40 nur geringfügig. Dadurch, dass die Messung zu Beginn 38 einer jeden Durchlasszeitspanne 40 durchgeführt wird, steht zu Beginn 38 der jeweils nachfolgenden Durchlasszeitspanne 40 ein Spannungswert VA zur Verfügung, der mit der tatsächlichen neuen Spannung VS bereits weitgehend übereinstimmt. Indem die Messproben nur während eines kleinen Zeitanteils 38 der Schaltzyklen genommen werden, wird eine Begrenzung des Messverfahrens durch den Tastzyklus weitgehend vermieden. Der Differenzverstärker 48 verstärkt eine Differenz aus der Spannung VA an seinem ersten Eingang 46 und einer Spannung VB an seinem zweiten Eingang 60. Die an dem zweiten Eingang 60 anliegende Spannung VB wird durch die Spannung 62 zwischen Source 64 und Drain 66 (oder Emitter und Kollektor) des zweiten Leistungstransistors 52 bestimmt. Spiegelbildlich zu der Last 10 an dem ersten Leistungstransistor 26 ist mit dem zweiten Leistungstransistor 52 ein Messtransistor 68 und der Messwiderstand 56 in Reihe geschaltet. Ein Verstärkungsfaktor des Differenzverstärkers 48 hat eine solche Polarität, dass eine Leitfähigkeit des Messtransistors 68 erhöht wird, wenn die Spannung VB an dem Drain 66 des zweiten Leistungstransistors 52 niedriger ist als die an dem Drain 32 des ersten Leistungstransistors 26 erfasste Spannung VA. Damit wirkt der Differenzverstärker 48 als Regler für einen abgebildeten Strom 70, der durch den zweiten Leistungstransistor 52 fließt.
-
2 zeigt, dass das S&H-Modul 42 typischerweise einen ersten S&H-Schaltkreis 72 und einen zweiten S&H-Schaltkreis 74 umfasst. Typischerweise werden die Funktionen der beiden S&H-Schaltkreise 72, 74 zum Ende 54 eines jeden Erfassungszeitraums 38 ausgetauscht. Zwischen zwei aufeinanderfolgenden Funktionsaustauschen wirkt jeweils einer der beiden S&H-Schaltkreise 72, 74 als Spannungshalteschaltkreis, während der andere der beiden S&H-Schaltkreise 74 bzw. 72 als Spannungserfassungsschaltkreis wirkt. Durch die wechselweise, zeitlich überlappende Verwendung der beiden S&H-Schaltkreise 72, 74 können der Differenzverstärker 48 und der Spiegelstromkreis 76 während der Haltezeitspannen 44 unterbrechungslos arbeiten. Dadurch werden Umladevorgänge vermieden, die große Spannungssprünge verursachen würden, es wird eine Zeitkonstante des Regelkreises 78 minimiert und eine hohe Reaktionsgeschwindigkeit des Regelkreises 78 möglich. Mittels des S&H-Moduls 42 wird erreicht, dass der VA-Knoten 46 seinen Spannungspegel VA beibehalten kann, so dass es für VB leicht ist, VA mit minimalem Zeitverzug zu folgen. Denn je weniger Schwingungen in VA enthalten sind, desto weniger Zeit wird für die Regelung benötigt. Vorzugsweise wird ein CMOS-Schaltkreis benutzt, obwohl auf eine Spezifikation in dem automotiven Bereich von 6V bis 28V abgezielt wird. Um dieses zu erreichen, wird eine Masse 82 des S&H-Moduls 42 mittels eines (nicht dargestellten) Spannungsregelschaltkreises auf einem Bezugsspannungspotential 84 von 5V unterhalb des Potentials 94 der Versorgungsleitung 86 schwebend gehalten. Damit „sieht“ das S&H-Modul 42 immer einen 5V-Wechsel. Dies beseitigt eine Notwendigkeit, Hochspannungs-MOSFET zu verwenden und damit verbundene parasitären Kapazitäten in Kauf zu nehmen. Auch wird damit ein Einfluss von Änderungen der Versorgungsspannung 94 verringert. Jedoch müssen die MOSFET 26, 52, an denen die hohe Spannung anliegt, hochspannungsfest sein. Das Gate 88 bzw. die Basis des zweiten Leistungstransistors 52 wird auf dem Bezugspannungspotential 84 gehalten, in welchem der zweite Leistungstransistor 52 einen gleichen Betriebspunkt einnimmt, den der erste Leistungstransistor 26 innehat, nachdem er von dem nichtleitenden in den leitenden Zustand geschaltet wurde. Der zweite Leistungstransistor 52 ist damit ununterbrochen leitend. Typischerweise ist an Bezugspolen 90, 92 der Kapazitäten C1, C2 des S&H-Moduls 42 das Bezugsspannungspotential 84 angelegt.
-
3a zeigt einen typischen relativen zeitlichen Verlauf eines Taktsignals 96. Auf dessen Basis und unter Berücksichtigung eines vorgegebenen oder variablen Tastgrades des Unterbrechers 24 wird ein periodisches Rechtecksignal 28 zur Beeinflussung der Leitfähigkeit des ersten Leistungstransistors 26 erzeugt, dessen zeitlicher Verlauf in 3b dargestellt ist. Zur Erfassung der Spannung VS an dem ersten Leistungstransistor 26 wird zu Beginn 38 der Zeiträume 40 erhöhter Leitfähigkeit des ersten Leistungstransistors 26 abwechselnd der Schalter C1VS des ersten S&H-Schaltkreises 72 und der Schalter C2VS des zweiten S&H-Schaltkreises 74 leitend geschaltet (siehe 3c, 3e). Während der Freilaufphasen 98 hat der erste Leistungstransistor 26 eine sehr niedrige Leitfähigkeit; und der Strom 100 durch die Induktivität 12 fließt durch die Freilaufdiode 20, die dann leitend ist. Folglich ist während der Freilaufphase 98 die Spannung 34 an dem ersten Leistungstransistor 26 so hoch wie die Versorgungsspannung 94 abzüglich einer Durchlassspannung der Freilaufdiode 20 von beispielsweise 0,7 V. Also ist die Spannung 34 an dem ersten Leistungstransistor 26 während der Freilaufphasen 98 nicht repräsentativ für den Laststrom 36. Daher wird während der Freilaufphasen 98 mittels des Schalters C1VA bzw. C2VA eine Spannung VA an den ersten Eingang 46 des Differenzverstärkers 48 angelegt, die abwechselnd von einer der beiden Kapazitäten C1, C2 des S&H-Moduls 42 gehalten wurde. Das Anlegen dieser Spannung VA an den ersten Eingang 46 des Differenzverstärkers 48 wird bis zum Ende 54 der Stromerfassung für den S&H-Schaltkreis 72 bzw. 74 fortgesetzt (siehe 3d, 3f).
-
Die 4 bis 9 zeigen Ergebnisse einer Simulation des Schaltkreises 50 gemäß 1 bei einer Schaltfrequenz des stromgesteuerten DC-DC-Abwärtskonverters 103 von 500 kHz. 5 zeigt, dass bei dieser Schaltfrequenz die Spannung VB nach 100 ns beginnt der Spannung VA zu folgen. Dazu wird der Erfassungstransistor 105 während der Durchlasszeitspanne 40 mittels des periodischen Rechtecksignals 28 in einen leitenden Zustand versetzt. Der Erfassungstransistor 105 ist synchron mit dem Leistungstransistor 26 geschaltet. Während der Durchlasszeitspannen 40 stellt der Erfassungstransistor 105 einen niederohmigen Pfad bereit, der nach dem Einschaltvorgang die Spannung VA der Spannung VS folgen lässt. Der Erfassungstransistor 105 ermöglicht, dass die Stromerfassung dem durch den Leistungstransistor 26 tatsächlich fließenden Strom schnell folgen kann. Während der Freilaufphasen 98 sperrt der Erfassungstransistor 105, wodurch ein Halten der Spannung VA möglich ist. Bei Versorgungsspannungen 94 zwischen 6 V und 28 V (und sogar höher) wird der Laststrom 36 zwischen 0 A und 2 A recht genau erfasst. Simulationsergebnisse haben gezeigt, dass die Stromerfassung den Laststrom 36 bei Tastgraden zwischen 5% und 100% genau erfassen kann, wobei der erfassbare Tastgrad von der Schaltfrequenz abhängt. Die erfindungsgemäße Stromerfassungslösung nutzt vorzugsweise einen BICMOS-Prozess für Hochspannungsanwendungen. Diese Technik ist kompakter, genauer und schneller als konventionelle stromgesteuerte Steuerungen mit externer Stromerfassung und Emulation. Da der Widerstand am VB-Knoten 60 bei ungefähr 1/gm liegt, wobei gm eine Steilheit des Messtransistors 68 ist, befindet sich der entsprechende Pol bei einer höheren Frequenz, so dass die Stabilität, welche am Ausgang 106 des Differenzverstärkers 48 mittels des dominierenden Pols ausgeglichen wird, bei unterschiedlichen Lastströmen 36 nicht erheblich beeinflusst wird. Da der Regelkreis 78 besonders schnell und stabil ist, ist die Messung schneller und genauer als konventionelle Strommessschaltkreise. Dies erlaubt dem Konverter 103 bei sehr niedrigen Tastzyklen zu arbeiten.
