DE2711740A1 - Vorrichtung und verfahren zur analog-digital-umsetzung - Google Patents

Vorrichtung und verfahren zur analog-digital-umsetzung

Info

Publication number
DE2711740A1
DE2711740A1 DE19772711740 DE2711740A DE2711740A1 DE 2711740 A1 DE2711740 A1 DE 2711740A1 DE 19772711740 DE19772711740 DE 19772711740 DE 2711740 A DE2711740 A DE 2711740A DE 2711740 A1 DE2711740 A1 DE 2711740A1
Authority
DE
Germany
Prior art keywords
charge
storage cell
linear
charge storage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772711740
Other languages
English (en)
Inventor
Walter John Butler
Charles William Eichelberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2711740A1 publication Critical patent/DE2711740A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H03M1/508Analogue/digital converters with intermediate conversion to time interval using pulse width modulation the pulse width modulator being of the self-oscillating type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Patentanwälte Dipl.- Ing. W. Scherrmann Dr.- Ing. R. Roger
7300 Esslingen (Neckar), Webergasse 3. Postfach
+■f" T e ι e I ο η
Π MHy-, 1Q-7-7 S I u I I g a r t (0711) 356539
17. Harz 1977 359619
PA 107 rawa Telex 072S6610smru
Telegramme Patentschuti Esslingenneckar
GENERAL ELECTRIC COMPANY, 1, River Road, Schenectady, New York, 12305 (USA)
Vorrichtung und Verfahren zur Analog-Digital-Umsetzung
Die Erfindung betrifft ein Verfahren zur Analog-Digital-Umsetzung eines elektrischen Signales durch Bestimmung der Ladungsverschiebung zu einer Ladungsspeicherzelle, mit einem linearen und nichtlinearem Kapazitätsanteil und eine Vorrichtung zur Durchführung des Verfahrens.
Ladungsverschiebungs-Analog-Digital-Umsetzer dieser Gattung sind dazu geeignet, in monolitisch integrierter Form hergestellt zu werden. Die vorliegende Anmeldung bezieht sich auf eine Vervollkommnung derartiger Ladungsverschiebungs-Analog-Digital-Umsetzer, indem die auf einer parasitären Halbleiter-Sperrschichtkapazität beruhenden Nichtlinearitäten beseitigt werden. Die vorliegende Erfindung ist für Ladungsverschiebungs-Analog-Digital-Umsetzer aller dem Fachmann bekannten Typen geeignet.
709838/0960
Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung zur Analog-Digital-Umsetzung eines elektrischen Signales durch Bestimmung der Ladungsverschiebung zu einer Ladungsspeicherzelle zu schaffen, bei denen die nichtlinearen Effekte der Sperrschichtkapazität der Ladungsspeicherzelle ausgeschaltet sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das elektrische Signal über den Teil der Ladungsspeicherzelle mit linearem Kapazitätsanteil an die Ladungsspeicherzelle angelegt wird, die Ladung zu einem gemeinsamen Anschluß der beiden Kapazitätsanteile verschoben wird und die Nettoladungsänderung des den nichtlinearen Kapazitätsanteil bildenden Teils der Ladungsspeicherzelle zwischen dem Anfang und dem Ende eines Meßzyklus zu Null gemacht wird.
Die Vorrichtung zur Durchführung des Verfahrens ist gemäß der Erfindung dadurch gekennzeichnet, daß der lineare und nichtlineare Teil der Ladungsspeicherzelle zumindest teilweise voneinander separiert sind und die Nettoladungsänderung in dem nichtlinearen Teil der Ladungsspeicherzelle zwischen dem Anfang und dem Ende eines Meßzyklus Null ist.
Ebenfalls ist es ein Ziel der Erfindung einen Ladungsverschiebungs-Analog-Digital-Umsetzer zu schaffen, der einen symmetrischen Eingang aufweist und geeignet ist, auf einem einzigen Halbleiter-Chip in monolitischer Form integriert zu werden.
Entsprechend einem Aspekt der Erfindung wird in dem Ladungsverschiebungs-Analog-Digital-Umsetzer eine Vielzahl von Ladungspaketen zu einer Ladungsspeicher-
709838/0960
zelle oder aus einer Ladungsspeicherzelle verschoben, die sowohl lineare als auch nichtlineare kapazitive Komponenten aufweist. Zu Beginn eines Analog-Digital-Umsetzungszyklus wird die Ladung in dem nichtlinearen Teil der Ladungsspeicherzelle durch Vergleich mit einer Bezugsspannung auf einen Anfangswert gebracht. Während des Meßzyklus verändern sich der Ladezustand des linearen und nichtlinearen Teils der kapazitiven Ladungsspeicherzelle ausgehend von den Anfangswerten, während Ladung gemäß der besonderen Methode der Analog-Digital-Umsetzung in die und aus der Ladungsspeicherzelle verschoben wird. Am Ende des Meßzyklus wird die Aufladung in dem nichtlinearen Teil wieder auf den Anfangswert gebracht, so daß die Nettoladungsänderung in dem nichtlinearen Teil der Ladungsspeicherzelle zwischen dem Beginn und Ende des Meßzyklus Null beträgt.
In einem bevorzugten Ausführungsbeispiel der Erfindung wird eine MOS-Kapazitäts-Ladungsspeicherzelle verwendet. Diese Art von Ladungsspeicherzelle wird durch das Zusammenwirken einer Metallelektrode, die von dem Halbleiter-Substrat durch eine Isolierschicht getrennt ist und sich über das Halbleiter-Substrat erstreckt, und einer Zone erreicht, die eine relativ hohe Störstellenkonzentratlon aufweist und sich ausgehend von der Oberfläche des Substrates in das Innere des Schaltkreises erstreckt. Die metallische Elektrode und die Zone relativ hoher Störstellenkonzentration bilden die beiden Elektroden eines Kondensators. Die Elektrode ist von dem Halbleiter-Substrat durch eine Zwischenlage eines Isoliermaterials getrennt. Ein Anschluß ist zwischen der Elektrode und einer weiteren Halbleiterzone hergestellt, die sich ausgehend von der Oberfläche des
709838/0960
— 4 —
- ήϋ·
Halbleiter-Substrates in dessen Inneres erstreckt und die gemäß dem bevorzugten Ausführungsbeispiel der Erfindung ein Element des Halbleiterschaltkreises, beispielsweise einen Transistor, bildet. Daher ist es möglich, Ladung in der wie hier beschrieben hergestellten LadungsspeicherzeHe oder dem Ladungsspeicherkondensator zu speichern. Es sei darauf hingewiesen, daß eine derartig gebildete kapazitive Ladungsspeicherzelle zwei kapazitive Anteile besitzt. In dem Bereich zwischen der Metallelektrode und der Oberfläche des Halbleiter-Substrates, d.h. in dem Bereich, in dem sich die Isolierschicht befindet, werden elektrische Felder von gleichbleibendem Gradienten gebildet. Dies ist der lineare Teil des Kondensators. Zusammen mit einem Kondensator von diesem Typ treten zusätzlich noch nichtlineare kapazitive Komponenten auf. Diese Komponenten können als zwischen den Bereichen mit hoher Störstellenkonzentration, deren Leitungstyp sich zweckmäßigerweise von dem des Substrates unterscheidet,und dem Substrat selbst als existierend angesehen werden. Die genaue Charakteristik des nichtlinearen Teils der kapazitiven Ladungsspeicherzelle hängt von der Störstellenkonzentration ab, der Ausdehnung, falls vorhanden, der Sperrschicht in dem Substrat und anderen dem Fachmann bekannten Eigenschaften. Der Effekt dieser nichtlinearen Sperrschichtkapazität, die wirkungsmäßig mit dem oben erwähnten linearen Teil der Ladungsspeicherkapazität in Reihe geschaltet ist, besteht darin, daß sie eine funktionale Abhängigkeit zwischen der Elektrodenspannung und der gespeicherten Ladung bestimmt. Die Erfindung unterdrückt die Effekte dieser Nichtlinearität,indem die Nettoladungsänderung in dem nichtlinearen Teil des Ladungsspeicherkondensators während des Meßzyklus auf Null gebracht wird.
709838/0960
Die Wirkungsweise der Erfindung wird unmittelbar verständlich, wenn die linearen und nichtlinearen Teile der Ladungsspeicherkapazität als in Reihe geschaltete Kondensatoren betrachtet werden, wobei die nichtlineare Sperrschichtkapazität als zwischen der unterhalb der Elektrode liegenden Oberfläche des Halbleitersubstrates und der gegenüberliegenden Oberfläche des Halbleitersubstrates angeschlossen betrachtet werden kann, die üblicherweise an Masse angeschlossen ist, oder als Schaltkreismasse betrachtet werden kann. Die lineare Kapazität kann als zwischen der Oberfläche des Substrates und der Elektrode existierend angesehen werden. Durch Abfühlen der in der Speicherkapazität gespeicherten Ladung, beispielsweise durch Verwendung eines ladungsempfindlichen Komparators, kann die Ladungsmenge, die in der Sperrschichtkapazität gespeichert ist, bestimmt und mit einem Bezugswert verglichen werden. Ein Meßzyklus beginnt und endet gemäß der Erfindung mit einer in der Sperrschichtkapazität gespeicherten Ladungsmenge, die einen vorbestimmten Bezugswert erreicht. Es sei betont, daß Ladung während des Meßzyklus in die und aus der Sperrschichtkapazität befördert wird, daß aber die Nettoladungsänderung Null ist. Gemäß der Erfindung ist die gesamte in die und aus der Ladungsspeicherzelle mit dem linearen und nichtlinearen Kapazitätsanteil beförderte Ladungsmenge proportional der analogen Eingangsspannung und, da die Nettoladungsänderung in dem nichtlinearen Teil Null ist, findet die gesamte Nettoladungsänderung in dem linearen Kapazitätsteil der Ladungsspeicherzelle statt und garantiert somit die notwendige lineare Kennlinie.
Gemäß einem Gesichtspunkt der Erfindung wird eine Vorladung sspannung an den den linearen und nichtlinearen Kondensator verbindenden Anschluß angelegt, wobei der nichtlineare Kondensator, wie oben beschrieben, an Masse liegt und der lineare Kondensator an eine erste Signaleingangs-
709838/0960 - 6 -
2 7 11 7 /. D
spannung angeschlossen ist. Anschließend wird dem mit den beiden Kondensatoren verbundenen Anschluß so lange Ladung zugeführt, bis ein vorbestimmter Schwellenwert erreicht ist. Der zweite Anschluß des linearen Kondensators wird dann mit einer zweiten Eingangssignalquelle verbunden, die in einem unsymmetrischen Ausführungsbeispiel der Erfindung Massepotential hat oder in einem Ausführungsbeispiel mit symmetrischen Eingängen die zweite Eingangsspannung aufweist. Wenn die zweite Spannung mit der ersten Spannung nicht übereinstimmt, ändei sich die Spannung an dem gemeinsamen Anschluß, ausgehend von dem vorher bestimmten Wert. Eine Vielzahl im wesentlichen gleichgroßer Ladungspakete wird dann aus der Ladungsspeicherzelle und insbesondere über den gemeinsamen Anschluß abgezogen, bis der vorbestimmte Schwellenwert erneut erreicht ist. Es sei darauf hingewiesen, daß die Nettoladungsänderung in dem nichtlinearen Kapazitätsanteil während des Zyklus Null is- und die Nettoladungsänderung in dem linearen Teil direkt proportional zu der Differenz zwischen der ersten und zweiten Eingangsspannung ist. Da nur Ladung in Form gleichgroßer Ladungspakete verschoben wurde, ist die Anzahl der Ladungspakete direkt proportional der Differenz der Eingangsspannungen.
In der Zeichnung ist ein Ausführungsbeispiel des Gegenstandes der Erfindung dargestellt. Es zeigen:
Fig. 1 Schaltbilder zur Darstellung der Trennung der linearen und nichtlinearen Komponenten der Ladungsspeicherzelle der Vorrichtung gemäß der Erfindung,
Fig. 4 einen Analog-Digital-Umsetzer gemäß der Erfindung, teilweise in Schaltbilddarstellung und teilweise in Blockschaltbilddarstellung,
Fig. 5 den Zeitverlauf einiger Spannungen während eines Meßzyklus des Analog-Digital-ümsetzersnach Fig.4 und
Fig. 6 eine integrierte Ausführung des Analog-Digital-Umsetzers nach Fig. 4 in einer Schrägansicht.
709838/0960 - 7 -
Die Unterdrückung der nicht linearen Sperrschichtkapazität in einem Ladungsverschiebungs-Analog-Digital-Umsetzer gemäß der Erfindung ist unter Zuhilfenahme der Fig. 1 bis 3 ohne weiteres verständlich. Jeder der Schaltkreise 10, 11 und 12 der Fig. 1 bis 3 weist erste und zweite Kondensatoren 14 und 15 auf, die mit C1 und C2 bezeichnet sind. Die Kondensatoren 14 und 15 haben einen gemeinsamen Anschluß B, der mit einem Eingang 16 eines Komparators 17 verbunden ist. Ein zweiter Eingang 19 des Komparators 17 ist an eine Spannung V„,. angeschlossen, die zweckmäßigerweise die Schwellenwertspannung des Komparators 17 ist. Der Anschluß B ist weiterhin wahlweise mit Ladungsquellen in Verbindung, wie weiter unten beschrieben ist. Der Kondensator C1 ist wahlweise an Spannungsquellen V1 oder V- angeschlossen, während der Kondensator C2 dauernd zwischen dem Anschluß B und Masse liegt. Die Kondensatoren C1 und C- stellen die linearen und nichtlinearen Anteile der Kapazität einer MOS-Ladungsspeicherzelle dar. Es versteht sich, daß der Kondensator C2, der in den Fig. 1 bis 3 und in Fig. 4 mit einem Anschluß an Masse liegt, nicht mit der Masse im engeren Sinne verbunden ist, sondern daß es sich um einen Masseanschluß des Substrates oder des Schaltkreises handelt.
Ein Zyklus für eine Analog-Digital-Umsetzung beginnt mit den in Fig. 1 dargestellten Anfangsbedingungen. Eine erste Eingangssignalspannung V1 wird an den Kondensator C14 gelegt. V1 ist die niedrige Eingangsspannung, die entweder bei einem unsymmetrischen Eingang null Volt beträgt oder bei einem symmetrischen Eingang die kleinere der beiden Eingangsspannungen ist. Eine Ladungsquelle wird mit dem Anschluß B verbunden. Diese Ladungsquelle liefert genügend Ladung, um die Spannung an dem Anschluß B bis zu der Schwellenwertspannung ues Komparators 17 zu vergrößern. Die dazu notwendige Ladungsmenge ist abhängig
709838/0960 - a -
-P- 77117AO
von den Kapazitätswerten der Kondensatoren C1 und C_, dem Wert der Spannung V , und der an den Kondensator 14 angelegten Spannung. Dem Anschluß D wird solange Ladung zugeführt, bis die Schwellenwertspannung des Komparators 17 erreicht ist, wobei die in dem Kondensator 15 gespeicherte Ladung folgendermaßen ausgedrückt werden kann:
- C2
Dabei ist Q die in dem Kondensator 15 gespeicherte La-
2
dungsmenge, C2 ist die Kapazität des Kondensators 15, wenn die Spannung an dem Anschluß B VT, beträgt und VT, ist die Schwellenwertspannung des Komparators 17. Die in dem Kondensator 14 gespeicherte Ladung kann dargestellt wer den als:
0C1 - C1 (V1 - vTh>'
worin Q_, die in dem Kondensator C1 gespeicherte Ladung
1
ist (C. ist die Kapazität des Kondensators C1), V. ist die niedrige Eingangsspannung und V , die oben beschriebene Schwellenwertspannung. Diese Ausdrücke sind von der Form
Q = CV,
die einen dem Fachmann bekannten Zusammenhang darstellt.
Fig. 2 erläutert einen Zwischenzustand des Schaltkreises nach Fig. 1 bis 3 während eines Umsetzungszyklus. Die Spannung V.. wird von dem Kondensator 14 abgetrennt und durch eine Spannung V2 ersetzt. Die Spannung V2 ist die höhere von zwei symmetrischen Eingangsspannungen oder die Signalspannung bei einer unsymmetrischen Ausführungsform
709838/0960
27117A0
der Erfindung. Die Ladungsquelle 1 ist von dem Anschluß B abgetrennt und alle anderen Bedingungen bleiben die gleichen. Es sei darauf hingewiesen, daß die Spannung an dem Anschluß B sich gegenüber der Spannung an dem Anschluß B während der in Fig. 1 dargestellten Bedingungen nunmehr verändert. Die genaue Spannung an dem Anschluß B ist durch die nichtlinearen Eigenschaften des Kondensators 15 bestimmt. Die Spannung an dem Anschluß B kann folgendermaßen ausgedrückt werden:
c(vx,
Qv 1st die in dem Kondensator 15 gespeicherte Ladung, C.„ ist die Kapazität des Kondensators 15, wenn die an dem Anschluß B liegende Spannung V ist und V ist die Spannung am Anschluß B. Es sei betont, daß, weil diese Bedingungen während eines Meßzyklus auftreten, die beschriebenen Werte gemäß der Erfindung nicht bestimmt werden müssen und daß sie hier nur dargestellt werden, um das Verständnis der Funktionsweise der Erfindung während eines Ladungsverschiebungs-Umsetzungszyklus zu erleichtern.
Fig. 3 veranschaulicht das letzte Stadium der Analog-Digital-Umsetzung gemäß der Erfindung. Der Kondensator C. bleibt mit der Spannungsquelle V2/ wie oben beschrieben, verbunden. Der Anschluß B vimit einer zweiten Ladungsquelle verbunden. In Abhängigkeit von dem Vorzeichen aer Spannungen V1 und V2 sowie der Art der von der Ladungsquelle 1, wie in Fig. 1 dargestellt, gelieferten Ladung kann die Ladungsquelle 2 eine Quelle positiver oder negativer Ladung sein, die durch die Richtung der Spannungsänderung an dem Anschluß B zwischen den Bedingungen nach Fig. 1 und 2 bestimmt ist. In einem hier bevorzugten Ausführungsbeispiel der Erfindung ist die Ladungsquelle 2 weiterhin dadurch gekennzeichnet, daß die Ladung in Ladungspaketen
709838/0960
- 10 -
2711 7AO
•/f6.
von im wesentlichen gleicher Größe geliefert wird, wobei die Größe dieser Ladungspakete so ausgewählt ist, daß eine genügenü kleine Spannungsänderung durch ein Ladungspaket hervorgerufen wird, um die gewünschte Auflösung des Umsetzungsprozesses zu erhalten. Während die Zuführung von Ladung durch die Vorrichtung mit dosierten Ladungspaketen einen Ladungsspeicher-Analog-Digital-Umsetzer mit vielen Vorteilen möglich macht, kann es wünschenswert sein, alternative Methoden zur Lieferung von Ladung an den Anschluß B zu schaffen. Beispielsweise kann Ladung leicht durch Injektion, durch auf die Ladungsspeicherzelle einwirkende Strahlung, durch Dunkelstrom oder durch einen beliebigen anderen der zahlreichen Mechanismen, durch die Ladung in einem Halbleiter erzeugbar sind, zugeführt werden. Es versteht sich daher, daß in der Beschreibung und in den Ansprüchen der Erfindung Ladungsverschiebung alle Methoden umfassen soll, die Ladung zu einer Ladungsspeicherzelle liefern, einführen oder verschieben. Ladung wird dem Anschluß B solange geliefert, bis die an ihm liegende Spannung wiederum die Schwellenwertspannung des !Comparators 17 erreicht. Beim Erreichen aer Schwellenwertspannung kann die in aen Kondensatoren und 15 gespeicherte Ladungsmenge folgendermaßen dargestellt werden:
0C1 = C1(V1 - VTh> und Qc2 - c2VTh·
Unter Bezug auf die Fig. 1 bis 3 ist erkenntlich, daß die Nettoladungsänderung während eines Umsetzungszyklus gleich der Nettoladungsänderung des Kondensators C., plus der Nettoladungsänderung des Kondensators C. ist. Da der Kondensator C2 am Anfang und am Ende die gleiche Ladungsmenge speichert, d.h., C2VTh, ist diesem kein Anteil der Nettoladungsänderung zuzuschreiben. Der Kondensa-
7 09838/0960
- 11 -
"**" 27117
tor C1 weist anfänglich eine gespeicherte Ladung auf, die C1(V1 - V ,) beträgt und besitzt am Ende eine gespeicherte Ladung, deren Größe C1 (V2 - VTh) ist, so daß die Nettoladungsanderung C1 (V - V1) beträgt. Da die Nettoladungsanderung des Kondensators C2 zwischen dem Anfang und dem Ende des Analog-Digital-Umsetzungszyklus null beträgt, beeinträchtigen uie gegebenenfalls vorhandenen nichtlinearen Eigenschaften des Kondensators C- die Genauigkeit des Umsetzungsvorganges nicht.
Ein Analog-Digital-Umsetzer gemäß der Erfindung ist in Fig. 4 teilweise als Schaltbild, teilweise als Blockdiagramm dargestellt. Fig. 5 veranschaulicht einige Spannungsverläufe aus Fig. 4 und ist für das Verständnis der Funktionsweise des Schaltkreises nützlich. Der Ladungsverschiebungs-Analog-Digital-Umsetzer nach Fig. 4 ist mit 20 bezeichnet und enthält eine Ladungsverschiebungsstufe 22, die sich innerhalb der gestrichelten Umrandung befindet, wobei jedoch der Schalttransistor 2 4 ebenfalls als zu der Ladungsverschiebungsstufe 22 zugehörig angesehen werden kann, und eine Steuerstufe aus einem außerhalb der gestrichelten Linie befindlichen Schaltkreis. In Fig. 6 ist die Ladungsverschiebungsstufe 22 in ihrem strukturellen Aufbau dargestellt.
Die in Fig. 4 dargestellten Anschlüsse 26 und 47 sind vorgesehen, um an Spannungsquellen angeschlossen zu v/erden, die jeweils mit -V und -Vc bezeichnet sind, wobei -V eine Spannungsquelle zur Vorladung ist, die die Funktion der Ladungsquelle 1 der Fig. 1 erfüllt. Zwar ist in dem dargestellten Ausführungsbeispiel der Erfindung eine negative Spannung vorhanden, jedoch kann aie Erfindung ebenso auf Geräte Anwendung finden, in denen positive Spannungen verwendet werden und in denen die verschobenen Ladungen jeweils von entgegengesetztem Vorzeichen der unten beschriebenen Ladung sind. Der An-
709838/0960
- 12 -
schluß 26 ist mit dem Senkenanschluß 28 des Schalttransistors 24 verbunden, der zweckmäßigerweise ein MOS-Halbleiterschalter oder ein beliebiger anderer Typ eines dem Fachmann bekannten Schalters ist und die Funktion erfüllt, wahlweise den Anschluß 26 mit dem Anschluß Ii zu verbinden oder von diesem zu isolieren. Der Quellenanschluß 30 des Schalters 24 steht mit dem Anschluß B in Verbindung, der dem Anschluß D der Fig. 1 bis 3 entspricht.
Wenn der Schalter 24 eingeschaltet ist und einen Stronidurchfluß ermöglicht, v/ird solange Ladung zu dem Anschluß ß geführt, bis der Schalter durch das Anlegen einer geeigneten Spannung an den Toranschluß 3 2 geöffnet wird. Der Schalter 24 wird in dem beschriebenen Ausführungsbeispiel der Erfindung durch ein Taktgenerator- und Steuerlogikmodul 3 4 wahlweise betätigt, dessen Ausgangsspannung mit <p^ bezeichnet ist, deren Zeitverlauf in Fig. 5 dargestellt ist. Die Kondensatoren 14 und 1b des Analog-Digital-Umsetzers 20 entsprechen den gleich bezeichneten Kondensatoren der Fig. 1 bis 3. Die hier bevorzugte und in Fig. 4 dargestellte Ausführungsform der Erfindung weist verschiedene Abänderungen gegenüber der grundsätzlichen Analog-Digital-Umsetzungstechnik nach den Fig. 1 bis 3 auf. Es sei betont, daß diese Aoänderungen zwar eine verbesserte Arbeitsweise und erhöhte Sicherheit ermöglichen, jedoch nicht notwendig sind, um wenigstens einige der Vorteile der Erfindung zu erhalten. Dementsprechend wird der Fachmann erkennen, daß diese und andere Abänderungen und Veränderungen der Erfindung gemacht werden können, ohne von dem eigentlichen Erfindungsgedanken abzuweichen. Beispielsweise wurde der Anschluß B in den Fig. 1 bis 3 durch Zuführung von Ladung aus der Ladungsquelle 1 auf die Schwellenwertspannung des Komparators 17 gebracht, während der Anschluß B in dem Ausführungsbeispiel nach Fig. 4 in zwei Schritten
709838/0960
- auf die Schwellenwertspannung gebracht wird. Bei Beginn des Meßzyklus befindet sich der Anschluß B auf einem beliebigen Spannungspotential. Der Transistorschalter wird wahlweise betätigt, um den Anschluß B mit der Vorladungsquelle mit der Spannung -V_ zu verbinden, nie Vorladungsspannung -V ist derart gewählt, daß sie die Spannung an dem Anschluß B bis unter die Schwellenwertspannung des Komparators 17 absinken läßt. Nachdem der Anschluß B bis auf eine unterhalb der Schwellenwertspannung des Komparators 17 liegende Spannung gebracht worden ist/ wird der Schalter 24 geöffnet und Ladungspakete gelangen von einem Kondensator 38 in Verbindung mit den Transistorschaltern 40 und 42 zu dem Anschluß B. Während des anfänglichen Vorbereitungsprozesses ist ein Transistorschalter 44 geschlossen und ein Transistorschalter 46 geöffnet, wodurch ein Anschluß C entweder mit Masse oder dem niedrigeren von zwei Eingangs spannungen eines symmetrischen Eingangssignales verbunden ist. Die Wirkungsweise der Transistorschalter 40 und 42 zusammen mit dem Kondensator 38 zur Lieferung von Ladungspaketen ist im folgenden beschrieben. Eine Eingangsklenune 47 ist dauernd mit einer Spannungsquelle -V_ in Verbindung. Diese Spannungsquelle stellt eine dauernde Ladungsquelle zum Laden des Kondensators 38 dar. Das Taktgenerator - und Steuerlogikmodul 34 liefert an seinen Ausgangsklemmen 48 und 49 jeweils Ausgangssignale φ1 und φ2. Die Signale ^1 und <j)2 sind in Fig. 5 grafisch dargestellt»Sie sind komplementäre Rechtecksignale, die abwechselnd die Transistorschalter 40 und 42 öffnen und schließen. Wenn der Transistorschalter 40 geschlossen ist, ist der Transistorschalter 42 geöffnet und umgekehrt. Es sei nun angenommen, daß der Transistorschalter 40 geschlossen und der Transistorschalter 42 geöffnet ist, so daß Ladung von der Eingangsklemme 47 zu dem Kondensator 38 fließt, bis an einem Anschluß A ein Spannungswert erreicht ist, der -Vc beträgt. Die Ladespannung -V ist zweckmäßigerweise so gewählt, daß sie
709838/0960
zwischen eier um die Schwellenwertspannung aes Transistors 40 verminderte Torspannung, die zur Steuerung des Transistors 40 verwendet wird, und null Volt liegt. Die Größe der Spannung -Vc zusammen mit dem Verhältnis der Kapazitäten der Kondensatoren 38 und 14 bestimmen die Umsetzungsgeschwindigkeit bei dem erfindungsgeinäßen Analog-Digital-Umsetzer für einen bestimmten Wert der Torspannung und ebenfalls die Auflösung das Umsetzungsprozesses. Fig. 5 veranschaulicht grafisch die an dem Anschluß A anliegende Spannung. Es sei bemerkt, daß während der Zeit, während der der Transistor 40 leitend ist, diese Spannung gleich der an der Eingangsklemme 47 liegenden Spannung ist. Zum Zeitpunkt t2 vertauschen die Spannungen φΐ und φ2 ihre Werte, d.h. φΐ schaltet den Transistor aus, während <J>2 den Transistor 42 einschaltet. Falls die Spannung an dem Anschluß B kleiner als -V ist, wird Ladung aus dem Kondensator 38 zu dem Anschluß B in eine solche Richtung fließen, daß die Spannungen sich angleichen. Nachdem Ladung vom Anschluß A zu dem Anschluß B geflossen ist, werden die Transistoren 42 und 4O wiederum durch das Taktgenerator- und Steuerlogikmodul 42 geschaltet, so daß der Transistor 42 aus-und der Transistor 40 eingeschaltet ist, wodurch der Kondensator 38 erneut auf die Spannung -V aufgeladen wird. Gemäß der Erfindung ermöglicht das Taktgenerator- und Steuerlogikmodul 34 ein dauerndes Schalten der Ausgangssignale φΐ und φ2, so daß Ladungspakete ununterbrochen in dem Kondensator 38 erzeugt und zu dem Anschluß ß gefördert werden.
Eine Bezugnahme auf Fig. 5 und insbesondere auf die Darstellung der an dem Anschluß B auftretenden Spannung erläutert deutlich den aus zwei Teilen bestehenden Analog-Digital-Umsetzungszyklus gemäß der Erfindung. Die grafischen Darstellungen der Fig. 5 veranschaulichen ungefähr eineinhalb Umsetzungszyklen, nachdem der stationäre
709838/0960 - 15 -
-vs-
Betriebszustand erreicht ist. Der Zeitpunkt tQ ist daher ein beliebiger Zeitpunkt, der gewählt ist, um den Anfang des aus zwei Teilen bestehenden Zyklus zu kennzeichnen. Anfänglich ist der Transistor 24 ausgeschaltet, da die Spannung φ3 null Volt beträgt. Kurz nach dem Zeitpunkt tQ verändert sich φ3 auf -Vg Volt und schaltet so den Transistor 24 ein, wodurch der Anschluß h mit der Spannungsquelle -V verbunden wird. Die Spannung an dem Anschluß B verändert sich im wesentlichen augenblicklich bis zu der Spannung -V und bleibt solange bei diesem Wert, wie der Transistor 24 eingeschaltet ist, d.h. solange, wie φ3 negativ bleibt. Obwohl zwischen den Zeitpunkten tQ und t.. der Transistor 42 eingeschaltet ist und Ladung von dem Anschluß A zu dem Anschluß B übertragen wird, bleibt die Spannung an dem Anschluß B bei -V Volt solange φ3 negativ bleibt. Zum Zeitpunkt t1 werden die Transistorschalter 24 und 42 ausgeschaltet, da die Spannungen φ3 und φ2 auf null Volt zurückgehen. Von dem Zeitpunkt t.. bis zu dem Zeitpunkt t„ wird keine Ladung übertragen und die Spannung an dem Anschluß B
bleibt -V Volt. Zum Zeitpunkt t_ verbleibt der Transistor-P 2
schalter 24 in dem ausgeschalteten Zustand, während der Transistorschalter 42 jedoch eingeschaltet wird, da <f>2 sich von null Volt auf -Vg Volt ändert. Ein Ladungspaket wird von dem Anschluß A zu dem Anschluß B befördert, während der Transistor 42 eingeschaltet ist, so daß die Spannung an dem Anschluß B in Richtung auf null Volt steigt, wie in der grafischen Darstellung der Spannung an dem Anschluß B erkennbar ist. Eine ähnliche übertragung findet im Zeitpunkt t. und nochmals im Zeitpunkt tg statt, wobei Ladung abwechselnd während des Leiten s des Transistorschalters 42 übertragen wird. Im Zeitpunkt tg erreicht die Spannung an dem Anschluß B die Schwellenwertspannung des Komparators 17, wodurch ein Signal an dessen Ausgang 50 erscheint, das sowohl zu einem Zähler 52 als auch zu dem Taktgenerator- und Steuer-
709838/0960
logikmodul 34 geführt wird. Nach Erhalt des Ausgangssignals des Komparators 17 invertieren die Signale <J>4 und φ5 des Taktgenerator- und St^uorloqikmoduls 34, die an den Ausgängen 56 und 58 des Taktgenerator und Steuerlogikmoduls 34 erscheinen, so daß der Transistorschalter 46 ein- und der Transistorschalter 44 ausgeschaltet wird. Die Spannung an dem Anschluß C ändert sich von null Volt oder der niedrigeren der beiden Spannungen eines an die Eingangsklemmen 60 und 62 gelegten symmetrischen Eingangssignales, wie in Fig. 5 dargestellt, auf die höhere der beiden Spannungen des symmetrischen Eingangssignales oder auf die Eingangsspannung eines unsymmetrischen Signales, wobei die Veränderung in jedem Fall der Eingangssignalspannung entspricht. Da die Spannung an dem Anschluß C sich um einen Betrag ändert, der V. entspricht, ändert sich die Spannung an dem Anschluß B um einen entsprechenden Betrag. Es sei betont, daß, während die Spannung an dem Anschluß C sich um einen der Eingangsspannung entsprechenden Betrag ändert, die Spannung an dem Anschluß B sich um einen Betrag ändert, der in nichtlinearer Weise der Eingangssignalspannung zugeordnet ist. Eine etwaige Nichtlinearität beruht auf dem Effekt der nichtlinearen Kapazität der Ladungsspeicherzelle, die in Fig. 4 durch den Kondensator 15 dargestellt ist. Die Spannungsänderung an dem Anschluß B, während die Eingangsschalttransistoren 44 und 46 das hohe Eingangssignal auswählen,ist analog der Veränderung, die an dem Anschluß B zwischen den in Fig. 1 und Fig. 2 dargestellten Bedingungen auftritt. Es sei daran erinnert, daß die Spannung an dem Anschluß B während der Bedingungen nach Fig. 2 unbestimmt ist, es sei denn, die genaue Charakteristik des nichtlinearen Teils der Ladungsspeicherzelle ist bekannt. Es ist jedoch eine Besonderheit dieser Erfindung,daß die Spannung an dem Anschluß B während dieses Teiles des Zyklus nicht bekannt
709838/0960
- 17 -
sein braucht, wie oben beschrieben 1st. Zum Zeltpunkt
t, liefert das Taktgenerator-und Steuerlogikmodul ο
34 ein Startsignal an seinem Ausgang 66, das den Zähler 52 in Gang setzt. Das Taktgenerator-und Steuer- logikmodul 34 liefert weiterhin über seinen Ausgang 68 ein Taktsignal zu dem Zähler 52, wobei das Taktsignal an dem Ausgang 68 des Taktgenerator- und Steuerlogikmoduls 34 kontinuierlich dem Zähler 52 zugeführt wird, wenn dies gewünscht ist. Der Zähler 52 wird durch geeignete Start-, Stop- und Rücksetzimpulse gesteuert, die von dem Steuerlogikmodul 34 und dem Komparator 17 geliefert werden. Während des Zeitraumes zwischen den Zeitpunkten t, bis t2Q werden Ladungspakete aus dem Kondensator 38 zu dem Anschluß B geführt und die Spannung vergrößert sich treppenförmig in der in Fig. 5 dargestellten Weise. Es sei betont, daß die Ladungspakete zwar im wesentlichen die gleiche Größe besitzen, jedoch die Spannung v;egen des Effektes des Kondensators 15 nicht in einer linearen Weise anzusteigen braucht. Im Zeitpunkt t2 erreicht die Spannung an dem Anschluß B erneut die Schwellenwertspannung des Komparators 17, der einen Ausgangsimpuls, wie in Fig. 5 dargestellt, zu dem Zähler 52 liefert, wodurch die Zählung angehalten wird und eine Datenausgabe über die Datenausgangsanschlüsse 70 ermöglicht wird. Es ist selbstverständlich, daß der Zähler 52 Ausgangsdaten in jeder beliebigen Form liefern kann, d.h. serielle Daten, parallele Daten oder andere geeignete Formen, die der Fachmann wünschen mag. Im Zeitpunkt t_o ist der Umsetzungszyklus beendet und ein neuer Zyklus beginnt. Ein Rücksetz- impuls wird an den Zähler 52 gelegt, der den Zähler 52 euf null zurückstellt. Während der Zeit zwischen t_^ und t.,.
20
werden die Anfangsbedingungen für einen Umsetzungszyklus eingestellt und der Zähler wird in einer geeigneten Weise blockiert. Es sei darauf hingewiesen, daß eine Vielzahl
709838/0960 - 18 -
■Vf.
von Methoden in geeigneter Weise verwendet werden kann, um die Funktion des Zählers 52 zu steuern. Beispielsweise mag es wünschenswert sein, dem Zähler 52 ein Rücksetzsignal zu Beginn des ileßteils des Zyklus, statt zu Beginn der Einleitung der Herstellung der AnfangsbeUingun^eii zuzuführen, wodurch die Notwendigkeit, den Zähler während der Herstellung der Anfangsbedingungen zu blockieren, eliminiert wird. Der Fachmann wird unmittelbar erkennen, daß innerhalb des eigentlichen Erfindungsgedankens Abänderungen der Methode möglich sind, mit der die Ladungsverschiebungsstufe 22 des Analog-Digital-Umsetzers gesteuert wird.
Zwischen den Zeitpunkten t„o und t~6 werden dem Anschluß B Ladungspakete zugeführt, nachdem der Transistorschalter 24 ein Absinken der Spannung an dem Anschluß B auf -V Volt in der gleichen Weise wie während der Zeit von t bis tr ermöglicht hat. Das bevorzugte Ausführungsbeispiel der Erfindung weist verschiedene Vorteile auf. Es sei darauf hingewiesen, daß die Schwellenwertspannung des Komparators 17 aus der gleichen Richtung während des Nullsetzungsteiles des Umsetzungszyklus, d.h. während der Zeit, in der die Anfangsbedingungen eingestellt werden und während des Meßteils des Zyklus angenähert wird. Dadurch werden Hystereseeffekte in dem Komparator 17 vermieden. Weiterhin erhält der Anschluß B dauernd Ladung aus der gleichen Ladungsquelle, d.h. dem Kondensator 38, den Transistorschaltern 40 und 42 und der Spannungsquelle ~V„. Darüber hinaus werden Lauungspakete kontinuierlich nur unter dem Einfluß des synchronen Schaltens des Transistorschalters 42 geliefert, so daß etwaige Einschwingeffekte vermieden sind. Wie im Zusammenhang mit den Fig. 1 bis 3 beschrieben wurde, erreicht der Anschluß B darüber hinaus die Schwellenwertspannung des
709838/0960
7711740
Komparators 17 sowohl an dem Anfang als auch an uem Ende des xMeßteils des Umsetzungszyklus, v/eswegen die Nettoänderung der Spannung an dem Kondensator 15 während des Meßzyklus null ist. Die nicht linearen Effekte in den Sperrschicht-Kondensatoren 15 sind somit ausgeschaltet. Weiterhin, da der Komparator 17 keine Spannung absolut bestimmen zu braucht, sondern nur ein Signal abgeben muß, wenn ein vorbestimmter Schwellenwert erreicht ist, sind die Anforderungen an den Komparator 17 und seine zugeordnete Schwellenwertspannung 7 5 nur die, daß sie eine konstante Schwellenwertspannung während des Verlaufes eines Meßzyklus aufrechterhalten müssen. Es sei weiter darauf hingewiesen, daß eine Langzeitstabilität nicht notwendig ist, solange aie Schwellenwertspannung genügend stabil für die vorgesehene Verwendung ist, beispielsweise für die Zeit von dem Zeitpunkt t6 bis zum Zeitpunkt t„0 der Fig. 5. Da die Bezugsspannung 7 5 keine bestimmte Spannung sein braucht, kann sie leichter bereitgestellt werden als eine bezugsspannung mit genau festgelegtem Wert, wie beispielsweise 10 Volt oder ähnliches. Fig. 6 stellt ein Ausführungsbeispiel eines Aufbaus in einem monolitisch integrierten Schaltkreis dar, der die innerhalb der gestrichelten Linie der Fig. 4 dargestellten Schaltkreisfunktionen aufweist. Der integrierte Schaltkreis 80 der Fig. 6 weist ein Substrat 82 auf, das in diesem Ausführungsbeispiel ein η-leitendes Halbleitermaterial, beispielsweise Silizium ist. Das Substrat 82 ist in geeigneter Weise mit einem nicht dargestellten Kontakt an der unteren Oberfläche 84 versehen, der den Masseanschluß des Schaltbildes nach Fig. 4 bildet. Es sei erwähnt, daß dieser Kontakt zwar als ein Massekontakt dargestellt ist, jedoch in geeigneter Weise eine Schaltkreismasse sein kann und demzufolge ein Potential,
- 20 -
709838/0960
das, falls erwünscht, von null abweicht, besitzen kann. Das Substrat 82 hat beispielsweise einen spezifischen Widerstand von 5 Λ cm. Das Herstellungsverfahren des Halbleiters 80 ist bekannt und die Erfindung besteht in der besonderen Kombination dessen Komponenten. Der Halbleiter 80 ist ein P-Kanal-MOS-Schaltkreis und ist gemäß den bekannten technologischen Verfahren hergestellt. Das Substrat 82 weist j-leitende Zonen 86, 87, 88, 89 und 90 auf, die sich von aer Oberfläche 92 ausgehend in das Innere des Halbleitermaterials in Richtung auf die gegenüberliegende Oberfläche 84 erstrecken, ohne jedoch bis an die Oberfläche 84 heranzureichen. P-leitende Zonen 86 bis 90 können zweckmäßigerweise durch einen Diffusionsprozeß oder andere üblicherweise benutzte technologische Schritte zur Herstellung derartiger Zonen erhalten werden. Kennzeichnenderweise weisen die p-leitenden Halbleiterzonen eine Tiefe in der Größenordnung von einigen Mikron auf. Eine selektiv aufgebrachte Isolierschicht 94 überdeckt die Oberfläche 92 des Substrates 82 in der dargestellten Weise. Die Isolierschicht besteht zweckmäßigerweise aus Silizium-Dioxid, das in bekannter Weise durch Oxidation der Oberfläche des Substrates 82 oder durch Ablagerung von Siloxan gebildet ist,und die anschließend an den unerwünschten Stellen durch Ätzung des Silizium-Dioxids entfernt wird.
Eine Vielzahl von Metallüberzügen ist vorgesehen, die zusammen mit den P-leitenden Zonen und der Silizium-Dioxid-Isolierschicht die verschiedenen Elemente des Schaltkreises bilden. Erste und zweite Metallüberzüge 98 und 99 bilden die Eingangsanschlüsse 60 und 62 (Fig. 4) des Schaltkreises. Die Metallüberzüge 98 und 99 bestehen zweckmäßigerweise aus Aluminium oder einem anderen für den Herstellungsprozeß des Schaltkreises geeigneten Metall . Die
- 21 -
709838/0960
■ ** " 2711 7AO
Metallüberzüge oder Elektroden 98 und 99 berühren die p-leltenden Zonen 90 und 91, die die Senken der Schalttransistoren 44 und 46 bilden. Diese und andere Metallüberzüge sind in geeigneter Weise durch Verdampfung oder ähnliche technologische Verfahrensschritte hergestellt. Elektroden 101 und 102 überdecken unter Zwischenlage einerlsolierschicht das Substrat 82 und bilden die Torelektroden der Transistoren 44 und 46. Die p-leitende Zone 89 bildet die gemeinsame Quelle der Transistoren 44 und 46 sowie den Anschluß C und eine Platte des Kondensators 14. Die Transistoren 44 und 46 sind im wesentlichen in dem dargestellten monolitischen Halbleiter untereinander austauschbar, jedoch muß dafür Sorge getragen werden, daß die Taktgenerator- und Steuerlogikmodul-Signale <f)4 und <j)5 in korrekter Weise angeschlossen sind, um sicherzustellen, daß der Transistor 44 an das niedrigere von zwei symmetrischen Eingangssignalen oder bei einem Ausführuncjsbaispiel mit unsymmetrischem Eingang an Masse angeschlossen ist.
Die Elektrode 105 bildet die obere Platte des Kondensators 14, den Anschluß B und trägt Anschlüsse für den Komparator 17 und den Halbleiterschalter 24. Die Elektrode 105 berührt ferner ohmisch die P-leitende Zone 88, die die Senke des Halbleiterschalters 42 bildet. Die Elektrode 105 weist Verlängerungen 107 und 109 auf, die mit weiteren Schaltkreiselementen verbunden werden können, zu denen der Komparator 17 und der Halbleiterschalter 24 gehören.Es ist wohl verstanden, daß der Halbleiterschalter 24 üblicherweise auf dem gleichen Halbleitersubstrat zusammen mit der Halbleiterschaltung 80 aufgebaut ist, jedoch ist der Halbleiterschalter in Fig. 6 nicht dargestellt, um
- 22 -
709838/0960
-ar·
das Wesentliche der Struktur deutlicher zeigen zu können. Der Halbleiterschalter 24 ist vom gleichen Typ wie die Halbleiterschalter 44, 46, 40 und 42. Es sei vorweggenommen, daß der bei 80 dargestellte Schaltkreis als selbständiger Halbleiterschaltkreis oder als Teil eines größeren Halbleiterschaltkreises aufgebaut werden kann, beispielsweise als Teil eines Mikroprozessors-Mikrocomputers oder ähnlichem. Es ist ein Vorteil der Erfindung, daß eine verhältnismäßig kleine Halbleiteroberfläche im Verhältnis zu bekannten Typen notwendig ist, um einen Analog-Digital-Umsetzer gemäß der Erfindung aufzubauen. Der integrierte Schaltkreis, wie er bei 80 dargestellt ist, kann einfach auf dem gleichen Chip mit einem MOS-Mikroprozessor mit geringen oder keinen zusätzlichen Kosten aufgebracht werden, da die technologischen Schritte im wesentlichen dieselben sind.
Die p-leitende Halbleiterzone 88 stellt die Senke des Halbleiterschalters 42 und ebenfalls im wesentlichen die Quelle der ganzen Sperrschichtkapazität 15 dar, die als zwischen der Zone 88 und dem Substrat 82 existierend angesehen werden kann. Die Elektrode 110 bildet das Tor des Halbleiterschalters 42 und die Halbleiterzone 87 dessen Quelle. Der Kondensator 38 ist die Kapazität zwischen der Zone 87 und dem Halbleitersubstrat (eine Sperrschichtkapazität) sowie die Uberlappungskapazität zwischen den Toren 112, 1.10 und der Diffusionszone 87 (eine MOS Kapazität). Die Zone 87 bildet auch die Senke des Halbleiterschalters 40, dessen Tor durch die Elektrode 112 und dessen Quelle durch die Zone 86 gebildet ist. Die Halbleiterzone 86 ist ohmisch mit der Elektrode 114
- 23 -
709838/0960
verbunden, die den Anschluß 47 bildet, der mit der Spannungsquelle -V verbindbar ist.
- 24 -
709838/0960
Le e rs e ι te

Claims (1)

  1. Patentansprüche
    Verfahren zur Analog-Digital-Umsetzung eines elektrischen Signales durch Bestimmung der Ladungsverschiebung zu einer Ladungsspeicherzelle mit einem linearen und nichtlinearen Kapazitätsanteil, dadurch gekennzeichnet, daß das elektrische Signal über den Teil der Ladungsspeicherzelle mit linearem Kapazitätsanteil an die Ladungsspeicherzelle angelegt v/ird, die Ladung zu einem gemeinsamen Anschluß der beiden Kapazitätsanteile verschoben wird und die Nettoladungsanderung des den nichtlinearen Kapazitätsanteil bildenden Teils der Ladungsspeicherzelle zwischen dem Anfang und dem Ende eines Meßzyklus zu Null gemacht wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladung zu der Ladungsspeicherzelle in Form einer Vielzahl von Ladungspaketen gleicher Größe verschoben . und die Zahl der Ladungspakete gezählt wird.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Nettoladungsanderung in dem nichtlinearen Teil der Ladung s spei eher ze He zwischen dem Anfang und dem Ende
    eines Meßzyklus dadurch zu Null gemacht wird, daß der nichtlineare Teil der Ladungsspeicherzelle, während der lineare Teil mit dem ersten Anschluß der beiden Anschlüsse des Eingangssignales verbunden ist, zum Beginn des Meßzyklus auf einen bestimmten Wert aufgeladen wird, anschließend, während der zv/eite Anschluß des Eingangssignales mit dem linearen Teil der Ladungsspeicherzelle verbunden ist, solange Ladung zu dem gemeinsamen Anschluß der beiden Teile der Ladungsspeicherzelle befördert wird, bis der bestimmte Wert erneut erreicht wird und zur Wiederherstellung des bestimmten Wertes eine zu der Differenz zwischen der Spannung an den ersten An-
    709838/0960
    - 25 -
    schluß und an dem zweiten Anschluß des Eingangssignales linear proportionale Ladung erforderlich wird.
    4. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, mit einer an das Eingangssignal und eine Ladungsquelle anschließbaren Ladungsspeicherzelle, deren Kapazität einen linearen und nichtlinearen Anteil aufweist, dadurch gekennzeichnet, daß der lineare (14) und nichtlineare (15) Teil der Ladungsspeicherzelle (14, 15) zumindest teilweise voneinander separiert sind und die Nettoladungsänderung in dem nichtlinearen Teil (14) der Ladungsspeicherzelle (14, 15) zwischen dem Anfang und dem Ende eines Meßzyklus null ist.
    5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Ladungsspeicherzelle (14, 15) einen Kondensator aufweist, dessen lineare (14) und nichtlineare (15) Teilkapazitäten in Reihe geschaltet sind und einen gemeinsamen Anschluß (B) aufweisen.
    6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das analoge Eingangssignal (V. ) an den linearen Teil (14) des Kondensators anschließbar ist.
    7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Nettoladungsänderung in dem nichtlinearen Teil (15) der Ladungsspeicherzelle (14, 15) zwischen dem Anfang und dem Ende eines Meßzyklus mit Hilfe eines Komparators (50) auf null einstellbar ist, der an den nichtlinearen Teil (15) der Ladungsspeicherzelle (14, 15) angeschlossen ist und ein Ausgangssignal (D) erzeugt, wenn die Spannung an dem nichtlinearen Teil (15) der Ladungsspeicherzelle
    709838/0960 - 26 -
    27117AO
    (14, 15) einen vorbestimmten Wert (V™, ) überschreitet, das an eine Einrichtung (34, 38, 40, 42) angeschlossen ist, unter deren Steuerung Ladung (~ν_) zu dem gemeinsamen Anschluß (B) verschiebbar ist.
    8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß sie außerdem zur Unterdrückung einer Nettoladung sänderung in der Ladungsspeicherzelle (14, 15) einen Transistorschalter (24) , mit dessen Hilfe die Spannung an dem nichtlinearen Teil (15) auf den vorbestimmten Wert (V . ) einstellbar ist, sowie Transistorschalter (44, 46) aufv/eist, über die das analoge Eingangssignal (V. ) an den linearen Teil (14) der Ladungsspeicherzelle (14, 15) anschließbar ist, sobald der vorbestimmte Wert (V„,,) erreicht ist, daß anschließend die Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung solange oinschaltbar ist, bis der vorbestimmte Wert (V„,, ) ein zweites Mal erreicht ist und die dazu notwendige, verschobene und dem analogen Eingangssignal (V. ) linear proportionale Ladungsmenge meßbar (52) ist.
    9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß mit Hilfe der Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung eine Vielzahl gleich großer Ladungspakete zu dem gemeinsamen Anschluß (B) beförderbar ist.
    10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie zur Messung der für das nochmalige Erreichen des vorbestimmten Viertes (V , ) notwendigen Ladung einen Zähler (52) aufweist, der an die Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung angeschlossen ist.
    - 27 -
    709838/0960
    11. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Spannung an dem nichtlinearen Teil (15)
    der Ladungsspeicherzelle (14, 15) mit Hilfe der Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung auf den vorbestimmten Wert (V ,) vor Beginn des Meßzyklus einstellbar ist.
    12. Differenz-Ladungsverschiebungs-Analog-Digital-Umsetzer, dadurch gekennzeichnet, daß er eine Ladungsspeicherzalle (14, 15) mit zwei Anschlüssen (B, C) aufweist, an deren zweitem Anschluß (C) Schalter (44, 46) angeschlossen sind, über die der zweite Anschluß (C) in einer ersten Stellung an ein erstes (62) und in einer zweiten Stellung an ein zweites (6O) Eingangssignal anschließbar ist und mit deren erstem Anschluß (B) ein Komparator (50) verbunden ist, dessen Ausgangssignal (D) von einem vorbestimmten Schwellenwert (V,) an dem ersten Anschluß (B) abhängig ist und an einerEinrichtung (34, 38, 4O, 42) zur Ladungsverschiebung anliegt, mit deren Hilfe Ladung zu der Ladungsspeicharzelle (14, 15) verschiebbar ist, solange die Schalter (44, 46) in der ersten Stellung sind und bis der vorbestimmte Schwellenwert (V_. ) erreicht ISt7 und mit deren Hilfe, solan „e die Schalter (44, 46) sich in der zweiten Stellung befinden, weiterhin Ladung zu der Ladungsspeicherzelle (14, 15) verschiebbar ist, bis der vorbestimmte Schwellenwert (V,rh) erneut erreicht ist, und daß in der zweiten Stellung der Schalter (44, 46) die zu der Differenz zwischen der Spannung des ersten und zweiten Eingangssignales (60, 62) proportionale ,verschobene Ladung maßbar ist.
    - 28 -
    709838/0960
    13. Analog-Digital-Umsetzer nach Anspruch 12, dadurch gekennzeichnet/ daß die Ladungsspeicherzelle eine kapazitive Ladungsspeicherzelle (14, 15) ist.
    14. Analog-Digital-Umsetzer nach Anspruch 13, dadurch gekennzeichnet, daß mittels der an das Ausgangssignal (D) des Komparators (50) angeschlossenen Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung eine Vielzahl gleich großer Ladungspakete zu dem ersten Anschluß (B) verschiebbar sind.
    15. Analog-Digital-Umsetzer nach Anspruch 14, dadurch gekennzeichnet, daß die Menge der verschobenen Ladung mittels eines die Anzahl der Ladungspakete zählenden Zählers (52) bestimmbar ist.
    16. Analog-Digital-Umsetzer, dadurch gekennzeichnet, daß er eine Ladungsspeicherzelle (14, 15) mit in Reihe geschalteten linearen (14) und nichtlinearen (15) Anteilen sowie erste und zweite symmetrische, an eine Eingangsspannung (V. ) anschließbare Eingangsklemmen (60, 62) aufweist, deren erste Eingangsklemme (62) während eines ersten Teiles eines Meßzyklus und deren zweite Eingangsklemme (60) während eines zweiten Teiles eines Meßzyklus mit dem linearen Teil (14) der Ladungsspeicherzelle (14, 15) verbindbar ist, und daß an dem nichtlinearen (15) Teil der Ladungsspeicherzelle (14, 15) ein Eingang eines Komparators (50) angeschlossen ist, der in Abhängigkeit von einem vorbestimmten Schwellenwert (VTh) ein Ausgangssignal (D) liefert, durch das eine Einrichtung (34, 38, 40, 42) zur Ladungsverschiebung zu der Ladungsspeicherzelle (14, 15) gesteuert ist, über die während des ersten Teiles des
    709838/0960
    27117AO
    Meßzyklus der Umsetzer in den Ausgangszustand bringbar ist und die während des zweiten Teiles des Meßzyklus solange eine bemessene Menge Ladung zu der Ladungsspeicherzelle (14, 15) liefert, bis das Ausgangssignal (D) des ^Comparators (50) erneut auftritt, wobei die gemessene Ladungsmenge proportional zu der Differenz der an der ersten und zweiten Eingangsklemme (60, 62) liegenden Spannung (V. ) ist.
    709838/0960
DE19772711740 1976-03-18 1977-03-17 Vorrichtung und verfahren zur analog-digital-umsetzung Pending DE2711740A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/668,329 US4065766A (en) 1976-03-18 1976-03-18 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
DE2711740A1 true DE2711740A1 (de) 1977-09-22

Family

ID=24681908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772711740 Pending DE2711740A1 (de) 1976-03-18 1977-03-17 Vorrichtung und verfahren zur analog-digital-umsetzung

Country Status (5)

Country Link
US (1) US4065766A (de)
JP (1) JPS52122454A (de)
DE (1) DE2711740A1 (de)
FR (1) FR2345011A1 (de)
GB (1) GB1570011A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2621457C2 (ru) * 2014-10-17 2017-06-06 Валерий Владимирович Мишнаевский Компрессор

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6037653B2 (ja) * 1976-12-27 1985-08-27 日本電気株式会社 信号変換回路
US4164734A (en) * 1978-06-26 1979-08-14 Hughes Aircraft Company Charge transfer multiplying feedback A/D converter
US4250494A (en) * 1979-07-09 1981-02-10 General Electric Company Charge transfer analog-to-digital converter with precise charge control
DE3709805A1 (de) * 1987-03-25 1988-10-13 Kloeckner Moeller Elektrizit Verarbeitungsmodul zur erfassung analoger eingangsgroessen, insbesondere fuer mikroprozessorsysteme und speicherprogrammierbare steuerungen
FR2622375B1 (fr) * 1987-10-21 1990-02-02 Commissariat Energie Atomique Convertisseur analogique numerique a grande dynamique
US4922130A (en) * 1988-05-26 1990-05-01 Hewlett-Packard Company High performance track/hold for a digital multimeter
FR2690748A1 (fr) * 1992-04-30 1993-11-05 Sgs Thomson Microelectronics Circuit de détection de seuil de tension à très faible consommation.
US5479170A (en) * 1992-10-16 1995-12-26 California Institute Of Technology Method and apparatus for long-term multi-valued storage in dynamic analog memory
US5258759A (en) * 1992-10-16 1993-11-02 California Institute Of Technology Method and apparatus for monotonic algorithmic digital-to-analog and analog-to-digital conversion
US5748134A (en) * 1996-03-01 1998-05-05 Ericsson Inc. Method and apparatus for converting an analog signal into digital format
US6194946B1 (en) 1998-05-07 2001-02-27 Burr-Brown Corporation Method and circuit for compensating the non-linearity of capacitors
US6559689B1 (en) 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
EP3734231B1 (de) * 2019-04-30 2022-07-13 Nokia Technologies Oy Kapazität-digital-wandler und zugehöriges verfahren mit erweitertem messbereich

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1586412A (de) * 1968-07-26 1970-02-20
US3626408A (en) * 1969-12-31 1971-12-07 Bell Telephone Labor Inc Linear charge redistribution pcm coder and decoder
US3651518A (en) * 1970-03-11 1972-03-21 Bell Telephone Labor Inc Redistribution circuit for analog to digital and digital to analog conversion and multilevel pre-equalizers
US3653030A (en) * 1970-04-03 1972-03-28 Bell Telephone Labor Inc Switched divider pcm coders and decoders
US3733600A (en) * 1971-04-06 1973-05-15 Ibm Analog-to-digital converter circuits
JPS5644613B2 (de) * 1972-03-02 1981-10-21
US3828347A (en) * 1973-05-24 1974-08-06 Singer Co Error correction for an integrating analog to digital converter
US3903543A (en) * 1974-01-16 1975-09-02 Bell Telephone Labor Inc Charge transfer device decoder and compander
US3930255A (en) * 1974-02-06 1975-12-30 Us Navy Analog to digital conversion by charge transfer device
US3906488A (en) * 1974-02-14 1975-09-16 Univ California Reversible analog/digital (digital/analog) converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2621457C2 (ru) * 2014-10-17 2017-06-06 Валерий Владимирович Мишнаевский Компрессор

Also Published As

Publication number Publication date
US4065766A (en) 1977-12-27
GB1570011A (en) 1980-06-25
JPS52122454A (en) 1977-10-14
FR2345011A1 (fr) 1977-10-14

Similar Documents

Publication Publication Date Title
DE2145295C3 (de) Schaltungsanordnung für ein Schieberegister
DE2144235C3 (de) Verzögerung sanordnung
DE2354755A1 (de) Angepasstes analogfilter
DE2711740A1 (de) Vorrichtung und verfahren zur analog-digital-umsetzung
DE2833921A1 (de) Ladungsgekoppelte schaltungsanordnung
DE2917942C2 (de) Analog-Digital-Wandler
DE2653688A1 (de) Betriebsschaltung fuer ladungstraegergekoppelte halbleiterbauelemente
DE102004010356B4 (de) Tiefpassfilter mit geschaltetem Kondensator und Halbleiter-Drucksensorvorrichtung mit diesem Filter
DE2740203C2 (de) Ladungsgekoppelte Halbleiteranordnung
DE2240971C3 (de) Torschaltung
DE3017669A1 (de) Regelverstaerker
DE102005051742A1 (de) Analogschalter mit minimiertem externen Leckstromfluss und den Analogschalter aufweisendes SC-Filter
EP0010149A1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE3140433C2 (de) Vorrichtung zum Erzeugen einer Reihe binär gewichteter Werte einer elektrischen Größe
DE2845198A1 (de) Ladungs-uebertragungsschaltung
DE2747512A1 (de) Ctd-transversalfilter
DE2727634A1 (de) Ladungsverschiebungs-analog-digital- umsetzer
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
CH623960A5 (de)
DE2055487C3 (de) Statisches mehrstufiges Schieberegister
DE2161010C3 (de) Asynchrone Addier-Subtrahieranordnung
DE3119048C2 (de)
DE3615545A1 (de) Schaltungsanordnung mit angezapfter ccd-verzoegerungsleitung
DE2630085B2 (de) Ccd-transversalfilter
DE3323799C2 (de)

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee